JPH06120401A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH06120401A
JPH06120401A JP26729792A JP26729792A JPH06120401A JP H06120401 A JPH06120401 A JP H06120401A JP 26729792 A JP26729792 A JP 26729792A JP 26729792 A JP26729792 A JP 26729792A JP H06120401 A JPH06120401 A JP H06120401A
Authority
JP
Japan
Prior art keywords
semiconductor element
external lead
metal layer
package
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26729792A
Other languages
English (en)
Inventor
Tetsuo Hirakawa
哲生 平川
Ryuichi Imura
隆一 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP26729792A priority Critical patent/JPH06120401A/ja
Publication of JPH06120401A publication Critical patent/JPH06120401A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【目的】絶縁基体に被着させたメタライズ金属層に外部
リード端子を強固にロウ付けするとともに隣接する外部
リード端子との電気的絶縁を維持して内部に収容する半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができる半導体素子収納用パッケージを提供するこ
とにある。 【構成】内部に半導体素子3を収容する空所を有する容
器の表面にメタライズ金属層4を被着させるとともに該
メタライズ金属層4に外部リード端子6をロウ材7を介
し取着して成る半導体素子収納用パッケージであって、
前記ロウ材7が銀に金を5乃至25重量%含有させた金
ー銀合金から成る。

Description

【発明の詳細な説明】
【0001】本発明は半導体素子を収容するための半導
体素子収納用パッケージの改良に関するものである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、通常、酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面の略中央部
に半導体素子を収容するための凹部及び該凹部周辺から
底面にかけて導出されたタングステン、モリブデン、マ
ンガン等の高融点金属粉末から成るメタライズ金属層を
有する絶縁基体と、半導体素子を外部電気回路に電気的
に接続するために前記メタライズ金属層に銀ロウ等のロ
ウ材を介してロウ付けされた外部リード端子と、蓋体と
から構成されており、絶縁基体の凹部底面に半導体素子
を取着固定し、半導体素子の各電極とメタライズ金属層
とをボンディングワイヤを介して電気的に接続するとと
もに絶縁基体上面に蓋体をガラス、樹脂、ロウ材等の封
止材により接合させ、絶縁基体と蓋体とから成る容器内
部に半導体素子を気密に封止することによって最終製品
としての半導体装置となる。
【0003】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
に被着させたメタライズ金属層に外部リード端子を銀ロ
ウ(銀70乃至90重量%ー銅10乃至30重量%合金)から成
るロウ材を介してロウ付けしており、該銀ロウを構成す
る銅は極めて酸化し易い金属であることから絶縁基体に
被着させたメタライズ金属層に外部リード端子をロウ付
けした後、大気中に含まれる水分が接触すると銅の酸化
物( 錆) を形成し、外観不良となる変色が発生してしま
う。
【0004】また前記銅の錆は極めて脆いため絶縁基体
に設けたメタライズ金属層と外部リード端子とのロウ付
け強度が大きく劣化し、外部リード端子に外力が印加さ
れると該外力によって外部リード端子がメタライズ金属
層より容易に外れ、半導体素子収納用パッケージとして
の信頼性が大きく低下するという欠点も有していた。
【0005】更に前記銅の錆は導電性で、且つ拡散し易
いという性質を有しており、多数の外部リード端子が近
接してロウ付けされている場合には、前記錆の拡散によ
り隣接する外部リード端子間が電気的に短絡し、半導体
素子収納用パッケージとして機能が喪失するという欠点
も有していた。
【0006】
【発明の目的】本発明は上記諸欠点に鑑み案出されたも
ので、その目的は絶縁基体に被着させたメタライズ金属
層に外部リード端子を強固にロウ付けするとともに隣接
する外部リード端子との電気的絶縁を維持して内部に収
容する半導体素子を長期間にわたり正常、且つ安定に作
動させることができる半導体素子収納用パッケージを提
供することにある。
【0007】
【課題を解決するための手段】本発明は内部に半導体素
子を収容する空所を有する容器の表面にメタライズ金属
層を被着させるとともに該メタライズ金属層に外部リー
ド端子をロウ材を介し取着して成る半導体素子収納用パ
ッケージであって、前記ロウ材が銀に金を5乃至25重
量%含有させた金ー銀合金から成ることを特徴とするも
のである。
【0008】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体に被着させたメタライズ金属層に外部リー
ド端子をロウ付けするロウ材として化学的に安定で、導
電性の酸化物(錆)を発生することのない金を5乃至2
5重量%含有させた金ー銀合金を使用したことから外部
リード端子を絶縁基体のメタライズ金属層に強固にロウ
付けすることが可能となるとともに隣接する外部リード
端子間の電気的絶縁を維持することが可能となる。
【0009】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、図中、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体素子3 を収容
する容器が構成される。
【0010】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、その上面中央部に半導体素子3 を収容
するための空所を形成する凹部1aが設けてあり、該凹部
1a底面には半導体素子3 がロウ材、ガラス、樹脂等の接
着剤を介して取着される。
【0011】前記絶縁基体1 は例えば、酸化アルミニウ
ム質焼結体から成る場合、アルミナ(Al 2 O 3 ) 、シリ
カ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原
料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状と
なすとともにこれを従来周知のドクターブレード法やカ
レンダーロール法を採用することによってセラミックグ
リーンシート( 生シート) を形成し、しかる後、前記セ
ラミックグリーンシートに適当な打ち抜き加工を施すと
ともに複数枚積層し、高温( 約1600℃) で焼成すること
によって製作される。
【0012】また前記絶縁基体1 には凹部1a周辺から底
面にかけて複数個のメタライズ金属層4 が被着形成され
ており、該メタライズ金属層4 の凹部1a周辺部には半導
体素子3 の電極がボンディングワイヤ5 を介して電気的
に接続され、また絶縁基体1の底面に導出する部位には
外部リード端子6 がロウ材7 を介してロウ付けされる。
【0013】前記絶縁基体1 に設けたメタライズ金属層
4 はタングステン、モリブデン、マンガン等の金属粉末
から成り、該メタライズ金属層4 は外部電気回路に接続
される外部リード端子6 に半導体素子3 の各電極を電気
的に導通させる作用を為す。
【0014】前記メタライズ金属層4 は例えば、タング
ステン等の金属粉末に有機溶剤、溶媒を添加混合して得
た金属ペーストを絶縁基体1 となるセラミックグリーン
シートに予め従来周知のスクリーン印刷法により所定パ
ターンに印刷塗布しておくことによって絶縁基体1 の所
定位置に被着形成される。
【0015】尚、前記メタライズ金属層4 はその露出す
る外表面にニッケル、金等の耐蝕性に優れ、且つロウ材
と濡れ性の良い金属をメッキ法により1.0 乃至20.0μm
の厚みに層着させておくとメタライズ金属層4 の酸化腐
食を有効に防止することができるとともにメタライズ金
属層4 とボンディングワイヤ5 及び外部リード端子6と
のロウ付け接合を強固なものとなすことができる。従っ
て、前記メタライズ金属層4 の表面にはニッケル、金等
の耐蝕性に優れ、且つロウ材と濡れ性の良い金属をメッ
キ法により1.0 乃至20.0μm の厚みに層着させておくこ
とが好ましい。
【0016】また前記絶縁基体1 に被着したメタライズ
金属層4 にロウ付けされる外部リード端子6 はコバール
金属( 鉄ーニッケルーコバルト合金) や42アロイ( 鉄ー
ニッケル合金) 等の金属材料から成り、半導体素子3 の
各電極を外部電気回路に電気的に接続する作用を為す。
【0017】前記外部リード端子6 はコバール金属等の
インゴット( 塊) を圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を採用し、所定の棒状に形成するこ
とによって製作される。
【0018】一方、前記外部リード端子6 と絶縁基体1
に設けたメタライズ金属層4 とをロウ付けするロウ材7
は銀に金を5乃至25重量%含有させた金ー銀合金から
成り、該金ー銀合金から成るロウ材7 はそれ自体が化学
的に安定な金がロウ材7 の酸化を有効に防止し、これに
よってロウ材7 自身の酸化による酸化物( 錆) の生成が
皆無のものとなっている。そのため絶縁基体1 に設けた
メタライズ金属層4 に外部リード端子6 をロウ材7 を介
してロウ付けした後、ロウ材7 に大気中に含まれる水分
が接触したとしてもロウ材7 には変色や隣接する外部リ
ード端子6 間の電気的短絡を招来せしめるような酸化物
( 錆) の発生は殆どなく、これによって隣接する外部リ
ード端子6 間の電気的絶縁を維持することが可能とな
る。
【0019】尚、前記ロウ材7 は銀に含有させる金の含
有量が5重量%未満であると金がロウ材7 の酸化腐食、
特に銀の酸化腐食を有効に防止することができず、その
結果、ロウ材7 を構成する銀が大気中に含まれる水分等
によって腐食を受け、外部リード端子6 のメタライズ金
属層4 に対するロウ付け強度が大きく劣化してしまい、
25重量%を越えるとロウ材7 の融点が1000℃を越える
高いものとなり、外部リード端子6 を絶縁基体1 に設け
たメタライズ金属層4 にロウ付けする際、そのロウ付け
の作業性が悪くなる。従って、前記ロウ材7 は銀に含有
させる金の含有量が5乃至25重量%の範囲に特定され
る。
【0020】かくして上述の半導体素子収納用パッケー
ジによれば絶縁基体1 の凹部1a底面に半導体素子3 をロ
ウ材、ガラス、樹脂等の接着剤を介して取着するととも
に該半導体素子3 の各電極をボンディングワイヤ5 を介
してメタライズ金属層4 に電気的に接続し、しかる後、
絶縁基体1 の上面に蓋体2 をガラス、樹脂、ロウ材等か
ら成る封止材で接合させ、絶縁基体1 と蓋体2 とから成
る容器内部に半導体素子3 を気密に封止することによっ
て最終製品としての半導体装置となる。
【0021】尚、本発明は上述した半導体素子収納用パ
ッケージに限定されるものではなく、本発明の要旨を逸
脱しない範囲であれば種々の変更は可能である。
【0022】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体に被着させたメタライズ金属層に外部
リード端子を銀ー金合金から成るロウ材を介してロウ付
けしたことから、外部リード端子を絶縁基体に強固に取
着することが可能となるとともに絶縁基体に被着させた
メタライズ金属層に外部リード端子をロウ付けした後、
ロウ材に大気中に含まれる水分が接触したとしてもロウ
材には変色や隣接する外部リード端子間の電気的短絡を
招来せしめるような酸化物( 錆) の発生は殆どなく、隣
接する外部リード端子間の電気的絶縁を維持することが
可能となる。
【0023】従って、本発明の半導体素子収納用パッケ
ージによれば外部リード端子を絶縁基体に被着させたメ
タライズ金属層に強固にロウ付けすることができるとと
もに隣接する外部リード端子との電気的絶縁を維持して
内部に収容する半導体素子を長期間にわたり正常、且つ
安定に作動させることが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図ある。
【図2】図1に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】
1・・・・・絶縁基体 2・・・・・蓋体 3・・・・・半導体素子 4・・・・・メタライズ金属層 6・・・・・外部リード端子 7・・・・・ロウ材

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】内部に半導体素子を収容する空所を有する
    容器の表面にメタライズ金属層を被着させるとともに該
    メタライズ金属層に外部リード端子をロウ材を介し取着
    して成る半導体素子収納用パッケージであって、前記ロ
    ウ材が銀に金を5乃至25重量%含有させた金ー銀合金
    から成ることを特徴とする半導体素子収納用パッケー
    ジ。
JP26729792A 1992-10-06 1992-10-06 半導体素子収納用パッケージ Pending JPH06120401A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26729792A JPH06120401A (ja) 1992-10-06 1992-10-06 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26729792A JPH06120401A (ja) 1992-10-06 1992-10-06 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH06120401A true JPH06120401A (ja) 1994-04-28

Family

ID=17442876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26729792A Pending JPH06120401A (ja) 1992-10-06 1992-10-06 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH06120401A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0246751A (ja) * 1988-08-09 1990-02-16 Tanaka Kikinzoku Kogyo Kk ろう付きリードフレーム
JPH02281646A (ja) * 1989-04-21 1990-11-19 Tanaka Kikinzoku Kogyo Kk ろう付リードピン

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0246751A (ja) * 1988-08-09 1990-02-16 Tanaka Kikinzoku Kogyo Kk ろう付きリードフレーム
JPH02281646A (ja) * 1989-04-21 1990-11-19 Tanaka Kikinzoku Kogyo Kk ろう付リードピン

Similar Documents

Publication Publication Date Title
JP2750248B2 (ja) 半導体素子収納用パッケージ
JPH06120401A (ja) 半導体素子収納用パッケージ
JP2750232B2 (ja) 電子部品収納用パッケージ
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JPH05160284A (ja) 半導体素子収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP2735759B2 (ja) 半導体素子収納用パッケージ
JP2713841B2 (ja) 半導体素子収納用パッケージ
JP2948990B2 (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2728584B2 (ja) 半導体装置の製造方法
JP2001035959A (ja) 半導体素子収納用パッケージ
JP2740606B2 (ja) 半導体素子収納用パッケージ
JP2784095B2 (ja) 半導体素子収納用パッケージ
JP2724864B2 (ja) 半導体素子収納用パッケージ
JPH05144966A (ja) 半導体素子収納用パツケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JPH08125049A (ja) 半導体素子収納用パッケージ
JPH05206358A (ja) 半導体素子収納用パッケージ
JPH05222472A (ja) リード付き電子部品
JPH05160283A (ja) 半導体素子収納用パッケージ
JPH06236954A (ja) 半導体素子収納用パッケージ