JP2885846B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2885846B2 JP2885846B2 JP25629289A JP25629289A JP2885846B2 JP 2885846 B2 JP2885846 B2 JP 2885846B2 JP 25629289 A JP25629289 A JP 25629289A JP 25629289 A JP25629289 A JP 25629289A JP 2885846 B2 JP2885846 B2 JP 2885846B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- island
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、たとえば発光ダイオードアレイなどの半導
体装置およびその製造方法に関する。
体装置およびその製造方法に関する。
近年、光プリンタヘッドなどに用いられる発光ダイオ
ードアレイの構成は、シリコン基板上にGaAsなどのIII
−Ｖ族化合物半導体層を形成し、この化合物半導体層を
用いてPN接合を形成し、発光ダイオードアレイを構成し
ている。
ードアレイの構成は、シリコン基板上にGaAsなどのIII
−Ｖ族化合物半導体層を形成し、この化合物半導体層を
用いてPN接合を形成し、発光ダイオードアレイを構成し
ている。
第８図は典型的な従来例の発光ダイオードアレイなど
の半導体装置１の構成を説明する断面図である。同図に
よれば、従来の半導体装置１の製造法は、シリコン基板
２上にSiO2やSiNなどの電気絶縁性材料から成り、透孔
４を有するマスク３をパターン形成する。次に有機金属
化学的気相成長法により、前記透孔４内に比較的低温に
てアモルファス状態のGaAsを所定膜厚にて形成する。こ
のアモルファス状態のDaAsをアニールして結晶化させ、
さらにその上に通常の成長温度にてGaAs結晶を成長させ
る。このようにして第８図に示すGaAsから成る半導体層
５が選択的に形成される。この半導体層５を用いてPN接
合を形成すれば、発光ダイオードアレイが形成される。
の半導体装置１の構成を説明する断面図である。同図に
よれば、従来の半導体装置１の製造法は、シリコン基板
２上にSiO2やSiNなどの電気絶縁性材料から成り、透孔
４を有するマスク３をパターン形成する。次に有機金属
化学的気相成長法により、前記透孔４内に比較的低温に
てアモルファス状態のGaAsを所定膜厚にて形成する。こ
のアモルファス状態のDaAsをアニールして結晶化させ、
さらにその上に通常の成長温度にてGaAs結晶を成長させ
る。このようにして第８図に示すGaAsから成る半導体層
５が選択的に形成される。この半導体層５を用いてPN接
合を形成すれば、発光ダイオードアレイが形成される。
〔発明が解決しようとする課題〕 このような従来技術では、シリコン基板２と半導体層
５との界面には両者の格子定数の違いによるミスフイッ
ト転位が発生しており、半導体層５における貫通転位密
度を熱処理を加えた場合でも、一例として107cm-2程度
より低減することが困難であるという課題がある。この
ように貫通転位密度が大きい場合、半導体装置１で発光
ダイオードアレイを構成すると、発光特性および信頼性
が劣化してしまうという課題がある。
５との界面には両者の格子定数の違いによるミスフイッ
ト転位が発生しており、半導体層５における貫通転位密
度を熱処理を加えた場合でも、一例として107cm-2程度
より低減することが困難であるという課題がある。この
ように貫通転位密度が大きい場合、半導体装置１で発光
ダイオードアレイを構成すると、発光特性および信頼性
が劣化してしまうという課題がある。
本発明の目的は上述の技術的課題を解消し、貫通転位
密度を格段に低減して品質と信頼性を向上した半導体装
置およびその製造方法を提供することである。
密度を格段に低減して品質と信頼性を向上した半導体装
置およびその製造方法を提供することである。
本発明は、半導体基板上に平面視した形状が略矩形で
一辺が50〜100μｍの複数の透孔を有するように絶縁性
の被膜層を形成するとともに、上記透孔内に幅が３μｍ
以下の線状の複数の絶縁性島状部を形成し、かつ該島状
部を包囲被覆するように半導体層を気相成長させて成る
ことを特徴とする半導体装置である。
一辺が50〜100μｍの複数の透孔を有するように絶縁性
の被膜層を形成するとともに、上記透孔内に幅が３μｍ
以下の線状の複数の絶縁性島状部を形成し、かつ該島状
部を包囲被覆するように半導体層を気相成長させて成る
ことを特徴とする半導体装置である。
本発明に伴う半導体装置は、半導体基板上に平面視し
た形状が略矩形で一辺が50〜100μｍの複数の透孔を有
するように電気絶縁性材料から成る被膜層を形成し、透
孔内に幅が３μｍ以下、好ましくは１〜２μｍの複数の
絶縁性島状部を形成し、かつ該島状部を包囲被覆するよ
うに半導体層を気相成長させることにより製造される。
透孔の大きさを一辺が50μｍ以上の略矩形状とするの
は、発光素子を形成するために最低50μｍが必要であ
り、一辺を100μｍ以下にするのは半導体基板のそりを
防止するためである。また島状部の幅を３μｍ以下の線
状にすると、島状部を包囲するように半導体層を気相成
長させると、半導体層は半導体基板を略平行に成長して
島状部を完全に覆う。これによって気相成長される半導
体層が半導体基板と格子定数が異なる場合でも、両者の
界面にミスフィット転位が発生することを極力低減で
き、半導体層の品質と品位が向上する。
た形状が略矩形で一辺が50〜100μｍの複数の透孔を有
するように電気絶縁性材料から成る被膜層を形成し、透
孔内に幅が３μｍ以下、好ましくは１〜２μｍの複数の
絶縁性島状部を形成し、かつ該島状部を包囲被覆するよ
うに半導体層を気相成長させることにより製造される。
透孔の大きさを一辺が50μｍ以上の略矩形状とするの
は、発光素子を形成するために最低50μｍが必要であ
り、一辺を100μｍ以下にするのは半導体基板のそりを
防止するためである。また島状部の幅を３μｍ以下の線
状にすると、島状部を包囲するように半導体層を気相成
長させると、半導体層は半導体基板を略平行に成長して
島状部を完全に覆う。これによって気相成長される半導
体層が半導体基板と格子定数が異なる場合でも、両者の
界面にミスフィット転位が発生することを極力低減で
き、半導体層の品質と品位が向上する。
しかしながら本発明では、前記島状部上にも半導体層
が形成されている。この部分の半導体層は、半導体基板
の表面に対して垂直方向に成長した層ではなく、このよ
うに垂直に成長した層から水平方向に成長して得られた
半導体層である。このような水平方向に成長した半導体
層は、前記ミスフイット転位の影響を何ら受けず、きわ
めて良好な結晶性を有している。したがってこのような
水平方向に成長した半導体層を有する半導体装置はその
品質と信頼性とを格段に向上できることになる。
が形成されている。この部分の半導体層は、半導体基板
の表面に対して垂直方向に成長した層ではなく、このよ
うに垂直に成長した層から水平方向に成長して得られた
半導体層である。このような水平方向に成長した半導体
層は、前記ミスフイット転位の影響を何ら受けず、きわ
めて良好な結晶性を有している。したがってこのような
水平方向に成長した半導体層を有する半導体装置はその
品質と信頼性とを格段に向上できることになる。
また前記島状部が半導体基板上に形成される被覆層の
複数の透孔内に形成されるので、本発明の半導体装置は
前記透孔毎の半導体層で構成される半導体素子を複数含
む半導体素子アレイとして構成される。このような半導
体素子アレイにおいても、前述した品質と信頼性の向上
とを図ることができる。
複数の透孔内に形成されるので、本発明の半導体装置は
前記透孔毎の半導体層で構成される半導体素子を複数含
む半導体素子アレイとして構成される。このような半導
体素子アレイにおいても、前述した品質と信頼性の向上
とを図ることができる。
第１図は本発明半導体装置の一実施例である発光ダイ
オードアレイ（以下、アレイと略する）11の部分断面図
であり、第２図はアレイ11の平面図である。第１図およ
び第２図を参照して、アレイ11について説明する。アレ
イ11によれば、半導体基板であるシリコン基板12を用
い、その表面13は面方位（100）から面方位（011）に０
〜2.0度、好ましくは0.5〜1.0度傾斜した表面が用いら
れる。
オードアレイ（以下、アレイと略する）11の部分断面図
であり、第２図はアレイ11の平面図である。第１図およ
び第２図を参照して、アレイ11について説明する。アレ
イ11によれば、半導体基板であるシリコン基板12を用
い、その表面13は面方位（100）から面方位（011）に０
〜2.0度、好ましくは0.5〜1.0度傾斜した表面が用いら
れる。
シリコン基板12上には、製造されるアレイ11の形状に
対応した複数の透孔14を有する被覆層15が形成される。
被覆層15はSiO2やSiNなどの電気絶縁性材料から形成さ
れる。透孔14は、第２図に示すように、その平面視した
形状が矩形（正方形を含む）であって、一辺の長さL1は
50〜100μｍに選ばれる。この透孔14内のシリコン基板1
2上には、第３図示のような幅W1の帯状を成す複数の島
状部16が、前記被覆層15と同時に相互に平行に形成され
る。島状部16の前記幅W1は後述する理由により３μｍ以
下、好ましくは１〜２μｍ以下に選ばれる。
対応した複数の透孔14を有する被覆層15が形成される。
被覆層15はSiO2やSiNなどの電気絶縁性材料から形成さ
れる。透孔14は、第２図に示すように、その平面視した
形状が矩形（正方形を含む）であって、一辺の長さL1は
50〜100μｍに選ばれる。この透孔14内のシリコン基板1
2上には、第３図示のような幅W1の帯状を成す複数の島
状部16が、前記被覆層15と同時に相互に平行に形成され
る。島状部16の前記幅W1は後述する理由により３μｍ以
下、好ましくは１〜２μｍ以下に選ばれる。
前記透孔14内のシリコン基板12上には、たとえばGaAs
などのIII−Ｖ族化合物半導体から成るｎ型半導体層17
n、ｐ型半導体層17pがそれぞれ形成され、PN接合を構成
する。ｐ型半導体層17pの上にはたとえばGaAsなどから
成る接続層18が形成され、接続層18の上面以外の残余の
領域を全て被覆して、前記被覆層15と同様な材料から成
る被覆層19が形成される。被覆層19上には、前記接続層
18と電気的に接続される電極20が前記各透孔14毎に形成
され、複数の発光ダイオード36が形成される。
などのIII−Ｖ族化合物半導体から成るｎ型半導体層17
n、ｐ型半導体層17pがそれぞれ形成され、PN接合を構成
する。ｐ型半導体層17pの上にはたとえばGaAsなどから
成る接続層18が形成され、接続層18の上面以外の残余の
領域を全て被覆して、前記被覆層15と同様な材料から成
る被覆層19が形成される。被覆層19上には、前記接続層
18と電気的に接続される電極20が前記各透孔14毎に形成
され、複数の発光ダイオード36が形成される。
第４図はアレイ11を製造するに用いられる有機金属化
学的気相成長法による製造装置（以下、MOCVD装置と称
する）21の構成を示す系統図である。第４図を参照し
て、MOCVD装置21の構成について説明する。MOCVD装置21
は反応管22内にサセプタ23を備え、この上にシリコン基
板12が乗載される。反応管22には高周波コイル24が巻回
されており、サセプタ23が誘導加熱される。
学的気相成長法による製造装置（以下、MOCVD装置と称
する）21の構成を示す系統図である。第４図を参照し
て、MOCVD装置21の構成について説明する。MOCVD装置21
は反応管22内にサセプタ23を備え、この上にシリコン基
板12が乗載される。反応管22には高周波コイル24が巻回
されており、サセプタ23が誘導加熱される。
反応管22に連通する管路25には、順次的に流量調整弁
26,27が設けられ、その上流側からたとえば水素ガスな
どのキャリアガスが供給される。前記流量調整弁26,27
はTMG（トリメチルガリウム）発生装置28、およびAsH3
発生装置29にそれぞれ接続され、TMGおよびAsH3がそれ
ぞれ所定流量にて供給される。
26,27が設けられ、その上流側からたとえば水素ガスな
どのキャリアガスが供給される。前記流量調整弁26,27
はTMG（トリメチルガリウム）発生装置28、およびAsH3
発生装置29にそれぞれ接続され、TMGおよびAsH3がそれ
ぞれ所定流量にて供給される。
第５図は第１図示のアレイ11を製造する工程を説明す
る断面図であり、第６図はアレイ11を第４図示のMOCVD
装置21を用いて製造する工程を説明するグラフである。
第５図および第６図を併せて参照して、アレイ11の製造
工程について説明する。定法に従って洗浄されたシリコ
ン基板12上に、たとえばSiNなどの絶縁層30を第５図
（１）に示すようにシリコン基板12の全面に亘って形成
する。次にこの上にたとえばフォトレジト31を第５図
（２）のようにパタ−ン形成する。フォトレジスト31に
よる透孔32はたとえば一辺が前記長さL1の矩形とされ、
この透孔32内に幅W1の帯状部33が複数条形成される。
る断面図であり、第６図はアレイ11を第４図示のMOCVD
装置21を用いて製造する工程を説明するグラフである。
第５図および第６図を併せて参照して、アレイ11の製造
工程について説明する。定法に従って洗浄されたシリコ
ン基板12上に、たとえばSiNなどの絶縁層30を第５図
（１）に示すようにシリコン基板12の全面に亘って形成
する。次にこの上にたとえばフォトレジト31を第５図
（２）のようにパタ−ン形成する。フォトレジスト31に
よる透孔32はたとえば一辺が前記長さL1の矩形とされ、
この透孔32内に幅W1の帯状部33が複数条形成される。
この後、エッチングを施すことにより、絶縁層30は第
５図（３）図示のようにパターン形成され、被覆層15と
して形成される。被覆層15には前記透孔32と対応する大
きさの透孔14が形成され、透孔14内には前記帯状部33と
対応する島状部16が形成される。このような状態のシリ
コン基板12をMOCVD装置21のサセプタ23上に乗載し、第
６図時刻t1〜t2の期間P11に亘り、高周波コイル24にて
第６図温度T13（たとえば900〜950℃）にまで昇温し、
シリコン基板12表面のサーマルクリーニングを行う。時
刻t2以降降温して温度T11（たとえば400〜410℃）と
し、この間反応管22内にTMGとAsH3とを導入して、各透
孔14内の島状部16の間にアモルファス状態のGaAsから成
る中間層34を、時刻t3までの期間P12に亘って成長す
る。
５図（３）図示のようにパターン形成され、被覆層15と
して形成される。被覆層15には前記透孔32と対応する大
きさの透孔14が形成され、透孔14内には前記帯状部33と
対応する島状部16が形成される。このような状態のシリ
コン基板12をMOCVD装置21のサセプタ23上に乗載し、第
６図時刻t1〜t2の期間P11に亘り、高周波コイル24にて
第６図温度T13（たとえば900〜950℃）にまで昇温し、
シリコン基板12表面のサーマルクリーニングを行う。時
刻t2以降降温して温度T11（たとえば400〜410℃）と
し、この間反応管22内にTMGとAsH3とを導入して、各透
孔14内の島状部16の間にアモルファス状態のGaAsから成
る中間層34を、時刻t3までの期間P12に亘って成長す
る。
時刻t3以降、温度をしだいに上昇して通常のGaAs結晶
の成長温度である温度T12（たとえば600℃）に設定す
る。これにより前記中間層34をアニールするとともに、
TMGおよびAsH3を反応管22内に導入してGaAsの結晶を成
長させる。このようにして第５図（４）に示されるよう
に、前記島状部16を被覆するとともに、透孔14を規定す
る被覆層15の周縁部の外方に若干量はみ出した状態でGa
As層35が形成される。
の成長温度である温度T12（たとえば600℃）に設定す
る。これにより前記中間層34をアニールするとともに、
TMGおよびAsH3を反応管22内に導入してGaAsの結晶を成
長させる。このようにして第５図（４）に示されるよう
に、前記島状部16を被覆するとともに、透孔14を規定す
る被覆層15の周縁部の外方に若干量はみ出した状態でGa
As層35が形成される。
第７図は第５図（４）の島状部16付近を拡大した断面
図である。第７図は、前述した製造段階において中間層
34を形成した後、通常の結晶成長温度にてGaAs層35が形
成途上の状態を示している。前述したように、GaAs層35
が結晶成長温度にて結晶化し成長していく場合、島状部
16の間のGaAs層35aには、シリコン基板12とGaAs層35と
の間の格子定数の相異に基づくミスフィット転位が発生
している。通常の結晶成長温度にて製造されたのみのGa
As層35では、貫通転位密度は108cm-2程度であることが
知られており、結晶を成長させた後に熱処理を加えた場
合であっても、貫通転位密度は107cm-2程度であること
が知られている。
図である。第７図は、前述した製造段階において中間層
34を形成した後、通常の結晶成長温度にてGaAs層35が形
成途上の状態を示している。前述したように、GaAs層35
が結晶成長温度にて結晶化し成長していく場合、島状部
16の間のGaAs層35aには、シリコン基板12とGaAs層35と
の間の格子定数の相異に基づくミスフィット転位が発生
している。通常の結晶成長温度にて製造されたのみのGa
As層35では、貫通転位密度は108cm-2程度であることが
知られており、結晶を成長させた後に熱処理を加えた場
合であっても、貫通転位密度は107cm-2程度であること
が知られている。
一方、島状部16上の領域には、前記島状部16間のGaAs
層35aから第７図横方向に結晶が成長してくることが確
認された。すなわち第７図矢符A1方向に結晶が成長し、
最終的には連続した構造となり、第５図（４）図示のよ
うなGaAs層35を形成する。
層35aから第７図横方向に結晶が成長してくることが確
認された。すなわち第７図矢符A1方向に結晶が成長し、
最終的には連続した構造となり、第５図（４）図示のよ
うなGaAs層35を形成する。
前記島状部16上の領域のGaAs層35bには、前記シリコ
ン基板12の界面から延びる貫通転位の影響が現われず、
中間層34およびGaAs層35に対し、それぞれの製造段階で
熱処理を施せば貫通転位密度がたとえば106cm-2程度に
まで格段に低減できることが確認された。本件発明者の
実験によれば、島状部16の幅W1は最大３μｍまでが良好
な結果を得ることができ、これを超えると島状部16の両
側から相互に近接するように成長するGaAs層35の間に空
隙が残る場合がある。前記幅W1は好ましくは１〜２μｍ
以下であることが確認されている。
ン基板12の界面から延びる貫通転位の影響が現われず、
中間層34およびGaAs層35に対し、それぞれの製造段階で
熱処理を施せば貫通転位密度がたとえば106cm-2程度に
まで格段に低減できることが確認された。本件発明者の
実験によれば、島状部16の幅W1は最大３μｍまでが良好
な結果を得ることができ、これを超えると島状部16の両
側から相互に近接するように成長するGaAs層35の間に空
隙が残る場合がある。前記幅W1は好ましくは１〜２μｍ
以下であることが確認されている。
このような結晶性の良好なGaAs層35を用いてPN接合を
形成し、第１図示のようなｎ型半導体層17nおよびｐ型
半導体層17pを形成する。以下、前述のような製造工程
を経てアレイ11が製造される。
形成し、第１図示のようなｎ型半導体層17nおよびｐ型
半導体層17pを形成する。以下、前述のような製造工程
を経てアレイ11が製造される。
このようにして本実施例では、単一の透孔14内に構成
される発光ダイオード36においても個々の結晶性が格段
に改善されており、発光特性および信頼性が格段に改善
される。またこのような発光ダイオード36を多数配列し
たアレイ11を製造するに当たって、単一の発光ダイオー
ド36は一辺の長さ50〜100μｍの略矩形状の透孔14内に
形成されるため、幅３μｍ以下の島状部16を１つの透孔
14内に比較的多数形成することができ、前記発光特性お
よび信頼性の向上の程度をさらに改善できる。
される発光ダイオード36においても個々の結晶性が格段
に改善されており、発光特性および信頼性が格段に改善
される。またこのような発光ダイオード36を多数配列し
たアレイ11を製造するに当たって、単一の発光ダイオー
ド36は一辺の長さ50〜100μｍの略矩形状の透孔14内に
形成されるため、幅３μｍ以下の島状部16を１つの透孔
14内に比較的多数形成することができ、前記発光特性お
よび信頼性の向上の程度をさらに改善できる。
前述の実施例では、半導体装置の実施例として発光ダ
イオードアレイについて説明したけれども、本発明はこ
れに限らず、半導体基板上にヘテロ接合された半導体層
を備える広範な種類の半導体装置に関して広く実施され
るものである。また用いられる化合物半導体もGaAsに限
らず、その他の種類であってもよい。
イオードアレイについて説明したけれども、本発明はこ
れに限らず、半導体基板上にヘテロ接合された半導体層
を備える広範な種類の半導体装置に関して広く実施され
るものである。また用いられる化合物半導体もGaAsに限
らず、その他の種類であってもよい。
以上のように本発明による半導体装置は、半導体基板
上に平面視した形状が略矩形状で一辺が50〜100μｍの
複数の透孔を有し電気絶縁性材料から成る被膜層を形成
し、各透孔内に幅が３μｍ以下の線状の島状部を形成す
る。この島状部を包囲するように半導体層を気相成長さ
せることによって製造されるようにした。島状部上の半
導体層は、半導体基板の表面に体して垂直方向に成長し
た層ではなく、垂直に成長した層から水平方向に成長し
て得られた半導体層であり、島状部が幅３μｍ以下の線
状に構成されているので、完全に半導体層で覆われる。
このような水平方向に成長した半導体層は、半導体基板
と半導体層との界面に発生するミスフィット転位の影響
を何ら受けず、極めて良好な結晶性を有している。した
がってこのような水平方位に成長した半導体層を有する
半導体装置はその品質と信頼性とを格段に向上できるこ
とになる。
上に平面視した形状が略矩形状で一辺が50〜100μｍの
複数の透孔を有し電気絶縁性材料から成る被膜層を形成
し、各透孔内に幅が３μｍ以下の線状の島状部を形成す
る。この島状部を包囲するように半導体層を気相成長さ
せることによって製造されるようにした。島状部上の半
導体層は、半導体基板の表面に体して垂直方向に成長し
た層ではなく、垂直に成長した層から水平方向に成長し
て得られた半導体層であり、島状部が幅３μｍ以下の線
状に構成されているので、完全に半導体層で覆われる。
このような水平方向に成長した半導体層は、半導体基板
と半導体層との界面に発生するミスフィット転位の影響
を何ら受けず、極めて良好な結晶性を有している。した
がってこのような水平方位に成長した半導体層を有する
半導体装置はその品質と信頼性とを格段に向上できるこ
とになる。
また前記島状部が半導体基板上に形成される被覆層の
複数の透孔内に形成されるので、本発明の半導体装置は
前記透孔毎の半導体層で構成される半導体素子を複数含
む半導体素子アレイとして構成される。このような半導
体素子アレイにおいても、前述した品質と信頼性の向上
とを図ることができる。
複数の透孔内に形成されるので、本発明の半導体装置は
前記透孔毎の半導体層で構成される半導体素子を複数含
む半導体素子アレイとして構成される。このような半導
体素子アレイにおいても、前述した品質と信頼性の向上
とを図ることができる。
第１図は本発明の一実施例のアレイ11の構成を示す断面
図、第２図はシリコン基板12の平面図、第３図は透孔14
付近の拡大平面図、第４図はMOCVD装置21の構成を示す
系統図、第５図は本実施例の製造工程を説明する断面
図、第６図は本実施例の製造工程を説明するグラフ、第
７図は島状部16付近の拡大断面図、第８図は典型的な従
来例の半導体装置１の断面図である。 11……アレイ、12……シリコン基板、14,32……透孔、1
5,19……被覆層、16……島状部、21……MOCVD装置、35
……GaAs層、36……発光ダイオード
図、第２図はシリコン基板12の平面図、第３図は透孔14
付近の拡大平面図、第４図はMOCVD装置21の構成を示す
系統図、第５図は本実施例の製造工程を説明する断面
図、第６図は本実施例の製造工程を説明するグラフ、第
７図は島状部16付近の拡大断面図、第８図は典型的な従
来例の半導体装置１の断面図である。 11……アレイ、12……シリコン基板、14,32……透孔、1
5,19……被覆層、16……島状部、21……MOCVD装置、35
……GaAs層、36……発光ダイオード
Claims (1)
- 【請求項１】半導体基板上に平面視した形状が略矩形で
一辺が50〜100μｍの複数の透孔を有するように絶縁性
の被覆層を形成するとともに、上記透孔内に幅が３μｍ
以下の線状の複数の絶縁性島状部を形成し、かつ該島状
部を包囲被覆するように半導体層を気相成長させて成る
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25629289A JP2885846B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25629289A JP2885846B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03116927A JPH03116927A (ja) | 1991-05-17 |
| JP2885846B2 true JP2885846B2 (ja) | 1999-04-26 |
Family
ID=17290634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25629289A Expired - Fee Related JP2885846B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885846B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3997827B2 (ja) * | 2002-04-30 | 2007-10-24 | 住友電気工業株式会社 | 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法 |
-
1989
- 1989-09-29 JP JP25629289A patent/JP2885846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03116927A (ja) | 1991-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7445673B2 (en) | Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof | |
| US7084421B2 (en) | Light-emitting device using group III nitride group compound semiconductor | |
| US8664687B2 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
| JP4055304B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JPH11145516A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JPH11135832A (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| US10443151B2 (en) | Gallium nitride substrate | |
| JP4356208B2 (ja) | 窒化物半導体の気相成長方法 | |
| US5369290A (en) | Light emission element using a polycrystalline semiconductor material of III-V group compound | |
| TWI725418B (zh) | 磊晶於異質基板之結構及其製備方法 | |
| JP3841146B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JP2885846B2 (ja) | 半導体装置 | |
| JP2000091252A (ja) | 窒化ガリウム系化合物半導体及び半導体素子 | |
| KR100941596B1 (ko) | 3-5족 화합물 반도체의 제조방법 및 반도체 소자 | |
| JP5190343B2 (ja) | 半導体素子の製造方法 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| JP2690538B2 (ja) | 半導体発光装置 | |
| EP0509452B1 (en) | Light emitting device having stepped non-nucleation layer | |
| JP2786457B2 (ja) | 半導体素子およびその製造方法 | |
| JP2848866B2 (ja) | 半導体装置およびその製造方法 | |
| JP2831665B2 (ja) | 半導体発光装置 | |
| JP3487785B2 (ja) | 半導体素子の製造方法 | |
| KR0176891B1 (ko) | 고휘도 청색 발광 소자 및 그 제조 방법 | |
| JP3140121B2 (ja) | 半導体発光素子 | |
| JP3140038B2 (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |