JPH03116927A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03116927A JPH03116927A JP1256292A JP25629289A JPH03116927A JP H03116927 A JPH03116927 A JP H03116927A JP 1256292 A JP1256292 A JP 1256292A JP 25629289 A JP25629289 A JP 25629289A JP H03116927 A JPH03116927 A JP H03116927A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- holes
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 239000010410 layer Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011247 coating layer Substances 0.000 claims abstract description 6
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 7
- 239000012777 electrically insulating material Substances 0.000 abstract description 6
- 230000017105 transposition Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 239000013078 crystal Substances 0.000 description 9
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、たとえば発光ダイオードアレイなどの半導体
装置およびその製造方法に関する。
装置およびその製造方法に関する。
［従来の技術］
近年、光プリンタヘッドなどに用いられる発光ダイオー
ドアレイの構成は、シリコン基板上にＧａ Ａ ｓなど
の■−ｖ族化合物半導体層を形成し、この化合物半導体
層を用いてＰＮ接合を形成し、発光ダイオードアレイを
構成している。
ドアレイの構成は、シリコン基板上にＧａ Ａ ｓなど
の■−ｖ族化合物半導体層を形成し、この化合物半導体
層を用いてＰＮ接合を形成し、発光ダイオードアレイを
構成している。
第８［２１は典型的な従来例の発光ダイオードアレイな
どの半導体装置１の構成を説明する断面図である。同図
によれば、従来の半導体装置１の製造法は、シリコン基
板２上にＳｉｎ、やＳｉＮなどの電気絶縁性材料から成
、す、透孔４を有するマスク３をパターン形成する。次
に有機金属化学的気相成長法により、前記透孔４内に比
較的低温にてアモルファス状態のＧ ａ Ａ ｓを・所
定膜厚にて形成する。このアモルファス状態のＧ ａ
Ａ Ｓをアニールして結晶化させ、さらにその上に通常
の成長温度にてＧａＡｓ結晶を成長させる。このように
して第８図に示すＧ ａ Ａ ｓから成る半導体層５が
選択的に形成される。この半導体層５を用いてＰＮ接合
を形成すれば、発光ダイオードアレイが形成される。
どの半導体装置１の構成を説明する断面図である。同図
によれば、従来の半導体装置１の製造法は、シリコン基
板２上にＳｉｎ、やＳｉＮなどの電気絶縁性材料から成
、す、透孔４を有するマスク３をパターン形成する。次
に有機金属化学的気相成長法により、前記透孔４内に比
較的低温にてアモルファス状態のＧ ａ Ａ ｓを・所
定膜厚にて形成する。このアモルファス状態のＧ ａ
Ａ Ｓをアニールして結晶化させ、さらにその上に通常
の成長温度にてＧａＡｓ結晶を成長させる。このように
して第８図に示すＧ ａ Ａ ｓから成る半導体層５が
選択的に形成される。この半導体層５を用いてＰＮ接合
を形成すれば、発光ダイオードアレイが形成される。
［発明が解決しようとする課題］
このような従来技術では、シリコン基板２と半導体層５
との界面には両者の格子定数の違いによるミスフィツト
転位が発生しており、半導体層５における貫通転位密度
を熱処理を加えた場きでも、−例として１０’ｃｍ−２
程度より低減することが困難であるという課題がある。
との界面には両者の格子定数の違いによるミスフィツト
転位が発生しており、半導体層５における貫通転位密度
を熱処理を加えた場きでも、−例として１０’ｃｍ−２
程度より低減することが困難であるという課題がある。
このように貫通転位密度が大きい場合、半導体装置１で
発光ダイオードアレイを構成すると、発光特性および信
頼性が劣化してしまうという課題がある。
発光ダイオードアレイを構成すると、発光特性および信
頼性が劣化してしまうという課題がある。
本発明の目的は上述の技術的課題を解消し、貫通転位密
度を格段に低減して品質と信頼性を向上した半導体装置
およびその製造方法を提供することである。
度を格段に低減して品質と信頼性を向上した半導体装置
およびその製造方法を提供することである。
［課題を解決するための手段］
本発明は、半導体基板上に複数の透孔を有するように絶
縁性の被覆層を形成するとともに、上記透孔内に複数の
絶縁性島状部を形成し、かつ該島状部を包囲するごとく
半導体層を気相成長させて成ることを特徴とする半導体
装置である。
縁性の被覆層を形成するとともに、上記透孔内に複数の
絶縁性島状部を形成し、かつ該島状部を包囲するごとく
半導体層を気相成長させて成ることを特徴とする半導体
装置である。
［作 用］
本発明による半導体装置は、半導体基板上に複数の透孔
を有するように電気絶縁性材料から成る被覆層を形成し
、透孔内に複数の絶縁性島状部を形成し、かつ該島状部
を包囲するごとく半導体層を気相成長させることにより
製造される。気相成長される半導体層が半導体基板と格
子定数が異なる場合、従来のへテロ接合では両者の界面
にミスフィツト転位が発生し、半導体層の品質と信頼性
が劣化する。
を有するように電気絶縁性材料から成る被覆層を形成し
、透孔内に複数の絶縁性島状部を形成し、かつ該島状部
を包囲するごとく半導体層を気相成長させることにより
製造される。気相成長される半導体層が半導体基板と格
子定数が異なる場合、従来のへテロ接合では両者の界面
にミスフィツト転位が発生し、半導体層の品質と信頼性
が劣化する。
しかしながら本発明では、前記島状部上にも半導体層が
形成されている。この部分の半導体層は、半導体基板の
表面に対して垂直方向に成長した層ではなく、このよう
に垂直に成長した層から水平方向に成長して得られた半
導体層である。このような水平方向に成長した半導体層
は、前記ミスフィツト転位の影響を何ら受けず、きわめ
て良好な結晶性を有している。したがってこのような水
平方向に成長した半導体層を有する半導体装置はその品
質と信頼性とを格段に向上できることになる。
形成されている。この部分の半導体層は、半導体基板の
表面に対して垂直方向に成長した層ではなく、このよう
に垂直に成長した層から水平方向に成長して得られた半
導体層である。このような水平方向に成長した半導体層
は、前記ミスフィツト転位の影響を何ら受けず、きわめ
て良好な結晶性を有している。したがってこのような水
平方向に成長した半導体層を有する半導体装置はその品
質と信頼性とを格段に向上できることになる。
また前記島状部が半導体基板上に形成される被覆層の複
数の透孔内に形成されるので、本発明の半導体装置は前
記透孔毎の半導体層で構成される半導体素子を複数含む
半導体素子アレイとして構成される。このような半導体
素子アレイにおいても、前述した品質と信頼性の向上と
を図ることができる。
数の透孔内に形成されるので、本発明の半導体装置は前
記透孔毎の半導体層で構成される半導体素子を複数含む
半導体素子アレイとして構成される。このような半導体
素子アレイにおいても、前述した品質と信頼性の向上と
を図ることができる。
［実施例］
第１図は本発明半導体装置の一実施例である発光ダイオ
ードアレイ（以下、アレイと略する）１１の部分断面図
であり、第２図はアレイ１１の平面図である。第１図お
よび第２図を参照して、アレイ１１について説明する。
ードアレイ（以下、アレイと略する）１１の部分断面図
であり、第２図はアレイ１１の平面図である。第１図お
よび第２図を参照して、アレイ１１について説明する。
アレイ１１によれば、半導体基板であるシリコン基板１
２を用い、その表面１３は面方位（１００）から面方位
（０１１）に０〜２．０度、好ましくは０．５〜１．０
度傾斜した表面が用いられる。
２を用い、その表面１３は面方位（１００）から面方位
（０１１）に０〜２．０度、好ましくは０．５〜１．０
度傾斜した表面が用いられる。
シリコン基板１２上には、製造されるアレイ１１の形状
に対応した複数の透孔１４を有する被覆層１５が形成さ
れる。被覆層１５はＳｉＯ□やＳｉＮなどの電気絶縁性
材料から形成される。透孔１４は第２図に示すように、
その平面視が矩形であって、−辺の長さＬｌはたとえば
５０〜１００μｍに選ばれる。この透孔１４内のシリコ
ン基板１２上には、第３図示のような幅Ｗ１の帯状を成
す複数の島状部１６が、前記被覆層１５と同時に相互に
平行に形成される。島状部１６の前記幅Ｗ１は後述する
理由により３μｍ以下、好ましくは１〜２μｍ以下に選
ばれる。
に対応した複数の透孔１４を有する被覆層１５が形成さ
れる。被覆層１５はＳｉＯ□やＳｉＮなどの電気絶縁性
材料から形成される。透孔１４は第２図に示すように、
その平面視が矩形であって、−辺の長さＬｌはたとえば
５０〜１００μｍに選ばれる。この透孔１４内のシリコ
ン基板１２上には、第３図示のような幅Ｗ１の帯状を成
す複数の島状部１６が、前記被覆層１５と同時に相互に
平行に形成される。島状部１６の前記幅Ｗ１は後述する
理由により３μｍ以下、好ましくは１〜２μｍ以下に選
ばれる。
前記透孔１４内のシリコン基板１２上には、たとえばＧ
ａＡｓなどの■−ｖ族化会物半導体がら成るｎ型半導体
層１７ｎ、ｐ型半導体層１７ｐがそれぞれ形成され、Ｐ
Ｎ接合を構成する。ｐ型半導体層１７Ｐの上にはたとえ
ばＧａＡｓなどから成る接続層１８が形成され、接続層
１８の上面以外の残余の領域を全て被覆して、前記被覆
層１５と同様な材料から成る被覆層１９が形成される。
ａＡｓなどの■−ｖ族化会物半導体がら成るｎ型半導体
層１７ｎ、ｐ型半導体層１７ｐがそれぞれ形成され、Ｐ
Ｎ接合を構成する。ｐ型半導体層１７Ｐの上にはたとえ
ばＧａＡｓなどから成る接続層１８が形成され、接続層
１８の上面以外の残余の領域を全て被覆して、前記被覆
層１５と同様な材料から成る被覆層１９が形成される。
被覆層１９上には、前記接続層１８と電気的に接続され
る電極２０が前記各透孔１４毎に形成され、複数の発光
ダイオード３６が形成される。
る電極２０が前記各透孔１４毎に形成され、複数の発光
ダイオード３６が形成される。
第４図はアレイ１１を製造するに用いられる有機金属化
学的気相成長法による製造装置く以下、ＭＯＣＶＤ装置
と称する）２１の構成を示す系統図である。第４図を参
照して、ＭＯＣＶＤ装置２１の構成について説明する。
学的気相成長法による製造装置く以下、ＭＯＣＶＤ装置
と称する）２１の構成を示す系統図である。第４図を参
照して、ＭＯＣＶＤ装置２１の構成について説明する。
ＭＯＣＶＤ装置２１は反応管２２内にサセプタ２３を備
え、この上にシリコン基板１２が乗載される０反応管２
２には高周波コイル２４が巻回されており、サセプタ２
３が誘導加熱される。
え、この上にシリコン基板１２が乗載される０反応管２
２には高周波コイル２４が巻回されており、サセプタ２
３が誘導加熱される。
反応管２２に連通する管路２５には、順次的に流量調整
弁２６．２７が設けられ、その上流側からたとえば水素
ガスなどのキャリアガスが供給される。前記流量調整弁
２６．２７はＴＭＧ（）リメチルガリウム）発生装置２
８、およびＡｓＨ。
弁２６．２７が設けられ、その上流側からたとえば水素
ガスなどのキャリアガスが供給される。前記流量調整弁
２６．２７はＴＭＧ（）リメチルガリウム）発生装置２
８、およびＡｓＨ。
発生装置２９にそれぞれ接続され、ＴＭＧおよびＡＳＨ
３がそれぞれ所定流量にて供給される。
３がそれぞれ所定流量にて供給される。
第５図は第１図示のアレイ１１を製造する工程を説明す
る断面図であり、第６図はアレイ１１を第４図示のＭＯ
ＣＶＤ装置２１を用いて製造する工程を説明するグラフ
である。第５図および第６図を併せて参照して、アレイ
１１の製造工程について説明する。常法に従って洗浄さ
れたシリコン基板１２上に、たとえばＳｉＮなとの絶縁
層３０を第５図（１）に示すようにシリコン基板１２の
全面に亘って形成する０次仁この上にたとえばフォトレ
ジスト３１を第５図（２）のようにパターン形成する。
る断面図であり、第６図はアレイ１１を第４図示のＭＯ
ＣＶＤ装置２１を用いて製造する工程を説明するグラフ
である。第５図および第６図を併せて参照して、アレイ
１１の製造工程について説明する。常法に従って洗浄さ
れたシリコン基板１２上に、たとえばＳｉＮなとの絶縁
層３０を第５図（１）に示すようにシリコン基板１２の
全面に亘って形成する０次仁この上にたとえばフォトレ
ジスト３１を第５図（２）のようにパターン形成する。
フォトレジスト３１による透孔３２はたとえば一辺が前
記長さＬｌの矩形とされ、この透孔３２内に幅Ｗ１の帯
状部３３が複数条形成される。
記長さＬｌの矩形とされ、この透孔３２内に幅Ｗ１の帯
状部３３が複数条形成される。
この後、エツチングを施すことにより、絶縁層３０は第
５図（３）図示のようにパターン形成され、被覆層１５
として形成される。被覆層１５には前記通孔３２と対応
する大きさの透孔１４が形成され、透孔１４内には前記
帯状部３３と対応する島状部１６が形成される。このよ
うな状態のシリコン基板１２をＭＯＣＶＤ装Ｗ２１のサ
セプタ２３上に乗載し、第６図時刻ｔ１〜ｔ２の期間Ｐ
１１に亘り、高周波コイル２４にて第６１温度Ｔ１３（
たとえば９００〜９５０℃）にまで昇温し、シリコン基
板１２表面のサーマルクリーニングを行う０時刻ｔ２以
降降温して温度Ｔ１１（たとえば４００〜４１０℃）と
し、この問反応管２２内にＴ Ｍ ＧとＡ ｓ Ｈｓと
を導入して、各透孔１４内の島状部１６の間にアモルフ
ァス状態のＧ ａ Ａ Ｓから成る中間層３４を、時刻
ｔ３までの期間Ｐ１２に亘って成長する。
５図（３）図示のようにパターン形成され、被覆層１５
として形成される。被覆層１５には前記通孔３２と対応
する大きさの透孔１４が形成され、透孔１４内には前記
帯状部３３と対応する島状部１６が形成される。このよ
うな状態のシリコン基板１２をＭＯＣＶＤ装Ｗ２１のサ
セプタ２３上に乗載し、第６図時刻ｔ１〜ｔ２の期間Ｐ
１１に亘り、高周波コイル２４にて第６１温度Ｔ１３（
たとえば９００〜９５０℃）にまで昇温し、シリコン基
板１２表面のサーマルクリーニングを行う０時刻ｔ２以
降降温して温度Ｔ１１（たとえば４００〜４１０℃）と
し、この問反応管２２内にＴ Ｍ ＧとＡ ｓ Ｈｓと
を導入して、各透孔１４内の島状部１６の間にアモルフ
ァス状態のＧ ａ Ａ Ｓから成る中間層３４を、時刻
ｔ３までの期間Ｐ１２に亘って成長する。
時′ｊＪＩｔ３以降、温度をしだいに上昇して通常のＧ
ａ Ａ ｓ結晶の成長温度である温度Ｔ１２（たとえ
ば６００℃）に設定する。これにより前記中間層３４を
アニールするとともに、ＴＭＧおよびＡｓＨ，を反応管
２２内に導入してＧ ａ Ａ ｓの結晶を成長させる。
ａ Ａ ｓ結晶の成長温度である温度Ｔ１２（たとえ
ば６００℃）に設定する。これにより前記中間層３４を
アニールするとともに、ＴＭＧおよびＡｓＨ，を反応管
２２内に導入してＧ ａ Ａ ｓの結晶を成長させる。
このようにして第５図（４）に示されるように、前記島
状部１６を被覆するととも輪、透孔１４を規定する被覆
層１５の周縁部の外方に若干量はみ出した状態でＧａＡ
ｓ層３５が形成される。
状部１６を被覆するととも輪、透孔１４を規定する被覆
層１５の周縁部の外方に若干量はみ出した状態でＧａＡ
ｓ層３５が形成される。
第７図は第５図（４）の島状部１６付近を拡大した断面
図である。第７図は、前述した製造段階において中間層
３４を形成した後、通常の結晶成長温度にてＧ ａ Ａ
ｓ層３５が形成途上の状態を示している。前述したよ
うに、ＧａＡｓ層３５が結晶成長温度にて結晶化し成長
していく場合、島状部１６の間のＧ ａ Ａ ｓ層３５
ａには、シリコン基板１２とＧ ａ Ａ ｓ層３５との
間の格子定数の相異に基づくミスフィツト転位が発生し
ている。通常の結晶成長温度にて製造されたのみのＧ
ａ Ａ ８層３５では、貫通転位密度は１０”ｃｍ−”
程度であることが知られており、結晶を成長させた後に
熱処理を加えた場合であっても、貫通転位密度は１０’
ｃｍ−２程度であることが知られている。
図である。第７図は、前述した製造段階において中間層
３４を形成した後、通常の結晶成長温度にてＧ ａ Ａ
ｓ層３５が形成途上の状態を示している。前述したよ
うに、ＧａＡｓ層３５が結晶成長温度にて結晶化し成長
していく場合、島状部１６の間のＧ ａ Ａ ｓ層３５
ａには、シリコン基板１２とＧ ａ Ａ ｓ層３５との
間の格子定数の相異に基づくミスフィツト転位が発生し
ている。通常の結晶成長温度にて製造されたのみのＧ
ａ Ａ ８層３５では、貫通転位密度は１０”ｃｍ−”
程度であることが知られており、結晶を成長させた後に
熱処理を加えた場合であっても、貫通転位密度は１０’
ｃｍ−２程度であることが知られている。
一方、島状部１６上の領域には、前記島状部１６間のＧ
ａ Ａ ｓ層３５ａから第７図横方向に結晶が成長し
てくることが確認された。すなわち第７図矢符Ａ１方向
に結晶が成長し、最終的には連続した構造となり、第５
ｔＷ（４）図示のようなＧａＡｓ層３５を形成する。
ａ Ａ ｓ層３５ａから第７図横方向に結晶が成長し
てくることが確認された。すなわち第７図矢符Ａ１方向
に結晶が成長し、最終的には連続した構造となり、第５
ｔＷ（４）図示のようなＧａＡｓ層３５を形成する。
前記島状部１６上の領域のＧａＡｓ層３５ｂには、前記
シリコン基板１２の界面から延びる貫通転位の影響が現
われず、中間層３４およびＧ ａ ＡＳ層３５に対し、
それぞれのａ造段階で熱処理を施せば貫通転位密度がた
とえば１０”ｃｍ−”程度にまで格段に低減できること
が確認された０本件発明者の実験によれば、島状部１６
の幅Ｗ１は最大３μｍまでが良好な結果を得ることがで
き、これを越えると島状部１６の両側から相互に近接す
るように成長するＧ ａ Ａ ４３層３５の間に空隙が
残る場合がある。前記幅Ｗ１は好ましくは１〜２μｍ以
下であることが確認されている。
シリコン基板１２の界面から延びる貫通転位の影響が現
われず、中間層３４およびＧ ａ ＡＳ層３５に対し、
それぞれのａ造段階で熱処理を施せば貫通転位密度がた
とえば１０”ｃｍ−”程度にまで格段に低減できること
が確認された０本件発明者の実験によれば、島状部１６
の幅Ｗ１は最大３μｍまでが良好な結果を得ることがで
き、これを越えると島状部１６の両側から相互に近接す
るように成長するＧ ａ Ａ ４３層３５の間に空隙が
残る場合がある。前記幅Ｗ１は好ましくは１〜２μｍ以
下であることが確認されている。
このような結晶性の良好なＧ ａ Ａ ８層３５を用い
てＰＮ接合を形成し、第１図示のようなｒｌ型半導体層
１７ ｒｒおよびｐ型半導体層１７ｒ１を形成する。以
下、前述のような製造工程を経てアレイ１１が製造され
る。
てＰＮ接合を形成し、第１図示のようなｒｌ型半導体層
１７ ｒｒおよびｐ型半導体層１７ｒ１を形成する。以
下、前述のような製造工程を経てアレイ１１が製造され
る。
このようにして本実施例では、単一の透孔１４内に構成
される発光ダイオード３６においても個々の結晶性が格
段に改善されており、発光特性および信頼性が格段に改
善される。またこのような発光ダイオード３６を多数配
列したアレイ１１を製造するに当たって、単一の発光ダ
イオード３６は一辺の長さＬｌの微小な透孔１４内に形
成されるため、島状部１６を比較的多数形成することに
より前記発光特性および信頼性の向上の程度をさらに改
善できることになる。島状部１６の形状は帯状に限らず
、点状、楕円状、角状などその種類を限定されるもので
はない。
される発光ダイオード３６においても個々の結晶性が格
段に改善されており、発光特性および信頼性が格段に改
善される。またこのような発光ダイオード３６を多数配
列したアレイ１１を製造するに当たって、単一の発光ダ
イオード３６は一辺の長さＬｌの微小な透孔１４内に形
成されるため、島状部１６を比較的多数形成することに
より前記発光特性および信頼性の向上の程度をさらに改
善できることになる。島状部１６の形状は帯状に限らず
、点状、楕円状、角状などその種類を限定されるもので
はない。
前述の実施例では、半導体装置の実施例として発光ダイ
オードアレイについて説明したけれども、本発明はこれ
に限らず、半導体基板上にヘテロ接きされた半導体層を
備える広範な種類の半導体装置に関して広〈実施される
ものである。また用いられる化合物半導体もＧａＡｓに
限らず、その他の種類であってもよい。
オードアレイについて説明したけれども、本発明はこれ
に限らず、半導体基板上にヘテロ接きされた半導体層を
備える広範な種類の半導体装置に関して広〈実施される
ものである。また用いられる化合物半導体もＧａＡｓに
限らず、その他の種類であってもよい。
［発明の効果］
以上のように本発明による半導体装置は、半導体基板上
に複数の透孔を有し電気絶縁性材料から成る被覆層を形
成し、各透孔内に島状部を形成する。この島状部を包囲
するごとく半導体層を気相成長させることにより製造さ
れるようにした。島状部上の半導体層は、半導体基板の
表面に対して垂直方向に成長した層ではなく、このよう
に垂直に成長した層から水平方向に成長して得られた半
導体層である。このような水平方向に成長した半導体層
は、半導体基板と半導体層との界面に発生するミスフィ
ツト転位の影響を何ら受けず、きわめて良好な結晶性を
有している。したがってこのような水平方向に成長した
半導体層を有する半導体装置はその品質と信頼性とを格
段に向上できることになる。
に複数の透孔を有し電気絶縁性材料から成る被覆層を形
成し、各透孔内に島状部を形成する。この島状部を包囲
するごとく半導体層を気相成長させることにより製造さ
れるようにした。島状部上の半導体層は、半導体基板の
表面に対して垂直方向に成長した層ではなく、このよう
に垂直に成長した層から水平方向に成長して得られた半
導体層である。このような水平方向に成長した半導体層
は、半導体基板と半導体層との界面に発生するミスフィ
ツト転位の影響を何ら受けず、きわめて良好な結晶性を
有している。したがってこのような水平方向に成長した
半導体層を有する半導体装置はその品質と信頼性とを格
段に向上できることになる。
また前記島状部が半導体基板上に形成される被覆層の複
数の透孔内に形成されるので、本発明の半導体装置は前
記透孔毎の半導体層で構成される半導体素子を複数含む
半導体素子アレイとして構成される。このような半導体
素子アレイにおいても、前述した品質と信頼性の向上と
を回ることができる。
数の透孔内に形成されるので、本発明の半導体装置は前
記透孔毎の半導体層で構成される半導体素子を複数含む
半導体素子アレイとして構成される。このような半導体
素子アレイにおいても、前述した品質と信頼性の向上と
を回ることができる。
第１図は本発明の一実施例のアレイ１１の構成を示す断
面図、第２区はシリコン基板１２の平面図、第３図は透
孔１４付近の拡大平面図、第４図はＭＯＣＶＤ装置２１
の構成を示す系統図、第５因は本実施例の製造工程を説
明する断面図、第６図は本実施例の製造工程を説明する
グラフ、第７図は島状部１６付近の拡大断面図、第８図
は典型的な従来例の半導体装置１の断面図である。 １１・・・アレイ、１２・・・シリコン基板、１４，３
２・・・透孔、１５．１９・・・被覆層、１６・・・島
状部、２１ ・Ｍ ＯＣＶ Ｄ装置、３５− Ｇ ａ
Ａ ｓ層、３６・・・発光ダイオード
面図、第２区はシリコン基板１２の平面図、第３図は透
孔１４付近の拡大平面図、第４図はＭＯＣＶＤ装置２１
の構成を示す系統図、第５因は本実施例の製造工程を説
明する断面図、第６図は本実施例の製造工程を説明する
グラフ、第７図は島状部１６付近の拡大断面図、第８図
は典型的な従来例の半導体装置１の断面図である。 １１・・・アレイ、１２・・・シリコン基板、１４，３
２・・・透孔、１５．１９・・・被覆層、１６・・・島
状部、２１ ・Ｍ ＯＣＶ Ｄ装置、３５− Ｇ ａ
Ａ ｓ層、３６・・・発光ダイオード
Claims (1)
- 半導体基板上に複数の透孔を有するように絶縁性の被
覆層を形成するとともに、上記透孔内に複数の絶縁性島
状部を形成し、かつ該島状部を包囲するごとく半導体層
を気相成長させて成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25629289A JP2885846B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25629289A JP2885846B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03116927A true JPH03116927A (ja) | 1991-05-17 |
| JP2885846B2 JP2885846B2 (ja) | 1999-04-26 |
Family
ID=17290634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25629289A Expired - Fee Related JP2885846B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885846B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003094214A1 (fr) * | 2002-04-30 | 2003-11-13 | Sumitomo Electric Industries, Ltd. | Substrat pour croissance de nitrure de gallium, procede de preparation de substrat de croissance de nitrure de gallium et procede de preparation de substrat de nitrure de gallium |
-
1989
- 1989-09-29 JP JP25629289A patent/JP2885846B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003094214A1 (fr) * | 2002-04-30 | 2003-11-13 | Sumitomo Electric Industries, Ltd. | Substrat pour croissance de nitrure de gallium, procede de preparation de substrat de croissance de nitrure de gallium et procede de preparation de substrat de nitrure de gallium |
| US7351347B2 (en) | 2002-04-30 | 2008-04-01 | Sumitomo Electric Industries, Ltd. | Gallium-nitride deposition substrate, method of manufacturing gallium-nitride deposition substrate, and method of manufacturing gallium nitride substrate |
| KR100915268B1 (ko) * | 2002-04-30 | 2009-09-03 | 스미토모덴키고교가부시키가이샤 | 질화갈륨성장용 기판 및 질화갈륨성장용 기판의 제조방법 및 질화갈륨기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885846B2 (ja) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7095062B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
| TWI484538B (zh) | 半導體基板、半導體基板之製造方法及電子裝置 | |
| CN100454699C (zh) | 氮化合物系半导体装置及其制造方法 | |
| US7351347B2 (en) | Gallium-nitride deposition substrate, method of manufacturing gallium-nitride deposition substrate, and method of manufacturing gallium nitride substrate | |
| US8338833B2 (en) | Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same | |
| KR20100094460A (ko) | 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스 | |
| JPH11135832A (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| KR20100092932A (ko) | 반도체 기판 및 반도체 기판의 제조 방법 | |
| US7829914B2 (en) | Nitride semiconductor light-emitting device comprising a buffer layer including a plurality of layers having different lattice constants and method for manufacturing the same | |
| JP4356208B2 (ja) | 窒化物半導体の気相成長方法 | |
| KR20020086511A (ko) | 비갈륨 나이트라이드 포스트를 포함하는 기판 상에 갈륨나이트라이드 반도체층을 제조하는 방법 및 이에 따라제조된 갈륨 나이트라이드 반도체 구조물 | |
| JP3476754B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JPH04303920A (ja) | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 | |
| JP2002249400A (ja) | 化合物半導体単結晶の製造方法およびその利用 | |
| JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| JPH05251339A (ja) | 半導体基板およびその製造方法 | |
| JPH03116927A (ja) | 半導体装置 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| KR100941596B1 (ko) | 3-5족 화합물 반도체의 제조방법 및 반도체 소자 | |
| JP5190343B2 (ja) | 半導体素子の製造方法 | |
| JP2003007627A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JP2690538B2 (ja) | 半導体発光装置 | |
| JP2786457B2 (ja) | 半導体素子およびその製造方法 | |
| CN113161225B (zh) | 半导体结构、自支撑氮化镓层及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |