CN106887495A - 发光二极管的外延片及其制作方法 - Google Patents

发光二极管的外延片及其制作方法 Download PDF

Info

Publication number
CN106887495A
CN106887495A CN201710174294.3A CN201710174294A CN106887495A CN 106887495 A CN106887495 A CN 106887495A CN 201710174294 A CN201710174294 A CN 201710174294A CN 106887495 A CN106887495 A CN 106887495A
Authority
CN
China
Prior art keywords
dislocation
undoped gan
extends
film layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710174294.3A
Other languages
English (en)
Other versions
CN106887495B (zh
Inventor
苗振林
汪延明
何鹏
徐平
周佐华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201710174294.3A priority Critical patent/CN106887495B/zh
Publication of CN106887495A publication Critical patent/CN106887495A/zh
Application granted granted Critical
Publication of CN106887495B publication Critical patent/CN106887495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管的外延片及其制作方法，在图形衬底上设计和制备对位标记点并外延生长GaN单层，利用对位标记点精确对位，在GaN单层的高位错密度区域上制备位错延伸阻止薄膜层，利用侧向外延技术，达到图形衬底上凸起和平面区域以上整个外延层同时减少位错，提高GaN材料晶体质量，从而提高了LED芯片的光电性能。

Description

发光二极管的外延片及其制作方法
技术领域
本发明涉及发光二极管技术领域，尤其涉及一种发光二极管的外延片及其制作方法。
背景技术
GaN材料作为第三代半导体材料的代表广泛用于LED器件。目前GaN衬底材料制备技术还不成熟，GaN LED主要还是生长在以蓝宝石为主流的异质衬底材料上。由于GaN与衬底间存在较大的应力和晶格失配，外延生长时界面处产生大量的位错，这些位错在后续的生长过程向上延伸穿过到量子阱有源区直至表面。一般利用MOCVD在平面蓝宝石衬底生长的GaN位错密度高达1×1010/cm2，LED材料中的位错作为载流子非辐射复合中心和漏电通道会导致芯片亮度下降和漏电、ESD等电性劣化。
在蓝宝石衬底上生长GaN材料时，首先是生长低温的GaN成核层，此成核层为晶体质量很差的多晶结构，然后退火重结晶形成晶体质量较高的岛状GaN晶体。之后升高温度继续生长GaN，这些岛状GaN晶体逐渐长大，这个过程中生长表面不平整，称为三维生长阶段，岛与岛长大间合并时在合并界面产生大量位错，岛合并后逐渐形成平整的表面，从三维生长转变成二维平面生长，同时这些界面附件产生的位错继续向上延伸直至外延层表面。
为了减少GaN外延材料中的位错，图形衬底技术被开发出来，它是在平面衬底的基础上，利用光刻和刻蚀，在衬底表面刻蚀出周期的三维结构，主要是圆锥状结构。
参考图1，在图形衬底上生长GaN材料，圆锥结构上相比平面上难以成核，退火后基本上不保留有GaN，后续底部的平面上依次经过重结晶小岛长大、合并和从三维生长转变成平面生长，在此过程GaN除了向上生长外，同时也进行侧向生长，通过侧向生长，圆锥体逐渐被掩盖。侧向生长由于没有小岛合并晶界，晶体质量明显提高，即蓝宝石圆锥结构以上区域的位错密度明显比平面蓝宝石以上区域的位错密度低。
图形衬底技术可以利用圆锥图形结构抑制位错的形成，减少GaN材料的位错密度。增加圆锥图形的大小和密度，即提高图形面积占比，位错密度会进一步减少，但随着图形占比持续增加，成核区减少，外延生长困难，导致外延表面无法转变成二维生长模式，晶体质量反而变差，LED性能劣化。所以一般的图形衬底在减少衬底平面区域以上的位错方面仍然具有局限性。
LED中的位错从外延层底层一直延伸至外延层表面，中间穿过发光层，位错作为非辐射复合中心减小了LED的载流子复合效率，降低了发光效率。此外，位错为器件的漏电提供路径，器件的漏电加速了器件的老化，器件抗静电能力也因为位错提供了电压击穿的路径而大大减弱。
发明内容
有鉴于此，本发明提供了一种发光二极管的外延片及其制作方法，能够有效减小发光二极管的位错密度。
一方面，本发明提供一种发光二极管的外延片制作方法，包括：
提供衬底，在所述衬底上制备出多个圆锥图形结构，并在所述衬底的平面区域上标识出对位标记点；
在所述衬底上依次生长低温GaN成核层和第一非掺杂GaN缓冲层，所述低温GaN成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；
根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；
在所述位错延伸阻止薄膜层和裸露的第一非掺杂GaN缓冲层上生长第二非掺杂GaN缓冲层；
转换为二维生长后，在所述第二非掺杂GaN缓冲层上依次生长nGaN层、多量子阱层以及pGaN层。
进一步地，所述低温GaN成核层厚度为10nm至50nm；所述低温GaN成核层生长压力为600mbar，生产温度为530℃；所述第一非掺杂GaN缓冲层厚度为0.5μm至2.0μm；所述第一非掺杂GaN缓冲层的生长压力为500mbar，生长温度为1030℃。
进一步地，根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，包括：
在所述第一非掺杂GaN缓冲层上沉积位错延伸阻止薄膜材料；
在所述位错延伸阻止薄膜材料上形成光刻胶；
根据所述对位标记点进行套刻，光刻显影后去除对应所述对位标记点正上方以外区域的光刻胶；
去除裸露的位错延伸阻止薄膜材料；
去除剩余光刻胶，形成位错延伸阻止薄膜层。
进一步地，根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，包括：
在所述第一非掺杂GaN缓冲层上形成光刻胶；
根据所述对位标记点进行套刻，在对应述对位标记点正上方区域形成窗口区；
在所述窗口区内沉积位错延伸阻止薄膜材料；
利用剥离工艺去除所述光刻胶和光刻胶上的位错延伸阻止薄膜材料，形成位错延伸阻止薄膜层。
进一步地，所述位错延伸阻止薄膜层的厚度为50nm至300nm。
进一步地，所述位错延伸阻止薄膜层材料为氧化硅或氮化硅。
进一步地，所述第二非掺杂GaN缓冲层的厚度为100nm至1000nm。
进一步地，所述第二非掺杂GaN缓冲层的生长压力为1040℃至1070℃，生长压力为200mbar至400mbar。
另一方面，本发明还提供一种发光二极管的外延片，包括：
衬底，所述衬底上制备有多个圆锥图形结构，衬底的平面区域上标识有对应标记点；
设置在所述衬底上的低温GaN成核层和第一非掺杂GaN缓冲层，所述低温GaN成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；
形成于所述第一非掺杂GaN缓冲层上对应所述对应标记点的位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；
形成于所述错延伸阻止薄膜层上生长的第二非掺杂GaN缓冲层；
依次形成于所述第二非掺杂GaN缓冲层上的nGaN层、多量子阱层以及pGaN层。
进一步地，所述低温GaN成核层厚度为10nm至50nm，所述第一非掺杂GaN缓冲层厚度为0.5μm至2.0μm，所述位错延伸阻止薄膜层的厚度为50nm至300nm，所述位错延伸阻止薄膜层材料为氧化硅或氮化硅，所述第二非掺杂GaN缓冲层的厚度为100nm至1000nm。
与现有技术相比，本发明的发光二极管的外延片及其制作方法，实现了如下的有益效果：
(1)在图形衬底上设计和制备对位标记点并外延生长GaN单层，利用对位标记点精确对位，在GaN单层的高位错密度区域上制备位错延伸阻止薄膜层，利用侧向外延技术，达到图形衬底上凸起和平面区域以上整个外延层同时减少位错，提高GaN材料晶体质量，从而提高了LED芯片的光电性能；
(2)第一非掺杂GaN缓冲层204厚度为0.5μm至2.0μm，在此厚度范围内，生长过程适中又不造成材料的浪费，有效提高生产效率，节约生产材料；
(3)位错延伸阻止薄膜层厚度为50nm-300nm，在此厚度范围内，能够有效保证材料不被后续高温生长环境破坏，保证侧向外延生长和合并过程时间在合理范围内；
(4)结构简单、有效节约工艺流程，生产方便，适用于工业化生产。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1为现有技术中图形衬底的结构示意图。
图2为本发明提供的发光二极管的外延片制作方法一种实施例的流程图。
图3-图11为本发明提供的发光二极管的外延片制作方法一种实施例的结构流程示意图。
图12-图19为本发明提供的发光二极管的外延片制作方法第二种实施例的结构流程示意图。
图20为本发明提供的发光二极管的外延片一种实施例的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
实施例1
参考图2，本实施例提供一种发光二极管的外延片制作方法，包括：
步骤S101，提供衬底，在所述衬底上制备出多个圆锥图形结构，并在所述衬底的平面区域上标识出对位标记点；
步骤S102，在所述衬底上依次生长低温GaN成核层和第一非掺杂GaN缓冲层，所述低温GaN成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；
步骤S103，根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；
步骤S104，在所述位错延伸阻止薄膜层和裸露的第一非掺杂GaN缓冲层上生长第二非掺杂GaN缓冲层；
步骤S105，转换为二维生长后，在所述第二非掺杂GaN缓冲层上依次生长nGaN层、多量子阱层以及pGaN层。
具体地，步骤S101中，衬底可以为蓝宝石衬底、氮化硅衬底、硅衬底或氧化锌衬底，在平面衬底上利用光刻或刻蚀制备出图案化衬底，即多个圆锥图形结构，并且在光刻和刻蚀工艺时在衬底上同时制备出用于对版的对位标记点。
步骤S102中，利用MOCVD、MBE或HVPE等外延生长方法在执行步骤S101后获得的衬底上生成低温GaN成核层和第一非掺杂GaN缓冲层，低温成核层高度与第一非掺杂GaN缓冲层厚度之和低于圆锥图形结构高度的1.5倍。
步骤S103中，利用化学或物理气相沉积方法以及光刻工艺，根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，此步骤结束后获得的位错延伸阻止薄膜层宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和。
步骤S104中，利用MOCVD、MBE或HVPE等外延生长设备，在执行步骤S103后得到的外延片上生长第二非掺杂GaN缓冲层。
步骤S105中，GaN材料合并转变成二维生长后，再次生长nGaN层、多量子阱层以及pGaN层，获得高质量、低位错密度的LED外延片。
本实施例提供的发光二极管的外延片制作方法，在图形衬底上设计和制备对位标记点并外延生长GaN单层，利用对位标记点精确对位，在GaN单层的高位错密度区域上制备位错延伸阻止薄膜层，利用侧向外延技术，达到图形衬底上凸起和平面区域以上整个外延层同时减少位错，提高GaN材料晶体质量，从而提高了LED芯片的光电性能；
实施例2
本实施例提供一种发光二极管的外延片制作方法，包括：
提供衬底，在所述衬底上制备出多个圆锥图形结构，并在所述衬底的平面区域上标识出对位标记点；
在所述衬底上依次生长低温GaN成核层和第一非掺杂GaN缓冲层，所述低温GaN成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；
根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；
在所述位错延伸阻止薄膜层和裸露的第一非掺杂GaN缓冲层上生长第二非掺杂GaN缓冲层；
转换为二维生长后，在所述第二非掺杂GaN缓冲层上依次生长nGaN层、多量子阱层以及pGaN层。
作为一种优选的实施方式，衬底为蓝宝石衬底、碳化硅衬底、硅衬底或氧化锌衬底。
参考图3，首先在平面的衬底202上利用匀胶机在表面涂上2.3μm的光刻胶，并烘烤，然后在光刻和显影机上把光刻板上的图形和对位标记点转移到衬底202表面，之后利用感应耦合等离子体刻蚀机刻蚀出多个圆锥图形结构201，以及对位标记点。
之后将衬底202放入反应室中加热到1060℃，反应室压力控制在约150mbar左右，氢气气氛下处理五分钟，除去表面的水分和氧气。
参考图4，利用MOCVD、MBE或HVPE等外延生长方法在衬底202上生成低温GaN成核层203和第一非掺杂GaN缓冲层204。
具体地，反应室压力控制在600mbar左右，稳定控制在530℃，生长低温成核层203，升温至1030℃，反应室压力控制在500mbar左右，在氢气气氛下持续生长第一非掺杂GaN缓冲层204，完成后停止生长，降至室温后从反应室中取出。
作为一种优选的实施方式，低温GaN成核层203厚度为10nm至50nm，第一非掺杂GaN缓冲层204厚度为0.5μm至2.0μm，在此厚度范围内，生长过程适中又不造成材料的浪费，有效提高生产效率，节约生产材料。低温成核层203高度与第一非掺杂GaN缓冲层204厚度之和低于圆锥图形结构的高度。
进一步地，参考图5，利用化学或物理气相沉积方法，在第一非掺杂GaN缓冲层204上沉积位错延伸阻止薄膜材料205，该位错延伸阻止薄膜材料可以为氧化硅、氮化硅或其他耐高温、稳定性好且GaN难以在其上成核的材料，作为一种优选的实施方式，位错延伸阻止薄膜材料205厚度为50nm-300nm，在此厚度范围内，能够有效保证材料不被后续高温生长环境破坏，保证侧向外延生长和合并过程时间在合理范围内；
参考图6，在位错延伸阻止薄膜材料205上形成光刻胶206。
参考图7，根据对位标记点进行套刻，光刻显影后去除对应所述对位标记点正上方以外区域的光刻胶，而对外标记点正上方的光刻胶保留。
参考图8，利用缓冲氧化物刻蚀液去除裸露的位错延伸阻止薄膜材料。
参考图9，利用去胶液，去除剩余光刻胶，形成位错延伸阻止薄膜层207，位错延伸阻止薄膜层207厚度为50nm-300nm。
进一步地，参考图10，将得到的外延片重新放入反应室，在氨气环境下生长第二非掺杂GaN缓冲层208，作为一种优选的实施方式，第二非掺杂GaN缓冲层的厚度为100nm至1000nm。和生长第一非掺杂GaN缓冲层204的环境相比，生长第二非掺杂GaN缓冲层208的生长温度提高10℃至40℃，反应室压力降低100mbar至300mbar。
参考图11，待GaN材料合并并转变成二维生长后，在此生长再次生长nGaN层209、多量子阱层210以及pGaN层211，获得高质量、低位错密度的LED外延片。
本实施例提供的发光二极管的外延片制作方法，具有如下有益效果：
在图形衬底上设计和制备对位标记点并外延生长GaN单层，利用对位标记点精确对位，在GaN单层的高位错密度区域上制备位错延伸阻止薄膜层，利用侧向外延技术，达到图形衬底上凸起和平面区域以上整个外延层同时减少位错，提高GaN材料晶体质量，从而提高了LED芯片的光电性能；
第一非掺杂GaN缓冲层204厚度为0.5μm至2.0μm，在此厚度范围内，生长过程适中又不造成材料的浪费，有效提高生产效率，节约生产材料；
位错延伸阻止薄膜层厚度为50nm-300nm，在此厚度范围内，能够有效保证材料不被后续高温生长环境破坏，保证侧向外延生长和合并过程时间在合理范围内；
结构简单、有效节约工艺流程，生产方便，适用于工业化生产。
实施例3
本实施例提供一种发光二极管的外延片制作方法，包括：
提供衬底，在所述衬底上制备出多个圆锥图形结构，并在所述衬底的平面区域上标识出对位标记点；
在所述衬底上依次生长低温GaN成核层和第一非掺杂GaN缓冲层，所述低温GaN成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；
根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；
在所述位错延伸阻止薄膜层和裸露的第一非掺杂GaN缓冲层上生长第二非掺杂GaN缓冲层；
转换为二维生长后，在所述第二非掺杂GaN缓冲层上依次生长nGaN层、多量子阱层以及pGaN层。
作为一种优选的实施方式，衬底为蓝宝石衬底、碳化硅衬底、硅衬底或氧化锌衬底。
参考图12，首先在平面的衬底301上利用匀胶机在表面涂上2.3μm的光刻胶，并烘烤，然后在光刻和显影机上把光刻板上的图形和对位标记点转移到衬底301表面，之后利用感应耦合等离子体刻蚀机刻蚀出多个圆锥图形结构302，以及对位标记点。
之后将衬底301放入反应室中加热到1060℃，反应室压力控制在约150mbar左右，氢气气氛下处理五分钟，除去表面的水分和氧气。
参考图13，利用MOCVD、MBE或HVPE等外延生长方法在衬底301上生成低温GaN成核层303和第一非掺杂GaN缓冲层304。
具体地，反应室压力控制在600mbar左右，稳定控制在530℃，生长低温成核层203，升温至1030℃，反应室压力控制在500mbar左右，在氢气气氛下持续生长第一非掺杂GaN缓冲层304，完成后停止生长，降至室温后从反应室中取出。
作为一种优选的实施方式，低温GaN成核层303厚度为10nm至50nm，第一非掺杂GaN缓冲层304厚度为0.5μm至2.0μm，在此厚度范围内，生长过程适中又不造成材料的浪费，有效提高生产效率，节约生产材料。低温成核层303高度与第一非掺杂GaN缓冲层304厚度之和低于圆锥图形结构高度的1.5倍。
参考图14，利用光刻工艺，在第一非掺杂GaN缓冲层304上形成光刻胶305。
参考图15，对位标记点进行套刻，在对应述对位标记点正上方区域形成窗口区306，保留其他区域的光刻胶。
参考图16，在所窗口区306内沉积位错延伸阻止薄膜材料307，该位错延伸阻止薄膜材料可以为氧化硅、氮化硅或其他耐高温、稳定性好且GaN难以在其上成核的材料，作为一种优选的实施方式，位错延伸阻止薄膜材料205厚度为50nm-300nm，在此厚度范围内，能够有效保证材料不被后续高温生长环境破坏，保证侧向外延生长和合并过程时间在合理范围内。
参考图17，利用剥离工艺去除光刻胶305和光刻胶上的位错延伸阻止薄膜材料，只有窗口区306的位错延伸阻止薄膜材料保留，形成位错延伸阻止薄膜层308，位错延伸阻止薄膜层308厚度为50nm-300nm，之后清洗干净。
参考图18，将得到的外延片重新放入反应室，在氨气环境下生长第二非掺杂GaN缓冲层309，作为一种优选的实施方式，第二非掺杂GaN缓冲层309的厚度为100nm至1000nm。和生长第一非掺杂GaN缓冲层204的环境相比，生长第二非掺杂GaN缓冲层208的生长温度提高10℃至40℃，反应室压力降低100mbar至300mbar。
参考图19，待GaN材料合并并转变成二维生长后，在此生长再次生长nGaN层310、多量子阱层311以及pGaN层312，获得高质量、低位错密度的LED外延片。
本实施例提供的发光二极管的外延片制作方法，具有如下有益效果：
在图形衬底上设计和制备对位标记点并外延生长GaN单层，利用对位标记点精确对位，在GaN单层的高位错密度区域上制备位错延伸阻止薄膜层，利用侧向外延技术，达到图形衬底上凸起和平面区域以上整个外延层同时减少位错，提高GaN材料晶体质量，从而提高了LED芯片的光电性能；
第一非掺杂GaN缓冲层204厚度为0.5μm至2.0μm，在此厚度范围内，生长过程适中又不造成材料的浪费，有效提高生产效率，节约生产材料；
位错延伸阻止薄膜层厚度为50nm-300nm，在此厚度范围内，能够有效保证材料不被后续高温生长环境破坏，保证侧向外延生长和合并过程时间在合理范围内；
结构简单、有效节约工艺流程，生产方便，适用于工业化生产。
实施例4
参考图20，本实施例提供一种发光二极管的外延片，包括：
衬底401，衬底上制备有多个圆锥图形结构402，衬底的平面区域上标识有对应标记点；
设置在衬底401上的低温GaN成核层403和第一非掺杂GaN缓冲层404，低温GaN成核层403高度与所述第一非掺杂GaN缓冲层404之和低于所述圆锥图形结构高度的1.5倍；
形成于第一非掺杂GaN缓冲层404上对应所述对应标记点的位错延伸阻止薄膜层405，位错延伸阻止薄膜层405的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；
形成于错延伸阻止薄膜层405上生长的第二非掺杂GaN缓冲层406；
依次形成于第二非掺杂GaN缓冲层406上的nGaN层407、多量子阱层408以及pGaN层409。
作为一种优选的实施方式，低温GaN成核层403厚度为10nm至50nm，第一非掺杂GaN缓冲层404厚度为0.5μm至2.0μm，位错延伸阻止薄膜层405的厚度为50nm至300nm，第二非掺杂GaN缓冲层406的厚度为100nm至1000nm。
与现有技术相比，本发明的发光二极管的外延片及其制作方法，实现了如下的有益效果：
(1)在图形衬底上设计和制备对位标记点并外延生长GaN单层，利用对位标记点精确对位，在GaN单层的高位错密度区域上制备位错延伸阻止薄膜层，利用侧向外延技术，达到图形衬底上凸起和平面区域以上整个外延层同时减少位错，提高GaN材料晶体质量，从而提高了LED芯片的光电性能；
(2)第一非掺杂GaN缓冲层204厚度为0.5μm至2.0μm，在此厚度范围内，生长过程适中又不造成材料的浪费，有效提高生产效率，节约生产材料；
(3)位错延伸阻止薄膜层厚度为50nm-300nm，在此厚度范围内，能够有效保证材料不被后续高温生长环境破坏，保证侧向外延生长和合并过程时间在合理范围内；
(4)结构简单、产品短小轻薄，有效节约工艺流程，生产方便，适用于工业化生产。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (10)

1.一种发光二极管的外延片制作方法，其特征在于，包括：
提供衬底，在所述衬底上制备出多个圆锥图形结构，并在所述衬底的平面区域上标识出对位标记点；
在所述衬底上依次生长低温GaN成核层和第一非掺杂GaN缓冲层，所述低温GaN成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；
根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；
在所述位错延伸阻止薄膜层和裸露的第一非掺杂GaN缓冲层上生长第二非掺杂GaN缓冲层；
转换为二维生长后，在所述第二非掺杂GaN缓冲层上依次生长nGaN层、多量子阱层以及pGaN层。
2.根据权利要求1所述的发光二极管的外延片制作方法，其特征在于，所述低温GaN成核层厚度为10nm至50nm；所述低温GaN成核层生长压力为600mbar，生产温度为530℃；所述第一非掺杂GaN缓冲层厚度为0.5μm至2.0μm；所述第一非掺杂GaN缓冲层的生长压力为500mbar，生长温度为1030℃。
3.根据权利要求1所述的发光二极管的外延片制作方法，其特征在于，根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，包括：
在所述第一非掺杂GaN缓冲层上沉积位错延伸阻止薄膜材料；
在所述位错延伸阻止薄膜材料上形成光刻胶；
根据所述对位标记点进行套刻，光刻显影后去除对应所述对位标记点正上方以外区域的光刻胶；
去除裸露的位错延伸阻止薄膜材料；
去除剩余光刻胶，形成位错延伸阻止薄膜层。
4.根据权利要求1所述的发光二极管的外延片制作方法，其特征在于，根据所述对位标记点在所述第一非掺杂GaN缓冲层上对应形成位错延伸阻止薄膜层，包括：
在所述第一非掺杂GaN缓冲层上形成光刻胶；
根据所述对位标记点进行套刻，在对应述对位标记点正上方区域形成窗口区；
在所述窗口区内沉积位错延伸阻止薄膜材料；
利用剥离工艺去除所述光刻胶和光刻胶上的位错延伸阻止薄膜材料，形成位错延伸阻止薄膜层。
5.根据权利要求3或4所述的发光二极管的外延片制作方法，其特征在于，所述位错延伸阻止薄膜层的厚度为50nm至300nm。
6.根据权利要求5所述的发光二极管的外延片制作方法，其特征在于，所述位错延伸阻止薄膜层材料为氧化硅或氮化硅。
7.根据权利要求1所述的发光二极管的外延片制作方法，其特征在于，所述第二非掺杂GaN缓冲层的厚度为100nm至1000nm。
8.根据权利要求1所述的发光二极管的外延片制作方法，其特征在于，所述第二非掺杂GaN缓冲层的生长压力为1040℃至1070℃，生长压力为200mbar至400mbar。
9.一种发光二极管的外延片，其特征在于，包括：
衬底，所述衬底上制备有多个圆锥图形结构，衬底的平面区域上标识有对应标记点；
设置在所述衬底上的低温GaN成核层和第一非掺杂GaN缓冲层，所述低温成核层高度与所述第一非掺杂GaN缓冲层厚度之和低于所述圆锥图形结构高度的1.5倍；
形成于所述第一非掺杂GaN缓冲层上对应所述对应标记点的位错延伸阻止薄膜层，所述位错延伸阻止薄膜层的宽度大于或等于圆锥图形结构间距，且小于所述圆锥图形结构间距与圆锥图形结构底宽之和；
形成于所述错延伸阻止薄膜层上生长的第二非掺杂GaN缓冲层；
依次形成于所述第二非掺杂GaN缓冲层上的nGaN层、多量子阱层以及pGaN层。
10.根据权利要求9所述的发光二极管的外延片，其特征在于，所述低温GaN成核层厚度为10nm至50nm，所述第一非掺杂GaN缓冲层厚度为0.5μm至2.0μm，所述位错延伸阻止薄膜层的厚度为50nm至300nm，所述位错延伸阻止薄膜层材料为氧化硅或氮化硅，所述第二非掺杂GaN缓冲层的厚度为100nm至1000nm。
CN201710174294.3A 2017-03-22 2017-03-22 发光二极管的外延片及其制作方法 Active CN106887495B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710174294.3A CN106887495B (zh) 2017-03-22 2017-03-22 发光二极管的外延片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710174294.3A CN106887495B (zh) 2017-03-22 2017-03-22 发光二极管的外延片及其制作方法

Publications (2)

Publication Number Publication Date
CN106887495A true CN106887495A (zh) 2017-06-23
CN106887495B CN106887495B (zh) 2019-05-10

Family

ID=59182041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710174294.3A Active CN106887495B (zh) 2017-03-22 2017-03-22 发光二极管的外延片及其制作方法

Country Status (1)

Country Link
CN (1) CN106887495B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546302A (zh) * 2017-08-21 2018-01-05 厦门乾照光电股份有限公司 一种led外延结构及其制作方法
CN112366263A (zh) * 2020-07-21 2021-02-12 安徽三安光电有限公司 发光二极管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738000A (zh) * 2005-09-01 2006-02-22 西安电子科技大学 GaN半导体材料的异质外延方法
CN102534769A (zh) * 2012-03-21 2012-07-04 中国科学院半导体研究所 在图形衬底上生长氮化镓外延结构的方法
CN103165771A (zh) * 2013-03-28 2013-06-19 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
US20130320353A1 (en) * 2009-07-17 2013-12-05 Applied Materials, Inc. Method of forming a group iii-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (hvpe)
CN104576845A (zh) * 2014-12-16 2015-04-29 深圳市德上光电有限公司 一种图形化的蓝宝石衬底的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738000A (zh) * 2005-09-01 2006-02-22 西安电子科技大学 GaN半导体材料的异质外延方法
US20130320353A1 (en) * 2009-07-17 2013-12-05 Applied Materials, Inc. Method of forming a group iii-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (hvpe)
CN102534769A (zh) * 2012-03-21 2012-07-04 中国科学院半导体研究所 在图形衬底上生长氮化镓外延结构的方法
CN103165771A (zh) * 2013-03-28 2013-06-19 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN104576845A (zh) * 2014-12-16 2015-04-29 深圳市德上光电有限公司 一种图形化的蓝宝石衬底的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546302A (zh) * 2017-08-21 2018-01-05 厦门乾照光电股份有限公司 一种led外延结构及其制作方法
CN107546302B (zh) * 2017-08-21 2019-03-15 厦门乾照光电股份有限公司 一种led外延结构及其制作方法
CN112366263A (zh) * 2020-07-21 2021-02-12 安徽三安光电有限公司 发光二极管及其制备方法
CN112366263B (zh) * 2020-07-21 2022-07-08 安徽三安光电有限公司 发光二极管及其制备方法

Also Published As

Publication number Publication date
CN106887495B (zh) 2019-05-10

Similar Documents

Publication Publication Date Title
CN104037287B (zh) 生长在Si衬底上的LED外延片及其制备方法
US20050285142A1 (en) Gallium nitride materials and methods associated with the same
KR100369219B1 (ko) 반도체기판과 그의 제작방법 및 해당 반도체기판에 제작된 전자소자
CN104201196B (zh) 表面无微裂纹的Si基III族氮化物外延片
US9752254B2 (en) Method for manufacturing a single-crystal 4H—SiC substrate
TWI407491B (zh) 分離半導體及其基板之方法
CN110783167B (zh) 一种半导体材料图形衬底、材料薄膜及器件的制备方法
CN105489714A (zh) 一种多孔氮化铝复合衬底及其在外延生长高质量氮化镓薄膜中的应用
CN103730554A (zh) 一种氮化镓基led外延片的生长方法
US8969178B2 (en) Method of manufacturing large area gallium nitride substrate
US10367055B2 (en) Epitaxial structure having nanotube film free of carbon nanotubes
CN105122473B (zh) 光电子半导体芯片及其制造方法
CN105590839A (zh) 氮化物底层、发光二极管及底层制备方法
CN100483738C (zh) 基于自支撑SiC的GaN器件及制作方法
US9472400B2 (en) Method for making epitaxial structure
US7164187B2 (en) Semiconductor and semiconductor substrate, method of manufacturing the same, and semiconductor device
CN112242459A (zh) 一种具有原位SiN位错湮灭层的AlGaN薄膜及其外延生长方法
CN106887495B (zh) 发光二极管的外延片及其制作方法
JP3542491B2 (ja) 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
US9263254B2 (en) Method for making epitaxial structure
CN206301802U (zh) 一种选区外延高质量的AlGaN/GaN生长结构
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
CN103137796A (zh) 发光二极管的制备方法
CN106024588A (zh) 一种选择区域外延生长界面改善方法
CN105070793A (zh) 一种led外延结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant