CN105122473B - 光电子半导体芯片及其制造方法 - Google Patents

光电子半导体芯片及其制造方法 Download PDF

Info

Publication number
CN105122473B
CN105122473B CN201480020969.3A CN201480020969A CN105122473B CN 105122473 B CN105122473 B CN 105122473B CN 201480020969 A CN201480020969 A CN 201480020969A CN 105122473 B CN105122473 B CN 105122473B
Authority
CN
China
Prior art keywords
layer
sublayer
indium
semiconductor chip
share
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480020969.3A
Other languages
English (en)
Other versions
CN105122473A (zh
Inventor
安德烈亚斯·莱夫勒
托比亚斯·迈耶
亚当·鲍尔
克里斯蒂安·莱雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN105122473A publication Critical patent/CN105122473A/zh
Application granted granted Critical
Publication of CN105122473B publication Critical patent/CN105122473B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种用于制造光电子半导体芯片的方法，所述方法包括下述步骤：提供衬底；生长第一层；执行刻蚀过程以便铺设V形缺陷；生长第二层和生长量子膜结构。

Description

光电子半导体芯片及其制造方法
技术领域
本发明涉及一种用于制造光电子半导体芯片的方法和一种光电子半导体芯片。
背景技术
已知的是：氮化物半导体芯片、例如光电子氮化物半导体芯片因极其小的静电放电(ESD)就已经会永久地损坏或破坏。如果在制造这种半导体芯片时使用具有蓝宝石的衬底，那么在氮化物半导体层序列外延生长时产生具有高位错密度的晶体。这种位错引起漏电路径，在ESD负荷的情况下漏电流经由所述漏电路径流动，这会导致氮化物半导体芯片的损坏或破坏。
为了避免因静电放电引起的损坏，需要保护性的措施。从DE 10 2009 060 750 A1中已知：光电子半导体芯片设有集成在半导体层序列中的微二极管，所述微二极管引起防止因静电放电引起的损坏的防护。微二极管通过设置在半导体层序列的有源层中的V形缺陷形成。V形缺陷通过在半导体层序列的外延生长期间选择适当的生长参数产生。然而，这也引起有源层的设置在V形缺陷之外的区域中的晶体质量的下降，这在发光二极管半导体芯片的情况下会引起光功率降低。
发明内容
本发明的目的在于：提供一种用于制造光电子半导体芯片的方法。本发明的另一个目的在于：提供一种光电子半导体芯片。
特别地，在此处所描述的方法中能够产生V形缺陷，而不必改变用于产生的生长条件。专门选择的生长条件仅用于获得V缺陷。因为不必使生长条件匹配于V形缺陷的产生，所以包含V形缺陷的外延层以高的晶体质量生长是可行的。这在不因晶体缺陷而损失亮度或降低光功率的同时实现制造ESD稳定的半导体芯片。
用于制造光电子半导体芯片的方法包括如下步骤：提供衬底；生长第一层；执行刻蚀过程以便铺设V形缺陷；生长第二层；和生长量子膜结构。第一层和第二层能够包括氮化物化合物半导体材料的、例如InGaN的层。有利地，该方法实现制造在其量子膜结构中嵌入有V形缺陷的光电子半导体芯片。这些V形缺陷能够作用为与量子膜结构并联连接的ESD保护二极管。有利地，通过借助于刻蚀过程铺设V形缺陷仅将少量的形态干扰引入到光电子半导体芯片的晶体中，由此能够避免光电子半导体芯片的光功率的强烈降低。此外，刻蚀过程有利地实现铺设具有限定的尺寸和均匀的大小分布的V形缺陷。
在所述方法的一个实施方式中，生长第一层包括：生长至少一个第一子层和第二子层。在此，第一子层具有与第二子层不同的铝份额和/或不同的铟份额。有利地，第一层实现V形缺陷的铺设，所述V形缺陷在进一步生长期间延续穿过第二层和量子膜结构。将第一层划分成第一子层和第二子层实现关于第一层的铟份额和/或铝份额和/或掺杂和/或另外的特性的精确控制。
层的生长能够在外延设备中借助于例如MOVPE在预设的反应器温度下在添加前驱气体例如三甲基镓、三乙基镓、氨和/或氢的条件下进行。
第二层的生长在此能够借助于冷生长进行。第二层生长期间的反应器温度与第一层生长期间的反应器温度相比能够低至少50K、优选低至少100K并且尤其优选低至少200K。第二层生长期间的反应器温度例如为至少700℃至至多900℃。对于第一层的生长而言，能够选择在至少700℃和至多1100℃之间的范围中的、优选在至少900℃至至多1100℃之间的范围中的反应器温度。也就是说，第一层能够借助于热生长来生长。在所述方法中由此可行的是：第一层借助在小于900℃的反应器温度下执行的平滑性的热生长来生长。在热生长的情况下，尤其能够产生晶体质量良好的所生长的层。第二层的专门的生长条件仅用于获得V形缺陷，然而对于其产生不是必需的。V形缺陷的产生借助于在此描述的刻蚀方法实现。
在所述方法的一个实施方式中，生长具有第一铟份额的第一子层和具有第二铟份额的第二子层。在此，第一铟份额至少与第二铟份额一样大。将第一层划分成第一子层和第二子层由此实现关于第一层的铟份额的精确控制。
在所述方法的一个实施方式中，分别交替地生长多个第一子层和第二子层。有利地，通过提高第一层的子层的数量得到第一层的平均提高的均匀度。
在所述方法的一个实施方式中，在刻蚀过程期间在至少一个第一子层中产生开口。有利地，在第一子层的开口中能够积聚第二层的材料，由此在第一层中产生的V形缺陷延续到第二层和量子膜结构中。优选地，开口能够完全地穿过至少一个第一子层。
在所述方法的一个实施方式中，刻蚀过程在外延设备内部执行。有利地，为了执行刻蚀过程由此不需要从外延设备中取出光电子半导体芯片的层序列，由此可快速且成本适宜地执行所述方法。此外，有利地避免了伴随着从外延设备中取出而污染或损坏光电子半导体芯片的层序列的风险。
外延设备内部的刻蚀例如能够借助于回蚀在反应器设备中进行。对此，在所述设备中强烈地降低或完全地抑制镓输送、即三甲基镓和/或三乙基镓的输送。此外，能够提高氢的输送和/或降低氨的输送。由此能够强烈地降低层的掺入速率，即层生长速率，使得通过例如与氢的反应超过层的分解速率、即生长期间的层溶解的速率进而产生负的生长速率。正常的层生长期间的掺入速率例如为每分钟2nm至100nm，而正常的层生长期间的分解速率为每分钟至多1nm，由此在正常的层生长期间净产生正的生长速率。在回蚀时，掺入速率小于分解速率，由此净产生负的生长速率、即刻蚀过程。
在所述方法的一个实施方式中，在刻蚀过程期间中断生长。在此，在刻蚀过程期间给外延设备输送氢。有利地，氢适合于在之前生长的第一层中铺设V形缺陷。通过输送氢能够引起上述回蚀。
在所述方法的另一个实施方式中，刻蚀过程在外延设备外部执行。有利地，由此例如能够在专用的刻蚀设备中进行刻蚀过程，由此实现刻蚀条件的尤其精确的可控性。刻蚀过程能够为例如借助磷酸的湿化学刻蚀过程，或例如为借助等离子体的干化学刻蚀过程。
光电子半导体芯片包括：第一层；第二层，所述第二层设置在第一层之上；和量子膜结构，所述量子膜结构设置在第二层之上。在此，第一层包括至少一个第一子层和第二子层。第一子层具有与第二子层不同的铝份额和/或不同的铟份额。此外，半导体芯片具有至少一个V形缺陷，所述V形缺陷至少延伸穿过第一层的、第二层的和量子膜结构的一些部分。此外，至少一个第一子层在V形缺陷的区域中穿孔。至少一个第一子层能够在V形缺陷的区域中尤其完全地穿孔。
有利地，该光电子半导体芯片的V形缺陷作用为与量子膜结构并联连接的保护二极管，所述保护二极管防止因静电放电引起的光电子半导体芯片的损坏。在此，光电子半导体芯片的层能够具有高的晶体质量，由此可借助光电子半导体芯片实现高的光功率。
在光电子半导体芯片的一个实施方式中，第一子层具有第一铟份额并且第二子层具有第二铟份额。在此，第一铟份额至少与第二铟份额一样大。将第一层划分成第一子层和第二子层有利地实现关于第一层的铟份额的精确控制。
在光电子半导体芯片的一个实施方式中，第一铟份额在0％和12％之间、优选在1％和3％之间。特别地，第一铟份额能够为大约2％。实验显示出：具有这种量值的第一铟份额的光电子半导体芯片能够具有尤其适宜的晶体质量。
在光电子半导体芯片的一个实施方式中，第二铟份额为至多6％并且优选为0％。实验显示出：具有这种量值的第二铟份额的光电子半导体芯片能够具有尤其适宜的晶体质量。
在光电子半导体芯片的一个实施方式中，多个第一子层和第二子层交替地依次跟随。实验显示出：提高第一层的子层的数量实现尤其有利的晶体质量。
在光电子半导体芯片的一个实施方式中，第一层包括在2个和100个之间的、优选大约20个的第一子层。实验表明：具有这种数目的第一子层的第一层实现具有尤其适宜晶体质量的光电子半导体芯片。
在光电子半导体芯片的一个实施方式中，第一层具有平均掺杂度在每立方厘米0和1×10^19之间的掺杂部，优选平均掺杂度在每立方厘米2×10^18和每立方厘米6×10^18之间的掺杂部。有利地，这些数值在实验中证实是令人满意的。
在光电子半导体芯片的一个实施方式中，第二子层具有掺杂部，而第一子层不具有掺杂部或仅具有少量掺杂部。有利地，第一层因此整体上具有调制掺杂部。相反的掺杂轮廓也是可行的，其中第二子层少量地被掺杂或未被掺杂并且第一子层具有较高的掺杂度。
在光电子半导体芯片的一个实施方式中，至少两个第一子层具有掺杂度不同的掺杂部。有利地，第一层的掺杂度在该光电子半导体芯片中沿生长方向变化。
在光电子半导体芯片的一个实施方式中，依次跟随的第一子层具有在朝向第二层的方向上下降的掺杂度。有利地，这种掺杂轮廓在实验中证实为是令人满意的。
在光电子半导体芯片的一个实施方式中，第二层具有在1nm和120nm之间的厚度、优选在10nm和30nm之间的厚度、尤其优选在15nm和25nm之间的厚度。第二层的厚度例如能够为大约20nm。实验显示出：具有这种厚度的第二层能够适合于在刻蚀过程期间补偿引入到第一层中的缺陷，而在此不封闭在刻蚀过程期间在第一层中所铺设的V形缺陷。
在光电子半导体芯片的一个实施方式中，每个第一子层具有在0.5nm和10nm之间的厚度。在此，每个第二子层具有在0.5nm和30nm之间的厚度。每个第一子层例如能够具有大约2nm的厚度，而每个第二子层具有大约4nm的厚度。有利地，这种层厚度在实验中证实为是令人满意的。
附图说明
本发明的在上文中所描述的特性、特征和优点以及如何实现这些特性、特征和优点方式方法结合下述对实施例的描述变得更明确和更易于理解，其中所述实施例结合附图详细阐述。在此示出：
图1示出用于制造光电子半导体芯片的方法的时间相关的生长图；和
图2示出光电子半导体芯片的层结构的示意图。
具体实施方式
图1在示意图中示出用于阐述用于制造光电子半导体芯片20的方法10的生长图100。图2在极度示意性的视图中示出光电子半导体芯片20的层结构200，所述层结构可借助在图1中示出的制造方法10来制造。
光电子半导体芯片20例如能够是发光二极管芯片(LED芯片)。光电子半导体芯片20的层结构200包括氮化物化合物半导体材料的层。氮化物化合物半导体材料例如能够是InGaN。
层结构200通过外延生长和刻蚀过程制造。制造方法10的时间进程在图1的生长图100中示出。在生长图100的水平轴线上示出延续的时间110。在生长图100的竖直轴线上绘制铟浓度120，所述铟浓度在层结构200的在外延设备中在相应的时间110中生长的层中出现。
制造方法10始于提供衬底210。衬底210例如能够具有蓝宝石。在执行制造方法10的接下来阐述的方法步骤之前，就已经能够将一个或多个层铺设在衬底210的表面上。
在第一时间段111期间，生长n型掺杂的层220。n型掺杂的层220具有第二铟浓度122。第二铟浓度122优选为至多6％并且例如能够为数值0。在这种情况下，n型掺杂的层220例如能够具有GaN而没有铟份额。n型掺杂的层220铺设有n型掺杂部。
在接继第一时间段111的第二时间段112期间，生长第一层230。优选地，第一层230由大量第一子层240和第二子层250构造，所述子层分别交替地依次跟随。在这种情况下，第二时间段112首先包括第一子时间段113，在所述第一子时间段期间生长第一子层240。第二子时间段114紧随其后，在所述第二子时间段期间生长第二子层250。随后又跟随着第一子时间段113，在所述第一子时间段期间生长另一个第一子层240。紧接着跟随着新的第二子时间段114，所述新的第二子时间段用于生长另一个第二子层250。这种顺序在整个第二时间段112期间重复地延续，直至完全地生长具有多个交替地依次跟随的第一子层240和第二子层250的第一层230。
第一层230能够包括在一个或例如一百个之间的第一子层240和相应多的第二子层250。优选地，第一层230包括二十个第一子层240和二十个第二子层250。第二时间段112包括相应多彼此交替的第一子时间段113和第二子时间段114。
第一子层240优选以第一铟浓度121生长。第二子层250因此以第二铟浓度122生长。在此，第一铟浓度121优选至少与第二铟浓度122一样大。第一铟浓度121优选在0％和12％之间。尤其优选第一子层240中的第一铟浓度121在1％和3％之间。第一子层240中的第一铟浓度121例如能够为大约2％。第二子层250中的第二铟浓度122又优选为至多6％、尤其优选大约0％。
也可行的是：不通过不同的铟浓度121、122区分第一子层240与第二子层250，而是通过不同的铝浓度来区分。铝浓度在此在第一子层240和第二子层250中分别能够在0％和30％之间。但是优选第一子层240和第二子层250中的铝浓度为0％。也可行的是，第一子层240和第二子层250不仅具有彼此不同的铟浓度121、122而且也具有彼此不同的铝浓度。
第一层230优选具有平均掺杂度在每立方厘米0和1×10^19之间的掺杂部。尤其优选的是，第一层230具有平均掺杂度在每立方厘米2×10^18和每立方厘米6×10^18之间的掺杂部。平均掺杂度例如能够为大约每立方厘米4×10^18。
第一层230在此在其整个厚度上能够沿生长方向均匀地掺杂。然而，第一层230的掺杂度也能够沿着第一层230的生长方向变化。具有在几纳米的范围中的相应厚度的、掺杂的和未掺杂的层部段也能够沿着第一层230的生长方向交替。
在一个优选的实施方式中，第一层230以调制的方式掺杂。在此，第一层230的第一子层240未掺杂或者以小的掺杂度掺杂。第一层230的第二子层250具有带有硅的掺杂部。在此，第一层230的依次跟随的第二子层250能够具有掺杂度不同的掺杂部。优选地，第一层230的第二子层250的掺杂度随着与n型掺杂的层220的距离的增加而下降、即随着第二时间段112的进程而下降。相反的掺杂轮廓也是可行的，其中第二子层250少量地被掺杂或者未被掺杂并且第一子层240具有较高的掺杂度。
第一子层240在生长方向上分别具有第一子层厚度241。第一层230的第二子层250在生长方向上分别具有第二子层厚度251。第一子层241能够在0.5nm和10nm之间。第二子层厚度251能够在0.5nm和20nm之间。第一子层厚度241例如能够为大约2nm并且第二子层厚度251例如能够为大约4nm。第一层230在生长方向上整体上具有第一层厚度231，所述第一层厚度从第一子层厚度241和第二子层厚度251的总和与第一子层240和第二子层250的重复次数的乘积中得出。
在时间上紧随第二时间段112的第三时间段115期间，执行刻蚀过程以便在层结构200的第一层230中铺设V形缺陷。V形缺陷(V-pits)是下述缺陷，所述缺陷在氮化物化合物半导体材料中例如能够具有沿生长方向翻转的、开口的棱锥的形状，所述棱锥具有六边形的基面。在图2的横截面视图中，V形缺陷290由此具有沿生长方向开口的V的形状。
已知的是：V形缺陷能够在外延生长期间通过选择专门的生长参数、尤其专门的生长温度来铺设。然而这些专门的生长参数会降低在外延生长期间所生长的晶体的晶体质量。用于制造层结构200的制造方法10因此提出：V形缺陷290在第一层230生长之后才借助于刻蚀过程来产生。这具有如下优点：第一层230的保留在V形缺陷290之间的区域能够以更高的晶体质量铺设。特别地，第一层230的表面在形态上能够是更光滑的。
在第一时间段111中生长n型掺杂的层220期间就已经能够在n型掺杂的层220中形成沿生长方向延伸的线位错291(threading dislocations)形成。这些线位错291在第一层230的在第二时间段112中的外延生长期间也延续穿过第一层230。在第三时间段115中借助于刻蚀过程形成的V形缺陷290优选在这种线位错291上形成。
通过第三时间段115中的刻蚀过程，在所铺设的V形缺陷290的区域中移除具有第一子层240和第二子层250的第一层230的一部分。由此，第一层230的第一子层240中的至少一个或多个完全地穿孔，使得在这些第一子层240中形成开口292。在第一层230的第二子层250中也形成相应的开口。
第三时间段115期间的刻蚀过程能够在外延设备中进行，第一层230也已经在所述外延设备中生长。对此，例如能够给外延设备输送氢。在此，中断外延设备中的外延生长。替选地，第三时间段115期间的刻蚀过程也能够在外延设备外部执行。
通过第三时间段115期间的刻蚀过程铺设的V形缺陷290能够具有所限定的尺寸和均匀的大小分布。
在紧接着第三时间段115的第四时间段116期间，外延地生长第二层260。第二层260用于使随后生长的量子膜结构与所加工的第一层230隔开。
第二层260优选以第二铟浓度122生长，使得在第二层260中出现仅在0％和6％之间的小的铟份额、尤其优选0％的铟份额。
第二层260以第二层厚度261沿生长方向铺设。第二层厚度261优选在1nm和120nm之间。尤其优选地，第二层厚度261在10nm和30nm之间。特别地，第二层厚度261在15nm和25nm之间。第二层260的第二层厚度261例如能够为20nm。
第二层260也在V形缺陷290的区域中生长。由此，V形缺陷290从第一层230中延续穿过第二层260。
在时间上紧接着第四时间段116的第五时间段117期间，生长量子膜结构270。量子膜结构270形成光电子半导体芯片20的层结构200的有源层。
量子膜结构270包括沿生长方向交替地依次跟随的量子膜271和势垒272。量子膜结构270例如能够具有在1个和20个之间的量子膜271、优选在3个和10个之间的量子膜271、尤其优选6个的量子膜271和相应数目的势垒272。
量子膜结构270的量子膜271优选以第三铟浓度123生长，所述第三铟浓度高于第一铟浓度121。势垒272尤其以第二铟浓度122生长。由此，势垒272优选仅具有至多6％的小的铟份额或者完全不具有铟份额。
量子膜结构270的子层271、272在量子膜结构270生长期间也在V形缺陷290的区域中生长，由此V形缺陷290延续穿过量子膜结构270。V形缺陷在量子膜结构270中以已知的方式形成微二极管，所述微二极管用于保护光电子半导体芯片20防止因静电放电引起的损坏。
在制造方法10的在图1的生长图100中未示出的另一个步骤中，接下来还能够在光电子半导体芯片20的层结构200的量子膜结构270上生长p型掺杂的层280。
本发明根据优选的实施例来详细说明和描述。但是本发明不限制于所公开的实例。更确切地说，本领域技术人员能够从中推导出其他的变型形式，而不脱离本发明的保护范围。
本申请要求德国专利申请DE 102013103602.3的优先权，所述德国专利申请的公开内容通过参考并入本文。

Claims (19)

1.一种用于制造光电子半导体芯片(20)的方法(10)，所述方法具有下述步骤：
-提供衬底(210)；
-生长第一层(230)，包括生长至少一个第一子层(240)和至少一个第二子层(250)；
-执行刻蚀过程以便铺设V形缺陷(290)；
-生长第二层(260)；
-生长具有第三铟份额的量子膜结构(270)，其中，
-生长具有第一铟份额的所述第一子层(24)，并且生长具有第二铟份额的所述第二子层，
-所述第一子层(240)具有与所述第二子层(250)不同的铝份额和/或不同的铟份额(121)；
-所述第三铟份额大于所述第一铟份额；以及
-在所述刻蚀过程期间在所述第一子层(240)的至少一个中产生开口(292)，其中所述开口(292)完全地穿过至少一个所述第一子层(240)。
2.一种用于制造光电子半导体芯片(20)的方法(10)，所述方法具有下述步骤：
-提供衬底(210)；
-生长第一层(230)，包括生长多个第一子层(240)和多个第二子层(250)，所述第一子层和第二子层分别交替地生长；
-执行刻蚀过程以便铺设V形缺陷(290)；
-生长第二层(260)；
-生长具有第三铟份额的量子膜结构(270)，其中，
-生长具有第一铟份额的多个所述第一子层(24)，并且生长具有第二铟份额的多个所述第二子层，
-所述第三铟份额大于所述第一铟份额；
-依次跟随的第一子层(240)具有沿朝向所述第二层(260)的方向下降的掺杂度。
3.根据权利要求1或2所述的方法(10)，
其中生长具有第一铟份额(121)的所述第一子层(240)和具有第二铟份额(122)的所述第二子层(250)，
其中所述第一铟份额(121)至少与所述第二铟份额(122)一样大。
4.根据权利要求1所述的方法(10)，
其中分别交替地生长多个第一子层(240)和第二子层(250)。
5.根据权利要求1或2所述的方法(10)，
其中在外延设备内部执行所述刻蚀过程。
6.根据权利要求5所述的方法(10)，
其中在所述刻蚀过程期间中断生长，
其中在所述刻蚀过程期间给所述外延设备输送氢。
7.根据权利要求1或2所述的方法(10)，
其中在外延设备外部执行所述刻蚀过程。
8.一种光电子半导体芯片(20)，具有：
-第一层(230)；
-第二层(260)，所述第二层设置在所述第一层(230)之上；和
-具有第三铟份额的量子膜结构(270)，所述量子膜结构设置在所述第二层(260)之上，
-其中所述第一层(230)包括具有第一铟份额的至少一个第一子层(240)和具有第二铟份额的第二子层(250)，
-其中所述第一子层(240)具有与所述第二子层(250)不同的铝份额和/或不同的铟份额(121)，
-所述第三铟份额大于所述第一铟份额；
-所述半导体芯片(20)具有至少一个V形缺陷(290)，所述V形缺陷至少延伸穿过所述第一层(230)的、所述第二层(260)的和所述量子膜结构(270)的一些部分，并且
-其中至少一个第一子层(240)在所述V形缺陷(290)的区域中完全地穿孔。
9.一种光电子半导体芯片(20)，具有：
-第一层(230)；
-第二层(260)，所述第二层设置在所述第一层(230)之上；和
-具有第三铟份额的量子膜结构(270)，所述量子膜结构设置在所述第二层(260)之上，
-其中所述第一层(230)包括具有第一铟份额的多个第一子层(240)和具有第二铟份额的多个第二子层(250)，
-其中所述第一子层(240)具有与所述第二子层(250)不同的铝份额和/或不同的铟份额(121)，
-所述第三铟份额大于所述第一铟份额；
-其中所述半导体芯片(20)具有至少一个V形缺陷(290)，所述V形缺陷至少延伸穿过所述第一层(230)的、所述第二层(260)的和所述量子膜结构(270)的部分，
-其中所述第一子层(240)的至少一个在所述V形缺陷(290)的区域中穿孔，以及
其中依次跟随的第一子层(240)具有沿朝向所述第二层(260)的方向下降的掺杂度。
10.根据权利要求8或9所述的光电子半导体芯片(20)，
其中所述第一子层(240)具有第一铟份额(121)并且所述第二子层(250)具有第二铟份额(122)，
其中所述第一铟份额(121)至少与所述第二铟份额(122)一样大。
11.根据权利要求10所述的光电子半导体芯片(20)，
其中所述第一铟份额(121)在0％和12％之间。
12.根据权利要求10所述的光电子半导体芯片(20)，
其中所述第二铟份额(122)为至多6％。
13.根据权利要求8或9所述的光电子半导体芯片(20)，
其中多个第一子层(240)和第二子层(250)交替地依次跟随。
14.根据权利要求8或9所述的光电子半导体芯片(20)，
其中所述第一层(230)包括在2个和100个之间的第一子层(240)。
15.根据权利要求8或9所述的光电子半导体芯片(20)，
其中所述第一层(230)具有平均掺杂度在每立方厘米0和1×10^19之间的掺杂部。
16.根据权利要求中8或9所述的光电子半导体芯片(20)，
其中至少两个第一子层(240)具有掺杂度不同的掺杂部。
17.根据权利要求8或9所述的光电子半导体芯片(20)，
其中依次跟随的第一子层(240)具有沿朝向所述第二层(260)的方向下降的掺杂度。
18.根据权利要求8或9所述的光电子半导体芯片(20)，
其中所述第二层(260)具有在1nm和120nm之间的厚度(261)。
19.根据权利要求8或9所述的光电子半导体芯片(20)，
其中每个第一子层(240)具有在0.5nm和10nm之间的厚度(241)，
其中每个第二子层(250)具有在0.5nm和30nm之间的厚度(251)。
CN201480020969.3A 2013-04-10 2014-03-28 光电子半导体芯片及其制造方法 Active CN105122473B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013103602.3 2013-04-10
DE102013103602.3A DE102013103602A1 (de) 2013-04-10 2013-04-10 Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
PCT/EP2014/056328 WO2014166764A1 (de) 2013-04-10 2014-03-28 Optoelektronischer halbleiterchip und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
CN105122473A CN105122473A (zh) 2015-12-02
CN105122473B true CN105122473B (zh) 2018-08-07

Family

ID=50389445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480020969.3A Active CN105122473B (zh) 2013-04-10 2014-03-28 光电子半导体芯片及其制造方法

Country Status (6)

Country Link
US (1) US10475951B2 (zh)
JP (2) JP6218920B2 (zh)
CN (1) CN105122473B (zh)
DE (2) DE102013103602A1 (zh)
TW (1) TWI524554B (zh)
WO (1) WO2014166764A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103602A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102015104665A1 (de) 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102015112944A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
CN105161577A (zh) * 2015-08-11 2015-12-16 厦门市三安光电科技有限公司 发光二极管制作方法
DE102016103346A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
DE102016208717B4 (de) * 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US127402A (en) * 1872-06-04 Improvement in apparatus for burning hydrocarbon vapors
JPH07183618A (ja) * 1993-12-22 1995-07-21 Ricoh Co Ltd 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3594826B2 (ja) 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP2002026456A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
JP4556300B2 (ja) 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
AU2002219966A1 (en) * 2000-11-30 2002-06-11 North Carolina State University Methods and apparatus for producing m'n based materials
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
TW587346B (en) * 2003-03-28 2004-05-11 United Epitaxy Co Ltd Optoelectronic device made by semiconductor compound
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
JP4895587B2 (ja) * 2005-11-29 2012-03-14 ローム株式会社 窒化物半導体発光素子
FR2898434B1 (fr) * 2006-03-13 2008-05-23 Centre Nat Rech Scient Diode electroluminescente blanche monolithique
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
CN101853808B (zh) * 2008-08-11 2014-01-29 台湾积体电路制造股份有限公司 形成电路结构的方法
EP2348551A2 (en) * 2008-10-01 2011-07-27 Samsung LED Co., Ltd. Light-emitting diode package using a liquid crystal polymer
US8247314B2 (en) * 2008-11-14 2012-08-21 Soitec Methods for improving the quality of structures comprising semiconductor materials
KR101521259B1 (ko) 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20100093872A (ko) 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102009023351A1 (de) * 2009-05-29 2010-12-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP5758293B2 (ja) 2009-06-24 2015-08-05 日亜化学工業株式会社 窒化物半導体発光ダイオード
US8232568B2 (en) 2009-08-21 2012-07-31 Bridgelux, Inc. High brightness LED utilizing a roughened active layer and conformal cladding
US8525221B2 (en) * 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
KR100993085B1 (ko) * 2009-12-07 2010-11-08 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 라이트 유닛
DE102009060750A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102009060747A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
KR101007136B1 (ko) * 2010-02-18 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
WO2011145283A1 (ja) * 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
US9287452B2 (en) 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
US8748932B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device having curved top surface with fine unevenness
US8748867B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device
US8536594B2 (en) * 2011-01-28 2013-09-17 Micron Technology, Inc. Solid state lighting devices with reduced dimensions and methods of manufacturing
JP2012169383A (ja) * 2011-02-11 2012-09-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US8148252B1 (en) * 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
DE102011012925A1 (de) 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
US8409892B2 (en) * 2011-04-14 2013-04-02 Opto Tech Corporation Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
DE102011100037A1 (de) 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
JP6005346B2 (ja) 2011-08-12 2016-10-12 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
WO2013109628A1 (en) * 2012-01-17 2013-07-25 Ramgoss, Inc. Rotated channel semiconductor field effect transistor
KR101881064B1 (ko) * 2012-03-05 2018-07-24 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101903361B1 (ko) * 2012-03-07 2018-10-04 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102012217640B4 (de) * 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013103602A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
US20160056244A1 (en) * 2013-06-28 2016-02-25 Intel Corporation NANOSTRUCTURES AND NANOFEATURES WITH Si (111) PLANES ON Si (100) WAFERS FOR III-N EPITAXY
KR102167518B1 (ko) * 2013-12-23 2020-10-19 인텔 코포레이션 비고유 반도체 기판들 상의 넓은 밴드 갭 트랜지스터들 및 그 제조 방법들
US10032911B2 (en) * 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
WO2015148544A1 (en) * 2014-03-26 2015-10-01 University Of Houston System Compact solid-state neutron detector

Also Published As

Publication number Publication date
TWI524554B (zh) 2016-03-01
DE112014001924A5 (de) 2016-01-07
WO2014166764A1 (de) 2014-10-16
DE102013103602A1 (de) 2014-10-16
CN105122473A (zh) 2015-12-02
US10475951B2 (en) 2019-11-12
JP2016518712A (ja) 2016-06-23
JP6509284B2 (ja) 2019-05-08
JP2017208566A (ja) 2017-11-24
TW201501355A (zh) 2015-01-01
US20160056326A1 (en) 2016-02-25
JP6218920B2 (ja) 2017-10-25

Similar Documents

Publication Publication Date Title
CN105122473B (zh) 光电子半导体芯片及其制造方法
Tomioka et al. Selective-area growth of vertically aligned GaAs and GaAs/AlGaAs core–shell nanowires on Si (111) substrate
CN107924966B (zh) 氮化物半导体发光元件
US9312434B1 (en) Light-emitting diode fabrication method
JP5779655B2 (ja) 化合物半導体装置及びその製造方法
US20120061660A1 (en) ZnO NANOSTRUCTURE-BASED LIGHT EMITTING DEVICE
Jung et al. Highly ordered catalyst-free InGaN/GaN core–shell architecture arrays with expanded active area region
TWI416612B (zh) 半導體元件及其製造方法
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
US8658450B2 (en) Crystal growth method and semiconductor light emitting device
CN103718312A (zh) 用于氮化物半导体发光元件的制造方法、晶圆以及氮化物半导体发光元件
CN102598317A (zh) 多孔氮化物半导体上的高品质非极性/半极性半导体器件及其制造方法
CN103855605B (zh) 用于制造第iii族氮化物半导体发光器件的方法
Zhang et al. The effect of dislocations on the efficiency of InGaN/GaN solar cells
US10121933B2 (en) Semiconductor device and the manufacturing method thereof
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
CN106887495B (zh) 发光二极管的外延片及其制作方法
CN105070793A (zh) 一种led外延结构的制作方法
Zhu et al. Effect of V-pits size on the reliability of InGaN/GaN light emitting diodes
CN114373837A (zh) 一种AlGaN基深紫外发光二极管器件结构及其制备方法
KR101696889B1 (ko) 그래핀 전극을 갖는 발광다이오드와 그 제조방법
JP5946333B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
CN111446313B (zh) 一种量子阱结构及其生长方法
EP2492952A2 (en) Nitride based light emitting device with excellent crystallinity and brightness and method of manufacturing the same
Lee et al. Surface Structure-Controlled Monolithic Multiple Color Semipolar GaN-based Light-Emitting Diodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant