JP5779655B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5779655B2
JP5779655B2 JP2013536509A JP2013536509A JP5779655B2 JP 5779655 B2 JP5779655 B2 JP 5779655B2 JP 2013536509 A JP2013536509 A JP 2013536509A JP 2013536509 A JP2013536509 A JP 2013536509A JP 5779655 B2 JP5779655 B2 JP 5779655B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
graphene oxide
layer
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013536509A
Other languages
English (en)
Other versions
JP2013545299A (ja
Inventor
アン、スンジン
リ、ドングン
キム、ソクハン
Original Assignee
エルジー シルトロン インコーポレイテッド
エルジー シルトロン インコーポレイテッド
クモー ナショナル インスティテュート オブ テクノロジ インダストリ−アカデミック コーオペレーション ファンデーション
クモー ナショナル インスティテュート オブ テクノロジ インダストリ−アカデミック コーオペレーション ファンデーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー シルトロン インコーポレイテッド, エルジー シルトロン インコーポレイテッド, クモー ナショナル インスティテュート オブ テクノロジ インダストリ−アカデミック コーオペレーション ファンデーション, クモー ナショナル インスティテュート オブ テクノロジ インダストリ−アカデミック コーオペレーション ファンデーション filed Critical エルジー シルトロン インコーポレイテッド
Publication of JP2013545299A publication Critical patent/JP2013545299A/ja
Application granted granted Critical
Publication of JP5779655B2 publication Critical patent/JP5779655B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.

Description

本発明は、化合物半導体装置及びその製造方法に関するものである。
発光素子(Light Emitting Diode：LED)は、ＰＮ接合ダイオードの一種として、順方向に電圧がかかると短波光(monochromatic light)が放出される現象である電気発光効果(electroluminescence)を用いた半導体素子として、発光素子から放出さされる光の波長は、使用される材料のバンドギャップエネルギー(Bandgap Energy：Eg)によって決定される。発光素子技術の初期には、主に赤外線と赤色光を放出できる発光素子が開発され、青色LEDは、１９９３年に日亜化学の中村(Nakamura)が、GaNを利用して青色光を生成できることを発見した後から本格的に研究されている。白色は、赤色、緑色、青色の組合せで生成できるという点で、上記GaNに基づいた青色発光素子の開発は、既に開発された赤色及び緑色の発光素子と一緒に、白色発光素子の具現を可能にした。
最近、青色波長の発光素子の需要が急増することに伴いGaN薄膜の需要が日々増加しており、発光素子の効率を向上させようとして多様な方法が用いられている。
その中で、内部量子効率を決定する高品質の窒化物半導体薄膜を製造するために、ELO(Epitaxial Lateral Overgrowth)法が用いられている。しかし、ELO法は、バッファ層をMOCVDなどで成長させた後、さらにSiO２蒸着装置に移送してSiO２薄膜を形成し、フォトリソグラフィ工程によってSiO２パターンを形成し、されにMOCVDの反応器に装入してGaN層を成長させるなど、複雑な工程が必要とされるので工程時間が長くなる。
また、GaN薄膜は、同種基板の部材として、GaN薄膜と基板との間の格子不整合による応力が発生することができる。
本発明の一つの目的は、高品質の化合物半導体層を簡素化された工程で形成することにある。
本発明のもう一つの目的は、基板と化合物半導体層との間の格子定数の違いによる応力を緩和させることにある。
上記技術的課題を解決するための化合物半導体装置が提供される。前記化合物半導体装置は、基板、前記基板上の酸化グラフェン層、前記酸化グラフェン層上の第１化合物半導体層を含むことができる。
一実施態様では、酸化グラフェン層は、複数の酸化グラフェンシートを含み、前記基板の表面の一部は、前記複数の酸化グラフェンシートの間から露出される。前記第１化合物半導体層は、前記複数の酸化グラフェンシートの間から露出される前記基板の表面と接触する。
前記基板と前記第１化合物半導体層との間にバッファ層をさらに含み、前記バッファ層は、AlN、AlGaN、InN、InGaN、AlGaInNまたはGaN中の少なくとも一つを含むことができる。前記バッファ層の厚さは１〜２００ｎｍを有することができる。
一実施例では、前記基板と前記酸化グラフェン層の間に第２化合物半導体層をさらに含むことができる。前記酸化グラフェン層は、複数の酸化グラフェンシートを含み、前記第２化合物半導体層の表面の一部は、前記複数の酸化グラフェンシートの間から露出される。
一実施例では、前記第１化合物半導体層は、GaN、AlN、InN、InGaN、AlGaNまたはAlGaInN中の少なくとも一つを含む窒化物半導体層からなることができる。前記基板は、サファイア、スピネル、GaAs、InP、SiC、またはSi中の少なくとも一つを含むことができる。前記酸化グラフェン層は、複数の酸化グラフェンシートを含み、前記酸化グラフェンシートの長軸の長さは、５０ｎｍ〜１００μｍであり、厚さは０.３ｎｍ〜２μｍである。前記酸化グラフェン層は、機能化されたグラフェン層(fuctionalized graphene sheet)を含むことができる。
上記技術的課題を解決するための発光素子が提供される。前記発光素子は、基板と、前記基板上のｎ型化合物半導体層と、前記ｎ型化合物半導体層上の活性層と、前記基板と前記活性層との間に提供され、複数の酸化グラフェンシートを含む酸化グラフェン層と、前記活性層上のｐ型化合物半導体層とを含むことができる。
一実施例では、前記ｎ型化合物半導体層は第１半導体層と第２半導体層を含み、前記酸化グラフェン層は、第１半導体層と第２半導体層との間に提供される。前記酸化グラフェン層は、前記基板と前記ｎ型化合物半導体層との間に提供される。
上記技術的課題を解決するための化合物半導体装置の製造方法が提供される。前記の方法は、基板上に複数の酸化グラフェンシートを含む酸化グラフェン層を形成する工程と、前記複数の酸化グラフェンシートの間の露出した領域から選択的に第１化合物半導体層を成長させる工程とを含むことができる。
一実施態様では、酸化グラフェン層は、前記基板の表面上に形成され、前記第１化合物半導体層は、前記複数の酸化グラフェンシートの間の露出された前記基板から選択的に成長される。前記基板と前記第１化合物半導体層との間にバッファ層を形成する工程をさらに含むことができる。
一実施例では、前記バッファ層は、GaN、AlN、InN、InGaN、AlGaNまたはAlGaInN中の少なくとも一つを含み、前記バッファ層の形成は、４００〜１２００℃で行うことができる。
一実施例では、前記基板と前記酸化グラフェン層の間に第２化合物半導体層を形成する工程をさらに含み、前記酸化グラフェン層は、前記第２化合物半導体層の表面に接触するように形成することができる。前記第１化合物半導体層は、前記複数の酸化グラフェンシートの間から露出された前記第２化合物半導体層の表面から選択的に成長される。
一実施態様では、酸化グラフェン層を形成する工程は、酸化グラファイトから複数の酸化グラフェンシートを剥離する工程、及び前記複数の酸化グラフェンシートをスピンコート、ラングミュア-ブロジェット法、ディップコーティング、スプレーコーティング、またはドロップコーティング中の少なくとも一つの方法で前記基板上に塗布する工程を含むことができる。前記第１化合物半導体層の選択的成長は、６５０〜１２００℃で行うことができる。
本発明の一実施例によれば、酸化グラフェンをマスクとして高品質の化合物半導体層を選択的に形成することができる。
また、本発明の一実施例によれば、基板と化合物半導体層との間に酸化グラフェンを提供して、基板と化合物半導体層との間の格子定数の違いによる応力を調節することができる。
本発明の一実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の一実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の一実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の一実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の他の実施例による化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の他の実施例による化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の他の実施例による化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の他の実施例による化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の実施例に係る発光素子の断面図である。 本発明の実施例に係る発光素子の断面図である。 酸化グラフェン膜が成膜された基板の走査型電子顕微鏡写真である。 酸化グラフェン膜が成膜された基板の走査型電子顕微鏡写真である。 酸化グラフェン膜が成膜された基板の走査型電子顕微鏡写真である。 酸化グラフェン膜が成膜された基板の走査型電子顕微鏡写真である。 基板上に形成された酸化グラフェンのAFM写真である。 本発明の実施例により形成された窒化物半導体のX線ロッキングカーブ(X-ray rocking curve)である。 本発明の実施例により形成された化合物半導体の走査型電子顕微鏡写真であって、窒化物半導体の平面図である。 本発明の実施例により形成された化合物半導体の走査型電子顕微鏡写真であって、窒化物半導体の断面図である。
以上の本発明の目的、特徴の及び利点は、添付された図面と以下の好ましい実施例からより明確となる。なお、本発明は、ここで説明される実施例に限定されるものではなく、他の形態で具体化できることは勿論である。
本明細書では、ある膜(または層)が他の膜(または層)または基板上にあると記述される場合は、他の膜(または層)または基板上に直接形成される場合、またはそれらの間に第３の膜(または層)が介在する場合も含むことができる。また、図面のにおいて、構成のサイズと厚さなどは、説明の便宜を図り誇張される場合もある。また、本明細書の多様な実施例では、第１、第２、第３などの用語が、多様な分野、膜(または層)などを記述するために用いられているが、これらの領域、膜がこのような用語によって限定されるものではなく、単に、ある所定の領域または膜(または層)を別の領域または膜(または層)と区別するために用いられるものである。
本明細書で「及び/または」という表現は、前後に記載されて構成要素中の少なくとも一つを含む意味で使用されている。また、明細書全般にわたり、同一符号で表示された部分は同一構成要素を示す。
図１〜図４は、本発明の一実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。
図１に示すように、基板１００上に酸化グラフェン層(graphene oxide layer)１１０を形成することができる。前記基板１００は、サファイア、スピネル、GaAs、InP、SiC、またはSi基板からなることができる。前記酸化グラフェン層１１０は、複数の酸化グラフェンシートを含むことができる。本明細書では、酸化グラフェンシートは、前記酸化グラフェン層を構成する酸化グラフェンの一部を指すことができる。前記基板１００の表面の一部は、前記複数の酸化グラフェンシートの間に露出することができる。
前記酸化グラフェン層１１０は、多様な方法で形成することができる。一例として、グラファイト(graphite)を硫酸(sulfuric acid)に入れた後、過マンガン酸カリウム(potassium permanganate)を徐々に添加した後、温度を３５℃に上げた後、テフロンコーティングされた棒磁石を入れて約２時間攪拌する。その後、十分な量の水を加えて、過酸化水素(hydrogen peroxide)をガスが発生しなくなるまで加える。その後、ガラスフィルター(glass filter)を介して酸化グラファイト(graphite oxide)をろ過した後、常温真空下で約１２時間以上乾燥させる。乾燥された酸化グラファイトを使用目的に合わせて適量の水を加えて超音波(sonication)処理により酸化グラファイトを剥離させて酸化グラフェンシートを形成する。前記超音波処理時間が長いほど、形成された酸化グラフェンシートのサイズが小さくなる。また、酸化グラフェンシートの大きさを調節するために、ゆっくりテフロンコーティングされた棒磁石で攪拌させて酸化グラファイトを剥離させることもできる。また、前記酸化グラフェンシートは、公知の多様な方法によって形成することができる。前記のグラフェンシートの形状は、非定形的に、前記酸化グラファイトの形状、超音波処理方法、攪拌方法により多様な形状を呈することができる。
上記のように形成された酸化グラフェンシートは、前記基板１００上に多様な方法で蒸着することができる。一例として、前記酸化グラフェンシートは、スピンコート(spin coating)、ラングミュア-ブロジェット法(Langmuir-Blodgett method or layer-by-layer method：LBL)、ディップコーティング(dip coating)、スプレーコーティング(spray coating)、またはドロップコーティング(drop coating)中の少なくとも一つの方法で前記基板１００上に塗布することができる。このような蒸着工程では、前記酸化グラフェン層１１０の一部は還元されてグラフェンと類似する構造(graphene-like structure)になることもある。
酸化グラフェンの化学的物性または電気的特性などを変えるために、多様な官能基が追加されて機能化されたグラフェンシート(fuctionalized graphene sheet)が形成される。本明細書で酸化グラフェンは、グラフェン単一層(mono layer)だけでなく、単一層が少ない数で積層された層(few layers)を含むことができる。また、酸化グラフェンは、機能化されたグラフェンシートを含むことができる。
図１１〜図１４は、前記酸化グラフェン層１１０が形成された基板の走査型電子顕微鏡写真である。写真において、黒色で示された部分が酸化グラフェン層１１０を構成する酸化グラフェンシートを示す。図１１から図１４に行くほど、単位媒質当りの酸化グラファイトの濃度は、略１μｇ/ｍｌから略１００ｍｇ/ｍｌに順次増加する。図示のように、酸化グラファイトの濃度が高いほど、前記基板１００表面の多い面積が前記酸化グラフェン層１１０によって覆われることになる。前記酸化グラフェンシートの長軸(long axis)の長さは、５０ｎｍ〜１００μｍであり、厚さは０.３ｎｍ〜２μｍである。前記酸化グラフェン層１１０が前記基板１００の上面を覆う割合は、１０〜１００％の範囲で多様に変更できる。
図１５は、前記基板１００上に形成された前記酸化グラフェン層１１０のAFM写真である。AFMを利用して前記酸化グラフェン層１１０の厚さを測定した。a-a’線における前記酸化グラフェン層１１０の厚さは略０.３ｎｍであり、b-b'線における前記酸化グラフェン層１１０の厚さは略１ｎｍである。
前記酸化グラフェン層１１０は、前記基板１００上に特定パターンの形態で提供される。つまり、前記基板１００の一部領域には前記酸化グラフェン層１１０が形成され、他の領域には前記酸化グラフェン層１１０が形成されない。一例として、前記酸化グラフェン層１１０は、前記基板１００上にストライプパターンで提供される。
このような酸化グラフェン層１１０の形態、前記酸化グラフェンシートの大きさ、厚さは、使用目的に応じて多様に変形することが可能である。
図２〜図４に示すように、前記酸化グラフェン層１１０によって露出された前記基板１００上に第１化合物半導体層１２０が形成される。前記第１化合物半導体層１２０は、GaN、AlN、InN、AlGaN、InGaNまたはAlGaInN中の少なくとも一つを含む窒化物半導体層からなることができる。前記第１化合物半導体層１２０は、特定の導電型を持つように不純物原子を注入することができる。一例として、前記第１化合物半導体層１２０は、ｎ型化合物半導体層からなることができる。前記第１化合物半導体層１２０は、半導体層の用途に応じて多様な不純物原子を注入することができる。一例として、Si、Ge、Mg、Zn、O、Se、Mn、Ti、Ni、またはFe中の少なくとも一つ以上の原子を注入することができる。不純物原子の注入は、in-situドーピング(in-situ doping)、ex-situドーピング(ex-situ doping)またはイオン注入(ion implantation)によって行うことができる。
前記第１化合物半導体層１２０は、前記酸化グラフェン層１１０をマスクとして使用することにより、露出された前記基板１００の表面と接触しながら、選択的に成長する。一例として、前記第１化合物半導体層１２０は、有機金属気相成長法(MOCVD)、分子線エピタキシー法(Molecular Beam Epitaxy：MBE)、液相エピタキシー法(Liquid Phase Epitaxy：LPE)、気相エピタキシー法(Vapor Phase Epitaxy：VPE)などの方法で形成することができる。一例として、前記第１化合物半導体層１２０の成長は、略６５０〜１２００℃で行うことができる。前記第１化合物半導体層１２０は、図示のように、前記酸化グラフェン層１１０によって露出された前記基板１００の表面から徐々に成長し、形成工程が進むにつれて露出された基板の各表面から形成された結晶が側面に成長し、相互接続されて均一な半導体層に成長する。
このように、前記基板１００の一部から前記第１化合物半導体層１２０を形成する場合、格子定数の違いによる成長初期に発生する結晶欠陥の数が著しく減少される。また、側方成長が促進されて転位(dislocations)も側方に曲がり、半導体素子の上面まで到達する結晶欠陥の数を減らすことができる。前記酸化グラフェン層１１０は、高弾性を有する。よって、前記基板１００と前記第１化合物半導体層１２０との間の格子定数の違いによって発生する応力を緩和することができる。
図５〜図８は、本発明の他の実施例による化合物半導体装置及びその製造方法を説明するための断面図である。説明の簡略化を図り、重複する構成の説明は省略する。
図５に示すように、前記基板１００と前記酸化グラフェン層１１０の間に第２化合物半導体層１２５が提供される。一例として、前記第２化合物半導体層１２５の厚さは略１μｍである。前記第２化合物半導体層１２５は、前記第１化合物半導体層１２０と同一物質からなることができるが、これには限定されない。前記第２化合物半導体層１２５は、前記第１化合物半導体層１２０と同一導電型を有することができる。一例として、前記第１及び第２化合物半導体層１２０、１２５は、ｎ型GaN層からなることができる。前記酸化グラフェン層１１０は、前記第２化合物半導体層１２５の表面の一部を露出することができる。前記酸化グラフェン層１１０の酸化グラフェンシートの間に露出された前記第２化合物半導体層１２５の表面から前記第１化合物半導体層１２０が選択的に成長する。このような成長工程は、前記第２化合物半導体層１２５の形成時に発生した多数の転位(dislocations)を遮断して、前記第１化合物半導体層１２０の結晶欠陥を減らすことができる。
図６及び図７に示すように、前記基板１００と前記第１化合物半導体層１２０との間にバッファ層１０５が提供される。前記バッファ層１０５は、前記基板１００と前記第１化合物半導体層１２０との格子定数の違いによる結晶欠陥を減らすことができる。前記バッファ層１０５は、AlN、AlGaN、GaN、InGaN、InN、AlGaInNまたはこれらの組合せからなることができる。前記バッファ層１０５がAlN、AlGaN、またはAlGaInN層である場合、前記バッファ層１０５は、約４００〜１２００℃で略１〜２００ｎｍの厚さに形成される。前記バッファ層がInGaN、InNまたはGaN層である場合、前記バッファ層１０５は、約４００〜１０００℃で略１〜１００ｎｍの厚さに形成される。このようなバッファ層１０５上に前記第１化合物半導体層１２０を形成する場合、界面エネルギーを減らして高密度の核生成が可能である。よって、多くの核から成長した半導体結晶が相互に接触して平面成長が促進される。図６は、前記酸化グラフェン層１１０が形成される前、前記バッファ層１０５が形成された実施例であり、図７は、前記酸化グラフェン層１１０が形成された後、前記酸化グラフェン層１１０によって露出された前記基板１００上に前記バッファ層１０５が提供される実施例である。
図８は、図４で説明した実施例の構成に、前記基板１００と前記第２化合物半導体層１２５との間に第２酸化グラフェン層１１５が追加された実施例である。前記第２酸化グラフェン層１１５は、前記基板１００及び前記第２化合物半導体層１２５と接触する。前記第２酸化グラフェン層１１５は、前記基板１００の全面を覆うことができる。前記第２酸化グラフェン層１１５は、高弾性によって前記基板１００と前記第２化合物半導体層１２５との間の格子不整合による応力を緩和することができる。図示とは違うように、前記第２酸化グラフェン層１１５は、前記基板１００の一部を露出して、第１酸化グラフェン層１１０と一緒に選択的成長のマスクとして作用することもできる。
本発明の実施例による化合物半導体の成長方法は、LED、LD、高温/高出力素子、HEMT、HBTなど多様な素子に使用することができる。以下、上述した成長方法によって形成された素子の一例を説明する。説明の簡略化を図り、重複する構造に対する説明は省略する。
図９及び図１０は、本発明の実施例により化合物半導体層が成長した発光素子の断面図である。前記発光素子は、基板１００上に順番に積層されたｎ型化合物半導体層１２１、活性層１３０、及びｐ型化合物半導体層１４０を含むことができる。一例として、前記ｎ型とｐ型化合物半導体層の１２１、１４０は、それぞれｎ型またはｐ型不純物でドーピングされたGaN層からなることができる。図９に示すように、前記酸化グラフェン層１１０は、前記基板１００と前記ｎ型化合物半導体層１２１の間に提供される。図１０に示すように、前記ｎ型化合物半導体層１２１は、第１半導体層１２２と第２半導体層１２３を含み、前記酸化グラフェン層１１０は、前記第１半導体層１２２と前記第２半導体層１２３の間に提供される。
前記活性層１３０は、多重量子井戸層(Multi Quantum Well：MQW)と、前記量子井戸層の間のバリア層を含むことができる。前記量子井戸層は、電子と正孔の再結合によって光を発生させることができる。前記量子井戸層及び障壁層は、組成が異なるInxGa１-xN(０≦x＜１)層からなることができる。前記活性層１３０は、MOCVD、VPE、またはLPEなどによって形成することができる。前記ｎ型化合物半導体層１２１上にｎ型電極１６０が提供され、前記ｐ型化合物半導体層１４０上にｐ型電極１５０を提供することができる。前記ｎ型とｐ型の電極１５０、１６０は、NiとAuを含む物質またはITO(Indium Tin Oxide)を含む物質からなることができる。
本発明の実施例に係る発光素子は、前記酸化グラフェン層１１０によって結晶欠陥を減少させることができる。よって、発光素子の発光効率を向上させることができる。
図１６は、本発明の実施例により形成されたGaN層のX線ロッキングカーブ(X-ray rocking curve)である。前記酸化グラフェン層１１０が蒸着された前記基板１００に選択的成長方法によって形成されたGaN層のX線ロッキングカーブ(rocking curve)の半値幅(FWHM)は略０.１４°で、本発明の実施例により形成されたGaN層の品質が従来の方法により形成されたGaN層に比べて優れていることが分かる。
図１７及び図１８は、本発明の実施例により形成された窒化物半導体の走査型電子顕微鏡写真で、図１７は化合物半導体の平面図であり、図１８は断面図である。基板としてはシリコン基板が使用され、化合物半導体はGaN層が蒸着されている。図１８に示すように、基板１００上に順番にバッファ層１０５、第２化合物半導体層１２５、酸化グラフェン層１１０と、第１化合物半導体層１２０が形成されている。前記バッファ層１０５は略７７.２ｎｍの厚さで前記基板１００上に形成され、前記バッファ層１０５、前記第２化合物半導体層１２５、前記酸化グラフェン層１１０と、前記第１化合物半導体層１２０の厚さの総和は略１.３７μｍである。図１７に示すように、本発明の実施例により形成された前記第１化合物半導体層１２０の表面は格子欠陥がほとんどない。
以上、添付図面を参照して本発明の実施例を説明したが、本発明はその特定の実施例に限定されるものではなく、本発明の技術思想の範囲内で種々の変形が可能であることはいうまでもない。
本発明の実施例による化合物半導体装置及びその製造方法によれば、酸化グラフェン層によって半導体の結晶欠陥を減少させることができる。よって、半導体素子で製造された発光素子の発光効率を向上させることができる。

Claims (10)

  1. 基板と、
    前記基板上の第１酸化グラフェン層と、
    前記第１酸化グラフェン層上の第１化合物半導体層と、
    前記基板と前記第１酸化グラフェン層との間に配置された第２化合物半導体層と、
    前記基板と前記第２化合物半導体層との間に配置された第２酸化グラフェン層と、
    を含み、
    前記第１酸化グラフェン層は、複数の酸化グラフェンシートを含み、前記第２化合物半導体層の一部は、前記複数の酸化グラフェンシートの間を介して前記第１化合物半導体層の一部に接触し、
    前記第２酸化グラフェン層は、前記基板の全面を覆う化合物半導体装置。
  2. 前記基板と前記第１化合物半導体層との間にバッファ層をさらに含み、前記バッファ層は、AlN、AlGaN、GaN、InGaN、InNまたはAlGaInN中の少なくとも一つを含む請求項１に記載の化合物半導体装置。
  3. 前記バッファ層の厚さは１ｎｍ〜２００ｎｍである請求項２に記載の化合物半導体装置。
  4. 前記第１化合物半導体層は、AlN、AlGaN、GaN、InGaN、InNまたはAlGaInN中の少なくとも一つを含む窒化物半導体層である請求項１に記載の化合物半導体装置。
  5. 前記基板は、サファイア、スピネル、GaAs、InP、SiC、またはSi中の少なくとも一つを含む請求項１に記載の化合物半導体装置。
  6. 前記酸化グラフェンシートの長軸の長さは、５０ｎｍ〜１００μｍであり、厚さは０.３ｎｍ〜２μｍである請求項１に記載の化合物半導体装置。
  7. 基板と、
    前記基板上の第１ｎ型化合物半導体層と、
    前記基板と前記第１ｎ型化合物半導体層との間に提供され、複数の酸化グラフェンシートを含む第１酸化グラフェン層と、
    前記基板と前記第１酸化グラフェン層との間に配置された第２ｎ型化合物半導体層と、
    前記基板と前記第２ｎ型化合物半導体層との間に配置された第２酸化グラフェン層と、
    前記第１ｎ型化合物半導体層上の活性層と、
    前記活性層上のｐ型化合物半導体層と、
    を含み、
    前記第２ｎ型化合物半導体層の一部は、前記複数の酸化グラフェンシートの間を介して前記第１ｎ型化合物半導体層の一部に接触し、
    前記第２酸化グラフェン層は、前記基板の全面を覆う発光素子。
  8. 基板上に基板の全面を覆う第２酸化グラフェン層を形成する工程と、
    前記第２酸化グラフェン層上に第２化合物半導体層を形成する工程と、
    前記第２化合物半導体層上に相互離隔された複数の酸化グラフェンシートを含む第１酸化グラフェン層を形成する工程と、
    前記複数の酸化グラフェンシートの間から露出された前記第２化合物半導体層と前記複数の酸化グラフェンシートとの上に第１化合物半導体層を、前記第１化合物半導体層の一部が前記第２化合物半導体層の一部と前記複数の酸化グラフェンシートの間を介して接触するように形成する工程と、
    を含む化合物半導体装置の製造方法。
  9. 前記第１酸化グラフェン層を形成する工程は、
    酸化グラファイトから複数の酸化グラフェンシートを剥離する工程と、
    前記複数の酸化グラフェンシートをスピンコート、ラングミュア-ブロジェット法、ディップコーティング、スプレーコーティング、またはドロップコーティング中の少なくとも一つの方法で前記基板上に塗布する工程と、
    を含む請求項８に記載の化合物半導体装置の製造方法。
  10. 前記第１化合物半導体層は６５０℃〜１２００℃で選択的に成長され、形成される請求項８に記載の化合物半導体装置の製造方法。
JP2013536509A 2010-10-26 2011-10-26 化合物半導体装置及びその製造方法 Active JP5779655B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020100104552A KR101180176B1 (ko) 2010-10-26 2010-10-26 화합물 반도체 장치 및 그 제조 방법
KR10-2010-0104552 2010-10-26
PCT/KR2011/008009 WO2012057512A2 (ko) 2010-10-26 2011-10-26 화합물 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2013545299A JP2013545299A (ja) 2013-12-19
JP5779655B2 true JP5779655B2 (ja) 2015-09-16

Family

ID=45994548

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013536509A Active JP5779655B2 (ja) 2010-10-26 2011-10-26 化合物半導体装置及びその製造方法
JP2013536510A Active JP5676004B2 (ja) 2010-10-26 2011-10-26 化合物半導体の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013536510A Active JP5676004B2 (ja) 2010-10-26 2011-10-26 化合物半導体の製造方法

Country Status (5)

Country Link
US (2) US9214596B2 (ja)
EP (2) EP2634824B1 (ja)
JP (2) JP5779655B2 (ja)
KR (1) KR101180176B1 (ja)
WO (2) WO2012057517A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378223B (zh) * 2012-04-25 2016-07-06 清华大学 外延结构体的制备方法
CN103378239B (zh) * 2012-04-25 2016-06-08 清华大学 外延结构体
CN103378224B (zh) * 2012-04-25 2016-06-29 清华大学 外延结构的制备方法
JP2014237570A (ja) * 2013-06-10 2014-12-18 日本電信電話株式会社 窒化物半導体基板の製造方法
KR101498688B1 (ko) * 2013-07-08 2015-03-06 전북대학교산학협력단 그라핀층을 갖는 발광소자와 그 제조방법
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
CN103741220A (zh) * 2014-01-20 2014-04-23 山东大学 利用石墨烯或氧化石墨烯生长高质量氮化镓晶体的方法
KR102051617B1 (ko) 2014-02-14 2019-12-03 젠썸 인코포레이티드 전도식 대류식 기온 제어 시트
US11857004B2 (en) 2014-11-14 2024-01-02 Gentherm Incorporated Heating and cooling technologies
EP3726594B1 (en) * 2014-11-14 2022-05-04 Gentherm Incorporated Heating and cooling technologies
US11639816B2 (en) 2014-11-14 2023-05-02 Gentherm Incorporated Heating and cooling technologies including temperature regulating pad wrap and technologies with liquid system
KR102651544B1 (ko) 2016-11-21 2024-03-28 삼성전자주식회사 광대역 다기능 광학소자와 그 제조 및 동작방법
KR102115599B1 (ko) 2016-12-27 2020-05-26 주식회사 엘지화학 분리막 및 이를 포함하는 리튬-황 전지
KR102115598B1 (ko) * 2016-12-27 2020-05-26 주식회사 엘지화학 분리막 및 이를 포함하는 리튬-황 전지
JP7018812B2 (ja) * 2017-04-12 2022-02-14 東京エレクトロン株式会社 誘電体基板上の誘電体材料の選択的な縦方向成長の方法
US11034847B2 (en) 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
KR102433666B1 (ko) 2017-07-27 2022-08-18 삼성전자주식회사 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
KR102486388B1 (ko) * 2017-07-28 2023-01-09 삼성전자주식회사 그래핀 양자점의 제조방법, 상기 제조방법에 따라 얻어진 그래핀 양자점을 포함한 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
US11223004B2 (en) 2018-07-30 2022-01-11 Gentherm Incorporated Thermoelectric device having a polymeric coating
CN109037404B (zh) * 2018-08-01 2019-06-18 广东旭宇光电有限公司 植物萌芽照射二极管及其制备方法和植物萌芽照射灯
US11152557B2 (en) 2019-02-20 2021-10-19 Gentherm Incorporated Thermoelectric module with integrated printed circuit board
CN110246943B (zh) * 2019-06-17 2021-12-07 湘能华磊光电股份有限公司 基于石墨烯的led外延生长方法
EP3940763A1 (en) * 2020-07-14 2022-01-19 IMEC vzw Method of manufacturing a semiconductor structure

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645768B2 (ja) 1991-07-22 1997-08-25 コパル電子株式会社 動圧空気軸受型光偏向器
JP3620269B2 (ja) * 1998-02-27 2005-02-16 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
EP1063711B1 (en) 1998-03-12 2013-02-27 Nichia Corporation Nitride semiconductor device
JP3650531B2 (ja) 1998-08-24 2005-05-18 三菱電線工業株式会社 ＧａＮ系結晶基材およびその製造方法
JP2001057463A (ja) * 1999-06-07 2001-02-27 Sharp Corp 窒素化合物半導体膜構造及び窒素化合物半導体素子並びにそれらの製造方法
JP3589200B2 (ja) * 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
JP2002033512A (ja) 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP2002299249A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 半導体基板、半導体素子および半導体層の形成方法
JP2004055864A (ja) * 2002-07-22 2004-02-19 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
JP2003078214A (ja) * 2002-08-26 2003-03-14 Nec Corp 窒化物半導体発光素子
JP2006344618A (ja) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
JP2008277430A (ja) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd 窒化物半導体発光素子
KR101435999B1 (ko) * 2007-12-07 2014-08-29 삼성전자주식회사 도펀트로 도핑된 산화그라펜의 환원물, 이를 포함하는 박막및 투명전극
JP5276852B2 (ja) 2008-02-08 2013-08-28 昭和電工株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
JP5326336B2 (ja) 2008-04-18 2013-10-30 三菱瓦斯化学株式会社 導電体及びその製造方法
JP2009302314A (ja) 2008-06-13 2009-12-24 Rohm Co Ltd ＧａＮ系半導体装置
TW201012749A (en) * 2008-08-19 2010-04-01 Univ Rice William M Methods for preparation of graphene nanoribbons from carbon nanotubes and compositions, thin films and devices derived therefrom
KR20100042122A (ko) 2008-10-15 2010-04-23 고려대학교 산학협력단 반도체 발광 소자 및 그 제조 방법
KR20100055098A (ko) 2008-11-17 2010-05-26 천승현 대면적 그래핀 층을 포함하는 전자 장치 및 이의 제조방법
CN102257600A (zh) * 2008-12-16 2011-11-23 惠普开发有限公司 在导热和导电掩模上具有elog的半导体结构
KR20100094908A (ko) * 2009-02-19 2010-08-27 양원동 그라핀 소재가 인설된 엘이디 조명기구
JP2010232464A (ja) * 2009-03-27 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
KR101156620B1 (ko) * 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
US8317984B2 (en) * 2009-04-16 2012-11-27 Northrop Grumman Systems Corporation Graphene oxide deoxygenation
JP5070247B2 (ja) 2009-06-23 2012-11-07 株式会社沖データ 半導体装置の製造方法、及び半導体装置
US8409366B2 (en) * 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
JP4527194B1 (ja) * 2009-12-11 2010-08-18 エンパイア テクノロジー ディベロップメント エルエルシー グラフェン構造体、グラフェン構造体の製造方法、及び電子デバイス

Also Published As

Publication number Publication date
KR20120043313A (ko) 2012-05-04
EP2634825A2 (en) 2013-09-04
US20130200424A1 (en) 2013-08-08
WO2012057512A2 (ko) 2012-05-03
WO2012057517A3 (ko) 2012-07-26
JP2013545299A (ja) 2013-12-19
EP2634824A2 (en) 2013-09-04
US8878233B2 (en) 2014-11-04
EP2634824A4 (en) 2016-01-06
WO2012057512A3 (ko) 2012-07-26
US9214596B2 (en) 2015-12-15
EP2634825A4 (en) 2016-01-06
WO2012057517A2 (ko) 2012-05-03
JP2014501035A (ja) 2014-01-16
EP2634824B1 (en) 2018-12-12
EP2634825B1 (en) 2018-12-26
KR101180176B1 (ko) 2012-09-05
US20130285013A1 (en) 2013-10-31
JP5676004B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
JP5779655B2 (ja) 化合物半導体装置及びその製造方法
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
US8916850B2 (en) Light-emitting element and method for manufacturing same
JP5491065B2 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
JPH04199752A (ja) 化合物半導体発光素子とその製造方法
JP2008218746A (ja) Ｉｉｉ族窒化物系半導体発光素子
JP4719689B2 (ja) 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子
CN109411579B (zh) 具有石墨烯结构的半导体器件及其制备方法
TWI493747B (zh) 發光二極體及其形成方法
JP2008277714A (ja) ＧａＮ系半導体発光ダイオードの製造方法
TWI528587B (zh) 三族氮化物半導體發光元件之製造方法
JP2006128527A (ja) ＧａＮ系化合物半導体の製造方法
TW202143510A (zh) 紫外led及其製作方法
KR101731862B1 (ko) 반도체 광전자 소자 및 그 제조방법
JP5314257B2 (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
CN109860355A (zh) 深紫外led制备方法
KR20150051819A (ko) 질화물 반도체 디바이스의 제조 방법
KR101622097B1 (ko) 질화물계 반도체 발광소자 및 이의 제조 방법
KR101245893B1 (ko) 화합물 반도체 장치 및 화합물 반도체 제조방법
JP2022541527A (ja) 発光ダイオード及び製造方法
JP2995186B1 (ja) 半導体発光素子
Kapoor Core-shell InGaN/GaN wires for flexible LEDs
TW201639188A (zh) 磊晶晶圓以及發光二極體
KR101602348B1 (ko) 발광 소자
JP4376373B2 (ja) 半導体発光素子用エピタキシャルウェハ、その製造方法および半導体発光素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140716

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150713

R150 Certificate of patent or registration of utility model

Ref document number: 5779655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250