JP5676004B2 - 化合物半導体の製造方法 - Google Patents

化合物半導体の製造方法 Download PDF

Info

Publication number
JP5676004B2
JP5676004B2 JP2013536510A JP2013536510A JP5676004B2 JP 5676004 B2 JP5676004 B2 JP 5676004B2 JP 2013536510 A JP2013536510 A JP 2013536510A JP 2013536510 A JP2013536510 A JP 2013536510A JP 5676004 B2 JP5676004 B2 JP 5676004B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
graphene
graphene oxide
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013536510A
Other languages
English (en)
Other versions
JP2014501035A (ja
Inventor
アン、スンジン
リ、ドングン
キム、ソクハン
Original Assignee
エルジー シルトロン インコーポレイテッド
エルジー シルトロン インコーポレイテッド
クモー ナショナル インスティテュート オブ テクノロジ インダストリ−アカデミック コーオペレーション ファンデーション
クモー ナショナル インスティテュート オブ テクノロジ インダストリ−アカデミック コーオペレーション ファンデーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー シルトロン インコーポレイテッド, エルジー シルトロン インコーポレイテッド, クモー ナショナル インスティテュート オブ テクノロジ インダストリ−アカデミック コーオペレーション ファンデーション, クモー ナショナル インスティテュート オブ テクノロジ インダストリ−アカデミック コーオペレーション ファンデーション filed Critical エルジー シルトロン インコーポレイテッド
Publication of JP2014501035A publication Critical patent/JP2014501035A/ja
Application granted granted Critical
Publication of JP5676004B2 publication Critical patent/JP5676004B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、化合物半導体の製造方法に関するものである。
発光素子(Light Emitting Diode：LED)は、ＰＮ接合ダイオードの一種として、順方向に電圧がかかると短波光(monochromatic light)が放出される現象である電気発光効果(electroluminescence)を用いた半導体素子として、発光素子から放出さされる光の波長は、使用される材料のバンドギャップエネルギー(Bandgap Energy：Eg)によって決定される。発光素子技術の初期には、主に赤外線と赤色光を放出できる発光素子が開発され、青色LEDは、１９９３年に日亜化学の中村(Nakamura)が、GaNを利用して青色光を生成できることを発見した後から本格的に研究されている。白色は、赤色、緑色、青色の組合せで生成できるという点で、上記GaNに基づいた青色発光素子の開発は、既に開発された赤色及び緑色の発光素子と一緒に、白色発光素子の具現を可能にした。
最近、青色波長の発光素子の需要が急増することに伴いGaN薄膜の需要が日々増加しており、発光素子の効率を向上させようとして多様な方法が用いられている。
発光効率を高めるための他の手段として、前記発光素子の中でも、基板を除去して発光効率を高めるようにした縦型発光素子が脚光を浴びている。これらの縦型発光素子は、窒化物半導体が蒸着された基板を、レーザーを照射して基板と窒化物半導体を分離する方法(LLO：laser lift off)と、基板を溶かして基板と窒化物半導体を分離する方法(CLO：chemical lift off)などを適用している。これらの方法により、窒化物半導体への悪影響を改善し、複雑な工程上の問題点を改善するために多くの努力がなされているが、まだ所望レベルの高効率の方法には至っていないのが実情である。
本発明の一つの目的は、高品質の化合物半導体層を簡素化された工程で形成して、基板と化合物半導体層との間の格子定数の違いによる応力を緩和させることにある。
本発明のもう一つの目的は、化合物半導体への影響を最小化しながら基板と化合物半導体を分離する方法を提案し、化合物半導体の製造方法を提供することにある。
本発明の化合物半導体の製造方法は、第１基板及び第１化合物半導体層から選択されるいずれか一つの上にグラフェンに由来した物質層を形成する工程と、前記グラフェンに由来した物質層上に、少なくとも一層の第２化合物半導体層を形成する工程と、前記グラフェンに由来した物質層を変化させて、前記少なくとも一層の第２化合物半導体層を分離する工程とを含む。
前記グラフェンに由来した物質層は、グラフェン層からなることができる。前記グラフェン層は、化学処理方法、熱処理方法及び光処理方法中のいずれかによって酸化グラフェン層に変化させられる。ここで、前記酸化グラフェン層は、前記グラフェン層より厚いので、前記少なくとも一層の第２化合物半導体層を持ち上げることができる。
前記グラフェンに由来した物質層は、酸化グラフェン層からなることができる。前記酸化グラフェン層は、化学処理方法、熱処理方法及び光処理方法中のいずれかによって変化される。ここで、前記熱処理方法によれば、前記酸化グラフェン層は、前記酸化グラフェン層より厚さが厚い変形酸化グラフェン層に変化し、前記化学処理方法または前記光処理方法によれば、前記酸化グラフェン層は還元されて類似グラフェン層に変化して厚さが減少される。一方、前記光処理方法は、透過深さ選択型光処理装置を用いて前記光処理装置から照射された光が前記酸化グラフェン層のみに作用するように制御することができる。
前記グラフェンに由来した物質層は、少なくとも一層以上のグラフェンに由来したシートを含み、前記グラフェンに由来した物質層は、前記基板または前記第１化合物半導体層を前記第２化合物半導体層に露出させることができる。
前記少なくとも一層の第２化合物半導体層のうち、前記第１化合物半導体層と接する層は、前記第１化合物半導体層と同一性質からなることができる。
前記第１化合物半導体層の下に、別のグラフェンに由来した物質層が形成される工程と、前記別のグラフェンに由来した物質層の下に、第２基板が形成される工程を含むことができる。このとき、前記別のグラフェンに由来した物質層は、前記第１化合物半導体層が前記第２の基板に接するように形成することができる。前記グラフェンに由来した物質層または前記別のグラフェンに由来した物質層は、被形成面の全体範囲に形成することができる。
前記少なくとも一層の第２化合物半導体層中のいずれかの層を分離する工程は、超音波処理で行うことができる。
前記少なくとも一層の第２化合物半導体層には、ｎ型化合物半導体層、活性層、ｐ型化合物半導体層、及びｐ型電極層が含まれて発光素子に加工される。前記ｐ型電極層には反射層を含むことができる。
前記少なくとも一層の第２化合物半導体層において、前記グラフェンに由来した物質層と接していた層には、ｎ型電極層が形成される。
また、本発明の化合物半導体の製造方法には、ベース物質上にグラフェンに由来した物質層を形成する工程と、前記グラフェンに由来した物質層上に、少なくとも一層の第２化合物半導体層を形成する工程と、前記グラフェンに由来した物質層に酸化反応または還元反応を起こして、前記少なくとも一層の第２化合物半導体層を分離する工程と、が含まれる。
本発明の実施例によれば、酸化グラフェンをマスクとして高品質の化合物半導体層を選択的に形成することができ、基板と化合物半導体層との間に酸化グラフェンを提供して、基板と化合物半導体層との間の格子定数の違いによる応力を調節することができる。
また、本発明の実施例によれば、グラフェンに由来した多様な物質の物理的特性差を利用して、化合物半導体への悪影響を最小化しながらも多様な界面を簡単に分離することができる。
本発明の一実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の一実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の一実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の一実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の他の実施例による化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の他の実施例による化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の他の実施例による化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の他の実施例による化合物半導体装置及びその製造方法を説明するための断面図である。 本発明の実施例に係る発光素子の断面図である。 本発明の実施例に係る発光素子の断面図である。 酸化グラフェン膜が蒸着された基板の走査型電子顕微鏡写真である。 酸化グラフェン膜が蒸着された基板の走査型電子顕微鏡写真である。 酸化グラフェン膜が蒸着された基板の走査型電子顕微鏡写真である。 酸化グラフェン膜が蒸着された基板の走査型電子顕微鏡写真である。 基板上に形成された酸化グラフェンのAFM写真である。 本発明の実施例により形成された窒化物半導体のX線ロッキングカーブ(X-ray rocking curve)である。 本発明の実施例により形成された化合物半導体の走査型電子顕微鏡写真であって、窒化物半導体の平面図である。 本発明の実施例により形成された化合物半導体の走査型電子顕微鏡写真であって、窒化物半導体の断面図である。 化合物半導体装置の製造方法を説明するための化合物半導体装置の断面図である。 化合物半導体装置の製造方法を説明するための化合物半導体装置の断面図である。 化合物半導体装置の断面図で、グラフェン層の変化を説明する図である。 化合物半導体装置の断面図で、グラフェン層の変化を説明する図である。 化合物半導体装置の断面図で、酸化グラフェン層の変化を説明する図である。 化合物半導体装置の断面図で、酸化グラフェン層の変化を説明する図である。 化合物半導体装置の走査顕微鏡写真であって、酸化グラフェンの熱処理前の写真である。 化合物半導体装置の走査顕微鏡写真であって、酸化グラフェンの熱処理後の写真である。 化合物半導体装置の断面図で、他の化合物半導体層が介在されている図である。 化合物半導体装置の断面図で、他の化合物半導体層が介在されている図である。 化合物半導体装置の断面図で、酸化グラフェン層の還元を説明する図である。 化合物半導体装置の断面図で、酸化グラフェン層の還元を説明する図である。 化合物半導体装置の断面図で、他の化合物半導体層が介在されている図である。 化合物半導体装置の断面図で、他の化合物半導体層が介在されている図である。 実施例による半導体装置の断面図である。 実施例に係る化合物半導体装置の断面図である。
以上の本発明の目的、特徴の及び利点は、添付された図面と以下の好ましい実施例からより明確となる。なお、本発明は、ここで説明される実施例に限定されるものではなく、他の形態で具体化できることは勿論である。
本明細書では、ある膜(または層)が他の膜(または層)または基板上にあると記述される場合は、他の膜(または層)または基板上に直接形成される場合、またはそれらの間に第３の膜(または層)が介在する場合も含むことができる。また、図面のにおいて、構成のサイズと厚さなどは、説明の便宜を図り誇張される場合もある。また、本明細書の多様な実施例では、第１、第２、第３などの用語が、多様な分野、膜(または層)などを記述するために用いられているが、これらの領域、膜がこのような用語によって限定されるものではなく、単に、ある所定の領域または膜(または層)を別の領域または膜(または層)と区別するために用いられるものである。
本明細書で「及び/または」という表現は、前後に記載されて構成要素中の少なくとも一つを含む意味で使用されている。また、明細書全般にわたり、同一符号で表示された部分は同一構成要素を示す。
<第１実施例>
図１〜図４は、本発明の第１実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。
図１に示すように、基板１００上に酸化グラフェン層(graphene oxide layer)１１０を形成することができる。前記基板１００は、サファイア、スピネル、GaAs、InP、SiC、またはSi基板からなることができる。前記酸化グラフェン層１１０は、複数の酸化グラフェンシートを含むことができる。本明細書では、酸化グラフェンシートは、前記酸化グラフェン層を構成する酸化グラフェンの一部を指すことができる。前記基板１００の表面の一部は、前記複数の酸化グラフェンシートの間で露出される。
前記酸化グラフェン層１１０は、多様な方法で形成することができる。一例として、グラファイト(graphite)を硫酸(sulfuric acid)に入れた後、過マンガン酸カリウム(potassium permanganate)を徐々に添加した後、温度を３５℃に上げた後、テフロンコーティングされた棒磁石を入れて約２時間攪拌する。その後、十分な量の水を加えて、過酸化水素(hydrogen peroxide)をガスが発生しなくなるまで加える。その後、ガラスフィルター(glass filter)を介して酸化グラファイト(graphite oxide)をろ過した後、常温真空下で約１２時間以上乾燥させる。乾燥された酸化グラファイトを使用目的に合わせて適量の水を加えて超音波(sonication)処理により酸化グラファイトを剥離させて酸化グラフェンシートを形成する。前記超音波処理時間が長いほど、形成された酸化グラフェンシートのサイズが小さくなる。また、酸化グラフェンシートの大きさを調節するためにゆっくりテフロンコーティングされた棒磁石で攪拌して酸化グラファイトを剥離させることもできる。また、前記酸化グラフェンシートは、公知の多様な方法によって形成することができる。前記グラフェンシートの形状は、非定形的に、前記酸化グラファイトの形状、超音波処理方法、攪拌方法により多様な形状を呈することができる。
上記のように形成された酸化グラフェンシートは、前記基板１００上に多様な方法で蒸着することができる。一例として、前記酸化グラフェンシートは、スピンコート(spin coating)、ラングミュア-ブロジェット法(Langmuir-Blodgett method or layer-by-layer method：LBL)、ディップコーティング(dip coating)、スプレーコーティング(spray coating)、またはドロップコーティング(drop coating)中の少なくとも一つの方法で前記基板１００上に塗布することができる。このような蒸着工程では、前記酸化グラフェン層１１０の一部は還元されてグラフェンと類似する構造(graphene-like structure)になることもある。
酸化グラフェンの化学的物性または電気的特性などを変えるために、多様な官能基が追加されて機能化されたグラフェンシート(fuctionalized graphene sheet)が形成される。本明細書で酸化グラフェンは、グラフェン単一層(mono layer)だけでなく、単一層が少ない数で積層された層(few layers)を含むことができる。また、酸化グラフェンは、機能化されたグラフェンシートを含むことができる。
図１１〜図１４は、前記酸化グラフェン層１１０が形成された基板の走査型電子顕微鏡写真である。写真において、黒色で示された部分が酸化グラフェン層１１０を構成する酸化グラフェンシートを示す。図１１から図１４に行くほど、単位媒質当りの酸化グラファイトの濃度は、略１μｇ/ｍｌから略１００ｍｇ/ｍｌに順次増加する。図示のように、酸化グラファイトの濃度が高いほど、前記基板１００表面の多い面積が前記酸化グラフェン層１１０によって覆われることになる。前記酸化グラフェンシートの長軸(long axis)の長さは、５０ｎｍ〜１００μｍであり、厚さは０.３ｎｍ〜２μｍである。前記酸化グラフェン層１１０が前記基板１００の上面を覆う割合は、１０〜１００％の範囲で多様に変更できる。
図１５は、前記基板１００上に形成された前記酸化グラフェン層１１０のAFM写真である。AFMを利用して前記酸化グラフェン層１１０の厚さを測定した。a-a’線における前記酸化グラフェン層１１０の厚さは略０.３ｎｍであり、b-b'線における前記酸化グラフェン層１１０の厚さは略１ｎｍである。
前記酸化グラフェン層１１０は、前記基板１００上に特定パターンの形態で提供される。つまり、前記基板１００の一部領域には前記酸化グラフェン層１１０が形成され、他の領域には前記酸化グラフェン層１１０が形成されない。一例として、前記酸化グラフェン層１１０は、前記基板１００上にストライプパターンで提供される。
このような酸化グラフェン層１１０の形態、前記酸化グラフェンシートの大きさ、厚さは、使用目的に応じて多様に変形することが可能である。
図２〜図４に示すように、前記酸化グラフェン層１１０によって露出された前記基板１００上に第１化合物半導体層１２０が形成される。前記第１化合物半導体層１２０は、GaN、AlN、InN、AlGaN、InGaNまたはAlGaInN中の少なくとも一つを含む窒化物半導体層からなることができる。前記第１化合物半導体層１２０は、特定の導電型を持つように不純物原子を注入することができる。一例として、前記第１化合物半導体層１２０は、ｎ型化合物半導体層からなることができる。前記第１化合物半導体層１２０は、半導体層の用途に応じて多様な不純物原子を注入することができる。一例として、Si、Ge、Mg、Zn、O、Se、Mn、Ti、Ni、またはFe中の少なくとも一つ以上の原子を注入することができる。不純物原子の注入は、in-situドーピング(in-situ doping)、ex-situドーピング(ex-situ doping)またはイオン注入(ion implantation)によって行うことができる。
前記第１化合物半導体層１２０は、前記酸化グラフェン層１１０をマスクとして使用することにより、露出された前記基板１００の表面と接触しながら、選択的に成長する。一例として、前記第１化合物半導体層１２０は、有機金属気相成長法(MOCVD)、分子線エピタキシー法(Molecular Beam Epitaxy：MBE)、液相エピタキシー法(Liquid Phase Epitaxy：LPE)、気相エピタキシー法(Vapor Phase Epitaxy：VPE)などの方法で形成することができる。一例として、前記第１化合物半導体層１２０の成長は、約６５０〜１２００℃で行うことができる。前記第１化合物半導体層１２０は、図示のように、前記酸化グラフェン層１１０によって露出された前記基板１００の表面から徐々に成長し、形成工程が進むにつれて露出された基板の各表面から形成された結晶が側面に成長し、相互接続されて均一な半導体層に成長する。
このように、前記基板１００の一部から前記第１化合物半導体層１２０を形成する場合、格子定数の違いによる成長初期に発生する結晶欠陥の数が著しく減少される。また、側方成長が促進されて転位(dislocations)も側方に曲がり、半導体素子の上面まで到達する結晶欠陥の数を減らすことができる。前記酸化グラフェン層１１０は、高弾性を有する。よって、前記基板１００と前記第１化合物半導体層１２０との間の格子定数の違いによって発生する応力を緩和することができる。
<第２実施例>
図５〜図８は、本発明の第２実施例に係る化合物半導体装置及びその製造方法を説明するための断面図である。前の実施例と重複する構成については、前の実施例での説明をそのまま参照することにする。
図５に示すように、前記基板１００と前記酸化グラフェン層１１０の間に第２化合物半導体層１２５が提供される。一例として、前記第２化合物半導体層１２５の厚さは略１μｍである。前記第２化合物半導体層１２５は、前記第１化合物半導体層１２０と同一物質からなることができる。前記第２化合物半導体層１２５は、前記第１化合物半導体層１２０と同一導電型を有することができる。一例として、前記第１及び第２化合物半導体層１２０、１２５は、ｎ型GaN層からなることができる。前記酸化グラフェン層１１０は、前記第２化合物半導体層１２５の表面の一部を露出することができる。前記酸化グラフェン層１１０の酸化グラフェンシートの間に露出された前記第２化合物半導体層１２５の表面から前記第１化合物半導体層１２０が選択的に成長する。このような成長工程は、前記第２化合物半導体層１２５の形成時に発生した多数の転位(dislocations)を遮断して、前記第１化合物半導体層１２０の結晶欠陥を減らすことができる。
図６及び図７に示すように、前記基板１００と前記第１化合物半導体層１２０との間にバッファ層１０５が提供される。前記バッファ層１０５は、前記基板１００と前記第１化合物半導体層１２０との格子定数の違いによる結晶欠陥を減らすことができる。前記バッファ層１０５は、AlN、AlGaN、GaN、InGaN、InN、AlGaInNまたはこれらの組合せからなることができる。前記バッファ層１０５がAlN、AlGaN、またはAlGaInN層である場合、前記バッファ層１０５は、約４００〜１２００℃で略１〜２００ｎｍの厚さに形成される。前記バッファ層は、InGaN、InNまたはGaN層である場合、前記バッファ層１０５は、約４００〜１０００℃で略１〜１００ｎｍの厚さに形成される。このようなバッファ層１０５上に前記第１化合物半導体層１２０を形成する場合、界面エネルギーを減らして高密度の核生成が可能である。よって、多くの核から成長した半導体結晶が相互に接触して平面成長が促進される。図６は、前記酸化グラフェン層１１０が形成される前、前記バッファ層１０５が形成された実施例であり、図７は、前記酸化グラフェン層１１０が形成された後、前記酸化グラフェン層１１０によって露出された前記基板１００上に前記バッファ層１０５が提供される実施例である。
図８は、図４で説明した実施例の構成に、前記基板１００と前記第２化合物半導体層１２５との間に第２酸化グラフェン層１１５が追加された実施例である。前記第２酸化グラフェン層１１５は、前記基板１００及び前記第２化合物半導体層１２５と接触する。前記第２酸化グラフェン層１１５は、前記基板１００の全面を覆うことができる。前記第２酸化グラフェン層１１５は、高弾性によって前記基板１００と前記第２化合物半導体層１２５との間の格子不整合による応力を緩和することができる。図示とは違うように、前記第２酸化グラフェン層１１５は、前記基板１００の一部を露出して、第１酸化グラフェン層１１０と一緒に選択的成長のマスクとして作用することもできる。
第２実施例によれば、酸化グラフェン層の上側に提供される化合物半導体層と基板が直接接触しないようにしている。これにより、酸化グラフェン層の上側に提供される化合物半導体層の結晶欠陥及びこれによる応力を緩和させることができ、高品質の化合物半導体層の提供が可能である。
<第３実施例>
本発明の実施例による化合物半導体の成長方法は、LED、LD、高温/高出力素子、HEMT、HBTなど多様な素子に使用することができる。以下、上述した成長方法によって形成された素子の一例を説明する。説明の簡略化を図り、重複する構造に対する説明は省略する。
図９及び図１０は、本発明の第３実施例により化合物半導体層が成長した発光素子の断面図である。前記発光素子は、基板１００上に順番に積層されたｎ型化合物半導体層１２１、活性層１３０、及びｐ型化合物半導体層１４０を含むことができる。一例として、前記ｎ型とｐ型化合物半導体層の１２１、１４０は、それぞれｎ型またはｐ型不純物でドーピングされたGaN層からなることができる。図９に示すように、前記酸化グラフェン層１１０は、前記基板１００と前記ｎ型化合物半導体層１２１の間に提供される。図１０に示すように、前記ｎ型化合物半導体層１２１は、第１半導体層１２２と第２半導体層１２３を含み、前記酸化グラフェン層１１０は、前記第１半導体層１２２と前記第２半導体層１２３の間に提供される。
前記活性層１３０は、多重量子井戸層(Multi Quantum Well：MQW)と、前記量子井戸層の間のバリア層を含むことができる。前記量子井戸層は、電子と正孔の再結合によって光を発生させることができる。前記量子井戸層及び障壁層は、組成が異なるInxGa１-xN(０≦x＜１)層からなることができる。前記活性層１３０は、MOCVD、VPE、またはLPEなどによって形成することができる。前記ｎ型化合物半導体層１２１上にｎ型電極１６０が提供され、前記ｐ型化合物半導体層１４０上にｐ型電極１５０を提供することができる。前記ｎ型とｐ型の電極１５０、１６０は、NiとAuを含む物質またはITO(Indium TiN Oxide)を含む物質からなることができる。
本発明の実施例に係る発光素子は、前記酸化グラフェン層１１０によって結晶欠陥を減少させることができる。よって、発光素子の発光効率を向上させることができる。
図１６は、本発明の実施例により形成されたGaN層のX線ロッキングカーブ(X-ray rocking curve)である。前記酸化グラフェン層１１０が蒸着された前記基板１００に選択的成長方法によって形成されたGaN層のX線ロッキングカーブ(rocking curve)の半値幅(FWHM)は略０.１４°で、本発明の実施例により形成されたGaN層の品質が従来の方法により形成されたGaN層に比べて優れていることが分かる。
図１７及び図１８は、本発明の実施例により形成された窒化物半導体の走査型電子顕微鏡写真で、図１７は化合物半導体の平面図であり、図１８は断面図である。基板としてはシリコン基板が使用され、化合物半導体はGaN層が蒸着されている。図１８に示すように、基板１００上に順番にバッファ層１０５、第２化合物半導体層１２５、酸化グラフェン層１１０と、第１化合物半導体層１２０が形成されている。前記バッファ層１０５は略７７.２ｎｍの厚さで前記基板１００上に形成され、前記バッファ層１０５、前記第２化合物半導体層１２５、前記酸化グラフェン層１１０と、前記第１化合物半導体層１２０の厚さの総和は略１.３７μｍである。図１７に示すように、本発明の実施例により形成された前記第１化合物半導体層１２０の表面は格子欠陥がほとんどない。
第３実施例によれば、高品質の化合物半導体層を得ることができ、より向上された発光効率を有する発光素子を作製することができる。
<第４実施例>
グラフェン(graphene)は、炭素原子が各炭素原子当り３つの共有結合によって六角形の網状の単一層に配列されている。これらのグラフェンは、単一層としてのグラフェンが積層されてグラフェンシートとなる。単一層として、前記グラフェンの厚さは３Å程度である。前記グラフェンが酸化されて酸化グラフェンとなると、単一層としてのグラフェンの層間に酸素が介入されている。前記酸素の関与の位置は、単一層としてのグラフェンの延長方向とは異なる位置となる。すなわち、グラフェンの延長方向を水平方向としたとき、酸素の位置はグラフェンと垂直方向に離隔される位置に配置される。
このような分子構造により、単一層として酸化グラフェンの厚さは５〜１０Å程度となり、酸化前のグラフェンの厚さより大きくなる。従って、単一または数層(few layer)のグラフェンが積層されているグラフェンシート及び酸化グラフェンシートも厚さが大きくなる。本実施例では、グラフェンが酸化されることにより起こるこのような現象を利用して、グラフェンを境界とする各層の分離現象を利用した化合物半導体装置及び化合物半導体の製造方法に関するものである。ただし、多くの部分の説明は前の実施例を参照しているので、具体的に説明がない部分は、前の実施例の説明を参照することにする。
図１９と図２０は、第４実施例に係る化合物半導体装置の製造方法を説明するための化合物半導体装置の断面図である。
グラフェン層２１０を介して露出された前記基板２００上に第１化合物半導体層２２０が形成される。前記グラフェン層２１０は、複数のグラフェンシートを含むことができる。本明細書で、グラフェンシートは、前記グラフェン層を構成する酸化されていないグラフェンの一部を指すことができる。前記第１化合物半導体層２２０は、GaN、AlN、InN、AlGaN、InGaNまたはAlGaInN中の少なくとも一つを含む窒化物半導体層からなることができる。前記第１化合物半導体層２２０は、特定の導電型を持つように不純物原子を注入することができる。一例として、前記第１化合物半導体層２２０は、ｎ型化合物半導体層からなることができる。前記第１化合物半導体層２２０は、半導体層の用途に応じて多様な不純物原子を注入することができる。一例として、Si、Ge、Mg、Zn、O、Se、Mn、Ti、Ni、またはFe中の少なくとも一つ以上の原子を注入することができる。不純物原子の注入は、in-situドーピング(in-situ doping)、ex-situドーピング(ex-situ doping)またはイオン注入(ion implantation)によって行うことができる。
前記第１化合物半導体層２２０は、前記グラフェン層２１０をマスクとして使用することにより、露出された前記基板２００の表面と接触しながら、選択的に成長する。一例として、前記第１化合物半導体層２２０は、有機金属気相成長法(MOCVD)、分子線エピタキシー法(Molecular Beam Epitaxy：MBE)、液相エピタキシー法(Liquid Phase Epitaxy：LPE)、気相エピタキシー法(Vapor Phase Epitaxy：VPE)などの方法で形成することができる。一例として、前記第１化合物半導体層２２０の成長は、約６５０〜１２００℃で行うことができる。前記第１化合物半導体層２２０は、図示のように、前記グラフェン層２１０によって露出された前記基板２００の表面から徐々に成長し、形成工程が進むにつれて露出された基板の各表面から形成された結晶が側面に成長し、相互接続されて均一な半導体層に成長する。
図１９に示される前記グラフェン層２１０を酸化させる。図２０は、前記グラフェン層２１０が酸化されて酸化グラフェン層２１１となった状態の化合物半導体装置の断面図である。図２０に示すように、グラフェン層２１０が酸化グラフェン層２１１に酸化されるとグラフェンの間に酸素原子が介在されて厚さが増加することがわかる。前記グラフェン層２１０の厚さの増加により、グラフェン層２１０に支持されていた第１化合物半導体層２２０は持ち上げられ、これによって基板２００から分離されることになる。もし、化合物半導体の種類などの問題により、基板２００から第１化合物半導体層２２０の分離がスムーズでない場合、基板２００を覆うグラフェン層２１０の面積を大きくするか、場合によっては基板２００を完全に覆うこともできる。
前記グラフェン層２１０を酸化させる実施例について説明する。
<第１酸化実施例>
前記グラフェン層２１０は、化学処理方法として、いわゆる修正ハマー法(modified hummer's method)によって酸化グラフェンに酸化することができる。詳しくは、酸化対象物を硫酸(sulfuric acid)に入れた後、過マンガン酸カリウム(potassium permanganate((KMn)O４)を徐々に添加した後、温度を３５℃に上げた後、テフロンコーティングされた棒磁石を入れて約２時間攪拌する。その後、十分な量の水を加えて、過酸化水素(hydrogen peroxide)をガスが発生しなくなるまで加える。その後、乾燥工程を経ると、グラフェンは酸化される。
前記した酸化過程中の低温酸処理は、化合物半導体の洗浄にも使用される工程として、化合物半導体装置には悪影響がない。一方、前記グラフェン層は、公知の多様な方法によっても化学的酸化処理を行うことができる。
前記グラフェン層２１０の酸化によって基板２００から持ち上げられた化合物半導体層２２０の分離を促進するために、超音波処理を行って物理的な振動を加えて化合物半導体層２２０をより迅速に分離することができる。これは、以下の実施例においても同様に適用することができる。
<第２酸化実施例>
前記グラフェン層２１０を前記酸化グラフェン層２１１に酸化させる方法は、熱処理の方法によっても可能である。
詳しくは、酸素雰囲気の炉で４００℃以上の温度に制御すると、雰囲気中の酸素がグラフェン層２１１の炭素原子と反応して酸化される。このような熱処理は、大気中に含まれている酸素によっても可能であるので、大気を雰囲気ガスとして使用することもできる。
<第３酸化実施例>
前記グラフェン層２１０を前記酸化グラフェン層２１１に酸化させる方法は、光学処理方法によっても可能である。例えば、高エネルギーのパルス光をグラフェン層２１０に加えて酸化処理を行うこともできる。
以上のように、酸化処理を行うための方法が多数提案されているが、前記グラフェン層２１０を前記酸化グラフェン層２１１に酸化させる方法は、化合物の酸化処理時に半導体に影響を与えずに、酸化反応の効率を確保する観点から化学処理方法が好ましい。
本実施例によれば、化合物半導体層２２０と基板を効率よく分離することができ、分離された化合物半導体層２２０は高効率発光素子として使用することができる。
<第５実施例>
第４実施例では、基板上に化合物半導体層が接触する形態で提供されているので、格子欠陥が化合物半導体層に伝播されるおそれがある。本実施例では、このような欠点を考慮して提供される実施例である。本実施例を説明するにあたって、前の実施例と重複する構成については、前の実施例での説明をそのまま参照することにする。
図２１と図２２は、化合物半導体装置の断面図である。図２１に示される化合物半導体装置において、前記グラフェン層２１０を酸化させる作用によって、図２２に示されるように、前記グラフェン層２１０が酸化グラフェン層２１１に変化されることになる。
図２１に示すように、基板２００と前記グラフェン層２１０の間に第２化合物半導体層２３０が提供される。一例として、前記第２化合物半導体層２３０の厚さは略１μｍである。前記第２化合物半導体層２３０は、前記第１化合物半導体層２２０と同一物質からなることができる。前記第２化合物半導体層２３０は、前記第１化合物半導体層２２０と同一導電型を有することができる。一例として、前記第１及び第２化合物半導体層の２２０、２３０は、ｎ型GaN層からなることができる。前記グラフェン層２１０は、前記第２化合物半導体層２３０の表面の一部を露出させることができる。前記グラフェン層２１０のグラフェンシートの間に露出された前記第２化合物半導体層２３０の表面から前記第１化合物半導体層２２０が選択的に積層される。このような積層工程は、前記第２化合物半導体層２３０の形成時に発生した多数の転位(dislocations)を遮断して、前記第１化合物半導体層２２０の結晶欠陥を減らすことができる。
図２２に示すように、グラフェン層２１０が酸化グラフェン層２１１に酸化されると、グラフェンの間に酸素原子が介在されて厚さが増加することがわかる。グラフェン層２１０の厚さの増加により、グラフェン層２１０に支持されていた第１化合物半導体層２２０は持ち上げられ、これによって基板２００から分離される。もし、化合物半導体の種類などの問題により、基板２００から第１化合物半導体層２２０の分離がスムーズでない場合、基板２００を覆うグラフェン層２１０の面積を大きくするか、場合によっては第２化合物半導体層２３０を完全に覆うこともできる。もちろん、超音波処理を行うことで、半導体層の分離がスムーズになるようにすることができる。
前記グラフェン層２１０を酸化させる方法として、化学処理方法、熱処理方法、光処理方法を適用することができ、第４実施例の説明を参照することができる。
<第６実施例>
第４実施例と第５実施例は、グラフェン層を酸化させて酸化グラフェン層を提供して、化合物半導体層を分離する方法が提示されている。これに対し、第６実施例は、半導体装置の積層時に酸化グラフェン層を積層した後、前記酸化グラフェン層を熱処理して化合物半導体層を分離することに特徴がある。本実施例を説明するにあたって、前の実施例と重複する構成については、前の実施例での説明をそのまま参照することにする。
図２３及び図２４は、化合物半導体装置の断面図である。図２３に示される化合物半導体装置の酸化グラフェン層２１１を熱処理すると、図２４に示されるように、前記酸化グラフェン層２１１が変換酸化グラフェン層２１２に変化されることになる。
図２３に示すように、基板２００、酸化グラフェン層２１１、第１化合物半導体層２２０が提供される。図２３に示される化合物半導体装置を、アルゴン(Ar)、窒素(N２)、酸素(O２)雰囲気下で、３００℃以上の温度で熱処理を行う。このような条件下で熱処理されると、前記酸化グラフェン層２１１の酸化グラフェンシートは、化学結合が解除されて交互間に分離が起こり、物理的に変形される。このような変形は、ポップアップ(pop-up)と称することができる。このように熱処理された酸化グラフェンを変形酸化グラフェン層２１２と称し、変形酸化グラフェン層２１２に含まれる酸化グラフェンシートを変形酸化グラフェンシートと称することができる。
前記変形酸化グラフェン層２１２は、変形酸化グラフェンシートの物理的な変形に起因して隣接する変形酸化グラフェンシートが干渉されることで、全体的に厚さが増加することになる。これにより、基板２００と第１化合物半導体層２２０が相互分離される現象は、既に前の実施例で説明したとおりである。
図２５及び図２６は、本実施例に係る半導体装置の走査顕微鏡写真で、図２５は熱処理前の写真で、図２６は熱処理後の写真である。図２６に示すように、酸化グラフェンシートが熱処理によって変形して変形酸化グラフェンシート２１４に変換されていることが分かる。前記変形酸化グラフェンシート２１４毎に多く変形が起こることになり、そのような変形状態が隣接する変形酸化グラフェンシートと重なることで、前記変形酸化グラフェン層２１２の厚さは酸化グラフェン層２１１より増加することになる。
本実施例によれば、酸化グラフェン層を変形酸化グラフェン層に変化させて、化合物半導体層を分離させることができる。
図２７及び図２８は、本発明の他の実施例に係る化合物半導体装置の断面図であり、基板２００と前記酸化グラフェン層２１１の間に第２化合物半導体層２３０が提供される点で、図２５及び図２６と違いがある。ここで、前記第２化合物半導体層２３０の厚さは略１μｍである。前記第２化合物半導体層２３０は、前記第１化合物半導体層２２０と同一物質からなることができる。この化合物半導体装置に熱処理を加える場合にも、前記酸化グラフェン層２１１が変形酸化グラフェン層２１２にポップアップされて、第１化合物半導体層２２０を分離することができる。
本実施例によれば、前記第２化合物半導体層２３０の形成時に発生した多数の転位(dislocations)を遮断して、前記第１化合物半導体層２２０の結晶欠陥を減らすことができる。
<第７実施例>
第６実施例は酸化グラフェン層を熱処理して化合物半導体層を分離することに特徴があり、第７実施例は酸化グラフェン層を還元させて化合物半導体層を分離することに特徴がある。前の実施例と重複する構成については、前の実施例での説明をそのまま参照することにする。
図２９及び図３０は、化合物半導体装置の断面図である。図２９に示すように、基板２００、酸化グラフェン層２１１、及び化合物半導体層２２０が提供されている。図２９に示される化合物半導体装置の酸化グラフェン層２１１を還元(reduction)処理すると、図３０に示されるように、類似グラフェン層２１３に変化されることになる。類似グラフェン層２１３は、既に説明したように、酸化グラフェンシートが還元されてできるグラフェンと類似する構造(graphene-like structure)のグラフェンシートが集まって提供される。
前記類似グラフェン層２１３は、還元作用によってグラフェン間の間隔部に位置していた酸素が抜けて、前記酸化グラフェン層２１２の元の厚さより厚さが減少される。酸化グラフェン層２１２の厚さが減少すると、前記化合物半導体層２２０は類似グラフェン層２１３によって、これ以上支持されずに浮いている構造を成すことになる。これにより、化合物半導体層２２０は、外部の小さな衝撃によっても落ちることになり、超音波処理をするとより容易に分離されることになる。なお、酸化グラフェン層２１１が化合物半導体層２２０の下面を全体的に覆っている場合は、化合物半導体層２２０が完全に分離されることになる。
図３１及び図３２は、本発明の他の実施例に係る化合物半導体装置の断面図であり、基板２００と酸化グラフェン層２１１の間に第２化合物半導体層２３０が提供される。ここで、前記第２化合物半導体層２３０の厚さは略１μｍである。前記第２化合物半導体層２３０は、前記第１化合物半導体層２２０と同一物質からなることができる。この化合物半導体装置の酸化グラフェン層２１１を還元処理する場合にも、前記酸化グラフェン層２１１が類似グラフェン層２１３に厚さが減ることになるので、第１化合物半導体層２２０を分離することができる。
本実施例によれば、前記第２化合物半導体層２３０の形成時に発生した多数の転位(dislocations)を遮断して、前記第１化合物半導体層２２０の結晶欠陥を減らすことができる。
本実施例において、前記酸化グラフェン層２１１を還元する方法を説明する。
まず、化学処理方法を適用することができる。具体的な実験は、以下の条件で実施した。還元剤としては１,１-ジメチルヒドラジン(１,１-Dimethylhydrazine)、ナトリウムボロハイドライド(Sodium borohydride)、ヒドロキノン(hydroquinone)などを使用することができ、溶媒としては水とジメチルホルムアミド(DMF：dimethylformamide)の混合液を使用することができる。実験では、水４ｍｌとDMF３６ｍｌを混合した溶媒に、還元剤１００ｍｇを混合した還元溶液を使用した。前記還元溶液を利用して前記酸化グラフェン層２１１を還元させて類似グラフェン層２１３とした。実験の結果、前記酸化グラフェン層２１１は、前記類似グラフェン層２１３に変わりながらその厚さが減り、化合物半導体層が分離されていることを確認できた。
別の方法として、光学処理方法を適用することができる。具体的な実験は、以下の条件で実施した。光が吸収される深さを調節する透過深さ選択型光処理装置として、商標名「pulse forge 3300」の光処理装置を使用して化合物半導体装置に光照射を実施した。前記光処理装置は、照射された光が被照射物の特定の深さでのみ光が吸収されるようにするので、酸化グラフェン層２１１を除いた化合物半導体層には全く悪影響を及ぼさないように調整することができる。光照射の具体的な条件は、バンク電圧４５０V、パルス持続時間３５０μs、オーバーラップ係数２.０、FRM〜３３のパルスを使用し、出力は１００ｋＷ/ｃｍ２とした。上記条件で光照射を実施して前記酸化グラフェン層２１１を還元させて、類似グラフェン層２１３を形成した。前記酸化グラフェン層２１１は、前記類似グラフェン層２１３に変わりながらその厚さが減り、化合物半導体層が分離されていることを確認できた。
ここで、前記光照射は走査方式であってもよく、全面照射方式であってもよい。
本実施例によれば、酸化グラフェン層２１１を類似グラフェン層２１３に変わりながら、化合物半導体層を分離させることができるようになる。
<第８実施例>
第７実施例は、酸化グラフェン層の還元作用を利用して化合物半導体を分離できることを提示した。一方、第７実施例で提示した前記の光学処理方法の場合、光が吸収される深さを調節できることを利用して、より質の高い化合物半導体を得ることができる実施例を提示する。具体的な説明がないものは、前述の実施例を参照することにする。
図３３は、第８実施例に係る半導体装置の断面図である。図３３に示すように、基板２００と、第１化合物半導体層２２０と、第２化合物半導体層２３０と、基板２００と第２化合物半導体層２３０との間に設けられる第１酸化グラフェン層２１４と、第１化合物半導体層２２０と第２化合物半導体層２３０との間に設けられる第２酸化グラフェン層２１５が図示される。前記化合物半導体層２２０、２３０は、同一物質または導電型、または共にｎ型GaNからなることができる。
第７実施例で提示された光処理装置の場合、光が吸収される深さを調節することができる。従って、前記第１酸化グラフェン層２１４に光を照射する場合、前記基板２００と第２化合物半導体層２３０を分離することができる。この場合、第１、２化合物半導体２２０、２３０が付着している状態で半導体装置を使用することができ、基板２００は再利用することができる。また、前記第２酸化グラフェン層２１５に光を照射する場合、前記第１化合物半導体層２２０と前記第２化合物半導体層２３０を分離することができる。この場合、高品質の第１化合物半導体層２２０のみを以後の半導体装置に適用しようとする場合に好適に用いられる。
前記酸化グラフェン層２１４、２１５が光照射によって分離される原理については、第７実施例で詳しく説明されている。本実施例によれば、化合物半導体装置の多様に相互分離させて使用できる利点を得ることができる。
一方、前記光処理装置は、一度に二つ以上の酸化グラフェン層に光を吸収させることもできる。この場合、少なくとも二つ以上の酸化グラフェン層が化合物半導体層を分離させることができるので、より効率的に化合物半導体を作製することができる。
第４実施例〜第８実施例では、グラフェン層、酸化グラフェン層、類似グラフェン層、及び変形酸化グラフェン層のようなグラフェンに由来した物質層を、別のグラフェンに由来した物質層に変化させる。これにより、前記グラフェンに由来した物質層の界面とする他の物質層を分離できる思想を提示している。ここで、前記グラフェンに由来した物質層は、以上に提示された実施例に限定されず、他の物質層もグラフェンに由来した物質層に使用することができる。
<第９実施例>
第９実施例は、第４実施例〜第８実施例により提示した酸化グラフェン層及びグラフェン層の分離方法を利用する化合物半導体装置を開示する。
図３４は、化合物半導体装置の断面図である。図３４を参照して化合物半導体装置の製造方法を詳しく説明する。基板(図９では省略されている)上にグラフェン層(図９では省略されている)や酸化グラフェン層(図９では省略されている)を形成する。その上に、第１化合物半導体層３１０、活性層３２０、第２化合物半導体層３３０を含む化合物半導体装置を形成する。ここで、第１化合物半導体層３１０はｎ型、第２化合物半導体層３３０はｐ型からなることができる。
前記基板は、サファイア単結晶基板からなることができるが、これに限定されるものではない。前記基板に対して湿式洗浄を実施して表面の不純物を除去することができる。その後、前記第１基板上に第１化合物半導体層３１０を形成する。例えば、前記第１化合物半導体層３１０は、化学蒸着法(CVD)や分子線エピタキシー法(MBE)或はスパッタリング或は水酸化物気相エピタキシー(HVPE)などの方法によって形成することができる。また、前記第１化合物半導体層３１０は、チャンバーにトリメチルガリウムガス(TMGa)、アンモニアガス(NH３)、窒素ガス(N２)、及びシリコン(Si)などのｎ型不純物を含むシランガス(SiH４)が注入されて形成される。
次に、前記第１化合物半導体層３１０上に活性層３２０を形成する。前記活性層３２０は、トリメチルガリウムガス(TMGa)、アンモニアガス(NH３)、窒素ガス(N２)、及びトリメチルインジウムガス(TMIn)が注入されて、InGaN/GaN構造を有する多重量子井戸構造が形成されるが、これに限定されるものではない。
以後、前記活性層３２０上に第２化合物半導体層３３０を形成する。例えば、前記第２化合物半導体層３３０は、チャンバーにトリメチルガリウムガス(TMGa)、アンモニアガス(NH３)、窒素ガス(N２)、及びマグネシウム(Mg)などのｐ型不純物を含むビスエチルシクロペンタジエニルマグネシウム(EtCp２Mg){Mg(C２H５C５H４)２}が注入されて形成されるが、これに限定されるものではない。
前記第２化合物半導体層３３０上に第２電極層３４０を形成することができる。前記第２電極層３４０は反射層を含むことができ、この場合、前記反射層は、Al、Ag、またはAlやAgを含む合金を含む金属層からなることができる。アルミニウムや銀などは、活性層から発生した光を効果的に反射して、発光素子の光抽出効率を向上させることができる。
前記第１化合物半導体層３１０が露出するように前記基板を分離するが、分離する方法は、第１化合物半導体層３１０に積層されていたグラフェン層や酸化グラフェン層を、実施例４及び実施例８に提示されたいずれかの方法を利用して分離させる。以後、第１化合物半導体層３１０上に第１電極層３０５を形成する。
また、前記第１化合物半導体層と基板の間に第３の化合物半導体層がさらに積層されている場合、酸化グラフェン層及び/またはグラフェン層を、基板と、第１化合物半導体層と、第３化合物半導体層中の少なくとものいずれかを介在して、実施例４及び実施例８に開示されるいずれかの方法により、より高品質の化合物半導体装置を得ることもできる。
以上、添付図面を参照して本発明の実施例を説明したが、本発明はその特定の実施例に限定されるものではなく、本発明の技術思想の範囲内で種々の変形が可能であることはいうまでもない。
本発明によれば、酸化グラフェン層によって半導体の結晶欠陥を減少させることができ、半導体装置の発光効率を向上させることができる。
また、本発明によれば、グラフェンの特性を利用して、化合物半導体への影響を最小化しながらも基板と化合物半導体層を簡単に分離することができ、高品質の化合物半導体層を得ることができる。これらの利点から、高効率の水平型または垂直型発光素子を作製することができる。

Claims (19)

  1. 第１基板と第１化合物半導体層から選択されるいずれか一つの上にグラフェンに由来した物質層を形成する工程と、
    前記グラフェンに由来した物質層上に、少なくとも一層の第２化合物半導体層を形成する工程と、
    前記グラフェンに由来した物質層を変化させて、前記少なくとも一層の第２化合物半導体層を分離する工程と、
    を含む化合物半導体の製造方法。
  2. 前記グラフェンに由来した物質層はグラフェン層である請求項１に記載の化合物半導体の製造方法。
  3. 前記グラフェン層は、化学処理方法、熱処理方法及び光処理方法中のいずれかによって酸化グラフェン層に変化させられる請求項２に記載の化合物半導体の製造方法。
  4. 前記グラフェンに由来した物質層はグラフェン層であり、前記グラフェンに由来した物質層が変化した物質層は酸化グラフェン層であり、
    前記酸化グラフェン層は前記グラフェン層より厚く、前記少なくとも一層の第２化合物半導体層が持ち上げられる請求項１に記載の化合物半導体の製造方法。
  5. 前記グラフェンに由来した物質層は酸化グラフェン層である請求項１に記載の化合物半導体の製造方法。
  6. 前記酸化グラフェン層は、化学処理方法、熱処理方法及び光処理方法中のいずれかによって変化される請求項５に記載の化合物半導体の製造方法。
  7. 前記熱処理方法によって、前記酸化グラフェン層は、当該酸化グラフェン層より厚さが厚い変形酸化グラフェン層に変化する請求項６に記載の化合物半導体の製造方法。
  8. 前記化学処理方法及び前記光処理方法によって、前記酸化グラフェン層は還元されて類似グラフェン層に変化して厚さが減少する請求項６に記載の化合物半導体の製造方法。
  9. 前記光処理方法は、透過深さ選択型光処理装置を用いて前記光処理装置から照射された光が前記酸化グラフェン層のみに作用するように制御する請求項６に記載の化合物半導体の製造方法。
  10. 前記グラフェンに由来した物質層は、少なくとも一層以上のグラフェンに由来したシートを含み、
    前記グラフェンに由来した物質層は、前記基板または前記第１化合物半導体層を前記第２化合物半導体層に露出させる請求項１に記載の化合物半導体の製造方法。
  11. 前記少なくとも一層の第２化合物半導体層のうち、前記第１化合物半導体層と接する層は前記第１化合物半導体層と同一性質である請求項１０に記載の化合物半導体の製造方法。
  12. 前記第１化合物半導体層の下に、別のグラフェンに由来した物質層がさらに形成される工程と、
    前記別のグラフェンに由来した物質層の下に、第２基板が形成される工程と、
    を含む請求項１に記載の化合物半導体の製造方法。
  13. 前記別のグラフェンに由来した物質層は、前記第１化合物半導体層が前記第２の基板に接するように形成される請求項１２に記載の化合物半導体の製造方法。
  14. 前記少なくとも一層の第２化合物半導体層中のいずれかの層を分離する工程は、超音波処理で行われる請求項１に記載の化合物半導体の製造方法。
  15. 前記少なくとも一層の第２化合物半導体層には、ｎ型化合物半導体層、活性層、ｐ型化合物半導体層、及びｐ型電極層が含まれる請求項１に記載の化合物半導体の製造方法。
  16. 前記ｐ型電極層には反射層が含まれる請求項１５に記載の化合物半導体の製造方法。
  17. 前記少なくとも一層の第２化合物半導体層において、前記グラフェンに由来した物質層と接していた層には、ｎ型電極層が形成される請求項１に記載の化合物半導体の製造方法。
  18. 前記グラフェンに由来した物質層または前記別のグラフェンに由来した物質層は、被形成面の全体範囲に形成される請求項１２に記載の化合物半導体の製造方法。
  19. ベース物質上にグラフェンに由来した物質層を形成する工程と、
    前記グラフェンに由来した物質層上に、少なくとも一層の第２化合物半導体層を形成する工程と、
    前記グラフェンに由来した物質層に酸化反応または還元反応を起こして、前記少なくとも一層の第２化合物半導体層を分離する工程と、
    を含む化合物半導体の製造方法。
JP2013536510A 2010-10-26 2011-10-26 化合物半導体の製造方法 Active JP5676004B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100104552A KR101180176B1 (ko) 2010-10-26 2010-10-26 화합물 반도체 장치 및 그 제조 방법
PCT/KR2011/008019 WO2012057517A2 (ko) 2010-10-26 2011-10-26 화합물 반도체 장치 및 화합물 반도체 제조방법

Publications (2)

Publication Number Publication Date
JP2014501035A JP2014501035A (ja) 2014-01-16
JP5676004B2 true JP5676004B2 (ja) 2015-02-25

Family

ID=45994548

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013536510A Active JP5676004B2 (ja) 2010-10-26 2011-10-26 化合物半導体の製造方法
JP2013536509A Active JP5779655B2 (ja) 2010-10-26 2011-10-26 化合物半導体装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013536509A Active JP5779655B2 (ja) 2010-10-26 2011-10-26 化合物半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US9214596B2 (ja)
EP (2) EP2634824B1 (ja)
JP (2) JP5676004B2 (ja)
KR (1) KR101180176B1 (ja)
WO (2) WO2012057517A2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378224B (zh) 2012-04-25 2016-06-29 清华大学 外延结构的制备方法
CN103378223B (zh) * 2012-04-25 2016-07-06 清华大学 外延结构体的制备方法
CN103378239B (zh) * 2012-04-25 2016-06-08 清华大学 外延结构体
JP2014237570A (ja) * 2013-06-10 2014-12-18 日本電信電話株式会社 窒化物半導体基板の製造方法
KR101498688B1 (ko) * 2013-07-08 2015-03-06 전북대학교산학협력단 그라핀층을 갖는 발광소자와 그 제조방법
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
CN103741220A (zh) * 2014-01-20 2014-04-23 山东大学 利用石墨烯或氧化石墨烯生长高质量氮化镓晶体的方法
CN106028874B (zh) 2014-02-14 2020-01-31 金瑟姆股份公司 传导对流气候控制座椅
EP3218942B1 (en) * 2014-11-14 2020-02-26 Charles J. Cauchy Heating and cooling technologies
US11639816B2 (en) 2014-11-14 2023-05-02 Gentherm Incorporated Heating and cooling technologies including temperature regulating pad wrap and technologies with liquid system
US11857004B2 (en) 2014-11-14 2024-01-02 Gentherm Incorporated Heating and cooling technologies
KR102651544B1 (ko) * 2016-11-21 2024-03-28 삼성전자주식회사 광대역 다기능 광학소자와 그 제조 및 동작방법
KR102115598B1 (ko) 2016-12-27 2020-05-26 주식회사 엘지화학 분리막 및 이를 포함하는 리튬-황 전지
KR102115599B1 (ko) 2016-12-27 2020-05-26 주식회사 엘지화학 분리막 및 이를 포함하는 리튬-황 전지
US10453681B2 (en) * 2017-04-12 2019-10-22 Tokyo Electron Limited Method of selective vertical growth of a dielectric material on a dielectric substrate
US11034847B2 (en) 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
KR102433666B1 (ko) 2017-07-27 2022-08-18 삼성전자주식회사 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
KR102486388B1 (ko) * 2017-07-28 2023-01-09 삼성전자주식회사 그래핀 양자점의 제조방법, 상기 제조방법에 따라 얻어진 그래핀 양자점을 포함한 하드마스크 조성물, 이를 이용한 패턴의 형성방법 및 상기 하드마스크 조성물을 이용하여 형성된 하드마스크
US10991869B2 (en) 2018-07-30 2021-04-27 Gentherm Incorporated Thermoelectric device having a plurality of sealing materials
CN109037404B (zh) * 2018-08-01 2019-06-18 广东旭宇光电有限公司 植物萌芽照射二极管及其制备方法和植物萌芽照射灯
CN113167510A (zh) 2018-11-30 2021-07-23 金瑟姆股份公司 热电调节系统和方法
US11152557B2 (en) 2019-02-20 2021-10-19 Gentherm Incorporated Thermoelectric module with integrated printed circuit board
CN110246943B (zh) * 2019-06-17 2021-12-07 湘能华磊光电股份有限公司 基于石墨烯的led外延生长方法
EP3940763A1 (en) * 2020-07-14 2022-01-19 IMEC vzw Method of manufacturing a semiconductor structure

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645768B2 (ja) 1991-07-22 1997-08-25 コパル電子株式会社 動圧空気軸受型光偏向器
JP3620269B2 (ja) 1998-02-27 2005-02-16 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
KR100683234B1 (ko) 1998-03-12 2007-02-15 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP3650531B2 (ja) * 1998-08-24 2005-05-18 三菱電線工業株式会社 ＧａＮ系結晶基材およびその製造方法
JP2001057463A (ja) * 1999-06-07 2001-02-27 Sharp Corp 窒素化合物半導体膜構造及び窒素化合物半導体素子並びにそれらの製造方法
JP3589200B2 (ja) * 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
JP2002033512A (ja) 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP2002299249A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 半導体基板、半導体素子および半導体層の形成方法
JP2004055864A (ja) * 2002-07-22 2004-02-19 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
JP2003078214A (ja) * 2002-08-26 2003-03-14 Nec Corp 窒化物半導体発光素子
JP2006344618A (ja) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
JP2008277430A (ja) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd 窒化物半導体発光素子
KR101435999B1 (ko) 2007-12-07 2014-08-29 삼성전자주식회사 도펀트로 도핑된 산화그라펜의 환원물, 이를 포함하는 박막및 투명전극
JP5276852B2 (ja) 2008-02-08 2013-08-28 昭和電工株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
JP5326336B2 (ja) * 2008-04-18 2013-10-30 三菱瓦斯化学株式会社 導電体及びその製造方法
JP2009302314A (ja) 2008-06-13 2009-12-24 Rohm Co Ltd ＧａＮ系半導体装置
TW201012749A (en) * 2008-08-19 2010-04-01 Univ Rice William M Methods for preparation of graphene nanoribbons from carbon nanotubes and compositions, thin films and devices derived therefrom
KR20100042122A (ko) * 2008-10-15 2010-04-23 고려대학교 산학협력단 반도체 발광 소자 및 그 제조 방법
KR20100055098A (ko) 2008-11-17 2010-05-26 천승현 대면적 그래핀 층을 포함하는 전자 장치 및 이의 제조방법
WO2010071633A1 (en) * 2008-12-16 2010-06-24 Hewlett-Packard Development Company, L.P. Semiconductor structure having an elog on a thermally and electrically conductive mask
KR20100094908A (ko) * 2009-02-19 2010-08-27 양원동 그라핀 소재가 인설된 엘이디 조명기구
JP2010232464A (ja) * 2009-03-27 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
KR101156620B1 (ko) * 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
US8317984B2 (en) 2009-04-16 2012-11-27 Northrop Grumman Systems Corporation Graphene oxide deoxygenation
US8409366B2 (en) * 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
JP5070247B2 (ja) 2009-06-23 2012-11-07 株式会社沖データ 半導体装置の製造方法、及び半導体装置
JP4527194B1 (ja) * 2009-12-11 2010-08-18 エンパイア テクノロジー ディベロップメント エルエルシー グラフェン構造体、グラフェン構造体の製造方法、及び電子デバイス

Also Published As

Publication number Publication date
US9214596B2 (en) 2015-12-15
JP2013545299A (ja) 2013-12-19
WO2012057512A3 (ko) 2012-07-26
EP2634825A4 (en) 2016-01-06
US8878233B2 (en) 2014-11-04
JP2014501035A (ja) 2014-01-16
EP2634824A4 (en) 2016-01-06
EP2634824A2 (en) 2013-09-04
WO2012057517A3 (ko) 2012-07-26
US20130285013A1 (en) 2013-10-31
EP2634825A2 (en) 2013-09-04
EP2634825B1 (en) 2018-12-26
KR101180176B1 (ko) 2012-09-05
US20130200424A1 (en) 2013-08-08
EP2634824B1 (en) 2018-12-12
KR20120043313A (ko) 2012-05-04
WO2012057512A2 (ko) 2012-05-03
JP5779655B2 (ja) 2015-09-16
WO2012057517A2 (ko) 2012-05-03

Similar Documents

Publication Publication Date Title
JP5676004B2 (ja) 化合物半導体の製造方法
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
TWI231077B (en) Semiconductor light emitting device and its manufacturing method
JP5471440B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP5549338B2 (ja) 紫外光放射用窒素化合物半導体ｌｅｄおよびその製造方法
CN105103310B (zh) 与生长衬底分离的紫外线发光装置及其制造方法
TWI359506B (en) Light-emitting device and manufacturing method the
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
US7646027B2 (en) Group III nitride semiconductor stacked structure
JP6910341B2 (ja) 縦型紫外発光ダイオード
TW200921941A (en) Light emitting device of III-nitride based semiconductor and manufacturing method thereof
WO2014073139A1 (ja) 紫外半導体発光素子およびその製造方法
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2016517627A (ja) ＩｎＧａＮを含んでいる活性領域を有している半導体構造、このような半導体構造を形成する方法、及びこのような半導体構造から形成された発光デバイス
JP7323783B2 (ja) 発光装置の製造方法及び発光装置
KR101731862B1 (ko) 반도체 광전자 소자 및 그 제조방법
JP5626123B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
KR101245893B1 (ko) 화합물 반도체 장치 및 화합물 반도체 제조방법
JP2008066591A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2005340762A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2006013463A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2995186B1 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140716

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141224

R150 Certificate of patent or registration of utility model

Ref document number: 5676004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250