KR101602348B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101602348B1
KR101602348B1 KR1020140136988A KR20140136988A KR101602348B1 KR 101602348 B1 KR101602348 B1 KR 101602348B1 KR 1020140136988 A KR1020140136988 A KR 1020140136988A KR 20140136988 A KR20140136988 A KR 20140136988A KR 101602348 B1 KR101602348 B1 KR 101602348B1
Authority
KR
South Korea
Prior art keywords
layer
compound semiconductor
semiconductor layer
electrode
charge blocking
Prior art date
Application number
KR1020140136988A
Other languages
English (en)
Inventor
장자순
장선호
김세민
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020140136988A priority Critical patent/KR101602348B1/ko
Application granted granted Critical
Publication of KR101602348B1 publication Critical patent/KR101602348B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자가 제공된다. 상기 발광 소자는 활성층을 사이에 두고 상호 이격된 제 1 화합물 반도체층 및 제 2 화합물 반도체층, 상기 제 1 화합물 반도체층을 통하여 상기 활성층과 연결되는 제 1 전극, 상기 제 2 화합물 반도체층을 통하여 상기 활성층과 연결되는 제 2 전극, 상기 제 1 화합물 반도체층과 상기 제 1 전극 사이의 전하 블로킹층을 포함한다.

Description

발광 소자 {LIGHT EMITTING DECICE}
본 발명은 발광 소자 및 그 제조 방법에 관한 것이다.
발광 소자(Light Emitting Diode: LED)는 P-N 접합 다이오드의 일종으로 순 방향으로 전압이 걸릴 때 단파장광(monochromatic light)이 방출되는 현상인 전기발광효과(electroluminescence)를 이용한 반도체 소자로서, 발광 소자로부터 방출되는 빛의 파장은 사용되는 소재의 밴드 갭 에너지(Bandgap Energy, Eg)에 의해 결정된다. 발광 소자 기술의 초기에는 주로 적외선과 적색광을 방출할 수 있는 발광소자가 개발되었으며, 청색 LED는 1993년에 니치아(Nichia) 화학의 Nakamura가 GaN를 이용하여 청색광을 생성할 수 있음을 발견한 이후에야, 본격적으로 연구되고 있다. 백색은 적색, 녹색 및 청색의 조합을 통해 만들 수 있다는 점에서, 상기 GaN에 기반한 청색 발광소자의 개발은, 이미 개발되었던 적색 및 녹색 발광 소자들과 함께, 백색 발광소자의 구현을 가능하게 만들었다.
최근, 청색 파장의 발광 소자의 수요가 급증함에 따라 GaN 박막의 수요가 날로 증가하고 있고, 발광 소자의 효율을 증가시키고자 여러 가지 방법이 사용되고 있다.
그 중에서, 내부 양자 효율을 결정하는 고품질의 질화물 반도체 박막을 제조하기 위하여 에피택시얼 측면 성장(Epitaxial Lateral Overgrowth:ELO) 방법이 사용되고 있다. 그러나 이러한 ELO 방법은 버퍼층을 MOCVD 등으로 성장시킨 후, 다시 SiO2 증착 장비로 이송하여 SiO2 박막을 형성하고. 사진 식각 공정에 의하여 SiO2 패턴을 형성하고, 다시 MOCVD의 반응기에 장입하여 GaN 층을 성장시키는 등, 복잡한 공정이 요구되고 공정 시간이 늘어난다.
또한, 발광 소자는 전극의 위치 및 형태에 따라 전하의 이동이 국부적으로 집중될 수 있다. 이 경우, 발광 소자의 발광 효율이 저하될 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 발광 소자 내의 전하의 이동을 균일하게 유도하여 발광 소자의 발광 효율을 높이는데 있다.
상술된 기술적 과제들을 해결하기 위한 발광 소자가 제공된다. 활성층을 사이에 두고 상호 이격된 제 1 화합물 반도체층 및 제 2 화합물 반도체층; 상기 제 1 화합물 반도체층을 통하여 상기 활성층과 연결되는 제 1 전극; 상기 제 2 화합물 반도체층을 통하여 상기 활성층과 연결되는 제 2 전극; 및 상기 제 1 화합물 반도체층과 상기 제 1 전극 사이의 전하 블로킹층을 포함할 수 있다.
상기 전하 블로킹층은 산화 그래핀을 포함할 수 있다.
상기 제 1 전극과 상기 제 1 화합물 반도체층 사이에 투명 전극층을 더 포함하고, 상기 전하 블로킹층은 상기 투명 전극층 내에 제공될 수 있다.
상기 전하 블로킹층은 상기 투명 전극을 관통하여 상기 제 1 전극과 상기 제 1 화합물 반도체층을 연결할 수 있다.
상기 전하 블로킹층은 제 1 전하 블로킹층이고, 상기 제 2 화합물 반도체층과 상기 제 2 전극 사이에 제 2 전하 블로킹층을 더 포함할 수 있다.
상기 제 2 전하 블로킹층은 산화 그래핀을 포함할 수 있다.
상기 제 2 전하 블로킹층은 상기 제 1 화합물 반도체층 및 상기 활성층이 식각되어 노출된 상기 제 2 화합물 반도체층의 표면에 제공될 수 있다.
상기 제 2 전하 블로킹층과 상기 제 2 화합물 반도체층 사이에 전하 스프레딩층을 더 포함할 수 있다.
상기 전하 스프레딩층은 그래핀을 포함할 수 있다.
상기 제 1 전극과 상기 제 1 화합물 반도체층 사이에 반사층을 더 포함하고, 상기 제 1 전하 블로킹층은 상기 반사층 내에 제공될 수 있다.
상기 제 1 전하 블로킹층은 상기 반사층을 관통하여 상기 제 1 화합물 반도체층 및 상기 제 1 전극층과 접할 수 있다.
상기 제 2 화합물 반도체층과 상기 제 2 전극 사이에 투명 전극층을 더 포함하고, 상기 제 2 전하 블로킹층은 상기 투명 전극층 내에 제공될 수 있다.
상기 제 2 화합물 반도체층과 상기 제 2 전극 사이에 투명 전극층; 및 상기 투명 전극층과 상기 제 2 화합물 반도체층 사이에 전하 스프레딩층을 더 포함할 수 있다. 상기 전하 스프레딩층은 그래핀을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 전하 블로킹층에 의하여 발광 소자 내부의 전하의 흐름이 균일하게 유지될 수 있다.
본 발명이 다른 실시예에 따르면, 전하 스프레딩층에 의하여 발광 소자 내부의 전하의 흐름이 균일하게 유지될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 수평 발광 소자 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 1b는 도 1a의 수평 발광 소자를 설명하기 위한 개념적인 회로도이다.
도 2a는 본 발명의 다른 실시예에 따른 수평 발광 소자의 단면도이다.
도 2b는 도 2a의 수평 발광 소자를 설명하기 위한 개념적인 회로도이다.
도 3a는 본 발명의 또 다른 실시예에 따른 수평 발광 소자의 단면도이다.
도 3b는 도 3a의 수평 발광 소자를 설명하기 위한 개념적인 회로도이다.
도 4는 본 발명의 또 다른 실시예에 따른 수직 발광 소자의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 수직 발광 소자의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 수직 발광 소자의 단면도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다 또한, 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1막질로 언급된 막질이 다른 실시예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1a는 본 발명의 일 실시예에 따른 수평 발광 소자 및 그 제조 방법을 설명하기 위한 단면도이다. 도 1b는 도 1a의 수평 발광 소자를 설명하기 위한 개념적인 회로도이다.
도 1a 및 도 1b를 참조하면, 기판(100) 상에 차례로 제 1 화합물 반도체층(120), 활성층(130), 및 제 2 화합물 반도체층(140)이 제공될 수 있다. 제 1 화합물 반도체층(120)은 상기 활성층(130)을 사이에 두고 상기 제 2 화합물 반도체층(140)과 이격될 수 있다. 상기 기판(100)은 사파이어, 스피넬, GaAs, InP, SIC, 또는 Si 기판일 수 있다.
상기 제 1 화합물 반도체층(120)은 GaN, AlN, InN, AlGaN, InGaN 또는 AlGaInN 중 적어도 하나를 포함하는 질화물 반도체층일 수 있다. 상기 제 1 화합물 반도체층(120)은 특정 도전형을 갖도록 불순물 원소들이 주입될 수 있다. 일 예로, 상기 제 1 화합물 반도체층(120)은 n형 화합물 반도체층일 수 있다. 상기 제 1 화합물 반도체층(120)은 반도체층의 용도에 따라 다양한 불순물 원소들이 주입될 수 있다. 일 예로, Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni, 또는 Fe 중 적어도 하나 이상의 원자들이 주입될 수 있다. 불순물 원소의 주입은 인시츄 도핑(in-situ doping), 익스시츄 도핑(ex-situ doping) 또는 이온 주입(ion implantation)에 의하여 수행될 수 있다.
상기 제 1 화합물 반도체층(120)은 상기 기판(100)의 표면과 접촉하며 성장될 수 있다. 이와는 달리, 상기 제 1 화합물 반도체층(120)과 상기 기판(100) 사이에 버퍼층(115)이 제공될 수 있다. 상기 버퍼층(115)은 상기 기판(100)과 상기 제 1 화합물 반도체층(120)의 격자 상수 차이에 의한 결정 결함을 줄일 수 있다. 상기 버퍼층(115)은 AlN, AlGaN, GaN, InGaN, InN, AlGaInN 또는 이들의 조합일 수 있다. 일 예로, 상기 버퍼층(115)은 AlxGayN1-x-y(0<x<1, 0<y<1)층일 수 있다. 상기 버퍼층(115)이 AlN, AlGaN, 또는 AlGaInN 층인 경우, 상기 버퍼층(115)은 약 400-1200℃에서 약 1-100nm의 두께로 형성될 수 있다. 상기 버퍼층(115)이 InGaN, InN 또는 GaN층인 경우, 상기 버퍼층(115)은 약 400-800℃에서 약 1-40nm의 두께로 형성될 수 있다. 이와 같은 버퍼층(115) 상에 상기 제 1 화합물 반도체층(120)을 형성하는 경우, 계면 에너지를 감소시켜 높은 밀도의 핵생성이 가능하다. 따라서 다수의 핵으로부터 성장된 반도체 결정들이 상호 접촉하게 되어 평면 성장이 촉진될 수 있다.
일 예로, 상기 제 1 화합물 반도체층(120)은 유기금속화학증착법(MOCVD), 분자빔 에피택시(Molecular Beam Epitaxy: MBE), 액상 에피택시(Liquid Phase Epitaxy:LPE), 기상 에피택시(Vapor Phase Epitaxy:VPE) 등의 방법으로 형성될 수 있다. 일 예로, 상기 제 1 화합물 반도체층(120)의 성장은 약 850-1150℃에서 수행될 수 있다.
상기 제 1 화합물 반도체층(120) 상에 활성층(130)이 형성될 수 있다. 상기 활성층(130)은 양자 우물층들(Multi Quantum Well:MQW) 및 상기 양자 우물층들 사이의 장벽층들을 포함할 수 있다. 상기 양자 우물층들은 전자와 정공의 재결합에 의하여 빛을 발생시킬 수 있다. 상기 양자 우물층들 및 장벽층들은 조성이 서로 다른 InxGa1-xN(0≤x<1)층일 수 있다. 상기 활성층(130)은 MOCVD, VPE, 또는 LPE 등에 의하여 형성될 수 있다.
상기 활성층(130) 상에 제 2 화합물 반도체층(140)이 형성될 수 있다. 상기 제 2 화합물 반도체층(140)은 GaN, AlN, InN, AlGaN, InGaN 또는 AlGaInN 중 적어도 하나를 포함하는 질화물 반도체층일 수 있다. 상기 제 2 화합물 반도체층(140)은 상기 제 1 화합물 반도체층(120)과 다른 도전형을 가질 수 있다. 상기 제 2 화합물 반도체층(140) 내에 불순물 원소들이 주입될 수 있고, 불순물 원소의 주입은 인시츄 도핑(in-situ doping), 익스시츄 도핑(ex-situ doping) 또는 이온 주입(ion implantation)에 의하여 수행될 수 있다. 일 예로, 상기 제 1 화합물 반도체층(120)이 n형 화합물 반도체층인 경우, 상기 제 2 화합물 반도체층(140)은 p형 화합물 반도체층일 수 있다.
상기 제 2 화합물 반도체층(140) 상에 투명 전극층(160)이 제공될 수 있다. 일 예로, 상기 투명 전극층(160)은 ITO(Indium TiN Oxide) 또는 금속 메쉬(metal mesh)를 포함하는 투명 전극층일 수 있다.
상기 제 1 화합물 반도체층(120) 상에 제 1 전극(125)이 제공되고, 상기 제 2 화합물 반도체층(140) 상에 제 2 전극(145)이 제공될 수 있다. 상기 제 1 전극(125)은 상기 제 1 화합물 반도체층(120)을 통하여 상기 활성층(130)에 연결될 수 있다. 일 예로, 상기 제 1 전극(125)은 상기 활성층(130), 상기 제 2 화합물 반도체층(140), 및 상기 투명 전극층(160)의 일부를 메사 식각(mesa etching)하여 노출된 상기 제 1 화합물 반도체층(120) 상에 형성될 수 있다. 상기 식각 도중, 상기 제 1 화합물 반도체층(120)의 상부가 함께 식각될 수 있다. 상기 제 2 전극(145)은 상기 제 2 화합물 반도체층(140)을 통하여 상기 활성층(130)에 연결될 수 있다. 상기 제 2 전극(145)은 상기 투명 전극층(160) 상에 형성될 수 있다. 상기 제 1 전극(125) 및 상기 제 2 전극(145)은 Ni 또는 Au를 포함할 수 있다. 일 예로, 상기 제 1 전극(125) 및 상기 제 2 전극(145)은 스퍼터링 및/또는 리프트 오프(lift off) 공정을 통하여 동시에 형성될 수 있다.
상기 제 2 화합물 반도체층(140)과 상기 제 2 전극(145) 사이에 전하 블로킹층(171)이 제공될 수 있다. 상기 전하 블로킹층(171)은 상기 투명 전극층(160) 내에 제공될 수 있다. 즉, 상기 전하 블로킹층(171)은 상기 투명 전극층(160)을 관통하여 상기 제 2 전극(145)과 상기 제 2 화합물 반도체층(140)을 연결할 수 있다. 상기 전하 블로킹층(171)은 상기 투명 전극층(160)의 일부를 제거한 후, 노출된 상기 제 2 화합물 반도체층(140) 상에 형성될 수 있다. 상기 전하 블로킹층(171)은 상기 투명 전극층(160)과 동일한 두께로 도시되었으나, 이에 한정되지 않으며, 상기 투명 전극층(160)보다 얇을 수 있다.
상기 전하 블로킹층(171)은 산화 그래핀층일 수 있다. 상기 전하 블로킹층(171)은 복수의 산화 그래핀 시트들을 포함할 수 있다. 본 명세서에서, 산화 그래핀 시트는 상기 산화 그래핀층을 구성하는 산화 그래핀의 조각들을 지칭할 수 있다. 상기 전하 블로킹층(171)의 형성은 다양한 방법으로 형성될 수 있다. 일 예로, 흑연(graphite)을 황산(surfuric acid)에 넣은 후, 과망간산 칼륨을(potassium permanganate) 서서히 첨가한 후, 온도를 35℃로 올린 후, 테프론 코팅된 막대 자석을 넣어 약 2시간 동안 교반시킨다. 그 후, 충분한 양의 물을 추가하고, 과산화 수소(hydrogen peroxide)를 가스가 발생되지 않을 때까지 추가한다. 그 후, 유리 필터(glass filter)를 통하여 산화 그라파이트(graphite oxide)를 거른 후, 상온-진공 하에서 약 12시간 이상 건조시킨다. 건조된 산화 그라파이트를 사용 용도에 맞게 적당량의 물을 추가하여 초음파(sonication) 처리를 통하여 산화 그라파이트를 박리시켜 산화 그래핀 시트들을 형성한다. 상기 초음파 처리 시간이 길수록, 형성된 산화 그래핀 시트들의 크기가 작아진다. 이와는 달리, 산화 그래핀 시트들의 크기를 조절하기 위하여 천천히 테프론 코팅된 막대 자석으로 교반시켜 박리시킬 수도 있다. 이와는 달리, 상기 산화 그래핀 시트들은 공지된 다양한 방법에 의하여 형성될 수 있다. 상기 그래핀 시트들의 형태는 무정형적으로, 상기 산화 그라파이트의 형태, 초음파 처리의 방식, 교반 방식에 따라 다양한 형태를 나타낼 수 있다.
상술한 바와 같이 형성된 산화 그래핀 시트들은 다양한 방법으로 증착할 수 있다. 일 예로 상기 산화 그래핀 시트들은 스핀 코팅(spin coating), 랭뮤어-블러짓법(Langmuir-Blodgett method or layer-by-layer method: LBL), 딥코팅(deep coating), 스프레이 코팅(spray coating), 또는 드랍 코팅(drop coating) 중 적어도 하나의 방법으로 도포될 수 있다. 이와 같은 증착 공정에서, 상기 산화 그래핀 시트들의 일부는 환원되어 그래핀과 유사한 구조(graphene-like structure)가 될 수 도있다.
산화 그래핀에 화학적 물성 또는 전기적 물성등을 바꾸기 위하여 다양한 작용기들이 추가되어 기능화된 그래핀층(fuctionalized graphene sheet)이 형성될 수 있다. 본 명세서에서 산화 그래핀은 그래핀 모노레이어(mono layer) 뿐 아니라, 모노레이어들이 적은 수(few layer)로 적층된 층을 지칭할 수 있다. 또한 산화 그래핀은 기능화된 그래핀층을 포함하는 개념으로 지칭될 수 있다.
상기 전하 블로킹층(171)은 상기 제 2 전극(145)과 상기 제 2 화합물 반도체층(140) 사이에서 이동하는 전하를 블로킹할 수 있다. 본 명세서에서, 전하를 블로킹한다는 것은, 전하의 이동을 완전히 차단하는 것뿐 아니라, 일부를 차단하는 것을 포함한다. 일 예로, 상기 제 2 전극(145)이 p형 전극이고, 상기 제 2 화합물 반도체층(140)이 p형 반도체층인 경우, 도 1b에 도시된 바와 같이, 상기 전하 블로킹층(171)은 커패시터(capacitor)의 유전층과 유사하게 홀(hole)을 차단하는 역할을 할 수 있다. 일 예로, 상기 제 2 전극(145)을 통하여 공급되는 홀들은 상기 전하 블로킹층(171)에 의하여 차단되어 상기 전하 블로킹층(171)의 직하 방향이 아닌 상기 투명 전극층(160)의 전면을 통하여 상기 제 2 화합물 반도체층(140)에 공급될 수 있다. 이에 따라, 상기 투명 전극층(160) 내의 홀들의 밀도가 증대될 수 있다. 결과적으로, 상기 제 2 전극(145) 직하 방향에 전하가 집중되는 것이 개선되며, 따라서, 정전기 방전(Electrostatic Discharge) 등에 의하여 발광 소자에 과전류가 흐르는 경우에 발광 소자를 보호할 수 있어 소자의 신뢰성을 개선할 수 있다. 또한, 전하가 상기 활성층(130)에 보다 균일하게 공급될 수 있어 발광 효율을 향상시킬 수 있다.
도 2a는 본 발명의 다른 실시예에 따른 수평 발광 소자의 단면도이다. 도 2b는 도 2a의 수평 발광 소자를 설명하기 위한 개념적인 회로도이다. 설명의 간소화를 위하여 중복되는 구성에 대한 설명은 생략될 수 있다.
도 2a 및 도 2b를 참조하면, 본 실시예의 발광소자는 상기 제 1 전극(125)과 상기 제 1 화합물 반도체층(120) 사이의 전하 블로킹층(172)을 포함할 수 있다. 상기 전하 블로킹층(172)은 상기 제 1 화합물 반도체층(120) 내에 제공될 수 있다. 즉, 상기 전하 블로킹층(172)은 상기 제 1 전극(125)과 상기 제 1 화합물 반도체층(120)을 연결할 수 있다. 상기 전하 블로킹층(172)은 상기 제 1 화합물 반도체층(120)의 일부를 제거한 후, 노출된 상기 제 1 화합물 반도체층(120)의 상부에 형성될 수 있다.
상기 전하 블로킹층(172)은 산화 그래핀층일 수 있다. 상기 전하 블로킹층(172)은 복수의 산화 그래핀 시트들을 포함할 수 있다. 본 명세서에서, 산화 그래핀 시트는 상기 산화 그래핀층을 구성하는 산화 그래핀의 조각들을 지칭할 수 있다. 상기 전하 블로킹층(172)의 형성은 다양한 방법으로 형성될 수 있다.
일 예로, 상기 제 1 화합물 반도체층(120)이 n형 반도체층인 경우, 상기 전하 블로킹층(172)은 상기 제 1 전극(125)으로부터 공급되는 전자들이 상기 제 1 화합물 반도체층(120)을 통하여 상기 활성층(130)에 보다 균일하게 공급하도록 유도할 수 있다. 상기 전하 블로킹층(172)은 상기 제 1 전극(125)을 통하여 공급되는 전자들이 상기 제 1 화합물 반도체층(120)의 표면을 통하여 상기 활성층(130)으로 전달되는 것을 차단하고 상기 제 1 화합물 반도체층(120)의 내부를 통하여 전달되도록 유도할 수 있다. 도 2b를 참조하면, 전극으로부터 공급되는 전체 전류(It)는 발광 소자의 내부를 따라 흐르는 벌크 전류(Ib) 외에도 발광 소자의 표면을 따라 흐르는 표면 누설 전류(Is)를 포함할 수 있다(즉, It = Ib + Is). 상기 전하 블로킹층(172)은 발광 소자의 표면을 따라 흐르는 표면 누설 전류(Is)를 차단하고 이를 발광 소자의 내부로 유도하여, 벌크 전류(Ib)의 전류 밀도(current density)를 증대시킬 수 있다. 그 결과, 발광 소자의 신뢰성을 개선하고 발광 효율을 증가시킬 수 있다.
도 3a는 본 발명의 또 다른 실시예에 따른 수평 발광 소자의 단면도이다. 도 3b는 도 3a의 수평 발광 소자를 설명하기 위한 개념적인 회로도이다. 설명의 간소화를 위하여 중복되는 구성에 대한 설명은 생략될 수 있다.
도 3a 및 도 3b를 참조하면,, 본 실시예의 발광소자는 상기 제 1 전극(125)과 상기 제 1 화합물 반도체층(120) 사이에 제 1 블로킹층(172)을 포함하고, 상기 제 2 전극(145)과 상기 제 2 화합물 반도체층(140) 사이에 제 2 블로킹층(171)을 포함할 수 있다. 이러한 제 1 및 제 2 블로킹층들(171, 172)은 각각 도 1a 및 도 1b의 전하 블로킹층(171), 및 도 2a 및 도 2b의 전하 블로킹층(172)과 동일 방법 및 동일 물질로 형성될 수 있으며, 동일한 기능을 수행할 수 있다. 이에 더해, 상기 발광 소자는 상기 제 1 블로킹층(172)과 상기 제 1 화합물 반도체층(120) 사이에 전하 스프레딩층(181)을 더 포함할 수 있다. 상기 전하 스프레딩층(181)은 높은 전도도를 가지며 그에 따라 상기 제 1 전극(125)을 통하여 공급되는 전자들을 상기 활성층(130)으로 보다 원활히 공급되도록 할 수 있다. 일 예로, 상기 전하 스프레딩층(181)은 그래핀층일 수 있다. 상기 그래핀층은 물리적 및/또는 화학적 박리, 촉매를 이용한 합성 방법, 또는 산화 그래핀을 환원하여 형성할 수 있다.
결론적으로, 상기 제 1 및 제 2 블로킹층들(171, 172) 및 상기 스프레딩층(181)에 의하여 상기 발광 소자의 신뢰성을 개선하고 발광 효율을 증가시킬 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 수직 발광 소자의 단면도이다. 설명의 간소화를 위하여 중복되는 구성에 대한 설명은 생략될 수 있다.
도 4를 참조하면, 제 2 전극(245) 상에 반사층(216), 제 2 화합물 반도체층(240), 활성층(230) 및 제 1 화합물 반도체층(220)이 차례로 제공될 수 있다. 상기 제 2 전극(245) 및 이하 설명될 그 위의 구조체는 기판(미도시) 상에 차례로 형성되고, 그 후 상기 기판이 제거될 수 있다. 상기 제 2 전극(245)은 Ni 또는 Au를 포함할 수 있다. 상기 반사층(216)는 상기 활성층(230)으로부터 방출된 빛을 상기 제 1 화합물 반도체층(220) 방향으로 반사시킬 수 있다. 상기 반사층(216)는 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 탄탈륨(Ta), 구리(Cu)로 구성된 그룹 중 적어도 하나일 수 있다.
상기 제 2 화합물 반도체층(240)은 GaN, AlN, InN, AlGaN, InGaN 또는 AlGaInN 중 적어도 하나를 포함하는 질화물 반도체층일 수 있다. 상기 제 2 화합물 반도체층(240)은 상기 제 1 화합물 반도체층(220)과 다른 도전형을 가질 수 있다. 상기 제 2 화합물 반도체층(240) 내에 불순물 원소들이 주입될 수 있고, 불순물 원소의 주입은 인시츄 도핑(in-situ doping), 익스시츄 도핑(ex-situ doping) 또는 이온 주입(ion implantation)에 의하여 수행될 수 있다. 일 예로, 상기 제 1 화합물 반도체층(220)이 n형 화합물 반도체층인 경우, 상기 제 2 화합물 반도체층(240)은 p형 화합물 반도체층일 수 있다.
상기 활성층(230)은 양자 우물층들(Multi Quantum Well:MQW) 및 상기 양자 우물층들 사이의 장벽층들을 포함할 수 있다. 상기 양자 우물층들은 전자와 정공의 재결합에 의하여 빛을 발생시킬 수 있다. 상기 양자 우물층들 및 장벽층들은 조성이 서로 다른 InxGa1 -xN(0≤x<1)층일 수 있다. 상기 활성층(230)은 MOCVD, VPE, 또는 LPE 등에 의하여 형성될 수 있다.
상기 제 1 화합물 반도체층(220)은 GaN, AlN, InN, AlGaN, InGaN 또는 AlGaInN 중 적어도 하나를 포함하는 질화물 반도체층일 수 있다. 상기 제 1 화합물 반도체층(220)은 특정 도전형을 갖도록 불순물 원소들이 주입될 수 있다. 일 예로, 상기 제 1 화합물 반도체층(220)은 n형 화합물 반도체층일 수 있다. 상기 제 1 화합물 반도체층(220)은 반도체층의 용도에 따라 다양한 불순물 원소들이 주입될 수 있다. 일 예로, Si, Ge, Mg, Zn, O, Se, Mn, Ti, Ni, 또는 Fe 중 적어도 하나 이상의 원자들이 주입될 수 있다. 불순물 원소의 주입은 인시츄 도핑(in-situ doping), 익스시츄 도핑(ex-situ doping) 또는 이온 주입(ion implantation)에 의하여 수행될 수 있다.
상기 제 2 전극(245)과 상기 제 2 화합물 반도체층(240) 사이에 전하 블로킹층(271)이 제공될 수 있다. 일 예로, 상기 전하 블로킹층(271)은 상기 반사층(216) 내에 형성될 수 있다. 일 예로, 상기 반사층(216)의 일부가 식각되어 상기 제 2 전극(245)이 노출하는 개구부가 형성되고, 상기 개구부 내에 상기 전하 블로킹층(271)이 형성될 수 있다. 상기 전하 블로킹층(271)은 상기 제 2 전극(245)과 상기 제 2 화합물 반도체층(240)을 연결할 수 있다.
상기 전하 블로킹층(271)은 상기 제 2 전극(245)과 상기 제 2 화합물 반도체층(240) 사이에서 이동하는 전하를 블로킹할 수 있다. 상기 전하 블로킹층(271)은 평면적 관점에서 상기 제 2 화합물 반도체층(240)의 중앙(center) 부분 아래에 제공되고, 그 결과, 상기 제 2 전극(245)을 통하여 공급되는 홀들은 상기 제 2 화합물 반도체층(240)의 전면으로 전달될 수 있다.
상기 제 1 화합물 반도체층(220) 상에 투명 전극층(260)이 제공될 수 있다. 일 예로, 상기 투명 전극층(260)은 ITO(Indium TiN Oxide) 또는 금속 메쉬(metal mesh)를 포함하는 투명 전극층일 수 있다. 상기 투명 전극층(260) 상에 제 1 전극(225)이 제공될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 수직 발광 소자의 단면도이다. 설명의 간소화를 위하여 중복되는 구성에 대한 설명은 생략될 수 있다.
본 실시예에 있어서, 전하 블로킹층(272)은 상기 제 1 화합물 반도체층(220)과 상기 제 1 전극(225) 사이에 제공될 수 있다. 일 예로, 상기 전하 블로킹층(272)은 상기 투명 전극층(260) 내에 제공되고 상기 제 1 화합물 반도체층(220)과 상기 제 1 전극(225)을 연결할 수 있다.
상기 전하 블로킹층(272)은 상기 제 1 전극(225)과 상기 제 1 화합물 반도체층(220) 사이에서 이동하는 전하를 블로킹할 수 있다. 그 결과, 상기 제 1 전극(225)을 통하여 공급되는 홀들은 상기 제 1 화합물 반도체층(220)의 전면으로 전달될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 수직 발광 소자의 단면도이다. 설명의 간소화를 위하여 중복되는 구성에 대한 설명은 생략될 수 있다.
본 실시예에서, 상기 제 1 전극(225)과 상기 제 1 화합물 반도체층(220) 사이에 전하 스프레딩층(281)이 제공될 수 있다. 일 예로, 상기 전하 블로킹층(272)은 상기 투명 전극층(260) 내에 제공되고 상기 제 1 화합물 반도체층(220)과 상기 제 1 전극(225)을 연결할 수 있다. 상기 전하 블로킹층(272)은 상기 투명 전극층(260)과 동일한 두께로 도시되었으나, 이에 한정되지 않으며, 상기 투명 전극층(260)보다 얇을 수 있다. 상기 전하 스프레딩층(281)은 높은 전도도를 가지며 그에 따라 상기 제 1 전극(225)을 통하여 공급되는 전자들을 상기 활성층(230)으로 보다 원활히 공급되도록 할 수 있다. 일 예로, 상기 전하 스프레딩층(281)은 그래핀층일 수 있다. 상기 그래핀층은 물리적 및/또는 화학적 박리, 촉매를 이용한 합성 방법, 또는 산화 그래핀을 환원하여 형성할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (14)

  1. 활성층을 사이에 두고 상호 이격된 제 1 화합물 반도체층 및 제 2 화합물 반도체층;
    상기 제 1 화합물 반도체층을 통하여 상기 활성층과 연결되는 제 1 전극;
    상기 제 2 화합물 반도체층을 통하여 상기 활성층과 연결되는 제 2 전극;
    상기 제 1 화합물 반도체층과 상기 제 1 전극 사이의 제 1 전하 블로킹층; 및
    상기 제 2 화합물 반도체층과 상기 제 2 전극 사이의 제 2 전하 블로킹층을 포함하고,
    상기 제 2 전하 블로킹층은 상기 제 1 화합물 반도체층 및 상기 활성층이 식각되어 노출된 상기 제 2 화합물 반도체층의 표면에 제공되되, 상기 제 2 전하 블로킹층의 적어도 일부는 상기 제2 전극과 직접 접하는 발광 소자.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 전하 블로킹층들의 각각은 산화 그래핀을 포함하는 발광 소자.
  3. 제 1 항에 있어서,
    상기 제 1 전극과 상기 제 1 화합물 반도체층 사이에 투명 전극층을 더 포함하고,
    상기 제 1 전하 블로킹층은 상기 투명 전극층 내에 제공되는 발광 소자.
  4. 제 3 항에 있어서,
    상기 제 1 전하 블로킹층은 상기 투명 전극층을 관통하여 상기 제 1 전극 및 상기 제 1 화합물 반도체층과 접하는 발광 소자.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 제 2 전하 블로킹층과 상기 제 2 화합물 반도체층 사이의 전하 스프레딩층을 더 포함하는 발광 소자.
  9. 제 8 항에 있어서,
    상기 전하 스프레딩층은 그래핀을 포함하는 발광 소자.
  10. 활성층을 사이에 두고 상호 이격된 제 1 화합물 반도체층 및 제 2 화합물 반도체층;
    상기 제 1 화합물 반도체층을 통하여 상기 활성층과 연결되는 제 1 전극;
    상기 제 2 화합물 반도체층을 통하여 상기 활성층과 연결되는 제 2 전극;
    상기 제 1 화합물 반도체층과 상기 제 1 전극 사이의 반사층;
    상기 제 2 화합물 반도체층과 상기 제 2 전극 사이의 투명 전극층;
    상기 반사층 내에 제공되는 전하 블로킹층; 및
    상기 투명 전극층 내에 제공되는 전하 스프레딩층을 포함하되,
    상기 전하 스프레딩층은 상기 투명 전극층 및 상기 전하 블로킹층과 다른 물질을 포함하고,
    상기 전하 스프레딩층은 상기 투명 전극층을 관통하여 상기 제 2 전극 및 상기 제 2 화합물 반도체층과 접하는 발광 소자.
  11. 제 10 항에 있어서,
    상기 전하 블로킹층은 상기 반사층을 관통하여 상기 제 1 화합물 반도체층 및 상기 제 1 전극과 접하는 발광 소자.
  12. 삭제
  13. 삭제
  14. 제 10 항에 있어서,
    상기 전하 블로킹층은 산화 그래핀을 포함하고,
    상기 전하 스프레딩층은 그래핀을 포함하는 발광 소자.
KR1020140136988A 2014-10-10 2014-10-10 발광 소자 KR101602348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140136988A KR101602348B1 (ko) 2014-10-10 2014-10-10 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140136988A KR101602348B1 (ko) 2014-10-10 2014-10-10 발광 소자

Publications (1)

Publication Number Publication Date
KR101602348B1 true KR101602348B1 (ko) 2016-03-11

Family

ID=55583031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140136988A KR101602348B1 (ko) 2014-10-10 2014-10-10 발광 소자

Country Status (1)

Country Link
KR (1) KR101602348B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007033A (ko) * 2011-06-28 2013-01-18 (주)세미머티리얼즈 질화물 반도체 발광 소자의 제조방법
KR20130075326A (ko) * 2011-12-27 2013-07-05 엘지이노텍 주식회사 발광소자
KR20130127140A (ko) * 2012-05-14 2013-11-22 엘지이노텍 주식회사 발광소자
KR20140118654A (ko) * 2013-03-29 2014-10-08 서울바이오시스 주식회사 발광 다이오드 칩

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007033A (ko) * 2011-06-28 2013-01-18 (주)세미머티리얼즈 질화물 반도체 발광 소자의 제조방법
KR20130075326A (ko) * 2011-12-27 2013-07-05 엘지이노텍 주식회사 발광소자
KR20130127140A (ko) * 2012-05-14 2013-11-22 엘지이노텍 주식회사 발광소자
KR20140118654A (ko) * 2013-03-29 2014-10-08 서울바이오시스 주식회사 발광 다이오드 칩

Similar Documents

Publication Publication Date Title
KR101180176B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8916850B2 (en) Light-emitting element and method for manufacturing same
US8304756B2 (en) Deep ultraviolet light emitting device and method for fabricating same
US7956370B2 (en) Silicon based solid state lighting
US8399273B2 (en) Light-emitting diode with current-spreading region
US20110108800A1 (en) Silicon based solid state lighting
US9166101B2 (en) Light-emitting element and method for manufacturing same
US11158760B2 (en) Metal organic chemical vapor depostion (MOCVD) tunnel junction growth in III-nitride devices
CN113544853A (zh) 用于发光二极管中的表面复合速度降低的外延层的再生长
TWI493747B (zh) 發光二極體及其形成方法
WO2021226867A1 (zh) 紫外led及其制作方法
KR101602348B1 (ko) 발광 소자
JP2008028385A (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
KR101245893B1 (ko) 화합물 반도체 장치 및 화합물 반도체 제조방법
Kapoor Core-shell InGaN/GaN wires for flexible LEDs
US20230155060A1 (en) Indium gallium nitride light emitting diodes with reduced strain
KR101319218B1 (ko) 기판의 분리 방법
WO2023285875A1 (en) Iii-nitride-based light emitting device with a passivated layer and a method for manufacturing thereof
KR20150078642A (ko) 전위 차단막을 이용한 질화물 반도체 발광소자 및 그 제조 방법
KR100986327B1 (ko) 발광소자 및 그 제조방법
JP2015012267A (ja) 発光素子およびその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200113

Year of fee payment: 5