CN109411579B - 具有石墨烯结构的半导体器件及其制备方法 - Google Patents

具有石墨烯结构的半导体器件及其制备方法 Download PDF

Info

Publication number
CN109411579B
CN109411579B CN201810012595.0A CN201810012595A CN109411579B CN 109411579 B CN109411579 B CN 109411579B CN 201810012595 A CN201810012595 A CN 201810012595A CN 109411579 B CN109411579 B CN 109411579B
Authority
CN
China
Prior art keywords
layer
type gan
graphene
aluminum nitride
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810012595.0A
Other languages
English (en)
Other versions
CN109411579A (zh
Inventor
李丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linyi Jinlin Electronic Co., Ltd
Original Assignee
Linyi Jinlin Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linyi Jinlin Electronic Co ltd filed Critical Linyi Jinlin Electronic Co ltd
Priority to CN201810012595.0A priority Critical patent/CN109411579B/zh
Publication of CN109411579A publication Critical patent/CN109411579A/zh
Application granted granted Critical
Publication of CN109411579B publication Critical patent/CN109411579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种具有石墨烯结构的半导体器件及其制备方法,所述半导体器件包括依次沉积在衬底上的缓冲层、N型GaN层、有源层、P型GaN层,其中,所述有源层包括周期层叠的量子阱层和量子垒层,所述N型GaN层或/和所述有源层中还包括一石墨烯层,位于所述石墨烯层两侧的氮化铝层。本发明通过在石墨烯层两侧沉积氮化铝层,可以有效的阻止石墨烯引起的碳玷污,降低位错、缺陷密度,提高氮化镓结晶质量。

Description

具有石墨烯结构的半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域,具体涉及一种具有石墨烯结构的半导体器件及其制备方法。
背景技术
氮化镓是一种直接带隙宽禁带半导体材料,禁带宽度为3.4eV。氮化镓材料化学性质稳定,在室温下不溶于水、酸、碱,质地硬、熔点高。氮化镓基材料制作的蓝光、绿光以及激光二极管(Laser Diode,LD)早已实现了产业化生产,以其体积小、寿命长、亮度高、能耗低等优点,有望取代传统白炽灯、日光灯等成为主要照明光源。
氮化镓基材料制作的蓝光、绿光以及激光二极管发光效率由内量子效率和光提取效率两方面决定,在制程工艺中,外延工艺对内量子效率起决定性影响,芯片制备工艺对内量子效率和光提取效率均能产生影响,封装工艺主要影响光提取效率。外延工艺主要通过在蓝宝石衬底上依次沉积缓冲层、N型GaN层、有源层、P型GaN层等最终得到外延结构。其中,有源层包括交替沉积的InGaN阱层和GaN垒层。N型GaN层产生的电子和P型GaN层产生的空穴在有源层中复合发光,电子和空穴在有源层中的复合效率决定了内量子效率,进而影响到氮化镓基材料的发光效率。
石墨烯在室温下的载流子迁移率约为15000cm2/(V-s),这一数值超过了硅材料的10倍,是目前已知载流子迁移率最高的物质锑化铟(InSb)的两倍以上。在某些特定条件下如低温下,石墨烯的载流子迁移率甚至可高达250000cm2/(V-s)。与很多材料不一样,石墨烯的电子迁移率受温度变化的影响较小,50~500K之间的任何温度下,单层石墨烯的电子迁移率都在15000cm2/(V-s)左右。
将石墨烯引入氮化镓基材料中可以提高内量子效率,如申请号为CN201611033181.3公开了一种具有石墨烯层的氮化镓基光电器件外延结构及其制备方法,通过将石墨烯层置于非故意掺杂氮化镓层和N型氮化镓层之间或是N型氮化镓层之中,助于电子在N型氮化镓中的横向传导,改善传统氮化镓基二极管在N型氮化镓层的电流阻堵塞(current blocking)问题,提高内量子效率;申请号为CN201710388641.2公开了一种发光二极管的外延片及其制备方法,通过将石墨烯薄膜层设置在相邻的量子阱和量子垒之间,可以利用石墨烯薄膜层防止量子阱中的铟原子扩散到量子垒中,提高量子阱中铟的有效掺杂,避免铟由于量子阱的生长温度较高而析出,从而可以采用较高的温度生长量子阱,提高量子阱的生长质量,改善界面极化,提高发光二极管的发光效率。而且石墨烯的电导率好,有利于电子和空穴的横向扩展,避免界面极化,有利于电子和空穴的复合,进一步提高发光二极管的发光效率。
通过MOCVD制备氮化镓基材料,一般使用MO源(金属有机化合物)与氨气在反应腔体中进行反应来沉积氮化镓,引入石墨烯结构,由于石墨烯是一种由碳原子以sp2杂化方式形成的蜂窝状平面薄膜,只有一个原子层厚度的准二维材料,在形成氮化镓时,容易引起严重的碳玷污,引起位错、缺陷密度的增加,降低氮化镓结晶质量,导致电性参数变差(漏电,反向电压等)特别是在有源层中引入石墨烯结构,如果不处理好碳玷污问题,甚至会引起发光效率的降低。
发明内容
本发明所要解决的技术问题在于提供一种具有石墨烯结构的半导体器件及其制备方法,能够有效的降低引入石墨烯结构所引起的碳玷污等问题。
本发明所要解决的技术问题采用以下技术方案来实现:
一种具有石墨烯结构的半导体器件,包括:
衬底;
沉积在所述衬底上的缓冲层;
沉积在所述缓冲层上的N型GaN层;
沉积在所述N型GaN层上的有源层;
沉积在所述有源层上的P型GaN层;
其中,所述有源层包括周期层叠的量子阱层和量子垒层,所述N型GaN层或/和所述有源层中还包括一石墨烯层,位于所述石墨烯层两侧的氮化铝层。
可选的,所述N型GaN层包括依次沉积的第一N型GaN层、氮化铝层、石墨烯层、氮化铝层、第二N型GaN层,所述第一N型GaN层沉积在所述缓冲层上,所述有源层沉积在所述第二N型GaN层上。
可选的,所述第一N型GaN层中硅掺杂浓度高于或等于所述第二N型GaN层硅掺杂浓度。
可选的,所述有源层中至少其中之一量子阱层和量子垒层之间包括依次沉积的氮化铝层、石墨烯层、氮化铝层。
可选的,所述有源层中至少其中之一量子垒层包括依次沉积的第一量子垒层、氮化铝层、石墨烯层、氮化铝层、第二量子垒层,所述第一量子垒层沉积在位于下方的量子阱层上,位于上方的量子阱层或者P型GaN层沉积在所述第二量子垒层上。
可选的,所述石墨烯层距离所述N型GaN层距离小于石墨烯层距离P型GaN层距离。
可选的,所述N型GaN层中第一N型GaN层、第二N型GaN层或/和所述有源层中量子阱层、量子垒层、第一量子垒层、第二量子垒层分别与所述氮化铝层接触面之间至少其中之一设置铝镓氮层。
一种具有石墨烯结构的半导体器件制备方法,包括:
提供一衬底;
在所述衬底上生长缓冲层;
在所述缓冲层上生长N型GaN层;
在所述N型GaN层上生长有源层;
在所述有源层上生长P型GaN层;
其中,所述有源层包括周期层叠的量子阱层和量子垒层,所述N型GaN层或/和所述有源层中还包括一石墨烯层,位于所述石墨烯层两侧的氮化铝层。
本发明的有益效果是:本发明通过在石墨烯层两侧沉积氮化铝层,氮化铝具有杂质自清洁效应,可以有效的阻止石墨烯引起的碳玷污,防止碳原子穿透氮化铝层进入N型GaN层或/和有源层中引起位错、缺陷密度增加、降低氮化镓结晶质量、导致电性参数变差;氮化铝相对于氮化镓,在沉积时能够精确控制得到几十个原子层的单晶薄膜,表面形貌也好于氮化镓,石墨烯生长在氮化铝上,能够获得更加平整的表面;同时氮化铝单晶与氮化镓的晶格失配度小(为2.4%),插入氮化铝能够减少石墨烯层与N型GaN层或/和有源层产生的应力。
附图说明
图1至图7为本发明提供的具有石墨烯结构的半导体器件几种不同实施方式结构示意图;
图8至图10为本发明提供的与图1至图3对应的具有铝镓氮层的半导体器件局部结构示意简图。
图11为本发明提供的具有石墨烯结构的半导体器件制备方法流程图。
具体实施方式
下面将结合实施例对本发明提供的一种具有石墨烯结构的半导体器件及其制备方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明的核心思想在于,本发明提供一种具有石墨烯结构的半导体器件,如图1至图7所示,包括:
衬底1;
沉积在所述衬底1上的缓冲层2;
沉积在所述缓冲层2上的N型GaN层3;
沉积在所述N型GaN层3上的有源层4;
沉积在所述有源层4上的P型GaN层5;
其中,所述N型GaN层3或/和所述有源层4中还包括一石墨烯层6,位于所述石墨烯层6两侧的氮化铝层7。
本发明通过在石墨烯层两侧沉积氮化铝层,氮化铝具有杂质自清洁效应,可以有效的阻止石墨烯引起的碳玷污,防止碳原子穿透氮化铝层进入N型GaN层或/和有源层中引起位错、缺陷密度增加、降低氮化镓结晶质量、导致电性参数变差;氮化铝相对于氮化镓,在沉积时能够精确控制得到几十个原子层的单晶薄膜,表面形貌也好于氮化镓,石墨烯生长在氮化铝上,能够获得更加平整的表面;同时氮化铝单晶与氮化镓的晶格失配度小(为2.4%),插入氮化铝能够减少石墨烯层与N型GaN层或/和有源层产生的应力。
如图1所示,当石墨烯层6设置在N型GaN层3中时,将N型GaN层3分别为第一N型GaN层31和第二N型GaN层32,第一N型GaN层31沉积在所述缓冲层2上,有源层4沉积在所述第二N型GaN层32上,通过在氮化镓中掺杂硅形成N型GaN层3,第一N型GaN层31硅掺杂浓度高于第二N型GaN层32硅掺杂浓度,从而在N型GaN层3中形成电子浓度梯度,提高发光效率。
如图2-图4所示,当石墨烯层6设置在有源层4中时,石墨烯层6位于量子阱层41和量子垒层42之间或/和位于量子垒层42中将量子垒层42分为第一量子垒层421和第二量子垒层422,第一量子垒层421沉积在位于下方的量子阱层41上,位于上方的量子阱层41或者P型GaN层5沉积在第二量子垒层422上。由于电子和空穴在量子阱层41中复合发光,将石墨烯层6设置在量子阱层41中会波坏发光阱层结构进而影响到发光效率以及波长均匀性。
如图8至图10所示,在N型GaN层3中第一N型GaN层31、第二N型GaN层32或/和所述有源层4中量子阱层41、量子垒层42、第一量子垒层421、第二量子垒层422分别与氮化铝层7接触面之间至少其中之一设置铝镓氮层8。沉积氮化镓层,一般会向腔体内通入适当量的氢气,氢气既可以携带部分杂质元素出去,又可以形成氢气择优取向的生长模式,较好地释放氮化镓内部应力;但是在沉积氮化铝时,如果含有氢气则会造成对铝的还原,不利于氮化铝层的生成,在N型GaN层或/和所述有源层中氮化镓层与氮化铝层接触面上设置铝镓氮层作为过渡层,在沉积铝镓氮层不通入氢气,可以防止沉积完氮化镓层直接沉积氮化铝层造成的氢气残留,同时铝镓氮层能够进一步的减少氮化铝单晶与氮化镓的晶格失配。
以下列举所述半导体器件制备方法的几个实施例,以清楚说明本发明的内容,应当明确的是,本发明的内容并不限制于以下实施例,其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
实施例二
如图11、图1所示,首先,进行步骤S1,提供一衬底1。所述衬底1的材料可以为蓝宝石衬底、GaN衬底、硅衬底或碳化硅衬底。
然后,进行步骤S2,在所述衬底1上生长缓冲层2,所述缓冲层2的材料为GaN、AlN或AlGaN,所述缓冲层2的生长温度为450℃~650℃,生长厚度为15nm~50nm。
接着,进行步骤S3,在所述缓冲层2上生长N型GaN层3,所述N型GaN层3依次包括第一N型GaN层31、氮化铝层7、石墨烯层6、氮化铝层7、第二N型GaN层32。
在实际生产中,在所述缓冲层2和所述N型GaN层3之间会形成未掺杂GaN层。所述未掺杂GaN层的生长温度为900℃~1200℃,生长厚度为0.5um~5um。
所述第一N型GaN层31的生长温度的范围为700℃~1200℃,生长厚度为1.5um~4.5um,第一N型GaN层31的硅掺杂浓度为5e18cm-3~8e19cm-3
所述氮化铝层7的生长温度的范围为900℃~1100℃,生长厚度为20nm~50nm。
所述石墨烯层6是在纯氮气气氛中,采用甩胶机将商用的乙醇处理的石墨烯溶液(Graphene supermarket,Inc.)甩到氮化铝层上,形成石墨烯层。
具体地,石墨烯溶液中石墨烯的质量密度可以为0.5mg/L~5mg/L,如1mg/L,2~3滴的石墨烯溶液(约0.1mL~0.15mL)即可在1平方厘米的平面上形成一层石墨烯层,石墨烯层的厚度可以由甩胶的次数控制。
在实际生产中,可以将甩胶机与MOCVD的反应腔连通,在需要形成石墨烯层时,直接在腔体内形成即可;也可以在需要形成石墨烯层时,直接从生长的反应腔内取出,再放置在甩胶机内形成,待石墨烯层形成之后,再将衬底原路返回至反应腔内继续生长。
所述第二N型GaN层32的生长温度的范围为700℃~1200℃,生长厚度为1.5um~4.5um,第二N型GaN层32的硅掺杂浓度为1e18cm-3~3e19cm-3,在其他实施例中也可以使第一N型GaN层31、第二N型GaN层32的硅掺杂浓度相等。
再接着,进行步骤S4,在所述N型GaN层3上生长有源层4,所述有源层4包括在所述N型GaN层3上依次周期层叠的量子阱层41和量子垒层42。所述有源层4的生长温度为700℃~900℃。较佳的,所述有源层4由5~18组周期层叠的量子阱层41和量子垒层42组成。所述量子阱层41厚度为2.0nm~4.0nm,所述量子垒层42厚度为3.0nm~12.0nm。
最后,进行步骤S5,在所述有源层4上生长P型GaN层5。所述P型GaN层5的生长温度为700℃~1100℃,生长厚度为30nm~500nm,所述P型GaN层5的镁掺杂浓度为5e18cm-3~5e20cm-3
在实际生产中,在所述有源层4和P型GaN层5之间会形成依次层叠的未掺杂AlGaN层、低温P型GaN层和P型电子阻挡层。较佳的,所述未掺杂AlGaN层的Al组分在2%~20%之间,生长厚度为20nm~35nm。所述低温P型GaN层的生长厚度为10nm~100nm,Mg掺杂浓度为5e18cm-3~5e20cm-3,其生长温度低于所述型P型GaN层的生长温度。所述P型电子阻挡层为P型AlGaN、P型InAlGaN或P型AlGaN/GaN超晶格结构,所述P型电子阻挡层的生长厚度为30nm~80nm,Mg掺杂浓度为5e18cm-3~5e20cm-3
实施例三
实施例三与实施例二不同之处在于,实施例三中,石墨烯层6以及位于石墨烯层6两侧的氮化铝层7位于所述有源层4中,本实施例包括三种实现方式。
第一种实现方式,如图2所示,所述半导体器件包括依次沉积在衬底1上的缓冲层2,N型GaN层3,有源层4,P型GaN层5;所述有源层4包括周期层叠的量子阱层41和量子垒层42,至少其中之一量子阱层41和量子垒层42之间设置氮化铝层7、石墨烯层6、氮化铝层7。
第二种实现方式中,如图3所示,石墨烯层6也可以设置在量子垒层42中,此情况下,石墨烯层6将量子垒层42分层第一量子垒层421、第二量子垒层422,所述有源层4包括周期层叠的量子阱层41和量子垒层42,至少其中之一量子垒层42包括第一量子垒层421、氮化铝层7、石墨烯层6、氮化铝层7、第二量子垒层422。
第三种实现方式中,如图4所示,石墨烯层6分别设置在至少其中之一量子阱层41和量子垒层42之间以及量子垒层42中。所述有源层4包括周期层叠的量子阱层41和量子垒层42,至少其中之一量子阱层41和量子垒层42之间设置氮化铝层7、石墨烯层6、氮化铝层7,至少其中之一量子垒层42包括第一量子垒层421、氮化铝层7、石墨烯层6、氮化铝层7、第二量子垒层422。
本实施例中,石墨烯层6优先设置在有源层4中靠近N型GaN层3一侧,即石墨烯层6距离N型GaN层3距离小于石墨烯层6距离P型GaN层5距离。由于石墨烯层7载流子迁移率远高于N型GaN层3提供的电子迁移率和P型GaN层5提供的空穴迁移率,如果将石墨烯层7设置在有源层4中靠近P型GaN层5一侧,将导致电子向P型GaN层5中跃迁,在有源层4中参与发光的有效电子浓度减少,降低发光效率。
实施例四
实施例四与实施例二不同之处在于,实施例四中,在N型GaN层3、有源层4中均分别设置石墨烯层6以及位于石墨烯层6两侧的氮化铝层7,本实施例包括三种实现方式。
第一种实现方式,如图5所示,所述半导体器件包括依次沉积在衬底1上的缓冲层2,第一N型GaN层31、氮化铝层7、石墨烯层6、氮化铝层7、第二N型GaN层32,有源层4,P型GaN层5;所述有源层4包括周期层叠的量子阱层41和量子垒层42,至少其中之一量子阱层41和量子垒层42之间设置氮化铝层7、石墨烯层6、氮化铝层7。
第二种实现方式中,如图6所示,所述半导体器件包括依次沉积在衬底1上的缓冲层2,第一N型GaN层31、氮化铝层7、石墨烯层6、氮化铝层7、第二N型GaN层32,有源层4,P型GaN层5;所述有源层4包括周期层叠的量子阱层41和量子垒层42,至少其中之一量子垒层42包括第一量子垒层421、氮化铝层7、石墨烯层6、氮化铝层7、第二量子垒层422。
第三种实现方式中,如图7所示,所述半导体器件包括依次沉积在衬底1上的缓冲层2,第一N型GaN层31、氮化铝层7、石墨烯层6、氮化铝层7、第二N型GaN层32,有源层4,P型GaN层5;所述有源层4包括周期层叠的量子阱层41和量子垒层42,至少其中之一量子阱层41和量子垒层42之间设置氮化铝层7、石墨烯层6、氮化铝层7,至少其中之一量子垒层42包括第一量子垒层421、氮化铝层7、石墨烯层6、氮化铝层7、第二量子垒层422。
实施例五~实施例七
实施例五~实施例七分别在实施例二~实施例四的基础上在氮化铝层7与氮化镓层之间设置铝镓氮层8。由于沉积氮化镓层,向腔体内通入适当量的氢气,氢气既可以携带部分杂质元素出去,又可以形成氢气择优取向的生长模式,较好地释放氮化镓内部应力;但是在沉积氮化铝时,如果含有氢气则会造成对铝的还原,不利于氮化铝层的生成,在N型GaN层或/和所述有源层中氮化镓层与氮化铝层接触面上设置铝镓氮层作为过渡层,在沉积铝镓氮层不通入氢气,可以防止沉积完氮化镓层直接沉积氮化铝层造成的氢气残留,同时铝镓氮层能够进一步的减少氮化铝单晶与氮化镓的晶格失配。
综上,本发明通过在石墨烯层两侧沉积氮化铝层,氮化铝具有杂质自清洁效应,可以有效的阻止石墨烯引起的碳玷污,防止碳原子穿透氮化铝层进入N型GaN层或/和有源层中引起位错、缺陷密度增加、降低氮化镓结晶质量、导致电性参数变差;氮化铝相对于氮化镓,在沉积时能够精确控制得到几十个原子层的单晶薄膜,表面形貌也好于氮化镓,石墨烯生长在氮化铝上,能够获得更加平整的表面;同时氮化铝单晶与氮化镓的晶格失配度小(为2.4%),插入氮化铝能够减少石墨烯层与N型GaN层或/和有源层产生的应力。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种具有石墨烯结构的半导体器件,其特征在于,包括:
衬底;
沉积在所述衬底上的缓冲层;
沉积在所述缓冲层上的N型GaN层;
沉积在所述N型GaN层上的有源层;
沉积在所述有源层上的P型GaN层;
其中,所述有源层包括周期层叠的量子阱层和量子垒层,所述N型GaN层或/和所述有源层中还包括一石墨烯层,位于所述石墨烯层两侧的氮化铝层。
2.如权利要求1所述的具有石墨烯结构的半导体器件,其特征在于,所述N型GaN层包括依次沉积的第一N型GaN层、氮化铝层、石墨烯层、氮化铝层、第二N型GaN层,所述第一N型GaN层沉积在所述缓冲层上,所述有源层沉积在所述第二N型GaN层上。
3.如权利要求2所述的具有石墨烯结构的半导体器件,其特征在于,所述第一N型GaN层中硅掺杂浓度高于或等于所述第二N型GaN层硅掺杂浓度。
4.如权利要求1或2所述的具有石墨烯结构的半导体器件,其特征在于,所述有源层中至少其中之一量子阱层和量子垒层之间包括依次沉积的氮化铝层、石墨烯层、氮化铝层。
5.如权利要求1或2所述的具有石墨烯结构的半导体器件,其特征在于,所述有源层中至少其中之一量子垒层包括依次沉积的第一量子垒层、氮化铝层、石墨烯层、氮化铝层、第二量子垒层,所述第一量子垒层沉积在位于下方的量子阱层上,位于上方的量子阱层或者P型GaN层沉积在所述第二量子垒层上。
6.如权利要求4所述的具有石墨烯结构的半导体器件,其特征在于,所述有源层中至少其中之一量子垒层包括依次沉积的第一量子垒层、氮化铝层、石墨烯层、氮化铝层、第二量子垒层,所述第一量子垒层沉积在位于下方的量子阱层上,位于上方的量子阱层或者P型GaN层沉积在所述第二量子垒层上。
7.如权利要求1所述的具有石墨烯结构的半导体器件,其特征在于,所述石墨烯层距离所述N型GaN层距离小于石墨烯层距离P型GaN层距离。
8.如权利要求5所述的具有石墨烯结构的半导体器件,其特征在于,所述N型GaN层中第一N型GaN层、第二N型GaN层或/和所述有源层中量子阱层、量子垒层、第一量子垒层、第二量子垒层分别与所述氮化铝层接触面之间至少其中之一设置铝镓氮层。
9.如权利要求6所述的具有石墨烯结构的半导体器件,其特征在于,所述N型GaN层中第一N型GaN层、第二N型GaN层或/和所述有源层中量子阱层、量子垒层、第一量子垒层、第二量子垒层分别与所述氮化铝层接触面之间至少其中之一设置铝镓氮层。
10.一种具有石墨烯结构的半导体器件制备方法,其特征在于,包括:
提供一衬底;
在所述衬底上生长缓冲层;
在所述缓冲层上生长N型GaN层;
在所述N型GaN层上生长有源层;
在所述有源层上生长P型GaN层;
其中,所述有源层包括周期层叠的量子阱层和量子垒层,所述N型GaN层或/和所述有源层中还包括一石墨烯层,位于所述石墨烯层两侧的氮化铝层。
CN201810012595.0A 2018-01-06 2018-01-06 具有石墨烯结构的半导体器件及其制备方法 Active CN109411579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810012595.0A CN109411579B (zh) 2018-01-06 2018-01-06 具有石墨烯结构的半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810012595.0A CN109411579B (zh) 2018-01-06 2018-01-06 具有石墨烯结构的半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN109411579A CN109411579A (zh) 2019-03-01
CN109411579B true CN109411579B (zh) 2020-08-07

Family

ID=65463944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810012595.0A Active CN109411579B (zh) 2018-01-06 2018-01-06 具有石墨烯结构的半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN109411579B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129240A (zh) * 2019-12-31 2020-05-08 湘能华磊光电股份有限公司 一种提高氮化物led电流扩展能力的外延生长方法
CN111276581B (zh) * 2020-01-26 2021-09-14 江苏源冠汽车配件有限公司 汽车照明光源光效提高方法
CN111613698B (zh) * 2020-05-22 2020-12-01 山西穿越光电科技有限责任公司 石墨烯插层iii族氮化物半导体复合薄膜及其制备方法
CN111613697B (zh) * 2020-05-22 2020-11-27 山西穿越光电科技有限责任公司 一种含有石墨烯插层的GaN/AlGaN超晶格薄膜及其制备方法
CN112071968A (zh) * 2020-09-17 2020-12-11 北京大学 一种氮化物膜及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859858B (zh) * 2010-05-07 2013-03-27 中国科学院苏州纳米技术与纳米仿生研究所 基于石墨烯的透明导电电极及其制法与应用
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
CN105762266B (zh) * 2016-04-27 2018-11-27 安徽三安光电有限公司 一种具有导热层的发光二极管及其制备方法
CN107170673A (zh) * 2017-05-19 2017-09-15 北京华进创威电子有限公司 具有石墨烯掩埋散热层和源接地的GaNMMIC器件及制备方法
CN107170674A (zh) * 2017-06-16 2017-09-15 北京华进创威电子有限公司 一种GaN器件原位生长石墨烯掩埋电极结构及制备方法

Also Published As

Publication number Publication date
CN109411579A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN109411579B (zh) 具有石墨烯结构的半导体器件及其制备方法
JP5779655B2 (ja) 化合物半導体装置及びその製造方法
TWI451591B (zh) 以氮化物為主之發光裝置
US20240120434A1 (en) Light-emitting diode epitaxial wafer, growth method therefor, and light-emitting diode chip
JP2008182284A (ja) 窒化物半導体の発光素子及びその製造方法
JP2006510234A5 (zh)
JP5279006B2 (ja) 窒化物半導体発光素子
CN102760808B (zh) 一种发光二极管的外延片及其制造方法
CN109786521B (zh) 一种发光二极管的外延片及制备方法
CN112951963B (zh) 发光二极管外延片及其制备方法
CN109860353B (zh) 一种GaN基发光二极管外延片及其制备方法
CN111739989A (zh) AlGaN基深紫外LED外延片及制备方法
JP5568009B2 (ja) 半導体発光素子及びその製造方法
CN109755362B (zh) 一种高发光效率的氮化物发光二极管
CN111725371B (zh) 一种led外延底层结构及其生长方法
CN114566576A (zh) 一种发光二极管外延片及其制备方法
CN108598222B (zh) 一种发光二极管外延片及其生长方法
CN110085713B (zh) 一种带有插入层的多量子阱发光二极管及其制备方法
CN109686821B (zh) 一种发光二极管的外延片的制备方法
CN109860341B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109411580B (zh) 氮化镓基功率器件及其制备方法
KR20120029256A (ko) 반도체 발광소자 및 이를 제조하는 방법
CN106206869B (zh) 一种GaN基发光二极管外延片的生长方法
CN112768576B (zh) 一种发光二极管及制备方法
CN212542464U (zh) 一种生长在Si衬底上的紫外LED外延片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200323

Address after: 276000 block D, science and technology entrepreneurship Park, shuangyueyuan Road, Linyi high tech Zone, Linyi City, Shandong Province

Applicant after: Linyi Jinlin Electronic Co., Ltd

Address before: 230088 Anhui Hefei high tech Zone Innovation Avenue 2800 Hefei innovation industrial park two phase G4 B District 938 room

Applicant before: Li Dandan

GR01 Patent grant
GR01 Patent grant