TW201501355A - 光電半導體晶片及其製造方法 - Google Patents

光電半導體晶片及其製造方法 Download PDF

Info

Publication number
TW201501355A
TW201501355A TW103113254A TW103113254A TW201501355A TW 201501355 A TW201501355 A TW 201501355A TW 103113254 A TW103113254 A TW 103113254A TW 103113254 A TW103113254 A TW 103113254A TW 201501355 A TW201501355 A TW 201501355A
Authority
TW
Taiwan
Prior art keywords
layer
partial
semiconductor wafer
optoelectronic semiconductor
indium
Prior art date
Application number
TW103113254A
Other languages
English (en)
Other versions
TWI524554B (zh
Inventor
Andreas Loeffler
Tobias Meyer
Adam Bauer
Christian Leirer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201501355A publication Critical patent/TW201501355A/zh
Application granted granted Critical
Publication of TWI524554B publication Critical patent/TWI524554B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

一種光電半導體晶片之製造方法包括：製備一基板；生長第一層；進行一種蝕刻過程以產生V-缺陷；生長第二層；以及生長一種量子膜結構。

Description

光電半導體晶片及其製造方法
本發明涉及一種如申請專利範圍第1項所述之光電半導體晶片的製造方法以及如申請專利範圍第10項所述之光電半導體晶片。
已知的事實是，氮化物半導體晶片，例如，光電氮化物半導體晶片，可由於很小的靜電放電(ESD)而持續地受損或受到破壞。在製造此種半導體晶片時若使用一種具有藍寶石的基板，則在磊晶生長氮化物半導體-層序列時將產生一種具有高差排(dislocation)密度的晶體。此種差排用作漏電流路徑，在有靜電放電-負載的情況下，漏電流將流經漏電流路徑，這會造成氮化物半導體晶片受損或受到破壞。
為了避免靜電放電所造成的損傷，保護用的措施是需要的。由DE 10 2009 060 750 A1已知：一種光電半導體晶片設有積體化於半導體層序列中的微二極體，其具有保護功能使靜電放電造成的損傷不會發生。所述微二極體是由配置在半導體層序列之 活性層中的V-缺陷所形成。V-缺陷是在半導體層序列的磊晶生長期間藉由選取適當的生長參數而產生。這當然亦會在活性層之配置在V-缺陷外部的區域中造成晶體品質的下降，這在發光二極體-半導體晶片之情況下所造成的結果是光功率的下降。
本發明的目的是提供一種光電半導體晶片的製造方法。本發明的另一目的是製備一種光電半導體晶片。
此處所述方法中特別是可產生V-缺陷而不必改變生產時所需的生長條件。特別選取的生長條件只用於保持V-缺陷。由於不需針對V-缺陷的產生來調整生長條件，則以高的晶體品質來生長磊晶層(其包含V-缺陷)是可能的。這樣就可製造靜電放電-穩定之半導體晶片而同時不會遺失亮度或不會由於晶體缺陷而降低光功率。
一種光電半導體晶片之製造方法包括：製備一基板；生長第一層；進行一種蝕刻過程以產生V-缺陷；生長第二層；以及生長一種量子膜結構。第一層和第二層可包含氮化物-化合物半導體材料(例如，InGaN)之層。本方法可有利地製造光電半導體晶片，其量子膜結構中埋置有V-缺陷。此種V-缺陷可用作與量子膜結構成並聯之靜電放電-保護二極體。由於藉由蝕刻過程而施加上述V-缺陷，則可有利地在光電半導體晶片之晶體中只造成小的形態上的 干擾，這樣就可使光電半導體晶片之光功率不會大大地下降。又，該蝕刻過程能有利地以確定的範圍和均勻的範圍分佈來施加V-缺陷。
在本方法的一實施形式中，第一層的生長包含至少一第一部份層和一第二部份層之生長。因此，第一部份層所具有之鋁-份量及/或銦-份量不同於第二部份層者。第一層可有利地施加V-缺陷，其在繼續生長期間經由第二層和量子膜結構而延伸。將第一層劃分成第一部份層和第二部份層，這樣可精確地控制第一層的銦-份量及/或鋁-份量及/或摻雜度及/或其它性質。
上述各層的生長可在磊晶-設備中在添加先質(precursor)-氣體(例如，三甲基鎵、三乙基鎵、氨及/或氫)的條件下在預設的反應器溫度中例如藉由MOVPE來進行。
第二層的生長可藉由冷生長來進行。第二層生長期間的反應器溫度較第一層生長期間的反應器溫度可至少低50K，較佳是至少低100K且特別佳時至少低200K。例如，第二層生長期間的反應器溫度為至少700℃至最高900℃。生長第一層時，反應器溫度可在至少700℃至最高1100℃的範圍中選取，較佳為在至少900℃至最高1100℃的範圍中選取。第一層因此可藉由熱生長來生長。於是，本方法中能以平穩的熱生長來生長第一層，其係在反應器溫度至少為900℃時進行。熱生長中已生長完成的各層特別是 可得到良好的晶體品質。第二層之特殊的生長條件只用於保持V-缺陷，但對V-缺陷的產生不是必要的。V-缺陷的產生係藉由此處所述的蝕刻方法來進行。
在本方法的一實施形式中，生長具有第一銦-份量的第一部份層和具有第二銦-份量的第二部份層。此處，第一銦-份量至少和第二銦-份量一樣多。因此，第一層劃分成第一部份層和第二部份層時可精確地控制第一層的銦-份量。
在本方法的一實施形式中，多個第一部份層和第二部份層各別交替地生長著。藉由第一層之部份層之數量的提高，可有利地使第一層達成一種平均較高的均勻度。
在本方法的一實施形式中，在蝕刻過程期間於至少一第一部份層中產生一開口。該第一部份層之開口中可聚集第二層的材料，這樣就可使第一層中所產生的V-缺陷延伸至第二層和量子膜結構中。該開口較佳是完全穿過該至少一第一部份層。
在本方法的一實施形式中，該蝕刻過程是在磊晶-設備中進行。為了進行該蝕刻過程，光電半導體晶片之層序列可有利地不須由磊晶-設備中取出，這樣就可快速且成本有利地進行本方法。此外，光電半導體晶片之層序列之隨著由磊晶-設備中取出而來的污染或受損的危險性亦可避免。
磊晶-設備中的蝕刻例如可藉由反應器設備中的回蝕刻(back etching)來進行。此處，設備中 的鎵-供給，即，三甲基鎵及/或三乙基鎵的供給，可大大地下降或完全被抑制。又，氫的供給可提高及/或氨的供給可減少。於是，層的配置率(即，層-增長之速率)可大大地下降，使得生長期間例如由於層與氫的反應而造成之層-拆解率(即，層-解散的速率)佔有優勢，因此，形成負的生長率。例如，在正常的層-生長期間該配置率是每分鐘2奈米至100奈米，在正常的層-生長期間該拆解率是每分鐘最多1奈米，於是，相扺消之後在正常的層-生長期間造成正的生長率。在回蝕刻時，配置率小於拆解率，相扺消之後造成負的生長率，即，蝕刻過程。
在本方法的一實施形式中，在蝕刻過程期間使生長中斷。因此，在蝕刻過程期間，氫供給至磊晶-設備。氫適合於有利地將V-缺陷施加在先前已長成的第一層中。由於供給了氫，則可進行上述的回蝕刻。
在本方法的另一實施形式中，蝕刻過程是在磊晶-設備的外部進行。因此，該蝕刻過程例如可有利地在特殊的蝕刻設備中進行，這樣就可達成蝕刻條件之特別準確的可控制性。蝕刻過程可以是一種例如以磷酸來進行的濕式化學蝕刻或是一種例如以電漿來進行的乾式化學蝕刻。
光電半導體晶片包括第一層；第二層，其配置在第一層上方；以及量子膜結構，其配置在第二層上方。此處，第一層包含至少一第一部份層及一 第二部份層。第一部份層具有不同於第二部份層之鋁-份量及/或銦-份量。此外，半導體晶片具有至少一V-缺陷，其至少經由第一層、第二層及量子膜結構的一部份而延伸。又，至少一第一部份層在V-缺陷之區域中穿過。至少一第一部份層特別是在V-缺陷之區域中完全地穿過。
光電半導體晶片之V-缺陷有利地用作並聯於量子膜結構之保護二極體，其可防止靜電放電對光電半導體晶片所造成的損傷。因此，光電半導體晶片之各層可具有高的晶體品質，這樣就能以該光電半導體晶片來達成高的光功率。
在光電半導體晶片的一實施形式中，第一部份層具有第一銦-份量且第二部份層具有第二銦-份量。此處，第一銦-份量至少和第二銦-份量一樣多。第一層劃分成第一部份層和第二部份層，這樣能以有利方式準確地控制第一層之銦-份量。
在光電半導體晶片的一實施形式中，第一銦-份量介於0%和12%之間，較佳是介於1%和3%之間。第一銦-份量特別是可大約為2%。研究結果已顯示：具有此種大小之第一銦-份量的光電半導體晶片可具有特別有利的晶體品質。
在光電半導體晶片的一實施形式中，第二銦-份量至多為6%且較佳是0%。研究結果已顯示：具有此種大小之第二銦-份量的光電半導體晶片可具有特別有利的晶體品質。
在光電半導體晶片的一實施形式中，多個第一部份層和第二部份層交替地配置著。研究結果已顯示：第一層的部份層的數量之提高可造成特別有利的晶體品質。
在光電半導體晶片的一實施形式中，第一層包含數量介於2和100之間的部份層，較佳是大約20個第一部份層。研究結果已顯示：具有此種數量的部份層之第一層可使光電半導體晶片具有特別有利的晶體品質。
在光電半導體晶片的一實施形式中，第一層具有一種平均摻雜度介於0和1×10^19/cm3之間的摻雜度，此平均摻雜度較佳是介於2×10^18/cm3和6×10^18/cm3之間。此種數值經研究後已顯示是有利的。
在光電半導體晶片的一實施形式中，第二部份層具有摻雜度，但第一部份層未具有摻雜度或只具有小的摻雜度。於是，第一層有利地在整體上具有一種調變摻雜度。相反的摻雜分布(profile)亦是可能的，其中第二部份層摻雜度較小或未摻雜，且第一部份層具有較高的摻雜度。
在光電半導體晶片的一實施形式中，至少二個第一部份層所具有的摻雜度互相不同。此種光電半導體晶片中第一層之摻雜度有利地在生長方向中變化。
在光電半導體晶片的一實施形式中，依序形成的第一部份層在第二層的方向中具有逐漸變小的摻雜度。此種摻雜輪廓經研究後已顯示是有利的。
在光電半導體晶片的一實施形式中，第二層具有一種介於1奈米和120奈米之間的厚度，此厚度較佳是介於10奈米和30奈米之間，特別佳時此厚度介於15奈米和25奈米之間。例如，第二層的厚度可以大約為20奈米。研究結果已顯示：具有此種厚度的第二層適合在蝕刻過程期間用來補償第一層中所造成的缺陷，因此，不會在蝕刻過程期間封閉第一層中所施加的V-缺陷。
在光電半導體晶片的一實施形式中，每一第一部份層具有一種介於0.5奈米和10奈米之間的厚度。於此，每一第二部份層具有一種介於0.5奈米和30奈米之間的厚度。例如，每一第一部份層具有大約2奈米的厚度，而每一第二部份層具有大約4奈米的厚度。此種層厚度經研究後已顯示是有利的。
本發明的上述性質、特徵和優點及所達成的各種形式在結合以下各實施例的說明後將變得更清楚且更容易了解，各實施例將結合圖式來詳述。
10‧‧‧製造方法
20‧‧‧光電半導體晶片
100‧‧‧生長示意圖
110‧‧‧時間
111‧‧‧第一時期
112‧‧‧第二時期
113‧‧‧第一部份時期
114‧‧‧第二部份時期
115‧‧‧第三時期
116‧‧‧第四時期
117‧‧‧第五時期
120‧‧‧銦濃度
121‧‧‧第一銦濃度
122‧‧‧第二銦濃度
123‧‧‧第三銦濃度
200‧‧‧層結構
210‧‧‧基板
220‧‧‧n-摻雜之層
230‧‧‧第一層
231‧‧‧第一層厚度
240‧‧‧第一部份層
241‧‧‧第一部份層厚度
250‧‧‧第二部份層
251‧‧‧第二部份層厚度
260‧‧‧第二層
261‧‧‧第二層厚度
270‧‧‧量子膜結構
271‧‧‧量子膜
272‧‧‧位障
280‧‧‧p-摻雜之層
290‧‧‧V-缺陷
291‧‧‧穿過差排
292‧‧‧開口
第1圖顯示光電半導體晶片之製造方法之依據時間而繪成的生長示意圖。
第2圖顯示光電半導體晶片之層結構。
第1圖顯示一種用於說明光電半導體晶片20之製造方法10的生長示意圖100。第2圖明確地顯示光電半導體晶片20之層結構200，其能以第1圖中所示的製造方法10來製成。
光電半導體晶片20例如可以是發光二極體-晶片(LED-晶片)。光電半導體晶片20之層結構200包含氮化物-化合物半導體材料之多個層。氮化物-化合物半導體材料例如可以是InGaN。
層結構200藉由磊晶生長和蝕刻過程而製成。該製造方法10之時間上的流程顯示在第1圖之生長示意圖100中。在該生長示意圖100之水平軸上顯示一種持續進展的時間110。在該生長示意圖100之垂直軸上標示銦濃度120，其在針對各別時間110於層結構200之生長於磊晶設備中的層中進行調整。
製造方法10以製備一基板210作為開始。基板210例如可具有藍寶石。在進行該製造方法10之隨後所述的步驟之前，可在基板210之表面上施加一個或多個層。
在第一時期111的期間生長n-摻雜之層220。此n-摻雜之層220具有第二銦濃度122。第二銦濃度122較佳是至多為6%且例如可為0。在此種情況下，此n-摻雜之層220例如可具有GaN而不具備銦-份量。此n-摻雜之層220以n-摻雜度施加而成。
在跟隨著第一時期111之第二時期112的期間生長第一層230。第一層230較佳是由多個第一部份層240和第二部份層250所構成，此二個部份層分別交替地配置著。在此種情況下，第二時期112首先包含第一部份時期113，此期間生長第一部份層240。然後是第二部份時期114，此期間生長第二部份層250。其後又跟隨著第一部份時期113，此期間生長另一第一部份層240。然後跟隨著新的第二部份時期114，其用來生長另一第二部份層250。此種序列在整個第二時期112的期間重複地持續著，直至第一層230完整地生長有多個交替排列的第一部份層240和第二部份層250為止。
第一層230可包含1個至例如100個第一部份層240及同樣多的第二部份層250。第一層230較佳是包含20個第一部份層240和20個第二部份層250。第二時期112包含同樣多的互相交替排列之第一部份時期113和第二部份時期114。
第一部份層240較佳是以第一銦濃度121生長而成。然後，第二部份層250以第二銦濃度122生長而成。此處，第一銦濃度121較佳是至少和第二銦濃度122一樣大。第一銦濃度121較佳是介於0%和12%之間。第一部份層240中的第一銦濃度121特別佳時是介於1%和3%之間。例如，第一部份層240中的第一銦濃度121大約是2%。又，第二部份層250中的第二銦濃度122較佳是至多6%，特別佳時大約0%。
第一部份層240和第二部份層250之不同點亦可不是由於不同的銦濃度121、122而造成，反之，該不同點是由於不同的鋁濃度而造成。此處，第一部份層240和第二部份層250中的鋁濃度可分別介於0%和30%之間。然而，第一部份層240和第二部份層250中的鋁濃度較佳是0%。第一部份層240和第二部份層250亦可具有互相不同的銦濃度121、122及互相不同的鋁濃度。
第一層230較佳是具有一種平均摻雜度介於0和1×10^19/cm3之間的摻雜度。特別佳時第一層230所具有的平均摻雜度介於2×10^18/cm3和6×10^18/cm3之間。例如，此平均摻雜度可為大約4×10^18/cm3。
第一層230可在生長方向中在其整個厚度上均勻地被摻雜。第一層230之摻雜度在第一層230的生長方向中當然亦可改變。在第一層230的生長方向中，摻雜的和未摻雜的層區段亦能以數個奈米範圍的各別厚度交替排列著。
在一較佳的實施形式中，第一層230受到調變式摻雜。此處，第一層230之第一部份層240未摻雜或以小的摻雜度來摻雜。第一層230之第二部份層250具有一種以矽來摻雜的摻雜度。此處，第一層230之依序形成的第二部份層250可具有不同的摻雜度。第一層230之第二部份層250之摻雜度隨著至n-摻雜之層220的距離的增加(即，隨著第二時期112 之流程)而減少。相反的摻雜輪廓亦是可能的，此時第二部份層250受到少量摻雜或未摻雜且第一部份層240具有較高的摻雜度。
多個第一部份層240在生長方向中分別具有第一部份層厚度241。第一層230之多個第二部份層250在生長方向中分別具有第二部份層厚度251。第一部份層厚度241可介於0.5奈米和10奈米之間。第二部份層厚度251可介於0.5奈米和20奈米之間。例如，第一部份層厚度241大約是2奈米且第二部份層厚度251大約是4奈米。第一層230在生長方向中整體上具有第一層厚度231，其由第一部份層厚度241和第二部份層厚度251之和(sum)乘以第一部份層240和第二部份層250之重複數量而得。
第三時期115在時間上位於第二時期112之後，在第三時期115的期間進行蝕刻過程，以便在層結構200之第一層230中產生V-缺陷。V-缺陷(V-坑)是指多個缺陷，此種缺陷在氮化物-化合物半導體材料中例如可具有敞開-且在在生長方向中倒反之棱錐體形式，其例如具有六角形的基面。因此，第2圖之橫切面圖中，V-缺陷290具有一種在生長方向中敞開的V形式。
已知V-缺陷在磊晶生長期間可藉由選取特殊的生長參數(特別是特殊的生長溫度)施加而成。然而，所述特殊的生長參數可使磊晶生長期間所生長的晶體之晶體品質下降。層結構200之製造方法 10因此設法只在生長第一層230之後藉由蝕刻過程產生V-缺陷290。這樣所具有的優點是：第一層230之在V-缺陷290之間仍保留的區域能設定較高的晶體品質。特別是第一層230之表面在形態上可較平滑。
第一時期111中在生長n-摻雜之層220的期間，n-摻雜之層220中可已形成多個在生長方向中延伸的穿過差排(threading dislocation)291。此種穿過差排291亦在第一層230之磊晶生長期間在第二時期112中持續經由第一層230。第三時期115中藉由蝕刻過程所形成的V-缺陷290較佳是形成在此種穿過差排上。
藉由第三時期115中的蝕刻過程，則在施加了V-缺陷290之區域中具有第一部份層240和第二部份層250之第一層230之一部份被去除。於是，第一層230之至少一個或多個第一部份層240完全被穿過，使所述第一部份層240中形成一開口292。在第一層230之第二部份層250中亦形成對應的開口。
第三時期115之期間所進行的蝕刻過程可在磊晶-設備中進行，其中亦可生長第一層230。此處，例如氫可供給至磊晶-設備。於是，磊晶-設備中的磊晶生長被中斷。或是，第三時期115之期間所進行的蝕刻過程亦可在磊晶-設備之外部進行。
藉由第三時期115之期間所進行的蝕刻過程施加而成的V-缺陷290可具有確定的範圍和均勻的範圍分佈。
第四時期116位於第三時期115之後，在第四時期116的期間以磊晶方式生長第二層260。第二層260用於使隨後所生長的量子膜結構可與已加工的第一層230相隔開。
第二層260較佳是以第二銦濃度122生長而成，以便在第二層260中設定一種介於0%和6%之間的較小之銦-份量，此銦-份量特別佳時是0%。
第二層260以第二層厚度261在生長方向中施加而成。第二層厚度261較佳是介於1奈米和120奈米之間。特別佳時第二層厚度261是介於10奈米和30奈米之間。第二層厚度261特別是可介於15奈米和25奈米之間。例如，第二層260之第二層厚度261可以是20奈米。
第二層260亦可生長在V-缺陷290之區域中。這樣，所述V-缺陷290就可由第一層230開始經由第二層260而持續著。
第五時期117位於第四時期116之後，在第五時期117的期間生長量子膜結構270。量子膜結構270形成光電半導體晶片20之層結構200之活性層。
量子膜結構270包含多個在生長方向中交替排列之量子膜271及位障272。量子膜結構270例如可具有1個至20個量子膜271，較佳是3個至10個量子膜271，特別佳時是6個量子膜271，以及相同數量的位障272。
量子膜結構270之量子膜271較佳是以高於第一銦濃度121之第三銦濃度123生長而成。位障272較佳是以第二銦濃度122生長而成。因此，位障272較佳是具有至多6%之小的銦-份量或基本上不具有銦-份量。
量子膜結構270之部份層271、272在量子膜結構270之生長期間亦可在V-缺陷290的區域中生長，這樣可使V-缺陷290經由量子膜結構270而持續著。量子膜結構270中，V-缺陷290以習知方式形成微二極體，其用來保護光電半導體晶片20使不受靜電放電所損傷。
本製造方法10之下一步驟未顯示在第1圖之生長示意圖100中，該下一步驟中在光電半導體晶片20之層結構200之量子膜結構270上生長p-摻雜之層280。
本發明係依據較佳之實施例來詳述。然而，本發明不限於所揭示的實施例。反之，此行的專家可由此導出其它的不同實施例而未偏離本發明的保護範圍。
本專利申請案主張德國專利申請案DE 10 2013 103 602.3之優先權，其已揭示的整個內容在此一併作為參考。
20‧‧‧光電半導體晶片
200‧‧‧層結構
210‧‧‧基板
220‧‧‧n-摻雜之層
230‧‧‧第一層
231‧‧‧第一層厚度
240‧‧‧第一部份層
241‧‧‧第一部份層厚度
250‧‧‧第二部份層
251‧‧‧第二部份層厚度
260‧‧‧第二層
261‧‧‧第二層厚度
270‧‧‧量子膜結構
271‧‧‧量子膜
272‧‧‧位障
280‧‧‧p-摻雜之層
290‧‧‧V-缺陷
291‧‧‧穿過差排
292‧‧‧開口

Claims (20)

  1. 一種光電半導體晶片(20)的製造方法(10)，包括以下步驟：-提供一基板(210)；-生長一第一層(230)；-進行一蝕刻過程以產生V-缺陷(290)；-生長一第二層(260)；-生長一量子膜結構(270)。
  2. 如請求項1之製造方法(10)，其中在該蝕刻過程之期間在至少一第一部份層(240)中產生一開口(292)。
  3. 如請求項1或2之製造方法(10)，其中該開口(292)完全穿過該至少一第一部份層(240)。
  4. 如請求項1至3中任一項之製造方法(10)，其中該第一層(230)之生長包括生長至少一第一部份層(240)和一第二部份層(250)，該第一部份層(240)所具有之鋁-份量及/或銦-份量(121)不同於該第二部份層(250)者。
  5. 如請求項1至4中任一項之製造方法(10)，其中該第一部份層(240)以一第一銦-份量(121)生長而成且第二部份層(250)以一第二銦-份量(122)生長而成，該第一銦-份量(121)至少和該第二銦-份量(122)一樣多。
  6. 如請求項1至5中任一項之製造方法(10)，其中多個第一部份層(240)和第二部份層(250)分別交替地生長著。
  7. 如請求項1至6中任一項之製造方法(10)，其中該蝕刻過程在一磊晶-設備內部進行。
  8. 如請求項1至7中任一項之製造方法(10)，其中在該蝕刻過程期間使生長中斷，在該蝕刻過程期間供給氫至該磊晶-設備。
  9. 如請求項1至8中任一項之製造方法(10)，其中該蝕刻過程在一磊晶-設備外部進行。
  10. 一種光電半導體晶片(20)，包括：一第一層(230)；一第二層(260)，其配置在該第一層(230)上方；以及一量子膜結構(270)，其配置在該第二層(260)上方，其中，該第一層(230)包含至少一第一部份層(240)及一第二部份層(250)，該第一部份層(240)所具有之鋁-份量及/或銦-份量(121)不同於該第二部份層(250)者，該半導體晶片(20)具有至少一V-缺陷(290)，其至少經由該第一層(230)、該第二層(260)及該量子膜結構(270)的一部份而延伸，至少一第一部份層(240)在V-缺陷(290)之區域中穿過。
  11. 如請求項10之光電半導體晶片(20)，其中該第一部份層(240)具有一第一銦-份量(121)且該第二部份層(250)具有一第二銦-份量(122)， 該第一銦-份量(121)至少和該第二銦-份量(122)一樣多。
  12. 如請求項10或11之光電半導體晶片(20)，其中該第一銦-份量(121)介於0%和12%之間，較佳是在1%和3%之間。
  13. 如請求項10至12中任一項之光電半導體晶片(20)，其中該第二銦-份量(122)至多為6%且較佳是0%。
  14. 如請求項10至13中任一項之光電半導體晶片(20)，其中多個第一部份層(240)和第二部份層(250)交替地排列著。
  15. 如請求項10至14中任一項之光電半導體晶片(20)，其中該第一層(230)包括2個至100個第一部份層(240)，較佳是20個第一部份層(240)。
  16. 如請求項10至15中任一項之光電半導體晶片(20)，其中該第一層(230)具有一種平均摻雜度介於0和1×10^19/cm3之間的摻雜度，該平均摻雜度較佳是介於2×10^18/cm3和6×10^18/cm3之間。
  17. 如請求項10至16中任一項之光電半導體晶片(20)，其中至少二個第一部份層(240)具有不同的摻雜度。
  18. 如請求項10至17中任一項之光電半導體晶片(20)，其中依序形成的第一部份層(240)在該第二層(260)的方向中具有逐漸變小的摻雜度。
  19. 如請求項10至18中任一項之光電半導體晶片(20)，其中該第二層(260)具有一種介於1奈米和120奈米之間的厚度(261)，此厚度(261)較佳是介於10奈米和30 奈米之間，特別佳時此厚度(261)介於15奈米和25奈米之間。
  20. 如請求項10至19中任一項之光電半導體晶片(20)，其中每一第一部份層(240)具有一種介於0.5奈米和10奈米之間的厚度(241)，每一第二部份層(250)具有一種介於0.5奈米和30奈米之間的厚度(251)。
TW103113254A 2013-04-10 2014-04-10 光電半導體晶片及其製造方法 TWI524554B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013103602.3A DE102013103602A1 (de) 2013-04-10 2013-04-10 Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
TW201501355A true TW201501355A (zh) 2015-01-01
TWI524554B TWI524554B (zh) 2016-03-01

Family

ID=50389445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103113254A TWI524554B (zh) 2013-04-10 2014-04-10 光電半導體晶片及其製造方法

Country Status (6)

Country Link
US (1) US10475951B2 (zh)
JP (2) JP6218920B2 (zh)
CN (1) CN105122473B (zh)
DE (2) DE102013103602A1 (zh)
TW (1) TWI524554B (zh)
WO (1) WO2014166764A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103602A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102015104665A1 (de) 2015-03-26 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102015112944A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
CN105161577A (zh) * 2015-08-11 2015-12-16 厦门市三安光电科技有限公司 发光二极管制作方法
DE102016103346A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
DE102016208717B4 (de) * 2016-05-20 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US127402A (en) * 1872-06-04 Improvement in apparatus for burning hydrocarbon vapors
JPH07183618A (ja) * 1993-12-22 1995-07-21 Ricoh Co Ltd 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP2002026456A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
JP4556300B2 (ja) 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
ATE528421T1 (de) * 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
TW587346B (en) * 2003-03-28 2004-05-11 United Epitaxy Co Ltd Optoelectronic device made by semiconductor compound
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
JP4895587B2 (ja) * 2005-11-29 2012-03-14 ローム株式会社 窒化物半導体発光素子
FR2898434B1 (fr) * 2006-03-13 2008-05-23 Centre Nat Rech Scient Diode electroluminescente blanche monolithique
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
US8377796B2 (en) * 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate
KR101101135B1 (ko) * 2008-10-01 2012-01-05 삼성엘이디 주식회사 액정고분자를 이용한 발광다이오드 패키지
JP5571679B2 (ja) * 2008-11-14 2014-08-13 ソイテック 半導体材料を含む構造の品質を改善する方法
KR101521259B1 (ko) 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20100093872A (ko) * 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102009023351A1 (de) * 2009-05-29 2010-12-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP5758293B2 (ja) 2009-06-24 2015-08-05 日亜化学工業株式会社 窒化物半導体発光ダイオード
US8232568B2 (en) 2009-08-21 2012-07-31 Bridgelux, Inc. High brightness LED utilizing a roughened active layer and conformal cladding
US8525221B2 (en) * 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
KR100993085B1 (ko) * 2009-12-07 2010-11-08 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 라이트 유닛
DE102009060750A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102009060747A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
KR101007136B1 (ko) * 2010-02-18 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
WO2011145283A1 (ja) * 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
US9287452B2 (en) 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
EP2482343B1 (en) * 2011-01-26 2019-11-27 LG Innotek Co., Ltd. Semiconductor based light emitting diode
US8748867B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device
US8536594B2 (en) * 2011-01-28 2013-09-17 Micron Technology, Inc. Solid state lighting devices with reduced dimensions and methods of manufacturing
JP2012169383A (ja) * 2011-02-11 2012-09-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US8148252B1 (en) * 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
DE102011012925A1 (de) 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
US8409892B2 (en) * 2011-04-14 2013-04-02 Opto Tech Corporation Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
DE102011100037A1 (de) * 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
JP6005346B2 (ja) 2011-08-12 2016-10-12 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
WO2013109628A1 (en) * 2012-01-17 2013-07-25 Ramgoss, Inc. Rotated channel semiconductor field effect transistor
KR101881064B1 (ko) * 2012-03-05 2018-07-24 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101903361B1 (ko) * 2012-03-07 2018-10-04 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102012217640B4 (de) * 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013103602A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
KR20160029005A (ko) * 2013-06-28 2016-03-14 인텔 코포레이션 III-N 에피택시를 위한 Si (100) 웨이퍼들 상의 Si (111) 평면들을 가진 나노구조들 및 나노피처들
CN105745759B (zh) * 2013-12-23 2020-03-10 英特尔公司 非同质半导体衬底上的宽带隙晶体管及其制造方法
US10032911B2 (en) * 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
WO2015148544A1 (en) * 2014-03-26 2015-10-01 University Of Houston System Compact solid-state neutron detector

Also Published As

Publication number Publication date
TWI524554B (zh) 2016-03-01
JP2017208566A (ja) 2017-11-24
DE102013103602A1 (de) 2014-10-16
CN105122473B (zh) 2018-08-07
WO2014166764A1 (de) 2014-10-16
JP6509284B2 (ja) 2019-05-08
JP2016518712A (ja) 2016-06-23
CN105122473A (zh) 2015-12-02
US20160056326A1 (en) 2016-02-25
US10475951B2 (en) 2019-11-12
JP6218920B2 (ja) 2017-10-25
DE112014001924A5 (de) 2016-01-07

Similar Documents

Publication Publication Date Title
TWI524554B (zh) 光電半導體晶片及其製造方法
JP6219905B2 (ja) 半導体薄膜構造及びその形成方法
US9293646B2 (en) Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element
JP4865047B2 (ja) 結晶成長方法
KR20100086958A (ko) 질화물계 반도체 광소자를 제작하는 방법
JP2018056551A (ja) 発光素子及びその製造方法
CN103560181B (zh) 发光二极管外延生长方法
JP2012169628A (ja) 半導体素子及びその製造方法
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
JP5885942B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2006100518A (ja) 基板表面処理方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法。
JP2005347494A (ja) 半導体装置を製造する方法、および半導体装置
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
JP5708033B2 (ja) Ｉｉｉ族窒化物半導体素子、及びｉｉｉ族窒化物半導体素子を作製する方法
TW201312788A (zh) 氣相成長方法及發光元件用基板的製造方法
JP5946333B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
JP5190343B2 (ja) 半導体素子の製造方法
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
JP7133786B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法
JP5238867B2 (ja) 半導体発光素子の製造方法
KR101471425B1 (ko) 양자섬을 삽입한 고품질 반도체 소자용 기판의 제조 방법
JP5573819B2 (ja) Ｉｉｉ−ｖ化合物半導体光素子を作製する方法
KR101039122B1 (ko) 질화물 반도체의 이종 단결정 성장용 사파이어 기판 제조방법
Guo et al. A new MOCVD platform, prismo D-Blue™, for high-throughput GaN LED production
KR20160099070A (ko) Mocvd 시스템에 의해 사파이어 기판상에 성장된 알륨갈륨아세나이드 층