CN107546302A - 一种led外延结构及其制作方法 - Google Patents

一种led外延结构及其制作方法 Download PDF

Info

Publication number
CN107546302A
CN107546302A CN201710720209.9A CN201710720209A CN107546302A CN 107546302 A CN107546302 A CN 107546302A CN 201710720209 A CN201710720209 A CN 201710720209A CN 107546302 A CN107546302 A CN 107546302A
Authority
CN
China
Prior art keywords
cushion
patterned substrate
plane domain
bulge
led epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710720209.9A
Other languages
English (en)
Other versions
CN107546302B (zh
Inventor
王爱民
程伟
尧刚
崔晓慧
黄金堆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201710720209.9A priority Critical patent/CN107546302B/zh
Publication of CN107546302A publication Critical patent/CN107546302A/zh
Application granted granted Critical
Publication of CN107546302B publication Critical patent/CN107546302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

本申请提供一种LED外延结构及其制作方法,所述LED外延结构制作方法包括:提供图形化衬底,图形化衬底包括平面区域和相对于平面区域凸起的凸起结构;在图形化衬底的平面区域外延形成缓冲层,缓冲层与凸起结构之间具有间隙。仅在图形化衬底的平面区域制作缓冲层,而图形化衬底的凸起结构上不设置缓冲层,从而避免图形化衬底的凸起结构上的缓冲层作为后续LED外延材料的成核中心,只保留沿一个方向生长的组分,避免了其他方向生长的成分,从而避免了后续晶核联接及二维生长时,引入高的应力,使得LED外延结构的晶体质量明显提升,避免了不同晶面晶核联接时产生的应力,进而解决了外延材料因应力增加导致的翘曲异常的问题。

Description

一种LED外延结构及其制作方法
技术领域
本发明属于光电子技术领域,尤其涉及一种LED(Light-Emitting Diode,发光二极管)外延结构及其制作方法。
背景技术
LED被称为第四代照明光源或绿色光源,具有节能、环保、寿命长、体积小等特点,广泛应用于各种指示、显示、装饰、背光源、普通照明和城市夜景等领域。根据使用功能的不同,可以将其划分为信息显示、信号灯、车用灯具、液晶屏背光源、通用照明五大类。
LED制作过程中,通常包括提供衬底,在衬底上依次外延LED外延结构。随着LED制作工艺的不断提升,在衬底上先制作一层缓冲层,能够提高LED的光电性能。
但是现有技术中缓冲层的增加,导致后续外延LED外延结构的材料应力增加,造成LED外延结构翘曲异常的问题。
发明内容
有鉴于此,本发明提供一种LED外延结构及其制作方法,以解决现有技术中增加设置缓冲层后,出现LED外延结构材料应力增加,造成LED外延结构翘曲异常的问题。
为实现上述目的,本发明提供如下技术方案:
一种LED外延结构的制作方法,包括:
提供图形化衬底,所述图形化衬底包括平面区域和相对于所述平面区域凸起的凸起结构;
在所述图形化衬底的平面区域外延形成缓冲层,所述缓冲层与所述凸起结构之间具有间隙。
优选地,所述在所述图形化衬底的平面区域外延形成缓冲层,具体包括:
在所述图形化衬底的平面区域和凸起结构上生长一层绝缘材料层;
在所述绝缘材料层表面涂覆光刻胶,并对所述光刻胶进行曝光、显影,形成第一掩膜;
以所述第一掩膜为掩膜板,对所述绝缘材料层进行刻蚀,去掉所述凸起结构上的绝缘材料层,并保留所述图形化衬底平面区域的绝缘材料层,形成缓冲层。
优选地,所述在所述图形化衬底的平面区域和凸起结构上生长一层绝缘材料层,具体为:
采用磁控溅射工艺在所述图形化衬底的平面区域和凸起结构上生长所述绝缘材料层。
优选地,所述在所述图形化衬底的平面区域外延形成缓冲层,具体包括:
在所述图形化衬底的平面区域和凸起结构上涂覆光刻胶,并对所述光刻胶进行曝光、显影,形成第二掩膜;
以所述第二掩膜为掩膜板,在所述图形化衬底的平面区域形成缓冲层。
优选地,所述以所述第二掩膜为掩膜板,在所述图形化衬底的平面区域形成缓冲层,具体为:
以所述第二掩膜为掩膜板,采用磁控溅射工艺在所述图形化衬底的平面区域形成缓冲层,
优选地,所述的LED外延结构的制作方法还包括:
在所述缓冲层和所述凸起结构上依次外延生长第一型导电层、有源区结构、第二型导电层和欧姆接触层。
优选地,所述提供图形化衬底,具体包括:
提供蓝宝石衬底;
干法蚀刻或湿法蚀刻在所述蓝宝石衬底表面进行蚀刻,形成图形化蓝宝石衬底。
本发明还提供一种LED外延结构,采用上面任意一项所述的LED外延结构的制作方法形成,所述LED外延结构包括:
图形化衬底,所述图形化衬底包括平面区域和相对于所述平面区域凸起的凸起结构;
位于所述平面区域的缓冲层;
其中,所述缓冲层与所述凸起结构之间具有间隙。
优选地,所述缓冲层为氮化铝层。
优选地,所述图形化衬底为图形化蓝宝石衬底。
经由上述的技术方案可知,本发明提供的LED外延结构的制作方法,仅在图形化衬底的平面区域制作缓冲层,而图形化衬底的凸起结构上不设置缓冲层,从而避免图形化衬底的凸起结构上的缓冲层作为后续LED外延材料的成核中心,只保留沿一个方向生长的组分,避免了其他方向生长的成分,从而避免了后续晶核联接及二维生长时,引入高的应力,使得LED外延结构的晶体质量明显提升,避免了不同晶面晶核联接时产生的应力,进而解决了外延材料因应力增加导致的翘曲异常的问题。同时,能够避免引入新的外延缺陷,提高了外延材料的质量,提高了LED外延结构的光电性能。
本发明还提供一种LED外延结构,包括图形化衬底,所述图形化衬底包括平面区域和相对于所述平面区域凸起的凸起结构;位于所述平面区域的缓冲层;其中,所述缓冲层与所述凸起结构之间具有间隙。由于仅在图形化衬底表面生长缓冲层,后续外延生长LED外延材料时,能够以平面区域的缓冲层为成核中心,沿着图形化衬底的结构生长,从而减少新的外延缺陷以及高应力的引入,使得后续LED外延材料的质量较好,进而提高了LED外延结构的光电性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术中的LED外延结构缓冲层制作工艺剖面图;
图2为本申请实施例提供的一种LED外延结构制作方法流程图;
图3为本申请实施例提供的一种LED外延结构缓冲层制作工艺剖面图;
图4为本申请实施例提供的一种LED外延结构缓冲层具体制作方法剖面图;
图5为本申请实施例提供的另一种LED外延结构缓冲层具体制作方法剖面图;
图6为本申请实施例提供的一种LED外延结构示意图。
具体实施方式
正如背景技术部分所述,现有技术中缓冲层的增加,导致后续外延LED外延结构的材料应力增加,造成LED外延结构翘曲异常的问题。
具体的,目前衬底通常为图形化蓝宝石衬底,通过在图形化蓝宝石衬底的C面生长缓冲层,但是,由于现有技术中通常在整个图形化蓝宝石衬底的所有区域均进行溅射,形成整面结构的缓冲层,如图1所示,为现有技术中的图形化蓝宝石衬底01上形成缓冲层02的剖面结构示意图,其中,图形化蓝宝石衬底01包括平面区域011以及相对于平面区域011凸起的凸起结构012,缓冲层02覆盖图形化蓝宝石衬底01的平面区域011和凸起结构012。
在后续外延生长LED外延材料时,位于凸起结构012侧壁上的缓冲层以及位于平面区域011的缓冲层都将作为后续LED外延材料的成核中心,从而导致LED外延材料即由从底部开始沿C面生长的成分,也有从侧壁非C面生长的成分。这些非C面开始生长的晶核,在后续晶核联接及二维生长时,引入新的外延缺陷及非常高的应力。这些缺陷及应力,会导致整个外延材料的质量变差,影响最终的光电性能。
基于此,本发明提供一种LED外延结构的制作方法,包括:
提供图形化衬底,所述图形化衬底包括平面区域和相对于所述平面区域凸起的凸起结构;
在所述图形化衬底的平面区域外延形成缓冲层,所述缓冲层与所述凸起结构之间具有间隙。
本发明提供的LED外延结构的制作方法,仅在图形化衬底的平面区域制作缓冲层,而图形化衬底的凸起结构上不设置缓冲层,从而避免图形化衬底的凸起结构上的缓冲层作为后续LED外延材料的成核中心,只保留沿一个方向生长的组分,避免了其他方向生长的成分,从而避免了后续晶核联接及二维生长时,引入高的应力,使得LED外延结构的晶体质量明显提升,避免了不同晶面晶核联接时产生的应力,进而解决了外延材料因应力增加导致的翘曲异常的问题。同时,能够避免引入新的外延缺陷,提高了外延材料的质量,提高了LED外延结构的光电性能。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种LED外延结构的制作方法,请参见图2,图2为本发明实施例提供的LED外延结构制作方法流程图,所述LED外延结构制作方法包括:
S101:提供图形化衬底,所述图形化衬底包括平面区域和相对于所述平面区域凸起的凸起结构;
需要说明的是,本实施例中不限定图形化衬底的具体材质,可选的,蓝宝石衬底具有较高的透光性,且在图形化蓝宝石衬底上外延生长晶体时能够得到晶体质量较好的晶体,因此,本实施例中可选的所述图形化衬底为图形化蓝宝石衬底。提供图形化衬底的具体过程包括:提供蓝宝石衬底,通过干法蚀刻或湿法蚀刻在所述蓝宝石衬底表面进行蚀刻,形成图形化蓝宝石衬底。
蓝宝石常被运用的切面有A面、C面、R面。蓝宝石的C面与III-V族和II-VI族沉积薄膜之间的晶格常数适配率小,同时符合GaN垒晶制程中耐高温的要求,因此,本实施例中可选的,所述衬底为C面的蓝宝石衬底。可选的,本实施例中所述图形化蓝宝石衬底为C面蓝宝石衬底。本实施例中不限定图形化蓝宝石衬底的具体制作工艺,所述图形化蓝宝石衬底可以由干法蚀刻形成,即所述图形化蓝宝石衬底为DPSS蓝宝石衬底,也可以由湿法蚀刻形成,即所述图形化蓝宝石衬底为WPSS蓝宝石衬底。无论哪种方式形成的蓝宝石衬底,所述图形化蓝宝石衬底均包括平面区域和相对于平面区域凸起的凸起结构。
本实施例中不限定凸起结构的具体形状,可以为圆锥形凸起结构,也可以是三角锥形凸起结构,还可以是圆台形凸起结构,凸起结构的形状具体根据图形化衬底的制作工艺来设置。
本实施例中不限定凸起结构相对于平面区域凸起的高度,所述凸起结构相对于平面区域凸起的高度根据干法蚀刻或湿法蚀刻的蚀刻速率以及蚀刻时间而设定,本实施例中对此不做限定。
S102:在所述图形化衬底的平面区域外延形成缓冲层,所述缓冲层与所述凸起结构之间具有间隙。
如图3所示,为本发明实施例提供的在图形化衬底的平面区域制作形成缓冲层的剖面图,所述剖面图为沿垂直于图形化衬底表面的截面图。本实施例中图形化衬底1包括平面区域11和相对于平面区域11凸起的凸起结构12,本实施例中不限定凸起结构的具体截面形状,本实施例中以凸起结构为圆锥形为例进行说明,圆锥形凸起结构的剖面图如图3中所示,为三角形结构。
需要说明的是,本实施例中缓冲层3与凸起结构12之间还具有间隙,如图3中的间隙S所示。本实施例中不限定所述间隙的大小,可选的,间隙S与缓冲层3的厚度相同或相当。
需要说明的是,本实施例中不限定所述缓冲层的形成方法,可选的,请参见图4,具体包括:
在图形化衬底1的平面区域11和凸起结构12上生长一层绝缘材料层4;
在绝缘材料层4表面涂覆光刻胶,并对光刻胶进行曝光、显影,形成第一掩膜5;
以第一掩膜5为掩膜板,对绝缘材料层4进行刻蚀,去掉凸起结构12上的绝缘材料层,并保留图形化衬底平面区域的绝缘材料层,形成缓冲层。
如图4中所示,本实施例中第一掩膜5上设置有遮挡区51和开口区52,开口区52与图形化衬底1的凸起结构12位置相对应,遮挡区51与图形化衬底1上的平面区域11上待制作缓冲层的位置相对应,避免待制作缓冲层位置绝缘材料层被暴露,而开口区52能够将凸起结构12上的绝缘材料层暴露出来,在后续刻蚀过程中,能够将凸起结构12上的绝缘材料层去掉。
本实施例中不限定在图形化衬底的平面区域11和凸起结构12上生长一层绝缘材料层4的具体工艺,可选的,本实施例中采用磁控溅射工艺在所述图形化衬底的平面区域和凸起结构上生长所述绝缘材料层。
需要说明的是,在其他实施例中,所述缓冲层的形成方法还可以如图5所示,包括:
提供图形化衬底1,图形化衬底1包括平面区域11和相对于平面区域11凸起的凸起结构12;
在图形化衬底1的平面区域11和凸起结构12上涂覆光刻胶,并对光刻胶进行曝光、显影,形成第二掩膜6;
以第二掩膜6为掩膜板,在图形化衬底1的平面区域11形成缓冲层。
本实施例中直接设置第二掩膜6,第二掩膜6上同样包括遮挡区61和开口区62,与上面实施例不同的是,本实施例中遮挡区61与图形化衬底1的凸起结构12位置相对应,开口区62与图形化衬底1上的平面区域11上待制作缓冲层的位置相对应,将待制作缓冲层的位置暴露出来,后续直接在暴露出来的区域上沉积或溅射缓冲层材料,从而形成位于平面区域11上,且与凸起结构12具有一定间隙的缓冲层。
需要说明的是,本发明实施例中在制作缓冲层之后,还包括以所述缓冲层为成核中心,在缓冲层和凸起结构上依次外延生长第一型导电层、有源区结构、第二型导电层和欧姆接触层的步骤,最终形成完整的LED外延结构。
本发明实施例中不限定第一型导电层和第二型导电层的具体类型,可选的,所述第一型导电层为N型导电层,所述第二型导电层为P型导电层。本实施例中也不限定缓冲层的具体材质,可选的,氮化铝(AlN)为目前LED外延结构中常用的缓冲层材质,本实施例中缓冲层材质优选为AlN。本实施例中同样不限定后续外延生长的LED外延结构各层的具体材质,可以根据实际需要制作的LED进行不同设置,如LED外延结构的第一型导电层为N型GaN或N型AlGaN均可,本实施例中对此不做限定。
本实施例中以第一型导电层为N型GaN为例进行说明,LED外延结构的生长过程,具体的,请参见图6,在图形化衬底1的平面区域上制作形成缓冲层3后,在制作后续LED外延结构7,具体的,后续LED外延结构7包括通过外延工艺,在缓冲层3和凸起结构上依次生长的非掺杂的GaN层71、N型GaN层72、多量子阱层(MQWS)73、电子阻挡层74、P型GaN层75和欧姆接触层76。
在本发明的其他实施例中,后续LED外延结构7还可以包括其他层结构,如超晶格结构层等,本实施例中对此不做限定。
以上本发明实施例中提供的LED外延结构的制作方法,仅在图形化衬底的平面区域制作缓冲层,而图形化衬底的凸起结构上不设置缓冲层,从而避免图形化衬底的凸起结构上的缓冲层作为后续LED外延材料的成核中心,只保留沿一个方向生长的组分,避免了其他方向生长的成分,从而避免了后续晶核联接及二维生长时,引入高的应力,使得LED外延结构的晶体质量明显提升,避免了不同晶面晶核联接时产生的应力,进而解决了外延材料因应力增加导致的翘曲异常的问题。同时,能够避免引入新的外延缺陷,提高了外延材料的质量,提高了LED外延结构的光电性能。
本发明实施例还提供一种LED外延结构,请参见图6,所述LED外延结构采用上面实施例中所述的LED外延结构的制作方法形成,所述LED外延结构包括:图形化衬底1,图形化衬底1包括平面区域和相对于平面区域凸起的凸起结构;位于平面区域的缓冲层3;其中,缓冲层3与凸起结构之间具有间隙。
本实施例中不限定缓冲层的具体材质,可选的,缓冲层3为氮化铝层。同样的,不限定图形化衬底的材质,可选的,图形化衬底1为图形化蓝宝石衬底,且优选为C面图形化蓝宝石衬底。
需要说明的是,所述LED外延结构还包括其他外延层结构,如图6中的非掺杂的GaN层71、N型GaN层72、多量子阱层(MQW)73、电子阻挡层74、P型GaN层75和欧姆接触层76等结构,本实施例中对此不做限定。
由于本发明中的LED外延结构仅在图形化衬底表面生长缓冲层,后续外延生长LED外延材料时,能够以平面区域的缓冲层为成核中心,沿着图形化衬底的结构生长,从而减少新的外延缺陷以及高应力的引入,使得后续LED外延材料的质量较好,进而提高了LED外延结构的光电性能。
具体的,发明人经过实验证明,利用磁控溅射的原理,在衬底材料上制备目标厚度的高品质的AlN薄膜,根据SEM(scanning electron microscope,扫描电子显微镜)、XRD(X-ray diffraction,X射线衍射)和AFM(Atomic ForceMicroscope,原子力显微镜)测试结果,AlN薄膜结构为沿C轴的柱状生长,结晶品质高,表面光滑平整。在AlN表面外延生长GaN后,其GaN表面非常光洁,晶体质量得到改善;通过对LED芯片TEM(Transmissionelectronmicroscope,透射电子显微镜)的观察和分析,发现GaN层与AlN层界面处的原子结合排布比较规则,GaN外延和MQW的生长过程中位错较少,原子排布整齐有序,这些均有利于减少器件的漏电流和提高器件的寿命。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种LED外延结构的制作方法,其特征在于,包括:
提供图形化衬底,所述图形化衬底包括平面区域和相对于所述平面区域凸起的凸起结构;
在所述图形化衬底的平面区域外延形成缓冲层,所述缓冲层与所述凸起结构之间具有间隙。
2.根据权利要求1所述的LED外延结构的制作方法,其特征在于,所述在所述图形化衬底的平面区域外延形成缓冲层,具体包括:
在所述图形化衬底的平面区域和凸起结构上生长一层绝缘材料层;
在所述绝缘材料层表面涂覆光刻胶,并对所述光刻胶进行曝光、显影,形成第一掩膜;
以所述第一掩膜为掩膜板,对所述绝缘材料层进行刻蚀,去掉所述凸起结构上的绝缘材料层,并保留所述图形化衬底平面区域的绝缘材料层,形成缓冲层。
3.根据权利要求2所述的LED外延结构的制作方法,其特征在于,所述在所述图形化衬底的平面区域和凸起结构上生长一层绝缘材料层,具体为:
采用磁控溅射工艺在所述图形化衬底的平面区域和凸起结构上生长所述绝缘材料层。
4.根据权利要求1所述的LED外延结构的制作方法,其特征在于,所述在所述图形化衬底的平面区域外延形成缓冲层,具体包括:
在所述图形化衬底的平面区域和凸起结构上涂覆光刻胶,并对所述光刻胶进行曝光、显影,形成第二掩膜;
以所述第二掩膜为掩膜板,在所述图形化衬底的平面区域形成缓冲层。
5.根据权利要求4所述的LED外延结构的制作方法,其特征在于,所述以所述第二掩膜为掩膜板,在所述图形化衬底的平面区域形成缓冲层,具体为:
以所述第二掩膜为掩膜板,采用磁控溅射工艺在所述图形化衬底的平面区域形成缓冲层。
6.根据权利要求1-5任意一项所述的LED外延结构的制作方法,其特征在于,还包括:
在所述缓冲层和所述凸起结构上依次外延生长第一型导电层、有源区结构、第二型导电层和欧姆接触层。
7.根据权利要求6所述的LED外延结构的制作方法,其特征在于,所述提供图形化衬底,具体包括:
提供蓝宝石衬底;
干法蚀刻或湿法蚀刻在所述蓝宝石衬底表面进行蚀刻,形成图形化蓝宝石衬底。
8.一种LED外延结构,其特征在于,采用权利要求1-7任意一项所述的LED外延结构的制作方法形成,所述LED外延结构包括:
图形化衬底,所述图形化衬底包括平面区域和相对于所述平面区域凸起的凸起结构;
位于所述平面区域的缓冲层;
其中,所述缓冲层与所述凸起结构之间具有间隙。
9.根据权利要求8所述的外延结构,其特征在于,所述缓冲层为氮化铝层。
10.根据权利要求8所述的外延结构,其特征在于,所述图形化衬底为图形化蓝宝石衬底。
CN201710720209.9A 2017-08-21 2017-08-21 一种led外延结构及其制作方法 Active CN107546302B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710720209.9A CN107546302B (zh) 2017-08-21 2017-08-21 一种led外延结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710720209.9A CN107546302B (zh) 2017-08-21 2017-08-21 一种led外延结构及其制作方法

Publications (2)

Publication Number Publication Date
CN107546302A true CN107546302A (zh) 2018-01-05
CN107546302B CN107546302B (zh) 2019-03-15

Family

ID=60958506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710720209.9A Active CN107546302B (zh) 2017-08-21 2017-08-21 一种led外延结构及其制作方法

Country Status (1)

Country Link
CN (1) CN107546302B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731978A (zh) * 2017-09-30 2018-02-23 厦门乾照光电股份有限公司 一种led的外延结构及其制作方法
CN110112266A (zh) * 2019-05-22 2019-08-09 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
CN113066911A (zh) * 2021-04-23 2021-07-02 厦门三安光电有限公司 Led外延片衬底结构及其制备方法、led芯片及其制备方法
CN113358676A (zh) * 2020-03-03 2021-09-07 中国科学院物理研究所 应用于原位透射电镜的降低芯片漏电流的方法
WO2022082733A1 (zh) * 2020-10-23 2022-04-28 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
WO2023103529A1 (zh) * 2021-12-07 2023-06-15 聚灿光电科技股份有限公司 一种AlN层、其制备方法及外延片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165771A (zh) * 2013-03-28 2013-06-19 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN104112803A (zh) * 2014-04-14 2014-10-22 中国科学院半导体研究所 半极性面氮化镓基发光二极管及其制备方法
CN106887495A (zh) * 2017-03-22 2017-06-23 湘能华磊光电股份有限公司 发光二极管的外延片及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165771A (zh) * 2013-03-28 2013-06-19 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
CN104112803A (zh) * 2014-04-14 2014-10-22 中国科学院半导体研究所 半极性面氮化镓基发光二极管及其制备方法
CN106887495A (zh) * 2017-03-22 2017-06-23 湘能华磊光电股份有限公司 发光二极管的外延片及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731978A (zh) * 2017-09-30 2018-02-23 厦门乾照光电股份有限公司 一种led的外延结构及其制作方法
CN110112266A (zh) * 2019-05-22 2019-08-09 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
CN110112266B (zh) * 2019-05-22 2020-04-28 湘能华磊光电股份有限公司 Led外延片衬底结构及制作方法
CN113358676A (zh) * 2020-03-03 2021-09-07 中国科学院物理研究所 应用于原位透射电镜的降低芯片漏电流的方法
WO2022082733A1 (zh) * 2020-10-23 2022-04-28 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN113066911A (zh) * 2021-04-23 2021-07-02 厦门三安光电有限公司 Led外延片衬底结构及其制备方法、led芯片及其制备方法
WO2023103529A1 (zh) * 2021-12-07 2023-06-15 聚灿光电科技股份有限公司 一种AlN层、其制备方法及外延片

Also Published As

Publication number Publication date
CN107546302B (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
CN107546302B (zh) 一种led外延结构及其制作方法
TWI599072B (zh) 半導體發光元件用基板及半導體發光元件
KR101244926B1 (ko) 초소형 led 소자 및 그 제조방법
Huang et al. High extraction efficiency GaN-based light-emitting diodes on embedded SiO2 nanorod array and nanoscale patterned sapphire substrate
CN103378234B (zh) 发光二极管
JP5097291B2 (ja) 微細凹凸表面を有したエピタキシャル基板とその製造方法
Musolino et al. Compatibility of the selective area growth of GaN nanowires on AlN-buffered Si substrates with the operation of light emitting diodes
CN103378238A (zh) 发光二极管
KR101238169B1 (ko) 습식식각형 버퍼층을 이용한 수직형 발광다이오드 제조 방법
Oh et al. High-performance GaN-based light emitting diodes grown on 8-inch Si substrate by using a combined low-temperature and high-temperature-grown AlN buffer layer
CN108701710B (zh) 制造纳米棒的方法以及通过该方法制造的纳米棒
CN113838955A (zh) 一种基于氮化铝陶瓷材料的复合衬底及其制备方法和应用
CN100587127C (zh) 表面活性剂法制备表面平整的高质量氧化锌外延薄膜
CN102593298A (zh) 一种发光器件
WO2014190890A1 (zh) 一种具有隔离层的复合衬底及其制造方法
Horng et al. Transferring thin film GaN LED epi-structure to the Cu substrate by chemical lift-off technology
CN108922946A (zh) 一种led结构及其制作方法
CN103367584B (zh) 发光二极管及光学元件
CN103367560B (zh) 发光二极管的制备方法
CN105702824A (zh) 一种采用晶圆级Si图形衬底制作LED垂直芯片的方法
US10290497B2 (en) Fabrication of semi-polar crystal structures
Lee et al. Initial stage of cubic GaN for heterophase epitaxial growth induced on nanoscale v-grooved Si (001) in metal-organic vapor-phase epitaxy
JP2002289538A (ja) 半導体素子の製造方法及び半導体素子
CN103367583A (zh) 发光二极管
Geng et al. Improved performance of GaN-based light emitting diodes with nanopatterned sapphire substrates fabricated by wet chemical etching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant