CN113358676A - 应用于原位透射电镜的降低芯片漏电流的方法 - Google Patents

应用于原位透射电镜的降低芯片漏电流的方法 Download PDF

Info

Publication number
CN113358676A
CN113358676A CN202010137511.3A CN202010137511A CN113358676A CN 113358676 A CN113358676 A CN 113358676A CN 202010137511 A CN202010137511 A CN 202010137511A CN 113358676 A CN113358676 A CN 113358676A
Authority
CN
China
Prior art keywords
sample
situ
chip
welding
ion beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010137511.3A
Other languages
English (en)
Other versions
CN113358676B (zh
Inventor
刘效治
时金安
张庆华
谷林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN202010137511.3A priority Critical patent/CN113358676B/zh
Publication of CN113358676A publication Critical patent/CN113358676A/zh
Application granted granted Critical
Publication of CN113358676B publication Critical patent/CN113358676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/20008—Constructional details of analysers, e.g. characterised by X-ray source, detector or optical system; Accessories therefor; Preparing specimens therefor
    • G01N23/20025—Sample holders or supports therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/20008—Constructional details of analysers, e.g. characterised by X-ray source, detector or optical system; Accessories therefor; Preparing specimens therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/20008—Constructional details of analysers, e.g. characterised by X-ray source, detector or optical system; Accessories therefor; Preparing specimens therefor
    • G01N23/2005—Preparation of powder samples therefor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

公开了一种应用于芯片式原位透射电镜的降低芯片漏电流的方法。本申请实施例中，应用于芯片式原位透射电镜的降低芯片漏电流的方法包括：将样品与原位芯片放入聚焦离子束仪器中；清扫所述样品的接触面表面沉积的Pt污染之后，将所述样品和所述原位芯片焊接；使用离子束清扫样品的除焊接部分以外的暴露的表面区域，制备负载有样品的原位芯片；清除所述负载有样品的原位芯片上的Pt污染。本申请实施例利用简单有效的方法降低了原位芯片的漏电流，为更实用、广泛的芯片式原位透射电镜的应用提供了可能。

Description

应用于原位透射电镜的降低芯片漏电流的方法
技术领域
本申请总体上涉及凝聚态物理和材料领域下的透射电子显微技术领域，具体涉及一种应用于芯片式原位透射电镜的降低芯片漏电流的方法。
背景技术
原位透射电子显微镜研究(in-situ TEM analysis)可以实现在原子尺度下原位地、实时地观察样品在外场激励下的结构演化过程，在凝聚态物理、无机材料科学、催化、电化学等领域都得到了广泛的应用。原位透射电镜研究的原理是利用原位样品台(in-situsample stage)在透射电子显微镜(TEM)中对样品施加电场、磁场、温度场、光场等外场激励，并且实时地记录在外场的影响下材料的微观结构演化过程。原位透射电镜研究具有高空间分辨率和高时间分辨率的优点，可以实现在毫秒量级的时间分辨率下对原子尺度的微观结构进行细致的原位表征，在科技前沿研究中具有不可替代的作用。
基于微机电系统(MEMS)的芯片式的原位透射电镜研究具有高机械稳定性、高测量精度、多功能性的优点，是原位透射电镜研究领域的主要研究方式之一。芯片式的原位透射电镜研究的原理是利用特制的原位芯片(in-situ chip)负载样品，并借助原位样品杆(in-situ holder)将芯片传送进透射电镜中做原位实验，根据芯片预先设定的电学、力学、热学或光学等回路，来实现相应的电场、力场、热场或光场的原位调控功能。使用聚焦离子束仪器(FIB)来完成样品的定点转移是实现样品负载在原位芯片上的主要方式之一，该方式具有定位精度高、可控程度高、可扩展性强的优点，在电学、电化学、力学等原位调控研究中被广泛应用。然而，使用FIB转移和制备的原位芯片样品普遍存在漏电流较高的问题，导致原位电学、电化学测试时无法从样品中测得准确的电流信号，因而无法正常开展原位电镜研究工作。在众多前沿物理与材料科学研究领域中，如忆阻器、太阳能电池、锂离子电池领域，都需要在原位实验中测量出准确的电流值才能反映这个材料的真实状态与性能。相应地，对于芯片式原位透射电镜研究，只有获得准确的电流的变化曲线才能将电镜中观察到的结构演化过程和物理性能联系起来。如何降低原位芯片的漏电流是关键难点和技术瓶颈，传统的方法无法有效降低漏电流，这限制了芯片式的原位透射电镜研究的广泛应用，因此需要发明一种可用于原位透射电镜研究的降低芯片漏电流的新方法。
发明内容
针对上述技术问题和其他问题，本申请期望提供一种可用于原位透射电镜研究的降低芯片漏电流的新方法，提升原位芯片测量电流数据的准确度和可靠性。
根据一实施例，提供一种应用于芯片式原位透射电镜的降低芯片漏电流的方法，包括：
将样品与原位芯片放入聚焦离子束仪器中；
清扫所述样品的接触面表面沉积的Pt污染之后，将所述样品和所述原位芯片焊接；
使用离子束清扫样品的除焊接部分以外的暴露的表面区域，制备负载有样品的原位芯片；
清除所述负载有样品的原位芯片上的Pt污染。
在一些示例中，所述清扫所述样品的接触面表面沉积的Pt污染之后，将所述样品和所述原位芯片焊接，包括：在远离界面处的样品另一端使用Pt焊接的方式来将所述样品和原位芯片焊接。
在一些示例中，所述清扫所述样品的接触面表面沉积的Pt污染之后，将所述样品和所述原位芯片焊接，包括：在将后续样品与已经焊接在所述原位芯片上的样品进行对接时，先使用离子束清扫所述样品表面的Pt污染层，再使用微纳加工机械手将两个样品用物理接触的方式拼接在一起，最后在远离界面处的样品另一端使用Pt焊接的方式来将所述样品和原位芯片焊接。
在一些示例中，将所述样品和所述原位芯片焊接，包括：采用低污染的Pt焊接方式将所述样品焊接到所述原位芯片上。
在一些示例中，所述采用低污染的Pt焊接方式将所述样品焊接到所述原位芯片上，包括：使用尽量少地时间完成焊接，焊接后等待尽量长的时间后再打开电子束或离子束观察焊接效果，观察时开启小窗预览模式选用尽量小的观察区域。
在一些示例中，所述采用低污染的Pt焊接方式将所述样品焊接到所述原位芯片上，包括：选择30kV和80pA的离子束束流条件，焊接区域为2平方微米，焊接时间为45秒，等7分钟待焊料(有机分子铂)挥发干净后，使用3平方微米的预览小窗观察焊接效果，使用小窗观察可以尽量减少非焊接区域的Pt污染沉积；或者，选择30kV和80pA的离子束束流条件，焊接区域为2平方微米，焊接时间为120秒，直接观察焊接效果。
在一些示例中，所述清除所述负载有样品的原位芯片上的Pt污染，包括：调整所述负载有样品的原位芯片的角度，使离子束方向与原位芯片表面垂直，观察原位芯片上Pt污染的范围，使用离子束在电极之间切割，确保电极之间没有Pt污染的连接，完成对所述原位芯片上Pt污染的清除。
在一些示例中，所述清除所述负载有样品的原位芯片上的Pt污染，包括：调整所述负载有样品的原位芯片的角度，使离子束方向与芯片表面呈掠入射角度，观察所述原位芯片上样品附近Pt污染的范围，使用离子束在污染区域清扫，确保电极之间没有Pt污染的连接，完成对所述原位芯片上Pt污染的清除。
在一些示例中，所述清除所述负载有样品的原位芯片上的Pt污染，包括：设定10平方微米的加工区域清扫，选择30kV和80pA的离子束束流条件，清扫时间为5分钟，完成所述原位芯片上Pt污染的离子束清扫。
本申请实施例，不仅对漏电流的抑制效果好，而且方法简单，成本节约，可以在FIB内部没有取出原位芯片之前就完成降低漏电流的所有操作，克服了负载了样品的原位芯片的漏电流过高是芯片式原位电镜广泛应用的这一瓶颈，也就是说，本申请实施例利用简单有效的方法降低了原位芯片的漏电流，为更实用、广泛的芯片式原位透射电镜的应用提供了可能。
本申请的上述和其他特征和优点将从下面对示例性实施例的描述而变得显而易见。
附图说明
通过结合附图对本申请的示例性实施例进行更详细的描述，本申请的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本申请实施例的进一步理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请，并不构成对本申请的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
图1为根据本申请一示例性实施例的用于原位透射电镜的降低芯片漏电流的方法的流程示意图。
图2为根据本申请另一示例性实施例的降低芯片漏电流的方法中清扫前后的样品表面形貌示例图。
图3为根据本申请一示例性实施例的降低芯片漏电流的方法中经受芯片处理后的原位芯片的示例图。
图4为根据本申请一示例性实施例的降低芯片漏电流的方法中原位芯片在经受芯片处理之前和之后的示例图。
图5为根据本申请一示例性实施例的具体实施例2的原位芯片样品的I-V曲线示意图。
图6为根据本申请一示例性实施例的具体实施例3的原位芯片样品的I-V曲线示意图。
图7为根据本申请一示例性实施例的具体实施例2和具体实施例3制备的原位芯片样品的I-V曲线示意图。
具体实施方式
下面，将参考附图详细地描述本申请的示例性实施例。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是本申请的全部实施例，应理解，本申请不受这里描述的示例实施例的限制。
为实现前文所述技术目的，发明人发现Pt污染是影响芯片漏电流的主要因素，因此，本申请实施例提供了一种可用于原位透射电镜研究的降低芯片漏电流的新方法，该方法通过在转移与制备原位芯片样品的时候尽量降低Pt在非焊接区域的沉积，在转移结束后采用隔断或清扫的方式消除Pt污染的影响，从而降低原位透射电镜应用中的芯片漏电流。
图1示出了本申请实施例可用于原位透射电镜研究的降低芯片漏电流的方法的流程。如图1所示，本申请实施例提供的降低芯片漏电流的方法可以包括如下步骤：
步骤S101，将样品与原位芯片放入聚焦离子束仪器(FIB)中；
本步骤中，在转移样品时使用尽量少(如1分钟以内)的时间完成焊接，焊接后等待尽量长(如5分钟左右)的时间后再打开电子束或离子束观察焊接效果，观察时开启小窗预览模式选用尽量小(如3平方微米左右)的观察区域，确认焊接牢固后，完成样品转移。
步骤S102，清扫所述样品的接触面表面沉积的Pt污染之后，将所述样品和所述原位芯片焊接；
本步骤中，对于需要在原位芯片上拼接的样品，使用微纳加工机械手先将两个样品用物理接触的方式拼接在一起，在拼接前需要清扫接触面表面沉积的Pt污染，并且在拼接后避免在两个样品界面处采用沉积Pt的方式焊接，然后在远离界面处的样品另一端使用例如步骤S101中描述的Pt焊接等方式来将样品和原位芯片焊接牢固。即，使用尽量少(如1分钟以内)的时间完成焊接，焊接后等待尽量长(如5分钟左右)的时间后再打开电子束或离子束观察焊接效果，观察时开启小窗预览模式选用尽量小(如3平方微米左右)的观察区域。
图2示出了步骤S102中清扫前后的样品表面形貌示例。图2中(a)为清扫前的待拼接的样品，表面不平且可见明显的Pt污染，图2中(b)为经过表面清扫后的待拼接样品。
步骤S103，使用离子束清扫样品的除焊接部分以外的暴露的表面区域，制备负载有样品的原位芯片；
本步骤中，可以使用离子束清扫样品的除焊接部分以外的暴露的表面区域，确保将所有样品表面的Pt污染清除干净后，完成负载有样品的原位芯片样品的初步制备。
步骤S104，清除负载有样品的原位芯片上的Pt污染。
本步骤的一种实现方式中，步骤S104具体可以包括：调整步骤S103制备的已经负载样品的原位芯片的角度，使离子束方向与芯片表面垂直，观察芯片上Pt污染的范围，使用离子束在电极之间切割，确保电极之间没有Pt污染的连接，完成对芯片上Pt污染的清除。
图3示出了经过步骤S104处理过的芯片的示例。图3中发亮的区域是由于被Pt污染后电导率变高导致的，可见切断后的电极之间不再被污染区域短路。
如果芯片较薄或较脆，被离子束切割时可能会意外破裂，需要切割前事先在两端挖圆形孔以便释放应力。如果挖圆形孔无效，或者，如果想保持芯片的完整性和机械稳定性，可以采用如下实现方式来实现步骤S104.该实现方式中，步骤S104可以包括：调整步骤S103制备的已经负载样品的原位芯片的角度，使离子束方向与芯片表面呈掠入射角度(约7°左右)，观察芯片上样品附近Pt污染的范围，使用离子束在污染区域清扫，确保电极之间没有Pt污染的连接，完成对芯片上Pt污染的清除。
本申请实施例的上述可用于芯片式原位透射电镜研究的降低漏电流的方法，其针对使用FIB转移和制备的原位芯片样品。本申请实施例是在发现Pt沉积为主要污染源的基础上，对原位芯片上可能存在污染的地方，如样品表面和芯片表面，分别以创新性的方式做了必要的处理。本申请实施例不仅对漏电流的抑制效果好，而且方法简单，成本节约，可以在FIB内部没有取出原位芯片之前就完成降低漏电流的所有操作。负载了样品的原位芯片的漏电流过高是芯片式原位电镜广泛应用的瓶颈，本申请实施例利用简单有效的方法降低了原位芯片的漏电流，为更实用、广泛的芯片式原位透射电镜的应用提供了可能。
下面结合具体实施例为例来详细说明本申请实施例的示例性实现方式。
本部分对本发明试验中所使用到的材料以及试验方法进行一般性的描述。虽然为实现本发明目的所使用的许多材料和操作方法是本领域公知的，但是本发明仍然在此作尽可能详细描述。本领域技术人员清楚，在上下文中，如果未特别说明，本发明所用材料和操作方法是本领域公知的。
以下实施例中使用的试剂和仪器如下：
试剂与材料：电池正极材料钴酸锂LiCoO2、固态电解质锂镧锆氧LLZO，购自国药集团化学试剂有限公司；
原位芯片(in-situ chip)，购自荷兰DENSsolutions公司。
仪器：
原位样品杆(in-situ holder)，购自荷兰DENSsolutions公司，型号D8；
高精度电源测量表，购自美国Tektronix公司，型号Keithley 2601B；
微纳加工机械手，购自英国Oxford Instruments公司，型号OmniProbe；
聚焦离子束仪器FIB，购自美国Thermo Fisher公司，型号Helios 600i；
透射电子显微镜TEM，购自日本JEOL公司，型号JEM-2100plus。
具体实施例1
本实施例用于说明本申请实施例上述方法是在发现Pt污染是芯片式原位透射电镜研究的漏电流过大的原因的基础上发明的，并且说明本发明降低原位芯片漏电流的方法的有效性。
首先，把一个未使用的原位芯片装在原位样品杆上，将原位样品杆与高精度电源测量表(以下简称，电源表)连接，使用电源表测试原位芯片的电阻值和漏电流值，测得数据分别为10GΩ和5pA。
其次，将该原位芯片放入FIB中，在原位芯片的两个电极相应的位置上分别设定4平方微米的加工区域镀Pt，选择30kV和80pA的离子束束流条件，Pt沉积时间为2分钟，沉积过程中和沉积之后不采用本发明中提到的降低Pt污染的方法，完成后取出原位芯片，并将其按照上述测量未使用的原位芯片的漏电状态的方式，测试此时原位芯片的电阻值和漏电流值，测得数据分别为3kΩ和1μA。
最后，把上述有Pt污染的原位芯片放回FIB中，使用本发明上述方法中的步骤S104中提到的方法消除原位芯片表面的Pt污染，设定10平方微米的加工区域清扫，选择30kV和80pA的离子束束流条件，清扫时间为5分钟，完成离子束清扫后取出原位芯片，并将其按照上述的测量未使用的原位芯片的漏电状态的方式，测试此时原位芯片的电阻值和漏电流值，测得数据分别为8GΩ和7pA。
在上述操作步骤期间，依次将上述原位芯片放入FIB中，调整芯片的角度使离子束方向与芯片表面呈掠入射角度7°，选择30kV和80pA的离子束束流条件，使用离子束拍照，成像条件为300ns的驻留时间以及1536×1024的扫描分辨率。如图4所示，(a)为未使用的新的原位芯片，(b)为镀了Pt后的原位芯片，(c)为使用本方法处理Pt污染后的原位芯片。可见，镀了Pt后的原位芯片，在电极之间行成明亮衬度的区域，该区域是由于受到Pt的污染导电性明显增加，因此在离子束成像条件下显得比其他未经污染的绝缘SiNx区域更加明亮。而对于经过本发明方法处理Pt污染后的原位芯片，可见原先的亮衬度区域明显减少，其总体衬度和未使用的新的原位芯片的衬度基本一致，表明电极之间绝大部分Pt污染已经被清除干净。
具体实施例2
本实施例用于说明本发明降低原位芯片漏电流的方法的创新性和有效性。
首先，将电池正极材料钴酸锂(LCO)以及固态电解质锂镧锆氧(LLZO)样品与原位芯片放入聚焦离子束仪器(FIB)中。其次，使用微纳加工机械手，依次完成LLZO和LCO样品的转移：在将样品焊接到原位芯片上的时候，采用“低污染”的Pt焊接方式，即选择30kV和80pA的离子束束流条件，焊接区域为2平方微米，焊接时间为45秒，等7分钟待焊料(有机分子铂)挥发干净后，使用3平方微米的预览小窗观察焊接效果，使用小窗观察可以尽量减少非焊接区域的Pt污染沉积。若焊接不牢固，则使用同样的方式重新焊接，反之则切断微纳加工机械手和样品的连接，完成该样品的焊接和转移。其中，在将后续样品LCO与已经焊接在芯片上的样品LLZO进行对接时，先使用离子束在cleaning cross section(CCS)模式下清扫两个样品表面的Pt污染层，避免Pt污染被带入两个样品的界面内，再使用微纳加工机械手将两个样品用物理接触的方式拼接在一起。由于需要保持两个样品界面处的本征物理化学特性，因此不在两个样品界面处采用沉积Pt的方式焊接，而是在后续样品LCO的远离界面的另一端采用类似于上述的“低污染”的Pt焊接的方式固定。然后，使用离子束清扫样品的除焊接部分以外的暴露的表面区域，确保将所有样品表面的Pt污染清除干净。此时，完成对样品上Pt污染的清除。最后需要清除样品周围在芯片上沉积的Pt污染，即：调整该原位芯片的角度使离子束方向与芯片表面垂直，观察芯片上样品附近Pt污染的范围，使用离子束在电极之间切割，确保电极之间没有Pt污染的连接。此时，完成对芯片上Pt污染的清除，原位芯片样品至此制备结束。
将该制备好的原位芯片装在原位样品杆上，将原位样品杆与电源表连接，使用电源表测试原位芯片的漏电流值，测得数据为8pA。再使用电源表测试该原位芯片上负载的样品的电流-电压(I-V)曲线，如图5所示。
具体实施例3
本实施例用于说明使用传统降低原位芯片漏电流的方法而未使用本发明的新方法的情况下，原位芯片不可避免地存在较大的漏电流。
除了不使用本发明的方法外，其他步骤采用与实施例2相同的方法制备原位芯片。首先，将电池正极材料钴酸锂(LCO)以及固态电解质锂镧锆氧(LLZO)样品与原位芯片放入聚焦离子束仪器(FIB)中。其次，使用微纳加工机械手，依次完成LLZO和LCO样品的转移：在将样品焊接到原位芯片上的时候，采用传统的Pt焊接方式，即选择30kV和80pA的离子束束流条件，焊接区域为2平方微米，焊接时间为120秒，不使用预览小窗，直接观察焊接效果。若焊接不牢固，则使用同样的方式重新焊接，反之则切断微纳加工机械手和样品的连接，完成该样品的焊接和转移。其中，在将后续样品LCO与已经焊接在芯片上的样品LLZO进行对接时，不清扫样品之间的界面污染，而是直接使用微纳加工机械手将两个样品用物理接触的方式拼接在一起。在后续样品LCO的界面处和远离界面处都采用上述的传统的Pt焊接的方式固定，原位芯片样品至此制备结束。
将该制备好的原位芯片装在原位样品杆上，将原位样品杆与电源表连接，使用电源表测试原位芯片的漏电流值，测得数据为10μA。再使用电源表测试该原位芯片上负载的样品的电流-电压(I-V)曲线，如图6所示。
将实施例2与实施例3的样品的I-V曲线放在一起比较，如图7所示。可见，未使用本发明方法处理的原位芯片的漏电流过大，总体I-V曲线呈现出类似于短路电阻的变化趋势，而经过本发明方法处理过的原位芯片的漏电流被显著抑制——从μA级别降低到pA级别，总体的I-V曲线呈现出样品的本征工作特性。由于漏电流控制在足够低的范围，因此可以从图5的左上角插图中看到样品在不同电压下表现出特征的电流变化曲线，说明本发明方法能够有效地降低原位芯片的漏电流，从而保障芯片式原位透射电镜研究可以在原位观察的同时，测得样品本征的微弱电流信号。
本申请实施例的上述方法，可以具有但不限于以下有益效果：
1)对于负载了样品后的原位芯片，其漏电流可以被抑制在pA量级；
2)采用离子束切割的方式，虽然对芯片会造成一定的损伤，但是可以简单快捷地降低漏电流；
3)采用离子束清扫的方式，对芯片没有损伤，可以保持芯片的完整性，避免芯片在切割时意外破裂，同时也可以有效降低漏电流；
4)当完成样品的转移与制备之后，且没有取出原位芯片之前，在FIB内即可原位完成对漏电流的抑制，不需要借助其他仪器或其他工具。
5)对于原位芯片样品的类别和尺寸没有限制，具有普适性和鲁棒性。
以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。
本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。
还需要指出的是，在本申请的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (9)

1.一种应用于芯片式原位透射电镜的降低芯片漏电流的方法，包括：
将样品与原位芯片放入聚焦离子束仪器中；
清扫所述样品的接触面表面沉积的Pt污染之后，将所述样品和所述原位芯片焊接；
使用离子束清扫样品的除焊接部分以外的暴露的表面区域，制备负载有样品的原位芯片；
清除所述负载有样品的原位芯片上的Pt污染。
2.根据权利要求1所述的方法，其中，所述清扫所述样品的接触面表面沉积的Pt污染之后，将所述样品和所述原位芯片焊接，包括：
在远离界面处的样品另一端使用Pt焊接的方式来将所述样品和原位芯片焊接。
3.根据权利要求1所述的方法，其中，所述清扫所述样品的接触面表面沉积的Pt污染之后，将所述样品和所述原位芯片焊接，包括：
在将后续样品与已经焊接在所述原位芯片上的样品进行对接时，先使用离子束清扫所述样品表面的Pt污染层，再使用微纳加工机械手将两个样品用物理接触的方式拼接在一起，最后在远离界面处的样品另一端使用Pt焊接的方式来将所述样品和原位芯片焊接。
4.根据权利要求1、2或3所述的方法，其中，将所述样品和所述原位芯片焊接，包括：采用低污染的Pt焊接方式将所述样品焊接到所述原位芯片上。
5.根据权利要求4所述的方法，其中，所述采用低污染的Pt焊接方式将所述样品焊接到所述原位芯片上，包括：
使用尽量少地时间完成焊接，焊接后等待尽量长的时间后再打开电子束或离子束观察焊接效果，观察时开启小窗预览模式选用尽量小的观察区域。
6.根据权利要求5所述的方法，其中，所述采用低污染的Pt焊接方式将所述样品焊接到所述原位芯片上，包括：
选择30kV和80pA的离子束束流条件，焊接区域为2平方微米，焊接时间为45秒，等7分钟待焊料(有机分子铂)挥发干净后，使用3平方微米的预览小窗观察焊接效果，使用小窗观察可以尽量减少非焊接区域的Pt污染沉积；或者，
选择30kV和80pA的离子束束流条件，焊接区域为2平方微米，焊接时间为120秒，直接观察焊接效果。
7.根据权利要求1所述的方法，其中，所述清除所述负载有样品的原位芯片上的Pt污染，包括：
调整所述负载有样品的原位芯片的角度，使离子束方向与原位芯片表面垂直，观察原位芯片上Pt污染的范围，使用离子束在电极之间切割，确保电极之间没有Pt污染的连接，完成对所述原位芯片上Pt污染的清除。
8.根据权利要求1所述的方法，其中，所述清除所述负载有样品的原位芯片上的Pt污染，包括：
调整所述负载有样品的原位芯片的角度，使离子束方向与芯片表面呈掠入射角度，观察所述原位芯片上样品附近Pt污染的范围，使用离子束在污染区域清扫，确保电极之间没有Pt污染的连接，完成对所述原位芯片上Pt污染的清除。
9.根据权利要求1所述的方法，其中，所述清除所述负载有样品的原位芯片上的Pt污染，包括：
设定10平方微米的加工区域清扫，选择30kV和80pA的离子束束流条件，清扫时间为5分钟，完成所述原位芯片上Pt污染的离子束清扫。
CN202010137511.3A 2020-03-03 2020-03-03 应用于原位透射电镜的降低芯片漏电流的方法 Active CN113358676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010137511.3A CN113358676B (zh) 2020-03-03 2020-03-03 应用于原位透射电镜的降低芯片漏电流的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010137511.3A CN113358676B (zh) 2020-03-03 2020-03-03 应用于原位透射电镜的降低芯片漏电流的方法

Publications (2)

Publication Number Publication Date
CN113358676A true CN113358676A (zh) 2021-09-07
CN113358676B CN113358676B (zh) 2022-06-07

Family

ID=77523314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010137511.3A Active CN113358676B (zh) 2020-03-03 2020-03-03 应用于原位透射电镜的降低芯片漏电流的方法

Country Status (1)

Country Link
CN (1) CN113358676B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114279784A (zh) * 2021-12-22 2022-04-05 上海季丰电子股份有限公司 一种透射电镜样品的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046924A1 (en) * 2004-10-28 2006-05-04 Nanofactory Instruments Ab Microfabricated cantilever chip
CN104064224A (zh) * 2014-06-24 2014-09-24 武汉新芯集成电路制造有限公司 一种闪存芯片漏电失效分析的方法
CN105136822A (zh) * 2015-08-06 2015-12-09 南京大学 一种纳米材料透射电镜原位测试芯片、芯片制备方法及其应用
CN107546302A (zh) * 2017-08-21 2018-01-05 厦门乾照光电股份有限公司 一种led外延结构及其制作方法
CN108375598A (zh) * 2018-01-17 2018-08-07 华东理工大学 一种电子显微镜用新型光纤耦合原位液体样品系统及使用方法
CN109827820A (zh) * 2019-03-07 2019-05-31 中国工程物理研究院材料研究所 一种基于加热芯片的原位透射电镜样品制备方法
CN110161063A (zh) * 2019-05-31 2019-08-23 南京大学 一种扫描透射电子束诱导电流分析系统及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046924A1 (en) * 2004-10-28 2006-05-04 Nanofactory Instruments Ab Microfabricated cantilever chip
CN104064224A (zh) * 2014-06-24 2014-09-24 武汉新芯集成电路制造有限公司 一种闪存芯片漏电失效分析的方法
CN105136822A (zh) * 2015-08-06 2015-12-09 南京大学 一种纳米材料透射电镜原位测试芯片、芯片制备方法及其应用
CN107546302A (zh) * 2017-08-21 2018-01-05 厦门乾照光电股份有限公司 一种led外延结构及其制作方法
CN108375598A (zh) * 2018-01-17 2018-08-07 华东理工大学 一种电子显微镜用新型光纤耦合原位液体样品系统及使用方法
CN109827820A (zh) * 2019-03-07 2019-05-31 中国工程物理研究院材料研究所 一种基于加热芯片的原位透射电镜样品制备方法
CN110161063A (zh) * 2019-05-31 2019-08-23 南京大学 一种扫描透射电子束诱导电流分析系统及方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
张超等: "基于微芯片的透射电子显微镜的低温纳米精度电子束刻蚀与原位电学输运性质测量", 《物理学报》 *
张超等: "基于微芯片的透射电子显微镜的低温纳米精度电子束刻蚀与原位电学输运性质测量", 《物理学报》, no. 24, 31 December 2014 (2014-12-31) *
时金安: ""金属玻璃动力学的透射电子显微学研究"", 《中国优秀博士学位论文全文数据库 工程科技Ⅰ辑》 *
时金安: ""金属玻璃动力学的透射电子显微学研究"", 《中国优秀博士学位论文全文数据库 工程科技Ⅰ辑》, 15 December 2017 (2017-12-15) *
王亚等: "基于加热芯片的原位透射电镜样品的制备方法", 《电子显微学报》 *
王亚等: "基于加热芯片的原位透射电镜样品的制备方法", 《电子显微学报》, no. 06, 15 December 2015 (2015-12-15) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114279784A (zh) * 2021-12-22 2022-04-05 上海季丰电子股份有限公司 一种透射电镜样品的制备方法

Also Published As

Publication number Publication date
CN113358676B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
US8723144B2 (en) Apparatus for sample formation and microanalysis in a vacuum chamber
CN102110625B (zh) 一种针孔类生长缺陷的检测方法
EP1797393A2 (en) Sensors for electrochemical, electrical or topographical analysis
US20060025002A1 (en) TEM MEMS device holder and method of fabrication
WO1999005506A1 (en) Method and apparatus for preparing samples
Enderling et al. Sheet resistance measurement of non-standard cleanroom materials using suspended Greek cross test structures
CN101545871A (zh) 纳米线的显微结构与电学性能测试装置
CN113358676B (zh) 应用于原位透射电镜的降低芯片漏电流的方法
US5661403A (en) Apparatus and method for testing a solid electrolyte
US6566650B1 (en) Incorporation of dielectric layer onto SThM tips for direct thermal analysis
CN111879796A (zh) 一种透射电镜高分辨原位流体冷冻芯片及其制备方法
CN212932446U (zh) 一种透射电镜高分辨原位流体冷冻芯片
Legerstee et al. Scanning probe microscopy facility for operando study of redox processes on lithium ion battery electrodes
US8819926B2 (en) Methods and apparatuses of using metal needle arrays for specimen lift-out and circuit edit
Wang et al. Electrical conductivity and Seebeck coefficient measurements of single nanowires by utilizing a microfabricated thermoelectric nanowire characterization platform
CN201488957U (zh) 纳米线的显微结构与电学性能测试装置
JP2000156393A (ja) 基板抽出方法及びそれを用いた電子部品製造方法
GB2613733A (en) Transmission electron microscope high-resolution in-situ fluid freezing chip and preparation method therefor
McConohy et al. Mechanical origins of lithium-metal intrusions into garnet solid electrolytes revealed by failure statistics
Bai et al. Nanoscale probe system for cell-organelle analysis
US20150185461A1 (en) Holder and Multicontact Device
CN111537300A (zh) 用于透射电镜原位电学测试的限制型存储单元制备方法
Ye et al. Sample Preparation Method for In-Situ Tem Analysis in Integrated Circuits
GB2438241A (en) Machining of microstructures
KR100595137B1 (ko) Ｆｉｂ 장치를 이용한 반도체 소자의 전기적 특성 검사 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant