JP2831665B2 - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JP2831665B2 JP2831665B2 JP30496388A JP30496388A JP2831665B2 JP 2831665 B2 JP2831665 B2 JP 2831665B2 JP 30496388 A JP30496388 A JP 30496388A JP 30496388 A JP30496388 A JP 30496388A JP 2831665 B2 JP2831665 B2 JP 2831665B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- light emitting
- semiconductor light
- layer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板上に形成された複数のたとえば
発光ダイオード(LED)などの半導体発光素子と、その
発光量を制御する手段とを一体的に含んで構成される半
導体発光装置に関する。
発光ダイオード(LED)などの半導体発光素子と、その
発光量を制御する手段とを一体的に含んで構成される半
導体発光装置に関する。
従来の技術 従来から、各種コンピュータやいわゆるワードプロセ
ッサなどに各種印字(印画)装置が用いられている。こ
のような印字装置としては、たとえば複数本の印字用ワ
イヤによって印字用リボンを打突し、これによって記録
紙に印字を行うようなインパクト型印字装置と、たとえ
ば感熱記録紙にサーマルヘッドによって印字を行うよう
な非インパクト型印字装置とが用いられている。このよ
うに非インパクト型印字装置として、感光材料を塗布し
た回転ドラムなどに近接してLEDアレイを配置し、その
個別的な点滅によって感光ドラム上に静電潜像を形成し
て、これを現像剤を用いて顕像化し、記録紙に転写して
印字出力を得る技術が用いられている。
ッサなどに各種印字(印画)装置が用いられている。こ
のような印字装置としては、たとえば複数本の印字用ワ
イヤによって印字用リボンを打突し、これによって記録
紙に印字を行うようなインパクト型印字装置と、たとえ
ば感熱記録紙にサーマルヘッドによって印字を行うよう
な非インパクト型印字装置とが用いられている。このよ
うに非インパクト型印字装置として、感光材料を塗布し
た回転ドラムなどに近接してLEDアレイを配置し、その
個別的な点滅によって感光ドラム上に静電潜像を形成し
て、これを現像剤を用いて顕像化し、記録紙に転写して
印字出力を得る技術が用いられている。
このような従来例に用いられるLEDアレイは、一般に
ガラス基板上に複数のLEDと、これを点滅駆動するため
の駆動用集積回路素子とを実装するようにしていた。こ
のようなLEDおよび駆動用集積回路素子は、ガラス基板
上に形成された印刷配線などにボンディングワイヤなど
で接続されていた。
ガラス基板上に複数のLEDと、これを点滅駆動するため
の駆動用集積回路素子とを実装するようにしていた。こ
のようなLEDおよび駆動用集積回路素子は、ガラス基板
上に形成された印刷配線などにボンディングワイヤなど
で接続されていた。
発明が解決しようとする課題 このような従来技術のLEDアレイにおいて、ガラス基
板に実装されるLED素子の輝度にばらつきが比較的多い
ことが知られている。そのため、製造されたLED素子を
ガラス基板に実装するに先立って、各LED素子毎にその
輝度を検査し、選別する作業を行っている。また選別の
結果、採用されたLED素子であっても輝度にばらつきが
ある場合が多く、このようなLED素子はガラス基板上に
たとえば輝度の順番に実装するようにしていた。このよ
うな輝度のばらつきは、LED素子を構成するたとえばGaA
sPエピ結晶の不純物濃度のばらつきや、プレーナ工程に
おける不純物拡散におけるばらつきなどにより発生する
ものである。
板に実装されるLED素子の輝度にばらつきが比較的多い
ことが知られている。そのため、製造されたLED素子を
ガラス基板に実装するに先立って、各LED素子毎にその
輝度を検査し、選別する作業を行っている。また選別の
結果、採用されたLED素子であっても輝度にばらつきが
ある場合が多く、このようなLED素子はガラス基板上に
たとえば輝度の順番に実装するようにしていた。このよ
うな輝度のばらつきは、LED素子を構成するたとえばGaA
sPエピ結晶の不純物濃度のばらつきや、プレーナ工程に
おける不純物拡散におけるばらつきなどにより発生する
ものである。
このため、製造されるLED素子の歩留まりが悪いとと
もに、LEDアレイの製造工程がむやみに繁雑になってい
た。
もに、LEDアレイの製造工程がむやみに繁雑になってい
た。
本発明の目的は、上述の技術的課題を解消し、発光量
が一定となる高品質が実現され、かつ製造も格段に容易
な半導体発光装置を提供することである。
が一定となる高品質が実現され、かつ製造も格段に容易
な半導体発光装置を提供することである。
課題を解決するための手段 本発明は、シリコンから成る半導体基板上に複数の化
合物半導体層を積層し突出して形成された複数の半導体
発光素子と、 各半導体発光素子の根元部分の周辺部の半導体基板中
に半導体不純物を拡散して形成され、各半導体発光素子
から周辺に照射された光を個別に受光し、前記受光量に
対応したレベルの出力を導出する複数の受光素子と、 半導体基板にモノリシックに形成され、各受光素子の
出力に応答して、各受光素子に対応する半導体発光素子
の駆動電力を、半導体発光素子の発光量が一定となるよ
うに制御する制御手段とを含むことを特徴とする半導体
発光装置である。
合物半導体層を積層し突出して形成された複数の半導体
発光素子と、 各半導体発光素子の根元部分の周辺部の半導体基板中
に半導体不純物を拡散して形成され、各半導体発光素子
から周辺に照射された光を個別に受光し、前記受光量に
対応したレベルの出力を導出する複数の受光素子と、 半導体基板にモノリシックに形成され、各受光素子の
出力に応答して、各受光素子に対応する半導体発光素子
の駆動電力を、半導体発光素子の発光量が一定となるよ
うに制御する制御手段とを含むことを特徴とする半導体
発光装置である。
作用 本発明に従う半導体発光装置は、シリコンから成る半
導体基板上に複数の化合物半導体層を積層し、突出して
形成された複数の半導体発光素子が形成される。また前
記発光素子の各々の根元部分の周辺部の半導体基板中に
半導体不純物を拡散して受光素子が形成され、各受光素
子は、各半導体発光素子から周辺に照射された光を個別
に受光できる。
導体基板上に複数の化合物半導体層を積層し、突出して
形成された複数の半導体発光素子が形成される。また前
記発光素子の各々の根元部分の周辺部の半導体基板中に
半導体不純物を拡散して受光素子が形成され、各受光素
子は、各半導体発光素子から周辺に照射された光を個別
に受光できる。
これによって各受光素子は、受光量に対応したレベル
の出力を導出する。この受光素子の出力に応答して、各
受光素子に対応する半導体発光素子の駆動電力を半導体
発光素子の発光量が一定となるように制御する制御手段
が半導体基板にモノリシックに形成される。
の出力を導出する。この受光素子の出力に応答して、各
受光素子に対応する半導体発光素子の駆動電力を半導体
発光素子の発光量が一定となるように制御する制御手段
が半導体基板にモノリシックに形成される。
このようにし半導体基板上に突出した複数の半導体発
光素子から周辺に照射された光を直接個別に受光でき、
半導体発光素子に輝度のばらつきを存在する場合であっ
ても、その駆動時には前記制御手段によって各半導体発
光素子は発光量が一定となるように制御される。したが
って半導体発光素子の輝度に関して選別作業を行う必要
はなく、またその輝度のばらつきの程度によって半導体
発光素子の配列順を選択するなどの作業も不必要とな
る。このようにして製造作業が格段に簡略化されるとと
もに、各半導体発光素子は一定光量をそれぞれ発生する
ので、高品質の半導体発光装置が提供できる。
光素子から周辺に照射された光を直接個別に受光でき、
半導体発光素子に輝度のばらつきを存在する場合であっ
ても、その駆動時には前記制御手段によって各半導体発
光素子は発光量が一定となるように制御される。したが
って半導体発光素子の輝度に関して選別作業を行う必要
はなく、またその輝度のばらつきの程度によって半導体
発光素子の配列順を選択するなどの作業も不必要とな
る。このようにして製造作業が格段に簡略化されるとと
もに、各半導体発光素子は一定光量をそれぞれ発生する
ので、高品質の半導体発光装置が提供できる。
実施例 第1図は本発明の一実施例の半導体発光装置であるLE
Dアレイヘッド31の断面図であり、第2図はLEDアレイヘ
ッド31の平面図である。これらの図面を参照して、本実
施例について説明する。LEDアレイヘッド31は、たとえ
ばn型のシリコン基板3を含んでおり、このシリコン基
板3にはシリコン基板3との間で発光ダイオードを構成
するp型半導体層(以下、p層と略す)43が、たとえば
第2図に示すように逆U字状にモノリシックにシリコン
基板に半導体不純物を拡散させて形成される。
Dアレイヘッド31の断面図であり、第2図はLEDアレイヘ
ッド31の平面図である。これらの図面を参照して、本実
施例について説明する。LEDアレイヘッド31は、たとえ
ばn型のシリコン基板3を含んでおり、このシリコン基
板3にはシリコン基板3との間で発光ダイオードを構成
するp型半導体層(以下、p層と略す)43が、たとえば
第2図に示すように逆U字状にモノリシックにシリコン
基板に半導体不純物を拡散させて形成される。
p層43で囲まれる範囲内に後述するように形成される
LEDを駆動するための駆動回路44が、各p層43と個別に
対応して、やはりモノリシックに形成される。
LEDを駆動するための駆動回路44が、各p層43と個別に
対応して、やはりモノリシックに形成される。
このような拡散技術によるLEDアレイヘッド31の構成
要素が形成された後、詳しくは後述するような製造工程
によってシリコン基板3の前記p層43で囲まれた領域
に、GaAs結晶層26、n-AlGaAs結晶層(以下、n層と略
す)34およびp-AlGaAs結晶層(以下、p層と略す)35が
この順序に形成される。またp層35上には、GaAs結晶層
などによって形成されるアノード電極36が形成される。
さらにアノード電極36に駆動電力を供給するための電極
37と、前記p層43から光電流を取出すための電極38と
が、たとえばアルミニウムAlなどによって形成される。
要素が形成された後、詳しくは後述するような製造工程
によってシリコン基板3の前記p層43で囲まれた領域
に、GaAs結晶層26、n-AlGaAs結晶層(以下、n層と略
す)34およびp-AlGaAs結晶層(以下、p層と略す)35が
この順序に形成される。またp層35上には、GaAs結晶層
などによって形成されるアノード電極36が形成される。
さらにアノード電極36に駆動電力を供給するための電極
37と、前記p層43から光電流を取出すための電極38と
が、たとえばアルミニウムAlなどによって形成される。
このようにして前記n層34およびP層35を含んで、シ
リコン基板3の表面から突出してLED39が構成され、ま
たLED39の根元部分にシリコン基板3とP層43とを含ん
でホトダイオード40が構成される。このようなLED39、
P層43および駆動回路44の組が同一のシリコン基板内に
多数形成される。
リコン基板3の表面から突出してLED39が構成され、ま
たLED39の根元部分にシリコン基板3とP層43とを含ん
でホトダイオード40が構成される。このようなLED39、
P層43および駆動回路44の組が同一のシリコン基板内に
多数形成される。
第3図は1つのLED39に関連する構成の等価回路図で
ある。本実施例のLEDアレイヘッド31は、LED39からの光
をホトダイオード40で受光し、受光量に対応したレベル
の出力を差動増幅器42に入力し、やはり入力される電源
41からの基準電圧との差を演算する。その演算出力を駆
動回路44に出力し、LED39の発光量を一定にする。な
お、第3図の差動増幅器42は、第2図示の駆動回路44と
一体的な回路構成としてもよく、また別個の構成として
もよい。また電極37に印加する電圧を適宜選択すること
により、ホトダイオード40における光電流により増幅効
果として実現されてもよい。
ある。本実施例のLEDアレイヘッド31は、LED39からの光
をホトダイオード40で受光し、受光量に対応したレベル
の出力を差動増幅器42に入力し、やはり入力される電源
41からの基準電圧との差を演算する。その演算出力を駆
動回路44に出力し、LED39の発光量を一定にする。な
お、第3図の差動増幅器42は、第2図示の駆動回路44と
一体的な回路構成としてもよく、また別個の構成として
もよい。また電極37に印加する電圧を適宜選択すること
により、ホトダイオード40における光電流により増幅効
果として実現されてもよい。
第4図はGaAs層26が形成された製造段階のLEDアレイ
ヘッド31(以下、半導体素子31と称する)の断面図であ
る。これらの図面を参照して、半導体素子31は、p層43
が形成された矩形板状のシリコン基板3上に局所的に透
孔32が多数形成された、たとえば窒化シリコンSiNxから
成る被覆層33が形成される。前記透孔32の第2図左右方
向の長さL1および上下方向の長さL2は、たとえばそれぞ
れ等しく、 L1=L2=70μm …(1) に選ばれる。この透孔32に臨むシリコン基板3上にはGa
As結晶層26が形成される。このような半導体素子31は、
個々のGaAs結晶層26をLED39の一部として形成すること
により、LEDアレイを構成することができる。
ヘッド31(以下、半導体素子31と称する)の断面図であ
る。これらの図面を参照して、半導体素子31は、p層43
が形成された矩形板状のシリコン基板3上に局所的に透
孔32が多数形成された、たとえば窒化シリコンSiNxから
成る被覆層33が形成される。前記透孔32の第2図左右方
向の長さL1および上下方向の長さL2は、たとえばそれぞ
れ等しく、 L1=L2=70μm …(1) に選ばれる。この透孔32に臨むシリコン基板3上にはGa
As結晶層26が形成される。このような半導体素子31は、
個々のGaAs結晶層26をLED39の一部として形成すること
により、LEDアレイを構成することができる。
第5図はこの半導体素子31の製造工程を説明する断面
図である。本実施例の半導体素子31は、後述するような
構成を有するたとえば有機金属熱分解気相成長法(MOCV
D法)に基づく製造装置によってエピタキシャル成長層
が製造される。このようなエピタキシャル成長層の製造
に先立って、p層43が拡散技術などで形成されたシリコ
ン基板3上にシリコンナイトライト膜および酸化シリコ
ンSiO2膜から成る被覆層33を第5図(1)図示のように
形成する。被膜層33は、後述するGaAs結晶層26を形成す
る際のマスクの機能を果し、さらに、シリコン基板3の
他の箇所にモノリシックに形成される半導体回路などの
保護膜としての機能を果す。
図である。本実施例の半導体素子31は、後述するような
構成を有するたとえば有機金属熱分解気相成長法(MOCV
D法)に基づく製造装置によってエピタキシャル成長層
が製造される。このようなエピタキシャル成長層の製造
に先立って、p層43が拡散技術などで形成されたシリコ
ン基板3上にシリコンナイトライト膜および酸化シリコ
ンSiO2膜から成る被覆層33を第5図(1)図示のように
形成する。被膜層33は、後述するGaAs結晶層26を形成す
る際のマスクの機能を果し、さらに、シリコン基板3の
他の箇所にモノリシックに形成される半導体回路などの
保護膜としての機能を果す。
その後、被覆層33上にフォトレジスト34を塗布し、露
光した後、フォトレジスト34によるパターンを第5図
(2)に示すように形成する。この後、エッチングを施
すことによりフォトレジスト34の直下の被覆層33は残存
し、残余の部分の被覆層33は除去される。これにより、
透孔32を有する被覆層33が第5図(3)のように形成さ
れる。
光した後、フォトレジスト34によるパターンを第5図
(2)に示すように形成する。この後、エッチングを施
すことによりフォトレジスト34の直下の被覆層33は残存
し、残余の部分の被覆層33は除去される。これにより、
透孔32を有する被覆層33が第5図(3)のように形成さ
れる。
このようなシリコン基板3に対して、後述するような
MOCVD装置によってエピタキシャル層を成長させ、第5
図(4)図示のように透孔32部分にGaAs結晶層26が形成
される。
MOCVD装置によってエピタキシャル層を成長させ、第5
図(4)図示のように透孔32部分にGaAs結晶層26が形成
される。
このように形成されたGaAs結晶層26は、上記第1式に
示されるようにその大きさが平面視の隣接する2つの縁
辺の長さの和が約150μm以下に規制される。GaAs結晶
層26をこのような大きさに形成することにより、GaAs結
晶層26とシリコン基板3との間の熱膨張率の相違に基づ
く熱応力は、上記GaAs結晶層26の個々の占有面積によっ
て規定される大きさとなり、シリコン基板3に与える影
響は可及的に抑制される。すなわちシリコン基板3の反
りなどが防止される。また熱応力が個々のGaAs結晶層26
において低減されるため、熱応力に起因する転位の発生
も抑制され、半導体素子31全体の結晶性、すなわちEPD
も格段に改善されることになる。
示されるようにその大きさが平面視の隣接する2つの縁
辺の長さの和が約150μm以下に規制される。GaAs結晶
層26をこのような大きさに形成することにより、GaAs結
晶層26とシリコン基板3との間の熱膨張率の相違に基づ
く熱応力は、上記GaAs結晶層26の個々の占有面積によっ
て規定される大きさとなり、シリコン基板3に与える影
響は可及的に抑制される。すなわちシリコン基板3の反
りなどが防止される。また熱応力が個々のGaAs結晶層26
において低減されるため、熱応力に起因する転位の発生
も抑制され、半導体素子31全体の結晶性、すなわちEPD
も格段に改善されることになる。
第6図は本実施例の半導体素子31と、シリコン基板上
に全面に亘ってGaAs結晶層を形成した比較例の応力の変
化を計測した結果を示すグラフである。この計測はいわ
ゆるフォトルミッセンス測定装置によって計測され、波
長514.5nm帯のアルゴンレーザ光を用いて計測した。こ
れによれば、ライン1で示される本件実施例の半導体
素子31に対する計測結果と、ラインl2で示される従来例
の半導体素子に対する計測結果とでは、そのピーク値を
示す波長λ1,λ2との間に差Δεが計測された。
に全面に亘ってGaAs結晶層を形成した比較例の応力の変
化を計測した結果を示すグラフである。この計測はいわ
ゆるフォトルミッセンス測定装置によって計測され、波
長514.5nm帯のアルゴンレーザ光を用いて計測した。こ
れによれば、ライン1で示される本件実施例の半導体
素子31に対する計測結果と、ラインl2で示される従来例
の半導体素子に対する計測結果とでは、そのピーク値を
示す波長λ1,λ2との間に差Δεが計測された。
この計測結果によれば応力の大きさについて、従来半
導体素子=2.0×109dyn/cm2本件半導体素子=1.4×109d
yn/cm2の結果が得られた。これによれば応力は約30%程
度にわたって削減されていることになる。
導体素子=2.0×109dyn/cm2本件半導体素子=1.4×109d
yn/cm2の結果が得られた。これによれば応力は約30%程
度にわたって削減されていることになる。
第7図は上記GaAs結晶層26を形成するときに用いられ
るMOCVD装置の構成を示す系統図である。第7図を参照
して、MOCVD装置には、たとえば石英などから形成され
る反応管1が設けられ、内部にシリコンカーバイドSiC
でグラファイトを被覆したサセプタ2が配置され、その
上にシリコン基板3が乗載される。反応管1には高周波
コイル4が巻回されており、図示しない高周波電源から
高周波電力が供給されてサセプタ2が誘導加熱される。
るMOCVD装置の構成を示す系統図である。第7図を参照
して、MOCVD装置には、たとえば石英などから形成され
る反応管1が設けられ、内部にシリコンカーバイドSiC
でグラファイトを被覆したサセプタ2が配置され、その
上にシリコン基板3が乗載される。反応管1には高周波
コイル4が巻回されており、図示しない高周波電源から
高周波電力が供給されてサセプタ2が誘導加熱される。
上記反応管1に連通される第1タンク5には、水素ガ
スH2またはアルゴンガスArなどのキャリアガスが充填さ
れ、第2タンク6および第3タンク7には、それぞれPH
3およびAsH3が充填される。第1タンク5からの水素ガ
スは純化器8を介して高純度化され、その流量はマスフ
ローコントローラ(以下、MFCと略す)9,10により調整
される。また第2および第3タンク6,7からのガス流量
も、それぞれMFC11,12により調整される。
スH2またはアルゴンガスArなどのキャリアガスが充填さ
れ、第2タンク6および第3タンク7には、それぞれPH
3およびAsH3が充填される。第1タンク5からの水素ガ
スは純化器8を介して高純度化され、その流量はマスフ
ローコントローラ(以下、MFCと略す)9,10により調整
される。また第2および第3タンク6,7からのガス流量
も、それぞれMFC11,12により調整される。
また本発明では、有機金属として前記TMG(トリメチ
ルガリウム)を用いるが、これは常温で液体であり、恒
温槽14内に設置されたバブラ13内に貯留される。
ルガリウム)を用いるが、これは常温で液体であり、恒
温槽14内に設置されたバブラ13内に貯留される。
純化器8からのキャリアガスは、MFC10によりバブラ1
3内に導入されてバブリングを行い、これによりバブラ1
3内のTMGがガス化して反応管1へ導入される。またこの
キャリアガスは、MFC9を介して第2および第3タンク6,
7からのガスのキャリアガスとしても用いられる。この
ようなMOCVD装置を構成する構成要素を接続する配管系
には、ガス調整弁17,18,19およびバルブ20〜25が設けら
れる。
3内に導入されてバブリングを行い、これによりバブラ1
3内のTMGがガス化して反応管1へ導入される。またこの
キャリアガスは、MFC9を介して第2および第3タンク6,
7からのガスのキャリアガスとしても用いられる。この
ようなMOCVD装置を構成する構成要素を接続する配管系
には、ガス調整弁17,18,19およびバルブ20〜25が設けら
れる。
前記反応管1には、超高真空排気装置15と排気ガス処
理装置16とが接続されており、超高真空排気装置15を用
いて、成膜に先立って反応管1内の残留ガスを除去し、
排気ガス処理装置16を用いて成膜作業中および成膜作業
後の排気ガス中の有毒なヒ素化合物などを除去する。
理装置16とが接続されており、超高真空排気装置15を用
いて、成膜に先立って反応管1内の残留ガスを除去し、
排気ガス処理装置16を用いて成膜作業中および成膜作業
後の排気ガス中の有毒なヒ素化合物などを除去する。
第8図は第7図示のMOCVD装置を用い、後述するよう
な処理工程を経て得られるGaAs結晶層26を含む半導体素
子28の断面図である。本実施例ではシリコン基板3上に
GaAs結晶層26を形成するに当たって、両者の格子定数の
相違に基づき、従来技術の項で指摘したような転位の発
生が抑制された半導体素子28を提供するものである。本
実施例の半導体素子28では、シリコン基板3とGaAs結晶
層26との間に介在層27を設ける。介在層27は、GaAsxP
1-x半導体であり、シリコン基板3からGaAs結晶層26に
向かうに従い、変数xが0から1に変化する構成となっ
ている。
な処理工程を経て得られるGaAs結晶層26を含む半導体素
子28の断面図である。本実施例ではシリコン基板3上に
GaAs結晶層26を形成するに当たって、両者の格子定数の
相違に基づき、従来技術の項で指摘したような転位の発
生が抑制された半導体素子28を提供するものである。本
実施例の半導体素子28では、シリコン基板3とGaAs結晶
層26との間に介在層27を設ける。介在層27は、GaAsxP
1-x半導体であり、シリコン基板3からGaAs結晶層26に
向かうに従い、変数xが0から1に変化する構成となっ
ている。
すなわち、介在層27のシリコン基板3側端部付近はGa
Pであり、GaAs結晶層26側の端部付近はGaAsとなってい
る。すなわちGaPの格子定数dは5.450であり、シリコン
の格子定数d=5.430との間には、 (5.450-5.430)×100/5.430=0.368% …(2) の相違があるのみである。これはGaAsの格子定数(5.65
3)とシリコンの格子定数(5.43)の相違(4%)と比
較すると、格子定数の相異の程度が約1/10であり、この
界面における転位の発生は可及的に抑制されている。ま
た介在層27はグレーテッド層であり、介在層27中におけ
る転位の発生も可及的に防がれている。このようにして
本実施例の半導体素子28では、ヘテロ構造における転位
の発生を可及的に抑制することができる。
Pであり、GaAs結晶層26側の端部付近はGaAsとなってい
る。すなわちGaPの格子定数dは5.450であり、シリコン
の格子定数d=5.430との間には、 (5.450-5.430)×100/5.430=0.368% …(2) の相違があるのみである。これはGaAsの格子定数(5.65
3)とシリコンの格子定数(5.43)の相違(4%)と比
較すると、格子定数の相異の程度が約1/10であり、この
界面における転位の発生は可及的に抑制されている。ま
た介在層27はグレーテッド層であり、介在層27中におけ
る転位の発生も可及的に防がれている。このようにして
本実施例の半導体素子28では、ヘテロ構造における転位
の発生を可及的に抑制することができる。
第9図および第10図は本実施例の半導体素子28の製造
工程を説明するグラフであり、第11図は各製造段階を説
明する断面図である。これらの図面を併せて参照して、
半導体素子28の製造工程について説明する。常法に従っ
て洗浄されたシリコン基板3を、反応管1中のサセプタ
2上に乗載する。
工程を説明するグラフであり、第11図は各製造段階を説
明する断面図である。これらの図面を併せて参照して、
半導体素子28の製造工程について説明する。常法に従っ
て洗浄されたシリコン基板3を、反応管1中のサセプタ
2上に乗載する。
次に、前記超高真空排気装置15により、反応管1の内
部をたとえば10-7Torr程度にまで真空にし、第9図時刻
t1から高周波コイル4によりシリコン基板3を誘導加熱
し、所定の温度T13(たとえば900〜950℃)にまで昇温
する。このとき第1タンク5のガス調整弁17を開放し、
またバルブ21,22,23を全開にしてMFC9によりキャリアガ
スを所定流量にて反応管1内に導入する。これによりシ
リコン基板3上の酸化物などが除去され、第9図時刻t2
までの期間P11に亘ってクリーニングが行われる。
部をたとえば10-7Torr程度にまで真空にし、第9図時刻
t1から高周波コイル4によりシリコン基板3を誘導加熱
し、所定の温度T13(たとえば900〜950℃)にまで昇温
する。このとき第1タンク5のガス調整弁17を開放し、
またバルブ21,22,23を全開にしてMFC9によりキャリアガ
スを所定流量にて反応管1内に導入する。これによりシ
リコン基板3上の酸化物などが除去され、第9図時刻t2
までの期間P11に亘ってクリーニングが行われる。
次に、シリコン基板3の温度を第2温度範囲であるT1
1(たとえば400〜450℃、好ましくは420℃)に設定し、
バルブ20を閉じたのちバルブ24,25を全開にしてMFC10に
より所定流量を反応管3内に導入する。これにより前記
キャリアガスにて搬送されるTMGを反応管1内にたとえ
ば30〜80sccmで導入することできる。このTMGガスの供
給量は恒温槽14の温度と、MFC10によるキャリアガスの
流量で設定されたバブラ13内の圧力とによって定められ
る。またバルブ18を全開にし、MFC11によってPH3ガス
(たとえば600℃に予備加熱する)を反応管1内にたと
えば500〜700sccmで供給する。この製造段階は第7図時
刻t3までの期間P12に亘って行われる。これによって第1
1図(1)に示されるように、シリコン基板3上にアモ
ルファス状のGaPから成る初期膜29を100〜400Å(好ま
しくは200Å)形成する。
1(たとえば400〜450℃、好ましくは420℃)に設定し、
バルブ20を閉じたのちバルブ24,25を全開にしてMFC10に
より所定流量を反応管3内に導入する。これにより前記
キャリアガスにて搬送されるTMGを反応管1内にたとえ
ば30〜80sccmで導入することできる。このTMGガスの供
給量は恒温槽14の温度と、MFC10によるキャリアガスの
流量で設定されたバブラ13内の圧力とによって定められ
る。またバルブ18を全開にし、MFC11によってPH3ガス
(たとえば600℃に予備加熱する)を反応管1内にたと
えば500〜700sccmで供給する。この製造段階は第7図時
刻t3までの期間P12に亘って行われる。これによって第1
1図(1)に示されるように、シリコン基板3上にアモ
ルファス状のGaPから成る初期膜29を100〜400Å(好ま
しくは200Å)形成する。
第9図時刻t3に続くt4までの期間P13では、バルブ24,
25を遮断してTMGガスの供給を遮断し、かつ温度を前記
温度T11から第1温度反応である温度T12(たとえば620
℃〜750℃、好ましくは720℃)まで上昇する。このとき
アモルファス状態の初期膜29が結晶化し、GaP結晶層30
が得られる。
25を遮断してTMGガスの供給を遮断し、かつ温度を前記
温度T11から第1温度反応である温度T12(たとえば620
℃〜750℃、好ましくは720℃)まで上昇する。このとき
アモルファス状態の初期膜29が結晶化し、GaP結晶層30
が得られる。
次に、前記時刻t4以降の期間P14ではバルブ20を遮断
し、バルブ19を全開にしてMFC9,10,11,12により、キャ
リアガスによって搬送されるTMGガスに加えPH3、AsH3を
それぞれ流量30〜80sccm、500〜700sccmであって、しか
も総流量1200sccmにて反応管1内に供給する。またこの
とき、サセプタ2は、第9図に示される第3温度範囲で
ある温度T12(620〜750℃、好ましくは720℃)に定めら
れる。
し、バルブ19を全開にしてMFC9,10,11,12により、キャ
リアガスによって搬送されるTMGガスに加えPH3、AsH3を
それぞれ流量30〜80sccm、500〜700sccmであって、しか
も総流量1200sccmにて反応管1内に供給する。またこの
とき、サセプタ2は、第9図に示される第3温度範囲で
ある温度T12(620〜750℃、好ましくは720℃)に定めら
れる。
ここでPH3ガスおよびAsH3ガスの流量は第10図に示さ
れるように、期間P14の初期ではそれぞれ流量F2,F1(F2
>F1)に定められるが、AsH3ガスの流量はしだいに増大
し、PH3ガスの流量はしだいに減少するように制御され
る。すなわち、このように第11図(2)に示すようにGa
P結晶層30上に形成される介在層27の層厚が、たとえば
0.5〜2.0μm(好ましくは1.0μm)に到達した時点t5
で、介在層27を構成するGaAsxP1-xの変数xが1となる
ように制御される。このとき第10図に示すように、AsH3
ガスおよびPH3ガスの流量はそれぞれF3,F4(F3>F4)に
選ばれる。
れるように、期間P14の初期ではそれぞれ流量F2,F1(F2
>F1)に定められるが、AsH3ガスの流量はしだいに増大
し、PH3ガスの流量はしだいに減少するように制御され
る。すなわち、このように第11図(2)に示すようにGa
P結晶層30上に形成される介在層27の層厚が、たとえば
0.5〜2.0μm(好ましくは1.0μm)に到達した時点t5
で、介在層27を構成するGaAsxP1-xの変数xが1となる
ように制御される。このとき第10図に示すように、AsH3
ガスおよびPH3ガスの流量はそれぞれF3,F4(F3>F4)に
選ばれる。
前記時刻t5以降では、バルブ18を遮断して反応管1に
はキャリアガスで搬送されるTMGガスとAsH3ガスとのみ
を供給する。このときサセプタ2の温度は620℃〜750℃
(好ましくは720℃)に選ばれる。このようにすれば、
第11図(3)に示すように、介在層27上にGaAs結晶層26
が所望の層厚で形成される。
はキャリアガスで搬送されるTMGガスとAsH3ガスとのみ
を供給する。このときサセプタ2の温度は620℃〜750℃
(好ましくは720℃)に選ばれる。このようにすれば、
第11図(3)に示すように、介在層27上にGaAs結晶層26
が所望の層厚で形成される。
このようにして、上述したようにシリコン基板3上に
GaAs化合物半導体結晶層26を形成するに当たって、格子
定数の相違に基づく転位が格段に抑制された半導体素子
を形成することができる。
GaAs化合物半導体結晶層26を形成するに当たって、格子
定数の相違に基づく転位が格段に抑制された半導体素子
を形成することができる。
本発明の他の実施例として、介在層を形成する材料と
して、GaAsxP1-xに代えて、少なくとも一部分をAlyGa
1-yAsを、変数yが1から0へ変化するように形成して
もよい。このとき、初期膜29上にはAlAsが、成長終了時
にはGaAsが形成される。
して、GaAsxP1-xに代えて、少なくとも一部分をAlyGa
1-yAsを、変数yが1から0へ変化するように形成して
もよい。このとき、初期膜29上にはAlAsが、成長終了時
にはGaAsが形成される。
このようにして、転位が格段に抑制された高品質な半
導体素子31が得られる。すなわち、PN接合の少数キャリ
アの寿命は、内部応力の大きさに正に相関するからであ
る。
導体素子31が得られる。すなわち、PN接合の少数キャリ
アの寿命は、内部応力の大きさに正に相関するからであ
る。
またGaAs結晶層26の大きさは平面視の隣接する2つの
縁辺の長さの和が約150μm以下に選ばれるが、その下
限値は上記長さの和がたとえば約1μm以上に選ばれ
る。すなわち、透孔32中のGaAs結晶層26の結晶性(ED
P)は、その周縁部ほど悪く、中心部に近づくと改善さ
れていることが確認されている。したがって透孔32の大
きさが過小であると、透孔32を形成する被膜層33の内壁
の影響がGaAs結晶層26全体に波及し、全体の結晶性を劣
化させるからである。
縁辺の長さの和が約150μm以下に選ばれるが、その下
限値は上記長さの和がたとえば約1μm以上に選ばれ
る。すなわち、透孔32中のGaAs結晶層26の結晶性(ED
P)は、その周縁部ほど悪く、中心部に近づくと改善さ
れていることが確認されている。したがって透孔32の大
きさが過小であると、透孔32を形成する被膜層33の内壁
の影響がGaAs結晶層26全体に波及し、全体の結晶性を劣
化させるからである。
以上のように本実施例では、GaAsに比べ強度が高く安
価なSi基板3上に、高品質のLEDアレイヘッド31を構成
できるようにした。また、本件のヘテロエピ層の結晶性
(EPD)が5×104〜1×106cm-2程度であることが確認
された。これはヘテロ構造では充分実用に供することが
できる結晶性である。またLED39、P層43および駆動回
路44などはシリコン基板3にモノリシックに形成されて
おり、MOCVD法における雰囲気温度では熱による破壊を
受けることはない。
価なSi基板3上に、高品質のLEDアレイヘッド31を構成
できるようにした。また、本件のヘテロエピ層の結晶性
(EPD)が5×104〜1×106cm-2程度であることが確認
された。これはヘテロ構造では充分実用に供することが
できる結晶性である。またLED39、P層43および駆動回
路44などはシリコン基板3にモノリシックに形成されて
おり、MOCVD法における雰囲気温度では熱による破壊を
受けることはない。
本発明は前記MOCVD法に限らず、分子線CVD法にて実現
されてもよい。また被覆層33は、SiO2やAlNなど、他の
電気絶縁性材料でもよい。また上記変数x,yは0から1
に変化するに限らず、0と1との間の任意の数値間で変
化してもよい。透孔32の形状は任意の矩形でもよい。
されてもよい。また被覆層33は、SiO2やAlNなど、他の
電気絶縁性材料でもよい。また上記変数x,yは0から1
に変化するに限らず、0と1との間の任意の数値間で変
化してもよい。透孔32の形状は任意の矩形でもよい。
発明の効果 以上のように本発明によれば、シリコン基板から成る
半導体基板上に、複数の化合物半導体層を積層し突出し
て半導体発光素子が形成され、また各半導体発光素子の
根元部分の周辺部の半導体基板中に半導体不純物を拡散
して受光素子が形成されているので、各半導体発光素子
から周辺に照射された光は、受光素子によって直接個別
に受光できる。これによって各半導体発光素子に輝度の
ばらつきが存在する場合であっても、その駆動時には制
御手段によって各半導体発光素子は発光量が一定となる
ように制御される。したがって半導体発光素子の輝度に
関して選別作業を行う必要はなく、またその輝度のばら
つきの程度によって半導体発光素子の配列順を選択する
などの作業も不必要となる。このようにして製造作業が
格段に簡略化されるとともに、各半導体発光素子は一定
光量をそれぞれ発生するので、高品質の半導体発光装置
が提供できる。
半導体基板上に、複数の化合物半導体層を積層し突出し
て半導体発光素子が形成され、また各半導体発光素子の
根元部分の周辺部の半導体基板中に半導体不純物を拡散
して受光素子が形成されているので、各半導体発光素子
から周辺に照射された光は、受光素子によって直接個別
に受光できる。これによって各半導体発光素子に輝度の
ばらつきが存在する場合であっても、その駆動時には制
御手段によって各半導体発光素子は発光量が一定となる
ように制御される。したがって半導体発光素子の輝度に
関して選別作業を行う必要はなく、またその輝度のばら
つきの程度によって半導体発光素子の配列順を選択する
などの作業も不必要となる。このようにして製造作業が
格段に簡略化されるとともに、各半導体発光素子は一定
光量をそれぞれ発生するので、高品質の半導体発光装置
が提供できる。
第1図は本発明の一実施例のLEDアレイヘッド31の断面
図、第2図はLEDアレイヘッド31の平面図、第3図はLED
アレイヘッド31の一部分の等価回路図、第4図は半導体
素子31の断面図、第5図は半導体素子31の製造工程を示
す断面図、第6図は本件実施例の効果を説明するグラ
フ、第7図はMOCVD装置の構成を示すブロック図、第8
図は半導体素子28の断面図、第9図および第10図は半導
体素子28を製造する工程を説明するグラフ、第11図は半
導体素子28を製造する工程を説明する断面図である。 3……シリコン基板、16……GaAs結晶層、27……介在
層、28……半導体素子、31……LEDアレイヘッド、32…
…透孔、33……被覆層、39……LED、43……p層、44…
…駆動回路
図、第2図はLEDアレイヘッド31の平面図、第3図はLED
アレイヘッド31の一部分の等価回路図、第4図は半導体
素子31の断面図、第5図は半導体素子31の製造工程を示
す断面図、第6図は本件実施例の効果を説明するグラ
フ、第7図はMOCVD装置の構成を示すブロック図、第8
図は半導体素子28の断面図、第9図および第10図は半導
体素子28を製造する工程を説明するグラフ、第11図は半
導体素子28を製造する工程を説明する断面図である。 3……シリコン基板、16……GaAs結晶層、27……介在
層、28……半導体素子、31……LEDアレイヘッド、32…
…透孔、33……被覆層、39……LED、43……p層、44…
…駆動回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 31/12
Claims (1)
- 【請求項1】シリコンから成る半導体基板上に複数の化
合物半導体層を積層し突出して形成された複数の半導体
発光素子と、 各半導体発光素子の根元部分の周辺部の半導体基板中に
半導体不純物を拡散して形成され、各半導体発光素子か
ら周辺に照射された光を個別に受光し、前記受光量に対
応したレベルの出力を導出する複数の受光素子と、 半導体基板にモノリシックに形成され、各受光素子の出
力に応答して、各受光素子に対応する半導体発光素子の
駆動電力を、半導体発光素子の発光量が一定となるよう
に制御する制御手段とを含むことを特徴とする半導体発
光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30496388A JP2831665B2 (ja) | 1988-11-30 | 1988-11-30 | 半導体発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30496388A JP2831665B2 (ja) | 1988-11-30 | 1988-11-30 | 半導体発光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02150077A JPH02150077A (ja) | 1990-06-08 |
JP2831665B2 true JP2831665B2 (ja) | 1998-12-02 |
Family
ID=17939423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30496388A Expired - Fee Related JP2831665B2 (ja) | 1988-11-30 | 1988-11-30 | 半導体発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2831665B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5606572A (en) * | 1994-03-24 | 1997-02-25 | Vixel Corporation | Integration of laser with photodiode for feedback control |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61175551A (ja) * | 1985-01-29 | 1986-08-07 | Sharp Corp | 煙感知センサ |
JPS6292663U (ja) * | 1985-11-29 | 1987-06-13 | ||
JPS62148878A (ja) * | 1985-12-23 | 1987-07-02 | Koudenshi Kogyo Kenkyusho:Kk | フオトインタラプタ |
JPH0654823B2 (ja) * | 1986-02-21 | 1994-07-20 | 日本電信電話株式会社 | 発・受光素子 |
-
1988
- 1988-11-30 JP JP30496388A patent/JP2831665B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02150077A (ja) | 1990-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4928154A (en) | Epitaxial gallium arsenide semiconductor on silicon substrate with gallium phosphide and superlattice intermediate layers | |
US7084421B2 (en) | Light-emitting device using group III nitride group compound semiconductor | |
JP3036495B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
JP2003119100A (ja) | エピタキシャル処理用基板、エピタキシャルウェハ、半導体装置およびエピタキシャル成長方法 | |
JPH11135832A (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
JP2000091253A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
JPH11251632A (ja) | GaN系半導体素子の製造方法 | |
JP3207918B2 (ja) | Iii−v族化合物の多結晶半導体材料を用いた発光素子およびその製造方法 | |
EP0484922A1 (en) | III-V compound semiconductor device, printer and display device utilizing the same, and method for producing said semiconductor device | |
JP2831665B2 (ja) | 半導体発光装置 | |
US6497944B1 (en) | Light-emitting device comprising a gallium-nitride-group compound-semiconductor | |
JPH08255929A (ja) | 半導体発光素子の製法 | |
JPH07131068A (ja) | 窒素−3族元素化合物半導体発光素子 | |
JPH07307489A (ja) | 半導体発光素子及びその製造方法 | |
JP2000091252A (ja) | 窒化ガリウム系化合物半導体及び半導体素子 | |
US5548131A (en) | Light-emitting device, optical recording head utilizing said device, and optical printer utilizing said optical recording head | |
US6440765B1 (en) | Method for fabricating an infrared-emitting light-emitting diode | |
US5250819A (en) | Light emitting device having stepped non-nucleation layer | |
JP2690538B2 (ja) | 半導体発光装置 | |
JPWO2009048056A1 (ja) | 化合物半導体エピタキシャルウェーハおよびその製造方法 | |
JP2786457B2 (ja) | 半導体素子およびその製造方法 | |
JP2885846B2 (ja) | 半導体装置 | |
JP2848866B2 (ja) | 半導体装置およびその製造方法 | |
JP3140121B2 (ja) | 半導体発光素子 | |
EP0514889B1 (en) | Light-emitting device, optical recording printer head utilizing said device, and optical printer utilizing said optical recording head |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |