JP2848866B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2848866B2 JP2848866B2 JP26548189A JP26548189A JP2848866B2 JP 2848866 B2 JP2848866 B2 JP 2848866B2 JP 26548189 A JP26548189 A JP 26548189A JP 26548189 A JP26548189 A JP 26548189A JP 2848866 B2 JP2848866 B2 JP 2848866B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- intermediate layer
- compound semiconductor
- silicon substrate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、たとえば発光ダイオードアレイなどの半導
体装置およびその製造方法に関する。
体装置およびその製造方法に関する。
［従来の技術］ シリコン基板上に化合物半導体層を形成した発光ダイ
オードが提案され、この構成は２段階成長法により作製
される。すなわち比較的低温にてアモルファス状態の化
合物半導体層をシリコン基板上に形成した後、アニール
し、その後に通常の成長温度にて化合物半導体層を形成
する技術である。このような化合物半導体層の膜厚が４
μｍ以上になると、シリコンと前記化合物半導体たとえ
ばGaAsとの熱膨張係数の相違から、GaAs中にクラックが
生じるという問題点がある。なおシリコンとGaAsの熱膨
張係数はそれぞれ2.5×10-6および5.8×10-6である。
オードが提案され、この構成は２段階成長法により作製
される。すなわち比較的低温にてアモルファス状態の化
合物半導体層をシリコン基板上に形成した後、アニール
し、その後に通常の成長温度にて化合物半導体層を形成
する技術である。このような化合物半導体層の膜厚が４
μｍ以上になると、シリコンと前記化合物半導体たとえ
ばGaAsとの熱膨張係数の相違から、GaAs中にクラックが
生じるという問題点がある。なおシリコンとGaAsの熱膨
張係数はそれぞれ2.5×10-6および5.8×10-6である。
このような問題点を解決するためにシリコン基板上に
たとえばSiO2などの電気絶縁性材料から成る被覆層を所
定のパターンに形成し、発光ダイオードアレイを形成す
るための所定の部位に透孔を形成し、該透孔内のシリコ
ン基板上にGaAsを選択的に成長させる方法が提案されて
いる。
たとえばSiO2などの電気絶縁性材料から成る被覆層を所
定のパターンに形成し、発光ダイオードアレイを形成す
るための所定の部位に透孔を形成し、該透孔内のシリコ
ン基板上にGaAsを選択的に成長させる方法が提案されて
いる。
第５図は、このような方法を説明する断面図である。
第１段階は第５図（１）に示すように、表面処理を行っ
たシリコン基板１上にSiO2などから成る電気絶縁性の被
覆層２を全面に形成する。第２段階では第５図（２）に
示すように発光ダイオードアレイの形状に対応して、透
孔３を選択的に形成する。第３段階では第５図（３）に
示すように、透孔３中のシリコン基板１上に、GaAs膜４
を選択的に成長させる。GaAs膜４に熱処理を施した後、
PN接合を有する半導体素子を形成して半導体アレイが構
成される。
第１段階は第５図（１）に示すように、表面処理を行っ
たシリコン基板１上にSiO2などから成る電気絶縁性の被
覆層２を全面に形成する。第２段階では第５図（２）に
示すように発光ダイオードアレイの形状に対応して、透
孔３を選択的に形成する。第３段階では第５図（３）に
示すように、透孔３中のシリコン基板１上に、GaAs膜４
を選択的に成長させる。GaAs膜４に熱処理を施した後、
PN接合を有する半導体素子を形成して半導体アレイが構
成される。
［発明が解決しようとする課題］ 上述した従来例によるGaAs膜４には、前記熱処理前の
状態では108cm-2程度の密度で貫通転位が存在すること
が知られている。これに対して、前記熱処理を施した場
合、GaAs膜４が昇温し、該膜４に熱応力が発生し、これ
により、前記貫通転位が減少する。しかしながら、シリ
コン基板１上にGaAs膜４を被覆層２を用いることなく全
面に形成した場合、熱処理後のGaAs膜が貫通転位密度を
約３×106cm-2程度にまで減少できたのに対し、上記従
来例の場合では貫通転位密度が107cm-2程度にしか減少
できないことが確認された。このような現象は前記被覆
層２が、熱処理によってGaAs膜４に発生する熱応力を阻
害して貫通転位の削減を制限してしまうからであると考
えられる。
状態では108cm-2程度の密度で貫通転位が存在すること
が知られている。これに対して、前記熱処理を施した場
合、GaAs膜４が昇温し、該膜４に熱応力が発生し、これ
により、前記貫通転位が減少する。しかしながら、シリ
コン基板１上にGaAs膜４を被覆層２を用いることなく全
面に形成した場合、熱処理後のGaAs膜が貫通転位密度を
約３×106cm-2程度にまで減少できたのに対し、上記従
来例の場合では貫通転位密度が107cm-2程度にしか減少
できないことが確認された。このような現象は前記被覆
層２が、熱処理によってGaAs膜４に発生する熱応力を阻
害して貫通転位の削減を制限してしまうからであると考
えられる。
本発明の目的は上述の技術的課題を解消し、貫通転位
が減少されており品質が向上される半導体装置およびそ
の製造方法を提供することである。
が減少されており品質が向上される半導体装置およびそ
の製造方法を提供することである。
［課題を解決するための手段］ 本発明は、シリコン基板上にIII−Ｖ族化合物半導体
から成る中間層を介して電気絶縁性被覆層を形成すると
ともに、該被覆層が複数個の透孔を有し、さらに該透孔
内にIII−Ｖ族化合物半導体層を形成せしめたことを特
徴とする半導体装置である。
から成る中間層を介して電気絶縁性被覆層を形成すると
ともに、該被覆層が複数個の透孔を有し、さらに該透孔
内にIII−Ｖ族化合物半導体層を形成せしめたことを特
徴とする半導体装置である。
また本発明は、順次下記Ａ工程〜Ｄ工程によりシリコ
ン基板上にIII−Ｖ族化合物半導体層を形成したことを
特徴とする半導体装置の製造方法である。
ン基板上にIII−Ｖ族化合物半導体層を形成したことを
特徴とする半導体装置の製造方法である。
A:シリコン基板上にIII−Ｖ族化合物半導体から成る中
間層を形成する。
間層を形成する。
B:上記中間層を熱処理する。
C:上記中間層の上に複数個を透孔を有する電気絶縁性被
覆層を形成する。
覆層を形成する。
D:上記透孔内の中間層上にIII−Ｖ族化合物半導体層を
形成する。
形成する。
［作 用］ 本発明に従う半導体装置を製造するには、まずシリコ
ン基板上にIII−Ｖ族化合物半導体から成る中間層を形
成する。中間層を熱処理し、次に中間層上に複数の透孔
を有する電気絶縁性の被覆層を形成する。各透孔内の中
間層上に、III−Ｖ族化合物半導体層を形成する。
ン基板上にIII−Ｖ族化合物半導体から成る中間層を形
成する。中間層を熱処理し、次に中間層上に複数の透孔
を有する電気絶縁性の被覆層を形成する。各透孔内の中
間層上に、III−Ｖ族化合物半導体層を形成する。
ここで前記中間層を熱処理することにより、貫通転位
密度が従来例において説明したように、108cm-2程度か
ら３×106cm-2程度まで減少できる。一方、このような
中間層上に形成された被覆層の透孔内に形成されたIII
−Ｖ族化合物半導体層は、同一物質である中間層上に形
成されるため、貫通転位密度は中間層の有する約３×10
6cm-2程度にすることができ、従来例と比較して貫通転
位密度を格段に低減することができ、品質を向上でき
る。
密度が従来例において説明したように、108cm-2程度か
ら３×106cm-2程度まで減少できる。一方、このような
中間層上に形成された被覆層の透孔内に形成されたIII
−Ｖ族化合物半導体層は、同一物質である中間層上に形
成されるため、貫通転位密度は中間層の有する約３×10
6cm-2程度にすることができ、従来例と比較して貫通転
位密度を格段に低減することができ、品質を向上でき
る。
［実施例］ 第１図は、本発明半導体装置の一実施例である発光ダ
イオードアレイ（以下、アレイと略称する）11の断面図
である。第１図を参照して、アレイ11について説明す
る。アレイ11はシリコン基板12上に全面に亘って形成さ
れるたとえばGaAsなどのIII−Ｖ族化合物半導体から成
る中間層13を有する。前記中間層13の層厚ｔは、たとえ
ば１〜３μｍに選ばれる。この中間層13上には、製造さ
れるアレイ11の仕様に従って透孔14を有する被覆層15が
パターン形成される。
イオードアレイ（以下、アレイと略称する）11の断面図
である。第１図を参照して、アレイ11について説明す
る。アレイ11はシリコン基板12上に全面に亘って形成さ
れるたとえばGaAsなどのIII−Ｖ族化合物半導体から成
る中間層13を有する。前記中間層13の層厚ｔは、たとえ
ば１〜３μｍに選ばれる。この中間層13上には、製造さ
れるアレイ11の仕様に従って透孔14を有する被覆層15が
パターン形成される。
透孔14内の中間層13上にPN接合を形成するｎ層16およ
びｐ層17がそれぞれ形成される。前記ｎ層16はたとえば
ｎ−AlxGa1-xAsから成り、ｐ層17はｐ−AlxGa1-xAs（０
＜ｘ＜１）から成る。ｐ層17上にはｐ−GaAsから成る接
続層18が形成される。接続層18の上面を除く残余の領域
に、前記SiO2などから成る被覆層19が全面に形成され
る。この被覆層19上に接続層18と電気的に接続される電
極20が形成される。
びｐ層17がそれぞれ形成される。前記ｎ層16はたとえば
ｎ−AlxGa1-xAsから成り、ｐ層17はｐ−AlxGa1-xAs（０
＜ｘ＜１）から成る。ｐ層17上にはｐ−GaAsから成る接
続層18が形成される。接続層18の上面を除く残余の領域
に、前記SiO2などから成る被覆層19が全面に形成され
る。この被覆層19上に接続層18と電気的に接続される電
極20が形成される。
第２図は第１図示のアレイ11を製造するに用いられる
有機金属を用いて化学的気相成長を行う製造装置（以
下、MOCVD装置と略す）21の構成を示す系統図である。
第２図を参照して、MOCVD装置21の反応管22内にはサセ
プタ23が配置され、その上にシリコン基板12が乗載され
る。反応管22には高周波コイル24が巻回されており、図
示しない高周波電源から高周波電力が供給されて、サセ
プタ23が誘導加熱される。
有機金属を用いて化学的気相成長を行う製造装置（以
下、MOCVD装置と略す）21の構成を示す系統図である。
第２図を参照して、MOCVD装置21の反応管22内にはサセ
プタ23が配置され、その上にシリコン基板12が乗載され
る。反応管22には高周波コイル24が巻回されており、図
示しない高周波電源から高周波電力が供給されて、サセ
プタ23が誘導加熱される。
上記反応管22に連通される管路25には、たとえば水素
ガスなどのキャリアガスが供給され、また流量調整弁2
6,27,28を介してTMA（トリメチルアルミニウム）発生装
置29、TMG（トリメチルガリウム）発生装置30およびAsH
3発生装置31がそれぞれ接続される。
ガスなどのキャリアガスが供給され、また流量調整弁2
6,27,28を介してTMA（トリメチルアルミニウム）発生装
置29、TMG（トリメチルガリウム）発生装置30およびAsH
3発生装置31がそれぞれ接続される。
第３図はMOCVD装置21を用いてアレイ11を製造する際
の製造工程を示す流れ図であり、第４図はこの製造工程
を示す断面図ある。これらの図面を併せて参照して、ア
レイ11の製造工程について説明する。第３図ステップa1
では、シリコン基板12上にGaAs層を全面に亘って成長さ
せる。この段階は第２図のMOCVD装置21を用いて行われ
る。
の製造工程を示す流れ図であり、第４図はこの製造工程
を示す断面図ある。これらの図面を併せて参照して、ア
レイ11の製造工程について説明する。第３図ステップa1
では、シリコン基板12上にGaAs層を全面に亘って成長さ
せる。この段階は第２図のMOCVD装置21を用いて行われ
る。
すなわち反応管22内のサセプタ23上にシリコン基板12
を乗載し、所定のサーマルクリーニングを施した後、TM
GとAsH3とを反応管22内に所定流量ずつ導入して、アモ
ルファス状態のGaAs層を膜厚１〜３μｍ、好適には1.2
〜２μｍ、最適には1.3〜1.7μｍの範囲内に成長させ
る。この状態のGaAs層には108cm-2程度の密度で貫通転
位が存在する。ステップa2ではこのアモルファス状態の
GaAs層に熱処理を加え、GaAs層に熱応力を発生させて貫
通転位密度を106cm-2程度にまで減少させ、第４図
（１）に示すように中間層13を形成する。
を乗載し、所定のサーマルクリーニングを施した後、TM
GとAsH3とを反応管22内に所定流量ずつ導入して、アモ
ルファス状態のGaAs層を膜厚１〜３μｍ、好適には1.2
〜２μｍ、最適には1.3〜1.7μｍの範囲内に成長させ
る。この状態のGaAs層には108cm-2程度の密度で貫通転
位が存在する。ステップa2ではこのアモルファス状態の
GaAs層に熱処理を加え、GaAs層に熱応力を発生させて貫
通転位密度を106cm-2程度にまで減少させ、第４図
（１）に示すように中間層13を形成する。
上記熱処理には１回だけ加熱する場合、もしくは複数
回の加熱を行うヒートサイクルの場合がある。前者の場
合であれば、1000℃以下、好適には700〜950℃の温度範
囲内で加熱すればよい。後者の場合であれば、850℃以
下の加熱温度で、たとえば25℃との間で複数回（一般に
は２〜５回のヒートサイクル数である）繰り返し加熱す
ればよい。
回の加熱を行うヒートサイクルの場合がある。前者の場
合であれば、1000℃以下、好適には700〜950℃の温度範
囲内で加熱すればよい。後者の場合であれば、850℃以
下の加熱温度で、たとえば25℃との間で複数回（一般に
は２〜５回のヒートサイクル数である）繰り返し加熱す
ればよい。
ステップa3では、中間層13上に第４図（２）に示す被
覆層15を全面に亘って形成し、ステップa4では、たとえ
ばエッチング技術などにより第４図（３）に示すように
被覆層15をパターン化し、透孔14を形成する。ステップ
a5では、上記透孔14内で中間層13上にGaAsから成る結晶
層32を第４図（４）に示すように選択的に成長させる。
覆層15を全面に亘って形成し、ステップa4では、たとえ
ばエッチング技術などにより第４図（３）に示すように
被覆層15をパターン化し、透孔14を形成する。ステップ
a5では、上記透孔14内で中間層13上にGaAsから成る結晶
層32を第４図（４）に示すように選択的に成長させる。
ステップa6では、上記結晶層32を用いてAlxGa1-xAsか
ら成るPN接合を形成する。すなわち第１図のｎ層16およ
びｐ層17を形成する。ステップa7では被覆層19を形成
し、ステップa8では電極20を形成する。このようにして
アレイ11が形成される。
ら成るPN接合を形成する。すなわち第１図のｎ層16およ
びｐ層17を形成する。ステップa7では被覆層19を形成
し、ステップa8では電極20を形成する。このようにして
アレイ11が形成される。
このようにして形成されたアレイ11において、結晶層
32は、貫通転位密度が３×106cm-2程度まで低減された
中間層13a上に成長するため、貫通転位密度が106cm-2の
オーダー程度まで低減されていることが本件発明者によ
って確認された。これにより製造されるアレイ11の品質
を格段に向上することができる。
32は、貫通転位密度が３×106cm-2程度まで低減された
中間層13a上に成長するため、貫通転位密度が106cm-2の
オーダー程度まで低減されていることが本件発明者によ
って確認された。これにより製造されるアレイ11の品質
を格段に向上することができる。
［発明の効果］ 以上のように本発明に従えば、中間層を熱処理するこ
とにより、貫通転位密度が従来例において説明したよう
に、108cm-2程度から３×106cm-2程度まで減少できる。
このような中間層上に形成された被覆層の透孔内に形成
されたIII−Ｖ族化合物半導体層は、同一物質である中
間層上に形成されるため、貫通転位密度は中間層の有す
る約３×106cm-2程度にすることができ、従来例と比較
して貫通転位密度を格段に低減することができ、品質を
向上できる。
とにより、貫通転位密度が従来例において説明したよう
に、108cm-2程度から３×106cm-2程度まで減少できる。
このような中間層上に形成された被覆層の透孔内に形成
されたIII−Ｖ族化合物半導体層は、同一物質である中
間層上に形成されるため、貫通転位密度は中間層の有す
る約３×106cm-2程度にすることができ、従来例と比較
して貫通転位密度を格段に低減することができ、品質を
向上できる。
第１図は本発明のアレイ11の断面図、第２図はアレイ11
を製造する際に用いられるMOCVD装置21の系統図、第３
図は本実施例の製造工程を説明する流れ図、第４図は製
造工程を説明する断面図、第５図は従来例の製造工程を
説明する断面図である。 11……アレイ、12……シリコン基板、13……中間層、14
……透孔、15……被覆層、21……MOCVD装置、32……結
晶層
を製造する際に用いられるMOCVD装置21の系統図、第３
図は本実施例の製造工程を説明する流れ図、第４図は製
造工程を説明する断面図、第５図は従来例の製造工程を
説明する断面図である。 11……アレイ、12……シリコン基板、13……中間層、14
……透孔、15……被覆層、21……MOCVD装置、32……結
晶層
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 33/00
Claims (2)
- 【請求項１】シリコン基板上にIII−Ｖ族化合物半導体
から成る中間層を介して電気絶縁性被覆層を形成すると
ともに、該被覆層が複数個の透孔を有し、さらに該透孔
内にIII−Ｖ族化合物半導体層を形成せしめたことを特
徴とする半導体装置。 - 【請求項２】順次下記Ａ工程〜Ｄ工程によりシリコン基
板上にIII−Ｖ族化合物半導体層を形成したことを特徴
とする半導体装置の製造方法。 A:シリコン基板上にIII−Ｖ族化合物半導体から成る中
間層を形成する。 B:上記中間層を熱処理する。 C:上記中間層の上に複数個を透孔を有する電気絶縁性被
覆層を形成する。 D:上記透孔内の中間層上にIII−Ｖ族化合物半導体層を
形成する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26548189A JP2848866B2 (ja) | 1989-10-11 | 1989-10-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26548189A JP2848866B2 (ja) | 1989-10-11 | 1989-10-11 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03126270A JPH03126270A (ja) | 1991-05-29 |
| JP2848866B2 true JP2848866B2 (ja) | 1999-01-20 |
Family
ID=17417776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26548189A Expired - Fee Related JP2848866B2 (ja) | 1989-10-11 | 1989-10-11 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848866B2 (ja) |
-
1989
- 1989-10-11 JP JP26548189A patent/JP2848866B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03126270A (ja) | 1991-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5218216A (en) | Gallium nitride group semiconductor and light emitting diode comprising it and the process of producing the same | |
| JP2000286449A (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| JP3114809B2 (ja) | 半導体装置 | |
| JPH11135832A (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JP2000091234A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| JP2002043233A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JPH06296060A (ja) | 半導体可視光レーザダイオードの製造方法 | |
| JP3207918B2 (ja) | Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法 | |
| JP2000228539A (ja) | 窒素化合物半導体の製造方法 | |
| KR100571225B1 (ko) | 질화물계 화합물 반도체의 성장방법 | |
| KR19990016925A (ko) | ＧａＮ 단결정 제조 방법 | |
| JP2848866B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08264455A (ja) | 半導体装置及びその製造方法 | |
| JP2885846B2 (ja) | 半導体装置 | |
| JP2690538B2 (ja) | 半導体発光装置 | |
| JPH10284425A (ja) | 半導体装置の製法 | |
| JP2898320B2 (ja) | 半導体素子の製造方法 | |
| JP2831665B2 (ja) | 半導体発光装置 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JP2003171200A (ja) | 化合物半導体の結晶成長法、及び化合物半導体装置 | |
| JP2786457B2 (ja) | 半導体素子およびその製造方法 | |
| JP2987163B2 (ja) | 半導体装置の製造方法 | |
| JP3005281B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |