KR940011106B1 - 반도체 레이저 다이오드의 제조방법 - Google Patents
반도체 레이저 다이오드의 제조방법 Download PDFInfo
- Publication number
- KR940011106B1 KR940011106B1 KR1019910013663A KR910013663A KR940011106B1 KR 940011106 B1 KR940011106 B1 KR 940011106B1 KR 1019910013663 A KR1019910013663 A KR 1019910013663A KR 910013663 A KR910013663 A KR 910013663A KR 940011106 B1 KR940011106 B1 KR 940011106B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductivity type
- groove
- type gaas
- conductive
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래 반도체 레이저 다이오드의 구조도.
제 2 도는 본 발명 반도체 레이저 다이오드의 구조도.
제 3 도의 (a) 내지 (c)는 본 발명 반도체 레이저 다이오드의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제 1 도전형 GaAs기판 2 : 제 1 도전형 AlGaAs클래드층
3 : 제 2 도전형 AlGaAs활성층 4 : 제 2 도전형 AlGaAs클래드층
5 : 제 1 도전형 GaAs전류제어층 6 : 제 2 도전형 GaAs금속접촉층
본 발명은 반도체 레이저 다이오드에 관한 것으로, 특히 액상 에피텍셜(LPE)결정성장 방법을 이용하여 브이에스아이에스(VSIS)구조의 V홈에 결정성장 속도차에 의해 발생하는 스트레스(stress)를 해소하고자 한 반도체 레이저 다이오드의 제조방법에 관한 것이다.
일반적으로 VSIS구조를 갖는 반도체 레이저 다이오드는 제 1 도에 도시된 바와같이 제 2 도전형 GaAs의 기판(1)위에 화학반응을 수반하는 금속유기 화학기상증착(Metal Organic Chemical Vapor Deposition 이하, MOCVD)방법으로 제 1 도전형 GaAs전류차단층(2)을 성장시킨 후 포토리소그라피법으로 V홈을 형성시키고, 그 위에 이종접합구조를 형성시키게 되는데, V홈이 형성된 전류차단층(2)위에 제 2 도전형 AlGaAs클래드층(3), 제 2 도전형 AlGaAs활성층(4) 및 제 1 도전형 AlGaAs클래드층(5)을 순차적으로 성장시킨 후 상기 제 1 도전형 클래드층(5)위에 제 1도전형 GaAs전류제어층(6)을 성장시키게 된다.
이와같이 형성된 종래 반도체 레이저 다이오드는 V홈 양쪽의 제 1 도전형 GaAs가 전류차단의 효과를 가지므로 주입된 전류는 p-n접합을 형성한 V홈내로만 흐르게 된다.
또한 순방향 바이어스가 인가되면 활성층(4)보다 알루미늄(Al) 조성비가 큰 제 2 도전형 클래드층(3)의 높은 에너지 장벽으로 인해 제 1 도전형 클래드층(5)으로부터 주입된 전자들이 제한되며 활성층(4)에서 전자와 정공의 재결합으로 빛을 방출하게 되고, 방출된 빛의 일부는 활성층으로부터 전류제어층(6)에 흡수되며, 전류제어층(6)은 활성층(4)보다 굴절율이 크므로 대부분 흡수되며 인덱스-가이드(inedx-guide)된다.
Ⅲ-Ⅴ 화합물 반도체 결정성장 특성상 비정질 실리콘 성장상태에서 제 1 도전형을 취하게 되는데 종래에는 제 1 도전형보다 결정결함이 많은 제 2 도전형 GaAs기판을 사용하므로 제 2 도전형 기판위에 제 1 도전형의 전류차단층을 성장시킬 때 두께 균일로 인하여 액상 에피텍셜(LPE) 결정성장법 보다는 금속유기 CVD 로 성장해야만 하는 문제점과, 포토리소그라피법에 의해 형성된 V홈 위에 제 2 도전형 AlGaAs성장시 V홈내의 양쪽의 결정방향이 기판의 결정방향과 달라 결정성장 속도차가 생기게 되어 이것이 V홈 위에 성장되는 활성층에 스트레스(stress)로 작용하게 되어 열화에 영향을 미칠 수 있는 문제점이 있다.
본 발명은 종래의 이와같은 문제점을 해결하기 위하여 한번의 포토공정과 2번의 액상 에피텍셜(LPE)방법으로 소자를 형성하여 에피텍성장층이 양호한 결정질을 얻을 수 있도록 하고, V홈에 발생하는 스트레스를 해소하도록 하는 반도체 레이저 다이오드의 제조방법을 창안한 것이다.
본 발명는 제 1 도전형 GaAs기판위에 제 1 도전형 AlGaAs클래드층, 활성층, 제 2 도전형 AlGaAs클래드층 및 제 1 도전형 GaAs전류제어층을 순차적으로 액상 에피텍셜(LPE) 결정성장 방법으로 성장시키는 공정과, 상기 제 1 도전형 GaAs전류제어층의 중앙부위를 일부 남겨놓은 소정의 깊이로 화학적 식각하여 V홈을 형성하는 공정과, 상기 V홈내에 남아있는 상기 제 1 도전형 GaAs전류제어층을 액상 에피텍셜(LPE)법으로 완전히 제거하는 동시에 제 2 도전형 GaAs금속접촉층을 평탄하게 형성하는 공정으로 이루어지도록 구성한 것으로, 이를 첨부한 도면을 실시예로 하여 상세히 설명하면 다음과 같다.
제 2 도는 본 발명 반도체 레이저 다이오드의 단면도로서, 이에 도시한 바와같이 제 1 도전형 GaAs기판(1)상에 제 1 도전형 AlGaAs클래드층(2), 제 2 도전형 AlGaAs활성층(3), 제 2 도전형 AlGaAs클래드층(4)이 차례로 형성되고, 상기 제 2 도전형 AlGaAs클래드층(4)위에 중앙부분에 V홈이 형성된 제 1 도전형 GaAs전류제어층(5)이 형성되며, 상기 제 1 도전형 GaAs전류제어층(5)위에 제 2 도전형 GaAs금속접촉층(6)이 형성되어 구성되는 것으로, 이의 제조방법을 첨부한 제 3 도의 제조 공정도를 참조하여 설명하면 다음과 같다.
본 발명의 반도체 레이저 다이오드의 제조방법은 에피텍셜 성장과 포토리소그라피 공정으로 나누어 형성하며, 두번의 액상 에피텍셜(LPE)방법과 한번의 포토리소그라피 공정으로 성장시키는데 먼저 액상 에피텍셜(LPE)방향으로 제 3a 도에 도시한 바와같이, 제 1 도전형 GaAs기판(1)의 표면에 제 1 도전형 AlGaAs클래드층(2), 제 2 도전형 AlGaAs활성층(3), 제 2 도전형 AlGaAs클래드층(4) 및 제 1 도전형 GaAs전류제어층(5)을 2㎛, 0.08㎛, 0.35~0.5㎛ 및 3㎛ 두께로 순차적으로 성장시켜 이종접합구조를 형성시킨다.
그 다음으로, 제 3b 도에 도시한 바와같이 포토리소그라피 공정으로 제 1 도전형 GaAs인 전류제어층(5)의 중앙부위에 1-2㎛ 폭을 갖는 V홈을 형성하는데, 이때 상기 V홈은 그 V홈 중앙부위의 제 2 도전형 AlGaAs클래드층(4)과 접촉부위 위로 어느 정도의 두께를 남겨놓고 화학적 식각으로 에칭을 한다.
이후, 제 3c 도와 같이 멜트 에칭방법에 의해 V홈내에 남아있는 제 1 도전형 GaAs를 제거한 후에 다시 액상 에피텍셜(LPE) 결정성장 방법으로 4~5㎛ 두께의 제 2 도전형 GaAs금속접촉층을 형성하여 본 발명 반도체 레이저 다이오드를 제조한다.
이와같이 활성층(3)의 위아래 클래드층(2)(4)이 상기 활성층(3)보다 알루미늄(Al) 조성비가 큼에 따라 pn-AlGaAs클래드층(2)(4)에 의해 확산된 전자들과 정공들이 재결합하면서 빛을 방출하게 된다. 그러므로 제 2 도전형 GaAs금속접촉층(6)으로부터 주입되는 전류는 V홈 양쪽에 제 1 도전형 GaAs전류제어층(5)에 의해 V홈 내로만 전류가 흐르게 된다.
전술한 바와같이 기판(1) 표면위에 제 1 도전형 클래드층(2), 활성층(3), 제 2 도전형 클래드층(4) 및 전류제어층(5)을 액상 에피텍셜(LPE) 결정성장 방법으로 성장시키고, 그다음 전류제어층(5)을 포토리소그라피 공정으로 V홈 형성시 V홈 중앙부위는 제 1 도전형 GaAs를 남겨놓고 화학적 식각으로 V홈을 형성하고, 다시 액상 에피텍셜(LPE) 결정성장 방법으로 V홈내에 남아있는 전류제어층 제 1 도전형 GaAs층을 제거한 후 금속접촉층(6)을 형성한다.
이상에서 상세히 설명한 바와같이 본 발명은 제 2 도전형 GaAs기판보다 결정결함이 좋은 제 1 도전형 GaAs기판을 사용하므로써 제 1 도전형 기판위에 성장되는 에피텍셜층은 양호한 결정질을 얻을 수 있고, 종래 VSIS구조에서 V홈내에서 V홈 양쪽과 중앙부위에서 결정성장 속도차에 의해 발생하는 스트레스(stress)로 인한 활성층의 발진부위에 끼치는 영향을 해결하는 효과가 있다.
Claims (1)
- 제 1 도전형 GaAs기판위에 제 1 도전형 AlGaAs클래드층, 활성층, 제 2 도전형 AlGaAs클래드층 및 제 1 도전형 GaAs전류제어층을 순차적으로 액상 에피텍셜(LPE) 결정성장 방법을 성장시키는 공정과, 상기 제 1 도전형 GaAs전류제어층의 중앙부위를 일부 남겨놓은 소정의 깊이로 화학적 식각하여 V홈을 형성하는 공정과, 상기 V홈내에 남아있는 상기 제 1 도전형 GaAs전류제어층을 액상 에피텍셜(LPE)법으로 완전히 제거하는 동시에 제 2 도전형 GaAs금속접촉층을 평탄하게 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910013663A KR940011106B1 (ko) | 1991-08-07 | 1991-08-07 | 반도체 레이저 다이오드의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910013663A KR940011106B1 (ko) | 1991-08-07 | 1991-08-07 | 반도체 레이저 다이오드의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930005299A KR930005299A (ko) | 1993-03-23 |
| KR940011106B1 true KR940011106B1 (ko) | 1994-11-23 |
Family
ID=19318352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910013663A KR940011106B1 (ko) | 1991-08-07 | 1991-08-07 | 반도체 레이저 다이오드의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940011106B1 (ko) |
-
1991
- 1991-08-07 KR KR1019910013663A patent/KR940011106B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930005299A (ko) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5390205A (en) | Semiconductor laser | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| US4188244A (en) | Method of making a semiconductor light-emitting device utilizing low-temperature vapor-phase deposition | |
| US4255206A (en) | Method for manufacturing a semiconductor structure | |
| US5315133A (en) | Compound semiconductor structure including p-type and n-type regions doped with carbon | |
| CA1065461A (en) | Semiconductor light-emitting device and method of making of the same | |
| JPH08255929A (ja) | 半導体発光素子の製法 | |
| KR940011106B1 (ko) | 반도체 레이저 다이오드의 제조방법 | |
| US20070155031A1 (en) | Method for producing semiconductor optical device | |
| KR100203376B1 (ko) | 수평 방향 반도체 피엔 접합 어레이 제조방법 | |
| JPS6352479B2 (ko) | ||
| JPH05218585A (ja) | 半導体発光装置 | |
| KR910005392B1 (ko) | 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법 | |
| KR950011998B1 (ko) | 반도체 레이저 다이오드의 제조방법 | |
| JP2503263B2 (ja) | 半導体発光装置の製造方法 | |
| JP3522151B2 (ja) | 化合物半導体レーザの製造方法 | |
| JPH0738458B2 (ja) | 半導体発光素子 | |
| KR100290861B1 (ko) | 반도체레이저다이오드의제조방법 | |
| KR970009672B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JP2803375B2 (ja) | 半導体構造体 | |
| JP2525617B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH071813B2 (ja) | 半導体発光装置の製造方法 | |
| JP2004006826A (ja) | 半導体デバイス | |
| JPS63227066A (ja) | バラス型半導体発光素子及びその製造方法 | |
| JPH01293686A (ja) | 半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031008 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |