KR970009672B1 - 반도체 레이저 다이오드 제조방법 - Google Patents
반도체 레이저 다이오드 제조방법 Download PDFInfo
- Publication number
- KR970009672B1 KR970009672B1 KR1019940006927A KR19940006927A KR970009672B1 KR 970009672 B1 KR970009672 B1 KR 970009672B1 KR 1019940006927 A KR1019940006927 A KR 1019940006927A KR 19940006927 A KR19940006927 A KR 19940006927A KR 970009672 B1 KR970009672 B1 KR 970009672B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive
- algaas
- conductivity type
- current blocking
- Prior art date
Links
Abstract
내용 없음.
Description
제1도는 종래의 반도체 레이저 다이오드 제조방법을 도시한 공정순서도.
제2도는 본 발명에 의한 반도체 레이저 다이오드 제조방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
11 : 제 1 도전형 GaAs 기판 12 : 전류차단층
13 : 제 1 도전형 AlGaAs층 14 : 제 1 도전형 AlGaAs층
15 : 제 2 도전형 AlGaAs층 16 : 제 2 도전형 AlGaAs층
19 : 제 1 도전형 AlGaAs층 20 : 제 2 도전형 GasAs층
본 발명은 반도체 레이저 다이오드 제조방법에 관한 것으로, 특히 벽개면에서의 전류의 열에 의한 벽개면 손상을 방지하는데 적당하도록 한 고출력 반도체 레이저 다이오드의 제조에 관한 것이다.
DC-PHB(Double Channel-Planar Buried Heterostructure)구조의 레이저 다이오드의 가장 큰 특징은 전류가 흐를 수 있는 폭을 메사(mesa)로만 흐르도록 제한시킴으로서 문턱전류를 기존의 10%로 감소시켜(약 10mA) 전기적 특성을 크게 향상시킬 수 있다는 것이며, 레이저빔도 거의 원형에 가깝도록 하여 광특성 개선효과도 개선된다는 것이다.
제1도를 참조하여 종래의 DC-PBH 구조를 갖는 레이저 다이오드 제조방법을 설명하면 다음과 같다.
먼저, 제1도(a)와 같이 MOCVD(Metal Organic Chemical Vapor Deposition) 방법 또는 LPE(Liquid Phase Epitaxy) 방법으로 성장시킨 n-GaAs 기판(1)상에 n-AlGaAs(2)/p-AlGaAs(3)/p-AlGaAs(4)/ p-GaAs(5)의 4층구조를 LPE나 MOCVD 방법을 이요하여 에피택셜 성장시킨다.
이어서 제1도(b)와 같이 메사폭을 2㎛ 이하로 하여 기판 양쪽을 기판(1)이 드러나도록 습식삭가하여 더블채널을 형성한다.
다음에 제1도(c)와 같이 메사로만 전류가 흐르도록 채널과 메사를 포함하지 않는 채널 이외의 부분은 p -n -p -n 트리스터(thristor) 구조를 갖도록 p-AlGaAs(7)/n-AlGaAs(8)/p-GasAs(9)의 3층을 LPE 방법으로 성장시킨다. 단, 여기서 p-AlGaAs(7)/n-AlGaAs(8)의 2층은 메사위에서 성장이 일어나지 않도록 에피택시공정 조건을 설정해야 한다(LPE 성장특성중에 하나는 메사폭에 따른 성장비(growth rate)의 차이가 있어 이것을 이용하여 메사폭과 성장시간을 이용하여 메사위에서는 성장이 일어나지 않도록 할 수 있다).
상술한 종래의 레이저 다이오드는 문턱전류가 낮다는 장점이 있지만 열문제로 고출력으로 사용이 불가능한 문제가 있으며, 출력이 낮아 레이저 다이오드의 용도가 제한되는 문제가 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 낮은 동작전류에서 고출력을 얻을 수 있는 레이저 다이오드 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 레이저 다이오드 제조방법은 제 1 도전형의 반도체기판위에 제 2 도전형의 전류차단층을 형성하는 공정과, 상기 전류차단층을 도브테일 방향으로 소정의 폭을 남기고 기판이 노출되도록 에칭하는 공정, 상기 전류차단층이 형성되면 기판전면에 제 1 도전형의 AlGaAs층, 제 1 도전형의 AlGaAs층, 제 1 도전형의 AlGaAs층, 제 1 도전형의 GasAs층을 순차적으로 성장시키는 공정, 상기 전류차단층과 제 1 도전형의 AlGaAs층, 제 1 도전형의 AlGaAs층, 제 2 도전형의 AlGaAs층, 제 2 도전형의 GasAs층을 선택적으로 식각하여 소정의 폭을 갖는 메사를 형성하여 더블채널을 형성하는 공정, 상기 더블 채널 및 메사를 포함하지 않는 채널이외의 부분에 제 2 도전형의 AlGaAs층, 제 1 도전형의 AlGaAs층을 순차적으로 성장시키는 공정, 및 사이 기판 전면에 제 2 도전형의 GaAs층을 성장시키는 공정으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 의한 레이저 다이오드 제조방법을 공정순서에 따라 도시하였다. 이를 참조하여 본 발명의 레이저 다이오드 제조방법을 다음에 설명한다.
먼저, 제2도(a)에 도시된 바와 같이 p-GaAs(11)를 기판으로 사용하는 경우 우선 전류차단층(current blocking layer)으로서 n-GaAs층(12)을 LPE 나 MOCVD 방법을 이용하여 1μm 정도의 두께로 성장시킨다.
이어서 제2도(b)에 도시된 바와 같이 상기 전류차단층(12)을 포토리소그래피(Photolithography)공정을 통해 도브테일(dovetail) 방향으로 폭 10㎛ 정도 남기고 기판(11)이 드러나도록 식가하여 역메사형태로 만든다.
다음에 제2도(c)에 도시된 바와 같이 LPE 방법을 이용하여 상기 역메사형의 전류차단층(12)이 형성된 기판(11)상에 p-AlGaAs(13)/p-AlGaAs (14)/ n-AlGaAs(15)/n-GasAs(16)을 순차적으로 성장시킨다. 이때, 벽개면 근처에 있는 역메사형태의 전류차단층(12)의 영향으로 소자내부에서보다 벽개면에서는 활성층인 p-AlGaAs층(14)의 두께가 얇아져 발진시 발생한 광자(phton)가 활성층(14) 내부로만 한정되지 않고 양 클래드층(13,15)으로 광이 확산되어 단면(facet)에서는 빔스폿(beam spot)크기가 커지기 때문에 광출력 밀도는 감소하게 되고, 또한 단면 근처에서는 전류차단층(12)이 존재하여 전류가 흐르지 않게 된다. 이 두가지 효과로 인하여 벽개면에서 발생할 수 있는 열문제를 최소화할 수 있게 된다.
이어서 제 2 도(d)에 도시된 바와 같이 기판(11)이 드러나도록 포토리소그래피 공정을 통해 상기 전류차단층(12)/p-AlGaAs(13)/p-AlGaAs(14)/ n-alGaAs(15)/n-GasAs(16)을 선택적으로 습식식각하여 폭 2μm 이하의 메사를 기판 양쪽에 형성하여 더블채널(17)을 형성한다. 이어서 상기 형성된 메사로만 전류가 흐르도록 채널과 메사를 포함하지 않는 채널 이외의 부분은 p-n-p-n 트리스터(thristor) 구조를 갖도록 n-AlGaAs(18)/ p-AlGaAs(19)/n-GasAs(20)을 LPE 방법에 의해 순차적으로 성장시킨다.
이상 상술한 바와 같이 본 발명에 의한 레이저 다이오드는 낮은 문턱전류를 가지며 따라서 낮은 동작전류에서 고출력을 얻을 수 있다.
또한 벽개면에 전류제한층이 존재하여 전류에 의한 벽개면에서의 열방출이 억제되어 COD(catastrophic optical damage)를 억제시킬 수 있다.
그리고 메사`폭이 2μm 이하로 실제 발진되는 활성층이 영역이 작아로 되어 LBP 용 레이저 다이오드로 사용이 가능하다.
또한 LPE 성장법만으로 레이저 다이오드를 제작할 수 있으므로 장비의 단순화를 도모할 수 있다.
Claims (3)
- 제 1 도전형의 반도체기판위에 제 2 도전형의 전류차단층을 형성하는 공정과, 상기 전류차단층을 도브테일 방향으로 소정의 폭을 남기고 기판에 노출되도록 에칭하는 공정, 상기 전류차단층이 형성된 기판전면에 제 1 도전형의 AlGaAs층, 제 1 도전형의 AlGaAs층, 제 1 도전형의 AlGaAs층, 제 1 도전형의 GasAs층을 순차적으로 성장시키는 공정, 상기 전류차단층과 제 1 도전형의 AlGaAs층, 제 1 도전형의 AlGaAs층, 제 2 도전형의 AlGaAs, 제 2 도전형의 GasAs층을 선택적으로 식각하여 소정의 폭을 갖는 메사를 형성하여 더블채널을 형성하는 공정, 상기 더블채널 및 메사를 포함하지 않는 채널이외의 부분에 제 2 도전형의 AlGaAs층, 제 1 도전형의 AlGaAs층을 순차적으로 성장시키는 공정, 및 상기 기판 전면에 제 2 도전형의 GaAs층을 성장시키는 공정으로 이루어진 것을 특징으로 하는 반도체 레이저 다이오드 제조방법.
- 제 1 항에 있어서, 상기 메사의 폭은 2μm 이하로 형성하는 것을 특징으로 하는 반도체 레이저 다이오드 제조방법.
- 제 1 항에 있어서, 상기 전류차단층은 p-GaAs또는 n-GaAs를 성장시켜 형성하는 것을 특징으로 하는 반도체 레이저 다이오드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940006927A KR970009672B1 (ko) | 1994-04-01 | 1994-04-01 | 반도체 레이저 다이오드 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940006927A KR970009672B1 (ko) | 1994-04-01 | 1994-04-01 | 반도체 레이저 다이오드 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970009672B1 true KR970009672B1 (ko) | 1997-06-17 |
Family
ID=19380328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940006927A KR970009672B1 (ko) | 1994-04-01 | 1994-04-01 | 반도체 레이저 다이오드 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970009672B1 (ko) |
-
1994
- 1994-04-01 KR KR1019940006927A patent/KR970009672B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1093197A (en) | Lateral current confinement in junction light emitting diodes especially lasers | |
| EP0132081A2 (en) | Semiconductor laser device | |
| US4188244A (en) | Method of making a semiconductor light-emitting device utilizing low-temperature vapor-phase deposition | |
| US4948753A (en) | Method of producing stripe-structure semiconductor laser | |
| JPS6343387A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| US4868838A (en) | Semiconductor laser device | |
| US5149670A (en) | Method for producing semiconductor light emitting device | |
| KR970009672B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| JPS6144485A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| US4514896A (en) | Method of forming current confinement channels in semiconductor devices | |
| US4592062A (en) | (VSIS) semiconductor laser with reduced compressive stress | |
| US4392227A (en) | Terraced substrate semiconductor laser | |
| JPH03253089A (ja) | 半導体ダイオードレーザ及びその製造方法 | |
| US4432092A (en) | Semiconductor laser | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JPH0555692A (ja) | 半導体レーザ | |
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH10510102A (ja) | チャネル内のリッジ状レーザ | |
| KR100290861B1 (ko) | 반도체레이저다이오드의제조방법 | |
| JPH03203282A (ja) | 半導体レーザダイオード | |
| JPH05190970A (ja) | 半導体レーザの製造方法 | |
| KR0162292B1 (ko) | 고출력 레이저 다이오드 제조방법 | |
| KR100287202B1 (ko) | 반도체레이저소자및그제조방법 | |
| JPS6252984A (ja) | 自己整合電流狭窄型半導体発光素子 | |
| KR940011270B1 (ko) | 레이저 다이오드의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000331 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |