JPH03203282A - 半導体レーザダイオード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業ユ１４虹犯生４ この発明は、低電流で動作するとともに、発振モードを
単一に制御でき、内部に電流狭窄層を有する半導体レー
ザダイオードの構造に関するものであり、特に発振閾値
が低く、漏れ電流端としての通電劣化が少ない高速、高
光出力動作が可能な光通信用メサストライプ型半導体レ
ーザダイオードに関するものである。

従束廷伎担 従来、この種のレーザダイオードは、低電流動作と発振
モードの単一化を図るため、次のような構造を採用して
いる。すなわち、屈折率の大きい活性層を屈折率の小さ
いクラッド層で挟み、光導波路を形成し、そのダブルへ
テロ接合となる平行方向の活性層を、それより深い２＠
−ｋＰの平行な溝の間にメサ型のストライプ状に残し、
発光領域とする。その後、この発光領域以外に電流阻止
層を埋め込み成長し、電流阻止領域とすることによって
、電流狭窄による駆動電流の低減化と、レーザ発振モー
ドの単一化を実現している（例えば、“Ｅｌｅｃｔｒｏ
ｎ　Ｌｅｔｔｅｒ”　１８　（１９８２）　　Ｅ１５３
頁）。

従来の第５図に示す構造のレーザダイオードでは、チャ
ネル部のＰＮ接合を通過する電流Ｉ　０１゜ＩＣ２が発
振閾値電流Ｉｔｈの３０％以上を占め、漏れ電流成分と
なっている。また、電流狭窄部であるＰＮＰＮ接合は、
印加電圧を増大すると、サイリスタがターンオンして導
通し、ＩＢＩ、　　Ｉｎ２が増加し光出力が飽和、減少
する。このため、単一モードでの電流−光出力特性の直
線性が失われ、高出力動作ができなくなる。

さらに、通電を続けてチャネル部のＰＮ接合界面が劣化
すると、とのレーザ発振に寄与しない漏れ電流ＩＣＩ、
　　ＩＣ２が増加して駆動電流が増え、通電劣化が起こ
ることが知られている。これは、チャネル部のＰＮ接合
が、製作上第１の成長工程後にエツチング処理され、次
に第２の成長工程により形成される不連続工程のために
、連続成長工程で形成されたＰＮ接合よりも、界面準位
が多いためであるとされている。

オ　　　　、めの この発明のレーザダイオードは、チャネル部に形成され
るＰＮ接合領域を減らし、チャネル部を電流通路として
構成されている。

すなわち、第１導電型半導体基板上に電流阻止用の第２
導電型半導体層または半絶縁体層と、クラッド層として
の第１導電型半導体層とバンドギャップの小さい発光層
としての半導体層と、クラッド層としての第２導電型半
導体層とからなる多層膜構造の半導体ウェーハを前記活
性層よりも深く、かつ前記第１導電型の半導体基板上の
第２導電型半導体層または半絶縁体層を貫く深さの２本
の平行な溝により、メサストライプを形成した後、埋め
込み成長してなるヘテロ構造半導体レーザダイオードに
おいて、前記メサストライプの上面のみ除いて、電流通
路となる第１導電型半導体層、電流阻止層となる第２導
電型半導体層と第１導電型半導体層が順次積層され、さ
らに第２導電型半導体埋め込み層が全体にわたって積層
されることを特徴とする二重チャネル埋め込み構造半導
体レーザダイオードである。

伍且 上記の構成によると、レーザ発振に寄与する注入電流は
、発光領域である活性層に注入される。

その理由は、活性層上部の第２のクラッド層と電流通路
となる第１の埋め込み層とで形成されるチャネル部のＰ
Ｎ接合は、バンドギャップが小さく、ビイルトイン電圧
が低い活性層の両端に、はぼ垂直に位置しているため、
このＰＮ接合部は電位面に垂直となり、電界強度は極め
て小さい。さらに接合面積が従来の構造のレーザダイオ
ードでは、チャネル部全域に存在するのに比較して約１
／１０であり、横方向のシート抵抗が大きい。以上の理
由でキャリアのほとんどすべてが、活性層に注入される
ことになる。

すなわち、内部発光効率が従来の構造の１．３μｍμｍ
−ザダイオードに比較すると、２０〜４０％改善される
。

さらに第１の成長工程後にエツチング処理され、第２の
成長工程で形成されるＰＮ接合部は、電流通路とはなら
ないため接合界面の劣化に起因する漏れ電流の増加はな
くなる。

また、第１導電型半導体基板上の電流阻止層に、半絶縁
体塵を用いた場合、電流阻止に必要な層厚を小さくでき
るため、電流通路の電気抵抗を太き（しない限り、電流
通路となる第１導電型半導体層の厚みを小さくできる。

これはＰＮＰＮ接合を形成する埋め込み層の厚みを大き
くして電気抵抗を高＜シ、サイリスタのターンオン電圧
のレベルを１゜５〜２倍以上上昇させることが可能とな
り、光出力が５０ｍＷレベルまで電流−光出力特性の直
線性を維持する作用がある。

５− ６− る。

第１図はこの発明の一実施例のレーザ光に垂直な素子の
主要縦断面図、第２図は電流阻止部と発光部の活性層を
示す断面図、第３図は電流通路部および電流注入部を形
成する製造過程を示す斜視図である。

本実施例は第２図のよろに、Ｐ型半導体基板１０上に、
キャリア濃度が５　Ｘ　１０１８ａｔｏｍｓ／ｃｎ＋−
”以上で、層厚が０．５〜１．５μｍのｎ型電流阻止層
１１と、第１のＰ型りラッド層１２と、バンドギャップ
の小さい発光層である活性層重３と、第２のｎ型クラッ
ド層１４が形成される。さらに第３図に示すよろに、二
重のストライプ溝（二重チャネル）２０．２０と、これ
らのストライプ溝２０．２０によって挟まれたメサ型の
凸部が電流注入部２２として形成され、前記のストライ
プ溝２０．２０の底部では、前記♂型電流阻止層１１が
除去され、電流通路２１が形成されている。つづいて第
１図に示す半導体基板１０上に、電流通路層となる第１
のＰ型埋め込み層１５．電流阻止層となる第２のｎ型埋
め込み層１６．第３のＰ型埋め込み層１７が、前記電流
注入部２２を除く部分に形成され、さらに全面にわたっ
て埋め込みによる第２のｎ型クラッド層１８と、ｎ型キ
ャップ層１９が形成されたものである。

この実施例においては、凸部の両側の溝２０゜２１分で
は、第２のｎ型埋め込み層１６と、第３のＰ型埋め込み
層１７によって電流が狭窄され、第１図と第３図の電流
注入部２２のみに電流（キャリア）が注入される。前記
“作用”の項で述べたように、注入されたキャリアのほ
とんどすべてが、ビイルトイン電圧が低い活性層１３に
注入され、活性層重３より下側のチャネル部が電流通路
となり、低発振閾値でかつ高効率の光出力特性をもつレ
ーザダイオードが得られるという利点がある。

実尤畔ｔ４ 第４図はこの発明の第２実施例のレーザ光に垂直な素子
の主要縦断面図である。この実施例は、前記第１の実施
例の第１導電型の半導体基板上の第２導電型半導体層に
代えて、半絶縁体層１１０を用いた点を除いては第１の
実施例と同様であるため、同一部分には同一参照符号を
付してその説明を省略する。この実施例では第２導電型
半導体層１１に代えて半絶縁体層１１０を用いているた
め、電流陣だに必要な層厚が前者の場合〜１．５μｍ程
度必要であるが、後者は〜０．２μｍ程度で十分な電流
阻止層となり、チャネル部の電流通路となる第１の埋め
込み層１５の厚みを小さくでき、その分、第２の埋め込
み層１６と第３の埋め込み層１７の厚みをそれぞれ１．
５〜２倍程度厚くでき、各２〜３μｍとなり電気抵抗が
高くなり、チャネル部のＰＮＰＮ接合のターンオン電圧
が高まり、電流−光出力特性の直線性を維持したままで
、光出力５０ｍＷ以上の高出力動作を持つ、レーザダイ
オードが得られるという利点がある。

次にこの発明の半導体レーザダイオードの製造方法につ
いて説明する。１００面を上面にしたＰ型Ｉｎｐ基板１
０の上面に第２図に示す電流阻止層１１（第２の実施例
の場合は比抵抗が１０’Ωｍ以上の半絶縁層１１０　）
　、第１のクラッド層としてＰ型Ｉｎｐ層１２．所望の
波長組成に制御された活性層１３となるＩｎＧａＡｓＰ
　４元混晶、第２のクラッド層としてｎ型１ｎｌ’層１
４を、第１の成長工程でエピタキシャル成長させる。次
に、第２のクラッド層（４の上面にフォトレジストを塗
布し、これを幅数μｍ９間隔２００〜３００μｍのスト
ライプ形状で選択エツチングを行い、第３図に示す発光
領域２２となるメサ型凸部の頂上の幅が０．５〜２μｍ
で、凸部の両側に溝幅がそれぞれ２〜５μｍになる二重
チャネルストライプ溝２０．２０を形成する。その際、
溝２０．２０の深さは第１の成長工程でエピタキシャル
成長した電流阻止層を貫き、電流通路としての幅が数μ
ｍ以内に形成されることが、この発明の基本的条件とな
る。

次に、前記二重ストライプ溝形成済の半導体ウェーへの
洗浄処理工程を経て、ボートスライド方式による液相エ
ピタキシャル成長を行う。

すなわち、高純度のグラファイト製スライドボートに前
記洗浄済の半導体ウェーハおよび各層成９− １０− 要用材料を配置して、高純度水素ガス雰囲気中に約８３
０〜６７０℃で２〜４時間保持した後に、冷却速度ｏ、
３〜１．０℃／Ｍｉｍで徐冷し、数°Ｃ降温した時点で
電流通路となるＰ型の第１の埋め込み層１５と第３の埋
め込み層１７をメサ型凸部の頂上以外の部分に成長させ
る。溶液が低過冷却度である場合は、成長速度の面方位
依存性が強くなり、溶質が凸部傾斜面（原子的なステッ
プ状結晶が多い面）に拡散し過ぎて、凸部頂上面が溶質
の不足によりメルトバックされる。また溶液の過冷却度
が大きすぎると、凸部頂上に析出する。この実施例の凸
部の幅が１〜２μｍ溝の深さが２〜３μｍの場合は、溶
液の過冷却度を５〜１０’Ｃの範囲に制御すれば、前記
埋め込み層により発光領域２２にのみ電流を注入する電
流狭窄層が得られる。

さらに、埋め込みによるｎ型１ｎｐクラッド層１８を１
〜３μｍ、電極形成のためのｎ型キャップ層１９を１．
５〜３μｍ成長させ、続くウェーハ製造工程で電極を形
成し、素子製造工程でチエ１１− ツブ化してこの発明の半導体レーザダイオードが得られ
る。

発臭し１纏監 以上説明したようにこの発明は、エツチングにより形成
された面と、成長により形成された面との界面が、ＰＮ
接合面である場合に生ずる接合面の劣化に伴う漏れ電流
を低減させたことによって通電劣化を抑え、高信頼度の
半導体レーザダイオードを供給できる効果がある。

また、漏れ電流低減により、低閾値動作が可能となり、
かつ内部発光効率が改善され、駆動電流が低下したこと
により、上記の通電劣化が相乗的に低減でき、半導体レ
ーザダイオードの信頼度改善に効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の半導体レーザダイオード
の概略的縦断面図、第２図は第１の成長工程により形成
された電流阻止層、活性層、クラッド層とを示す縦断面
図、第３図は第２図の１００１２− 面を上面にしたＩｎｐ基板に、二重のストライプ溝を形
成し、発光領域と電流通路を形成した様子を示す斜視図
、第４図はこの発明の第２の実施例を示す縦断面図、第
５図は従来の半導体レーザダイオードの主要部を示す縦
断面図である。 １０・・・・・・半導体＋ｎｐ基板、 １１・・・・・・電流阻止層（ｎ“Ｉｎｐ層）、１１０
・・・・・・半絶縁体層、 １２・・・・・・第１のクラッド層、 １３・・・・・・活性層（ＩｎＧａＡｓＰ層）、１４・
・・・・・第２のクラッド層、 １５・・・・・・電流通路となる第１の埋め込み層、１
６・・・・・・第２の埋め込み層、 １７・・・・・・第３の埋め込み層、 １８・・・・・・埋め込みによるクラッド層、１９・・
・・・・キャップ層、 ２０・・・・・・二重のストライプ溝（チャネル）、２
１・・・・・・電流通路、 １３− 寸（ト）〜−〇 手続補正書（方式） 平成　２年１２月１９臼

Claims (1)

【特許請求の範囲】
1. 第１導電型半導体基板上に、電流阻止用の第２導電型半
   導体層または半絶縁体層と、第１クラッド層としての第
   １導電型半導体層と、それよりバンドギャップが小さい
   発光層としての半導体層（活性層）と、第２導電型半導
   体層を第２のクラッド層としてなる半導体ウェーハを、
   前記活性層よりも深くかつ前記第１導電型の半導体基板
   上の第２導電型半導体層または半絶縁体層を貫く深さの
   ２本の平行な溝により挟まれるメサストライプと、この
   ストライプ溝内の埋め込み成長層を有するヘテロ構造半
   導体レーザダイオードにおいて、前記メサストライプの
   上面のみ除いて電流通路となる第１導電型の第１埋め込
   み層、電流阻止層となる第２導電型第２埋め込み層と、
   第１導電型の第３埋め込み層が順次積層され、さらに第
   ２導電型埋め込みクラッド層が全体にわたって積層され
   ていることを特徴とする二重チャネル埋め込み構造半導
   体レーザダイオード。