CN103915320A - 一种通过化学处理缓冲层提高晶体质量的方法 - Google Patents

一种通过化学处理缓冲层提高晶体质量的方法 Download PDF

Info

Publication number
CN103915320A
CN103915320A CN201410165461.4A CN201410165461A CN103915320A CN 103915320 A CN103915320 A CN 103915320A CN 201410165461 A CN201410165461 A CN 201410165461A CN 103915320 A CN103915320 A CN 103915320A
Authority
CN
China
Prior art keywords
epitaxial
resilient coating
chemical treatment
epitaxial loayer
chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410165461.4A
Other languages
English (en)
Inventor
李淼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN SHENGUANG HAORUI PHOTOELECTRIC TECHNOLOGY Co Ltd
Original Assignee
XI'AN SHENGUANG HAORUI PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN SHENGUANG HAORUI PHOTOELECTRIC TECHNOLOGY Co Ltd filed Critical XI'AN SHENGUANG HAORUI PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority to CN201410165461.4A priority Critical patent/CN103915320A/zh
Publication of CN103915320A publication Critical patent/CN103915320A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种通过化学处理缓冲层提高晶体质量的方法，解决了现有外延技术生长晶体材料缺陷较多，晶体质量不易提升的问题。该方法主要是：在常规条件下在衬底材料上生长第一外延层，该外延层晶体结构作为缓冲层与后续外延材料为同种结构材料；第一外延层生长之后进行高温退火处理；退火处理后的第一外延层进行化学腐蚀处理；清洗之后继续在第一外延层的基础上进行后续的外延生长即可。该方法工序简单，成本较低，但可以改善外延生长的底层结构，腐蚀产生的空隙有利于减少衬底材料和外延层晶格失配产生的应力，为后续的外延生长提供低位错的成核基础而有利于后期器件制备，可以提高器件性能，延长器件寿命。

Description

一种通过化学处理缓冲层提高晶体质量的方法
技术领域
本发明涉及一种通过化学处理缓冲层提高材料生长晶体质量的方法，属于半导体晶体材料制备领域，具体涉及一种同质或者外延材料制备领域。
背景技术
在当前的半导体晶体材料外延制备领域，一般采用同质或者异质外延技术。在材料制备过程中，由于衬底材料本身存在缺陷或者是在生长过程中引入的杂质或者是由于异质衬底导致的晶格缺陷等均会降低材料的晶体质量，进而降低了材料的物理化学性能，在制备成为器件之后器件的品质也会受到较大的影响。
为了提高材料的晶体质量，降低材料的生长缺陷，目前普遍采用的技术为：提高设备的真空度减少外在污染，控制材料生长的环境气氛条件来得到高品质的晶体，采用缓冲层技术、侧向外延技术、同质外延等。
但是，无论采用上述何种技术均仍会在材料制备过程中引入杂质缺陷(原材料/设备均非完全理想状态)或者人为掺杂引入缺陷(如为了形成n或者p型掺杂)，对于材料生长过程产生的各种缺陷传统上均使用化学腐蚀的方法进行处理。
随着技术的进步，技术人员提出了使用原位的化学气相处理方法来进行半导体晶体材料气相外延制备，专利101295637“变容二极管用硅外延材料制备方法”中提出了通过采用三次HCl原位腐蚀工艺，并控制HCl与H2的比例，将晶片制作过程中的杂质通过腐蚀被H2带走，减轻了自掺杂，使外延材料的品质得到大幅度的提升。
专利101240451“原位腐蚀降低HVPE GaN薄膜位错密度的方法”中发明人提出了使用在氢化物气相外延生长系统中，先在衬底上生长GaN薄膜，再采用HCl腐蚀的方法将GaN厚膜中薄膜表面进行腐蚀，之后再继续进行GaN的HVPE生长；重复上述腐蚀和继续生长过程，直至生长到合适厚度的GaN薄膜。该方法能够去除掉生长过程中大部分的位错，但由于没有考虑到位错的形成根源而致使生产过程极其复杂和繁琐，而不能如本发明所属的采用较少的工作达到相同的减少位错的目的。专利101240451处理的对象为生长后期衍生或者产生的位错本身进行处理，虽然减少了后期体材料内部的缺陷，但是由于没有考虑到位错产生的根源在于外延生长的初期阶段的缓冲层本身，如果只是消除生长后期的位错而没有考虑到位错产生的根源，缓冲层本省的位错就会不断的增殖，而且由于没有针对缓冲层进行处理而没有最终消除缓冲层和衬底材料的应力，后期由于应力的作用位错还会不断增加。该方法在早期被大家广泛采用，但是后期由于工序复杂而且不稳定而被放弃使用。
发明内容
本发明提供一种通过化学处理缓冲层提高晶体质量的方法，解决了现有外延技术生长晶体材料缺陷较多，晶体质量不易提升的问题。
本发明的具体技术解决方案如下：
一种通过化学处理缓冲层提高晶体质量的方法，主要包括以下步骤：
1]在衬底材料上生长第一外延层，该外延层晶体结构作为缓冲层与后续外延材料属于相同晶体结构；
2]之后进行高温退火处理；
3]退火处理后，对第一外延层进行化学腐蚀处理，以去除部分质量较差的晶核或者去除掉质量较好晶核上存在的位错组织；
4]清洗之后，在第一外延层的基础上进行后续的外延生长。
在上述方案的基础上，本发明还做了如下优化限定和改进：
步骤1]中生长第一外延层采用分子束外延、化学气相沉积、物理沉积或溅射蒸镀工艺形成。
步骤1]中的衬底材料为Al2O3或Si或GaN或GaAs(或其他的任意可以作为衬底的材料)。
步骤2]中的高温退火处理温度在750度-1150度，时间为5秒-3600秒，压力在10毫巴-1050毫巴。
所述步骤3]中的化学腐蚀处理为高温熔融KOH腐蚀液、NaOH腐蚀液或磷酸溶液腐蚀液(或其他对衬底材料有腐蚀作用的溶液)。
本发明的优点在于：
本发明从生长的源头，第一外延层(缓冲层)即开始进行处理，从最底部减少位错生长，进而改变了底层材料质量，为后续的外延生长提供了良好的基础，而且腐蚀产生的空隙有利于减少衬底材料和外延层间晶格失配产生的应力，进而也有利于材料质量的提升，腐蚀后形成的空间微孔作为全反射界面对于最终器件的光学性能也有较大的提升。
该方法工序简单，成本较低，但可以改善外延生长的底层结构，腐蚀产生的空隙有利于减少衬底材料和外延层晶格失配产生的应力，为后续的外延生长提供低位错的成核基础而有利于后期器件制备，可以提高器件性能，延长器件寿命。
附图说明
图1第一外延层；
图2第一外延层退火后的形貌；
图3第一外延层化学腐蚀后的形貌；
图4第一外延层化学腐蚀后继续外延；
图5第一外层退火后直接外延生长的结构。
附图标号说明：
1-衬底，2-第一外延层，3-位错线，4-退火后的二次成核，5-孔洞。
具体实施方式
以下结合具体实施例对本发明的原理进行详述：
衬底材料可以是Al2O3、Si、GaN或GaAs等。如附图1所示，首先在常规条件下在衬底材料上生长第一外延层，具体生长工艺可采用分子束外延、化学气相沉积、物理沉积或溅射蒸镀等。该外延层晶体结构与后续外延材料属于相同晶体结构，一般我们称之为缓冲层。
然后，对第一外延层进行退火处理，优化参数为：温度在750度-1150度，时间为5秒-3600秒，压力在10毫巴-1050毫巴。如附图2所示，处理后表面形成了二次结晶的形貌。
如附图3所示，在退火处理后，对第一外延层进行化学腐蚀处理，化学溶液会沿着位错或材料界面进行腐蚀。该化学腐蚀处理具体优选高温熔融KOH腐蚀液、NaOH腐蚀液或磷酸溶液腐蚀液。
如附图4所示，在腐蚀之后，对材料进行清洗并继续在第一外延层的基础上进行后续的外延生长即可。
对比附图5所示，如果没有按照本发明的技术处理，第一外延层的位错就会直接穿透后续的外延层继续生长，而且由于材料之间为紧密生长结构，之间没有间隙，材料界面的应力明显较大。
而本发明从位错的源头进行处理，处理后缓冲层本身位错大幅度降低而且后续外延和衬底材料之间的应力也大大减小，腐蚀后形成的空间微孔作为全反射界面对于最终器件的光学性能也有较大的提升。
需要强调的是，以上实施例中给出了实现最佳技术效果的优选参数，但这些具体参数不应视为对本发明权利要求最大保护范围的限制。说明书中阐述了本发明技术革新的原理，本领域技术人员应当能够认识到在基本方案下对各具体参数做适度的调整仍然能够基本实现本发明的目的。

Claims (5)

1.一种通过化学处理缓冲层提高晶体质量的方法，其特征在于，包括以下步骤：
1]在衬底材料上生长第一外延层，该外延层晶体结构作为缓冲层与后续外延材料属于相同晶体结构；
2]之后进行高温退火处理；
3]退火处理后，对第一外延层进行化学腐蚀处理，以去除部分质量较差的晶核或者去除掉质量较好晶核上存在的位错组织；
4]清洗之后，在第一外延层的基础上进行后续的外延生长。
2.根据权利要求1所述的通过化学处理缓冲层提高晶体质量的方法，其特征在于：步骤1]中生长第一外延层是采用分子束外延、化学气相沉积、物理沉积或溅射蒸镀工艺形成的。
3.根据权利要求1所述的通过化学处理缓冲层提高晶体质量的方法，其特征在于：步骤1]中的衬底材料为Al2O3或Si或GaN或GaAs。
4.根据权利要求1]所述的通过化学处理缓冲层提高晶体质量的方法，其特征在于：步骤2]中的高温退火处理温度在750度-1150度，时间为5秒-3600秒，压力在10毫巴-1050毫巴。
5.根据权利要求1所述的通过化学处理缓冲层提高晶体质量的方法，其特征在于：所述步骤3]中的化学腐蚀处理为高温熔融KOH腐蚀液、NaOH腐蚀液或磷酸溶液腐蚀液。
CN201410165461.4A 2014-04-22 2014-04-22 一种通过化学处理缓冲层提高晶体质量的方法 Pending CN103915320A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410165461.4A CN103915320A (zh) 2014-04-22 2014-04-22 一种通过化学处理缓冲层提高晶体质量的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410165461.4A CN103915320A (zh) 2014-04-22 2014-04-22 一种通过化学处理缓冲层提高晶体质量的方法

Publications (1)

Publication Number Publication Date
CN103915320A true CN103915320A (zh) 2014-07-09

Family

ID=51040917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410165461.4A Pending CN103915320A (zh) 2014-04-22 2014-04-22 一种通过化学处理缓冲层提高晶体质量的方法

Country Status (1)

Country Link
CN (1) CN103915320A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004704A (zh) * 2014-12-15 2017-08-01 德克萨斯仪器股份有限公司 用于ⅲa‑n族器件的缓冲堆叠
CN113284801A (zh) * 2021-03-30 2021-08-20 华灿光电（浙江）有限公司 氮化镓基高电子迁移率晶体管外延片的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04202097A (ja) * 1990-11-30 1992-07-22 Hikari Gijutsu Kenkyu Kaihatsu Kk 半導体基体及びその製造方法
US20030127041A1 (en) * 2001-06-08 2003-07-10 Xueping Xu High surface quality GaN wafer and method of fabricating same
KR20040069168A (ko) * 2003-01-28 2004-08-04 엘지전자 주식회사 질화물 기판 제조 방법
CN1832110A (zh) * 2005-01-07 2006-09-13 三星康宁株式会社 外延生长方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04202097A (ja) * 1990-11-30 1992-07-22 Hikari Gijutsu Kenkyu Kaihatsu Kk 半導体基体及びその製造方法
US20030127041A1 (en) * 2001-06-08 2003-07-10 Xueping Xu High surface quality GaN wafer and method of fabricating same
KR20040069168A (ko) * 2003-01-28 2004-08-04 엘지전자 주식회사 질화물 기판 제조 방법
CN1832110A (zh) * 2005-01-07 2006-09-13 三星康宁株式会社 外延生长方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004704A (zh) * 2014-12-15 2017-08-01 德克萨斯仪器股份有限公司 用于ⅲa‑n族器件的缓冲堆叠
CN107004704B (zh) * 2014-12-15 2020-12-11 德克萨斯仪器股份有限公司 用于ⅲa-n族器件的缓冲堆叠
CN113284801A (zh) * 2021-03-30 2021-08-20 华灿光电（浙江）有限公司 氮化镓基高电子迁移率晶体管外延片的制备方法

Similar Documents

Publication Publication Date Title
JP5842057B2 (ja) 半導体装置の製造方法
JP5900910B2 (ja) 半導体装置およびその製造方法
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP6915591B2 (ja) ＧａＮ積層基板の製造方法
CN104392909A (zh) 一种AlN外延薄膜生长方法
KR20060113285A (ko) 질화갈륨계 반도체의 제조 방법
JP2013179121A (ja) 半導体基板の製造方法および半導体基板
CN112563119A (zh) 大斜切角异质衬底-氮化镓复合结构及其生长方法
CN110172732A (zh) 利用过渡金属氮化物牺牲层制备氮化物单晶衬底的方法
CN101901756B (zh) 基于c面Al2O3衬底上极性c面GaN薄膜的MOCVD生长方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
CN106252211A (zh) 一种AlN外延层的制备方法
CN107275454B (zh) 一种发光二极管的外延生长方法
US7740823B2 (en) Method of growing III group nitride single crystal and III group nitride single crystal manufactured by using the same
JP2006279025A (ja) 非極性ａ面窒化ガリウム単結晶の製造方法
CN103915320A (zh) 一种通过化学处理缓冲层提高晶体质量的方法
CN100451181C (zh) 利用原位掩膜进行外延生长氮化物单晶薄膜的方法
CN104835718A (zh) 生长在Si衬底上的GaAs薄膜及其制备方法
JP4665286B2 (ja) 半導体基材及びその製造方法
CN103928499A (zh) 一种缓冲型衬底结构及其上的侧向外延生长方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JP5152293B2 (ja) モザイク性の小さな炭化珪素単結晶ウエハの製造方法
JP4236121B2 (ja) 半導体基板の製造方法
Narukawa et al. Study of high-quality and crack-free GaN growth on 3C-SiC/separation by implanted oxygen (111)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140709

RJ01 Rejection of invention patent application after publication