JPH01216519A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01216519A
JPH01216519A JP63042713A JP4271388A JPH01216519A JP H01216519 A JPH01216519 A JP H01216519A JP 63042713 A JP63042713 A JP 63042713A JP 4271388 A JP4271388 A JP 4271388A JP H01216519 A JPH01216519 A JP H01216519A
Authority
JP
Japan
Prior art keywords
thin film
silicon
crystal
island
island shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63042713A
Other languages
English (en)
Inventor
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63042713A priority Critical patent/JPH01216519A/ja
Publication of JPH01216519A publication Critical patent/JPH01216519A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、絶縁基板上に形成される半導体装置の製造方
法に関する。
(従来の技術) 絶縁膜上に結晶粒の大きな多結晶シリコン薄膜あるいは
、単結晶シリコン薄膜を形成する方法は、 S OI 
(S 1licon  On I n5ulator)
技術として知られている0例えば、固相成長法、レーザ
ービーム再結晶化法などの方法がある。(参考文献 応
用物理 第54巻 第12号 1274ページ 198
5年)また、固相成長法として、シリコン薄膜にシリコ
ンイオンをイオン注入し、その後約600℃程度の低温
でアニールすると結晶成長するという方法も報告されて
いる。(参考文献 J、 Appl、、 Phys、 
59(7)、 I Aprilj422ページ1986
年) (本発明が解決しようとする課題) 前記固相成長法においては、結晶成長の種となる核が、
多数存在する為に数多くの結晶粒が成長し該結晶粒のひ
とつひとつは大きく成長しない。
また、結晶粒がランダムに成長する為に、結晶粒界がど
こに存在するのかわからない、従って、このような従来
の方法で得られた多結晶シリコン膜を用いて薄膜トラン
ジスタを作製すると電気的特性のバラツキが大きく実用
化できない0例えば、結晶粒径の大きさが2gm程度に
成長した多結晶′シリコン薄膜にチャネル長1pmの薄
膜トランジスタを作製した場合を考える。従来の方法で
は。
これまで述べてきたように、結晶粒界がランダムに存在
する為に、基板上の場所によって、薄膜トランジスタの
チャネル内に結晶粒界が1個存在する場合と、結晶粒界
がまったく存在しない場合があり、この2つの薄膜トラ
ンジスタの電気的特性はまったく異なる。一方、レーザ
ービーム再結晶化法においては、レーザービームのくり
返し走査が必要な為に大面積を一括して結晶成長させる
事はむずかしい、さらにレーザービーム内のエネルギー
分布をも制御する必要がある為大がかりで高価な装置が
要求される。
本発明は、上記のような従来のSOf法の問題点を解決
し、絶縁基板上の所定の位置に多結晶シリコンの結晶領
域を形成させ、該結晶領域内に薄膜トランジスタなどの
半導体装置を作製し、単結晶シリコンを用いた場合と同
程度の特性の半導体装置を絶縁基板上でバラツキなく実
現する裏を目的とする。非常に簡単で安価な方法で上述
のような特性のすぐれたバラツキの少ない半導体装置を
実現する事を目的とする。
(課題を解決する為の手段) 本発明の半導体装置の製造方法は、絶縁基板上に、シリ
コン薄膜を堆積させる第一の工程と、該シリコン薄膜上
に、島状金属薄膜を形成する第二の工程と、前記シリコ
ン薄膜において、前記島状金属薄膜におおわれていない
シリコン薄膜表面をプラズマ酸化させて選択的にプラズ
マ酸化膜を形成する第三の工程と、前記島状金属薄膜を
除去し、該プラズマ酸化膜に島状窓をあけ、島状シリコ
ン表面を露出させる第四の工程と、非晶質シリコン薄膜
を堆積させる第五の工程と、前記第四の工程で露出され
た島状シリコン表面を核とし、前記非晶質シリコン薄膜
を結晶成長させて多結晶シリコン*Mを形成させる第六
の工程と、該多結晶シリコン薄膜の結晶粒界部分を除く
結晶領域内に半導体装置を形成する第七の工程を少なく
とも★することを特徴とする。
(実 施 例) ここでは、アクティブマトリクス基板あるいは密着型イ
メージセンサ−などに本発明を用いた場合を例として本
発明の詳細な説明する。従って、絶縁基板は可視光を透
過する透明性絶縁基板を用いる。第1図(a’)におい
て、透明性絶縁基板1−1上に、シリコン薄膜1−2を
堆積させる。透明性絶縁基板としては、耐熱性の優れた
石英基板あるいは1価格が低いガラス基板がある。
以下の工程で1000℃以上の高温処理工程が含まれる
場合(以後高温プロセスと呼ぶ)には1石英基板を用い
なければならないが、以下の熱処理工程がすべて約70
0℃以下の場合(以後、低温プロセスと呼ぶ)には、ひ
ずみ点温度が石英基板より低いガラス基板を用いる事が
出来る。もちろん透明であればガラス基板でなくても利
用できる。前記シリコン薄膜1−2は、結晶性の良好な
膜である事が望ましい、堆積方法としては、EB蒸着法
(Electron Beam)、スパッタ法%MBE
(ilolecular Beam Epitaxy)
法、減圧CVD(Chesical Vapor De
position)法、常圧CVD法、プラズマCVD
法、光励起CVD法などがある。堆積させたままでもよ
いが、結晶性を改善させる為の熱処理工程を入れてもよ
い0例えば、EB蒸着法やスパッタ法やMBE法により
堆積させられたシリコン薄膜は、500℃から700℃
の低温アニールにより、結晶粒径が1〜2μmに結晶成
長する。また減圧CVD法などで堆積させる場合は、5
50℃以下の低温で成膜させその後500℃〜700℃
の低温アニールすると、、同様に結晶成長する。一方5
50℃以上で堆積させた場合は、シリコンイオン注入を
行ないシリコン薄膜を一坦非晶質化させ、その後、50
0℃から700℃の低温アニールすると結晶粒径が1〜
2pmに結晶成長する。またプラズマCVD法などで堆
積させられたシリコン薄膜は、膜中に多量の水素を含ん
でいるので、300℃から450℃程度のアニールて水
素を放出させ、その後、500℃から700℃の低温ア
ニールで結晶粒径が11−2pに結晶成長する。
このようにして得られたシリコン薄膜1−2上に島状金
属薄膜1−3を形成する。金属としては、アルミニウム
、クロム、などシリコンとの選択エツチング性のよい材
料を用いる。堆積方法としてはスパッタ法、真空蒸着法
などが簡単である。続いてフォトリングラフィ法により
、前記島状金属薄11[1−3を形成する。
次に前記島状金属薄Jllt−3におおわれていないシ
リコン薄膜表面をプラズマ酸化させて選択的にプラズマ
酸化1ill−4を成長させる。プラズマ酸化法の特徴
は、°低温で優れた膜質を有する酸化膜を形成すること
ができ今という点である。−船釣には、酸素プラズマ中
の活性な酸素イオンを利用してシリコン表面を酸化させ
るものである。プラズマの発生方法としては高周波電界
により誘起させる方法、あるいはマイクロ波と磁界との
相互作用による電子サイクロトロン共鳴による方法など
がある。これらの方法によると約300℃の低温からシ
リコンの酸化が起こりはじめる。従つて、透明性絶縁基
板1−1として、安価でひずδ点源度の低いガラス基板
を用いる事が可能となるので低温プロセスにも本発明を
応用することができる。一方プラズマ酸化膜1−4は、
島状金属薄膜1−3の下部へもわずかに成長が進むので
、第1図(c)に示すようにプラズマ酸化膜の端部はな
だらかなテーパー状となる。
次に、島状金属薄膜1−3を、塩酸などのような酸を主
成分とする溶液によりエツチング除去し、前記プラズマ
酸化alll−4に島状窓をあけ。
島状シリコン表面1−5を露出させる。該島状シリコン
表面1−5の大きさd及び島状シリコン表面間の距離l
は、前記島状′金属薄[l11−3のフォトリソグラフ
ィによるバターニングの時に決まる。くわしくは後に述
べる。
次に第1図(”e)に示すように非晶質シリコン薄11
1−6を堆積させる。該非晶質シリコン薄膜1−6を堆
積させる前の基板表面は清浄に保つ。
必要ならばクリーニング処理を行なう、該非晶質シリコ
ン薄膜1−6の堆積方法としては、EB蒸着法、スパッ
タ法、MBE法、減圧CVD法、常圧CVO法、プラズ
マCVD法、光励起CVD法などの方法がある。いずれ
の方法においても堆積温度を高くすると小さな結晶粒の
存在する多結晶となりてしまうので高くても700℃以
下としたほうがよい、水素が膜中辷含まれないという点
で、EB蒸着法、スパッタ法、MBE法などが有効であ
る。その他の方法で堆積し膜中に水素が含まれている場
合は300℃から450℃の低温アニールで水素を放出
させる。シリコンイオン注入を行なって非晶質化させる
方法も有効である。続いて非晶質シリコン薄Ml−8を
結晶成長させる。結晶成長は島状シリコン表面1−5と
非晶質シリコン薄膜t−eとの接触面から始まり、この
部分を中心として放射状に進む、そして島状シリコン表
面間の中間点で両方向から成長してきた結晶粒がぶつか
り合い、結晶粒界1−7が生じる。
結晶粒の成長は−I O’Oμms度に達する。従って
前記島状シリコン表面t−・5の間の距離皇を100#
Lm以下にしておけば、前記島状シリコン表面l゛−5
と結晶粒界l−7との間の領域は完全な結晶領域1−8
となる。結晶粒の成長が100#Lm以上に達成される
場合は、ざらに皇を大きくすればより大きな結晶領域を
得ることができる。!Lは結晶粒の成長可能な大きさと
同程度とするのがよい、結晶成長の方法は500℃から
700℃の低温アニールにより、前記島状シリロン表面
1−5を核として結晶成長させる。従つて一種の固相エ
ピタキシャル成長ということもできる。非晶質シリコン
@@1−6を形成させた状態で結晶成長させてもよいが
該非晶質シリコン薄1111−6上に酸化膜などをキャ
ッピングしてから結晶成長させると結晶領域1−8の表
面の平坦性を保つ点で効果がある。このキャッピング酸
化膜は除去してもよいし、あるいはその後作製する半導
体装置の一部として利用してもよい。
このようにして島状シリコン表面1−5と結晶粒界1−
7との間に形成された結晶領域1−8の部分を利用して
半導体装置を作製する6本実施例に3いては薄膜トラン
ジスタを作製する場合を例として説明する。結晶領域1
−8の中にフォトリソグラフィ法により単結晶能動領域
1−9をバターニングし、続いてプラズマ酸化[111
−4をエツチングしさらにシリコン薄1511−2をエ
ツチングする。この工程により基板の単結晶能動領域1
〜9以外は透明となる。続°いてゲート酸化[111−
10を形成する。高温プロセスの場合は、熱酸化法によ
りゲート酸化膜を形成できるが、低温プロセスの場合は
、減圧、CV D法、光励起CVD法、あるいはプラズ
マCVD法などの方法でゲート酸化膜を形成する。その
後多結晶シリコンなどでゲート電ai1−11を形成し
、該ゲート電極1−11をマスクとして、ソース及びト
レイン領域1−12を形成する。Pチャネルの場合はB
(ボロン)、Nチャネルの場合はP(リン)あるいはA
s(ヒ素)を不純物として添加する。添加方法としては
イオン注入法が一般的である。高温プロセスの場合は、
この他に拡散法を用いることもできる0次に層間絶縁膜
1−13として酸化膜あるいは窒化膜を堆積させ、コン
タクトホールな形成して金属電極1−14を形成する。
実施例では薄膜トランジスタの場合を例にとって説明し
たが、バイポーラ型トランジスタなどその他の半導体装
置にももちろん応用することができる。
(発明の効果) 種結晶の上に非晶質シリコン薄膜を堆積し、該非晶質シ
リコン薄膜を500℃から700℃の低温で固相成長さ
せることができるので絶縁基板。
特に石英基板あるいはガラス基板のような絶縁性透明基
板上にもほとんど単結晶に近いシリコン薄膜を作製する
ことができる。結晶粒界の位置及び結晶領域の位置を基
板上所定の場所に形成することができるので、結晶領域
のみを用いて半導体装置を作製すれば、単結晶シリコン
薄膜を用いた半導体装置と同等の特性が得られる。第1
ffl (e)に示されるようにプラズマ酸化膜1−4
にあけられた島状窓の端の部分はテーパー状になりてい
るので島状シリコン表面を核としての非晶質シリコン薄
H1−6の結晶成長がスムーズに進行する。
よってより結晶性よく成長する。このように絶縁性透明
基板上に単結晶とほぼ同等の薄膜トランジスタを形成す
ることが可能となる0本発明を用いて薄膜トランジスタ
を作製してアクティブマトリクス基板に利用すればドラ
イバー回路を同一基板上に作り込んだ場合にも充分な高
速動作が実現できる。さらに電源電圧の低減、消費電流
の低減、信頼性の向上に関しても大きな効果がある。低
温プロセスを用いた場合には、アクティブマトリクス基
板の大面積化に効果がある。
本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、及び階調を取る
場合に非常に大きな効果を生み出す、電源電圧の低減、
消費電流の低減、信頼性の向上にも効果は大きい、高解
像度化が達成されるとカラー読み取り用W:着星型イメ
ージセンサへの応用も容易と、なる、また低温プロセス
を用いると密着型イメージセンサ−の長尺化ギ可能とな
り、1本のチップでA4判あるいはAs判といった大型
ファクシミリの読み取り装置を実現できる。従って、セ
ンサーチップの2本つなぎのような手数がかかり信頼性
の悪い技術を回避することができ、実装、歩留りも向上
される。
高温プロセスばかりでなく、低温プロセスを用いる事も
可能なので大型の絶縁性透明基板を使用することが可能
となり、アクティブマトリクス基板の大面積化、イメー
ジセンサ−チップの長尺化に大きな効果がある。また一
基板あたりのチップの取れ数か増大するので低コスト化
にも効果がある。
レーザービーム照射装置などのような精巧で高価な装置
を必要としないので、製作が簡単であり費用の低減化に
役たつ。
以上述べたように1本発明は、絶縁基板特に絶縁性透明
基板上に単結晶シリコン薄膜を作製する場合に非常に有
効なものである。
【図面の簡単な説明】
第1図(a)から(g)は1本発明における半導体装置
の製造方法を示す工程図である。 1−1・・・絶縁性透明基板 1−4・・・プラズマ酸化膜 1−5・・・島状シリコン表面 1−6・・・非晶質シリコン薄膜 1−7・・・結晶粒界 1−8・・・結晶領域 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上  務(他1名)(a)   
              !−ノ第1図

Claims (1)

    【特許請求の範囲】
  1.  絶縁基板上に、シリコン薄膜を堆積させる第一の工程
    と、該シリコン薄膜上に、島状金属薄膜を形成する第二
    の工程と、前記シリコン薄膜において、前記島状金属薄
    膜におおわれていないシリコン薄膜表面をプラズマ酸化
    させて選択的にプラズマ酸化膜を形成する第三の工程と
    、前記島状金属薄膜を除去し、該プラズマ酸化膜に島状
    窓をあけ、島状シリコン表面を露出させる第四の工程と
    、非晶質シリコン薄膜を堆積させる第五の工程と、前記
    第四の工程で露出された島状シリコン表面を核とし、前
    記非晶質シリコン薄膜を結晶成長させて多結晶シリコン
    薄膜を形成させる第六の工程と、該多結晶シリコン薄膜
    の結晶粒界部分を除く結晶領域内に半導体装置を形成す
    る第七の工程を少なくとも有することを特徴とする半導
    体装置の製造方法。
JP63042713A 1988-02-25 1988-02-25 半導体装置の製造方法 Pending JPH01216519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63042713A JPH01216519A (ja) 1988-02-25 1988-02-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63042713A JPH01216519A (ja) 1988-02-25 1988-02-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01216519A true JPH01216519A (ja) 1989-08-30

Family

ID=12643712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63042713A Pending JPH01216519A (ja) 1988-02-25 1988-02-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01216519A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196673A (ja) * 1989-12-26 1991-08-28 Nec Corp 不揮発性半導体記憶装置とその製造方法
JP2010114360A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 半導体装置及びその製造方法
JP2011216759A (ja) * 2010-04-01 2011-10-27 Seiko Epson Corp 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196673A (ja) * 1989-12-26 1991-08-28 Nec Corp 不揮発性半導体記憶装置とその製造方法
JP2010114360A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 半導体装置及びその製造方法
JP2011216759A (ja) * 2010-04-01 2011-10-27 Seiko Epson Corp 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置

Similar Documents

Publication Publication Date Title
US6399429B1 (en) Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
JPH02191320A (ja) 結晶物品及びその形成方法
JPH01216519A (ja) 半導体装置の製造方法
JP2743370B2 (ja) 多結晶膜の形成方法
JP2687393B2 (ja) 半導体装置の製造方法
JPH04152624A (ja) 薄膜半導体装置の製造方法
JPH0475649B2 (ja)
JP2638868B2 (ja) 半導体装置の製造方法
JPS6276715A (ja) 単結晶シリコン薄膜の形成方法
JP2687394B2 (ja) 半導体装置の製造方法
JP2766315B2 (ja) 半導体の製造法
JP2756320B2 (ja) 結晶の形成方法
JPH11251241A (ja) 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法
JPH01220820A (ja) 半導体装置の製造方法
JPH0284772A (ja) 半導体装置の製造方法
JPH0284773A (ja) 薄膜トランジスタ及びその製造方法
JP2981777B2 (ja) 半導体基板の製造方法
JP2009516384A (ja) 半導体デバイスの製造方法および該方法で得られた半導体デバイス
US6740568B2 (en) Method to enhance epitaxial regrowth in amorphous silicon contacts
JP2867402B2 (ja) 半導体装置の製造方法
JP2793241B2 (ja) Soi形成法
JP2650972B2 (ja) 半導体装置の製造方法
JPS63192223A (ja) 半導体装置の製造方法
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法
JP2503626B2 (ja) Mos型電界効果トランジスタの製造方法