JP2013021344A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2013021344A JP2013021344A JP2012189552A JP2012189552A JP2013021344A JP 2013021344 A JP2013021344 A JP 2013021344A JP 2012189552 A JP2012189552 A JP 2012189552A JP 2012189552 A JP2012189552 A JP 2012189552A JP 2013021344 A JP2013021344 A JP 2013021344A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- electrode layer
- oxide semiconductor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 312
- 238000000034 method Methods 0.000 title claims description 110
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 153
- 239000002184 metal Substances 0.000 claims abstract description 151
- 238000010438 heat treatment Methods 0.000 claims description 68
- 239000010410 layer Substances 0.000 abstract description 1000
- 239000010409 thin film Substances 0.000 abstract description 321
- 230000003071 parasitic effect Effects 0.000 abstract description 25
- 230000002093 peripheral effect Effects 0.000 abstract description 14
- 239000011241 protective layer Substances 0.000 abstract description 12
- 230000001590 oxidative effect Effects 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 290
- 239000000758 substrate Substances 0.000 description 170
- 239000003990 capacitor Substances 0.000 description 111
- 239000000463 material Substances 0.000 description 111
- 239000004973 liquid crystal related substance Substances 0.000 description 109
- 230000015572 biosynthetic process Effects 0.000 description 60
- 230000001681 protective effect Effects 0.000 description 56
- 229910007541 Zn O Inorganic materials 0.000 description 43
- 230000008569 process Effects 0.000 description 43
- 230000006870 function Effects 0.000 description 42
- 238000003860 storage Methods 0.000 description 42
- 238000004544 sputter deposition Methods 0.000 description 39
- 238000005530 etching Methods 0.000 description 34
- 230000005684 electric field Effects 0.000 description 31
- 229910052581 Si3N4 Inorganic materials 0.000 description 29
- 239000012298 atmosphere Substances 0.000 description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 29
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 28
- 229920005989 resin Polymers 0.000 description 27
- 239000011347 resin Substances 0.000 description 27
- 229910052760 oxygen Inorganic materials 0.000 description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 24
- 239000007789 gas Substances 0.000 description 24
- 239000001301 oxygen Substances 0.000 description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 23
- 239000011159 matrix material Substances 0.000 description 23
- 239000002245 particle Substances 0.000 description 23
- 238000006356 dehydrogenation reaction Methods 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 230000018044 dehydration Effects 0.000 description 20
- 238000006297 dehydration reaction Methods 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 238000005192 partition Methods 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 16
- 239000013078 crystal Substances 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 229910052786 argon Inorganic materials 0.000 description 14
- 239000000123 paper Substances 0.000 description 13
- 239000010936 titanium Substances 0.000 description 13
- 239000004020 conductor Substances 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 239000002356 single layer Substances 0.000 description 12
- -1 In- O-based Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910044991 metal oxide Inorganic materials 0.000 description 11
- 150000004706 metal oxides Chemical class 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- 239000000565 sealant Substances 0.000 description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 11
- 229910001868 water Inorganic materials 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 239000012299 nitrogen atmosphere Substances 0.000 description 10
- 239000012071 phase Substances 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 239000011261 inert gas Substances 0.000 description 9
- 239000003094 microcapsule Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- 239000000956 alloy Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 8
- 239000003566 sealing material Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000004925 Acrylic resin Substances 0.000 description 7
- 229920000178 Acrylic resin Polymers 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 7
- 229910003437 indium oxide Inorganic materials 0.000 description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 229910001882 dioxygen Inorganic materials 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000001552 radio frequency sputter deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- 239000004952 Polyamide Substances 0.000 description 5
- 238000004040 coloring Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 5
- 229910001930 tungsten oxide Inorganic materials 0.000 description 5
- 238000001771 vacuum deposition Methods 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 229910020923 Sn-O Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 125000001153 fluoro group Chemical group F* 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 125000000962 organic group Chemical group 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920006122 polyamide resin Polymers 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000012798 spherical particle Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000011135 tin Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052754 neon Inorganic materials 0.000 description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 125000003118 aryl group Chemical group 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000010891 electric arc Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 125000001424 substituent group Chemical group 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 229910017073 AlLi Inorganic materials 0.000 description 1
- 101100392125 Caenorhabditis elegans gck-1 gene Proteins 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 102100022887 GTP-binding nuclear protein Ran Human genes 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 206010052128 Glare Diseases 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 101000774835 Heteractis crispa PI-stichotoxin-Hcr2o Proteins 0.000 description 1
- 101000620756 Homo sapiens GTP-binding nuclear protein Ran Proteins 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 101100393821 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GSP2 gene Proteins 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 101100268330 Solanum lycopersicum TFT7 gene Proteins 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000004453 electron probe microanalysis Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/163—Wearable computers, e.g. on a belt
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Abstract
課題の一とする。
【解決手段】金属薄膜の一部または全部を酸化させた第1の層と酸化物半導体層の積層を
用いるボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導
体層の一部上に接するチャネル保護層となる酸化物絶縁層を形成し、その絶縁層の形成時
に酸化物半導体層の積層の周縁部(側面を含む)を覆う酸化物絶縁層を形成する。
【選択図】図1
Description
全般を指し、表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置で
ある。
て薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはI
Cや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられ
ている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされ
る透明電極材料として用いられている。
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている(特許文献1及び特許文献2)。
で交差する部分がある。交差する部分には、ゲート配線と、該ゲート配線と電位が異なる
ソース配線の間に絶縁層が設けられ、該絶縁層が誘電体となって容量が形成される。この
容量は、配線間の寄生容量とも呼ばれ、信号波形のなまりが生じる恐れがある。また、寄
生容量が大きいと信号の伝達が遅くなる恐れがある。
力の増大に繋がる。
、他の配線または電極との間に大きな寄生容量が形成されると、表示品質が低下する恐れ
がある。
加する恐れがある。
することを課題の一とする。
速度は、速い方が好ましい。
ると動作速度が高速化される。しかし、チャネル長を短くすると、スイッチング特性、例
えばオンオフ比が小さくなる問題がある。また、チャネル幅Wを広くすると薄膜トランジ
スタ自身の容量負荷を上昇させる問題がある。
を提供することも課題の一とする。
基板上に形成する場合には、画素部に用いる薄膜トランジスタは、優れたスイッチング特
性、例えばオンオフ比が大きいことが要求され、駆動回路に用いる薄膜トランジスタには
動作速度が速いことが要求される。特に、表示装置の精細度が高精細であればあるほど、
表示画像の書き込み時間が短くなるため、駆動回路に用いる薄膜トランジスタは速い動作
速度とすることが好ましい。
導体装置の作製方法を提供することを課題の一つとする。
、その後、加熱処理などの酸化処理を行うことで金属薄膜の一部または全部を酸化させる
。金属薄膜の一部または全部を酸化させた第1の層と酸化物半導体層の積層を薄膜トラン
ジスタの半導体層として用いる。
の薄膜トランジスタの半導体層として、金属薄膜の一部または全部を酸化させた第1の層
と酸化物半導体層の積層を用いる。
ボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導体層の
一部上に接するチャネル保護層となる酸化物絶縁層を形成し、その酸化物絶縁層の形成時
に酸化物半導体層の積層の周縁部(側面を含む)を覆う酸化物絶縁層を形成する。
その上方または周辺に形成される配線層(ソース配線層や容量配線層など)との距離を大
きくし、寄生容量の低減を図る。
リーク電流を低減することができる。
されるため、工程数の増加なく、寄生容量を低減できる。
低減することができ、信号波形のなまりを抑制することができる。
縁材料を用いることが好ましい。
量をできる限り小さくし、薄膜トランジスタの高速動作を実現できる。また、動作速度の
速い薄膜トランジスタを用いることで回路の集積度が向上する。
タとを有し、第1の薄膜トランジスタは、第1のゲート絶縁層を介して第1のゲート電極
層と重なる第1の酸化物半導体層と第2の酸化物半導体層の積層を有し、第2の薄膜トラ
ンジスタは、第2のゲート絶縁層を介して第2のゲート電極層と重なる第3の酸化物半導
体層を有し、第1の酸化物半導体層と第2の酸化物半導体層の積層は、周縁及び側面を覆
う酸化物絶縁層と接し、酸化物絶縁層上に第2の酸化物半導体層と電気的に接続するソー
ス電極層及びドレイン電極層とを有する半導体装置である。
リブデン、またはタングステンなどを用いることが好ましい。酸化させた金属薄膜は、第
1の酸化物半導体層となり、その上に設けられている第2の酸化物半導体層との積層が得
られる。なお、第1の酸化物半導体層は、第2の酸化物半導体層に比べて電気抵抗率が低
い(即ち、導電率が高い)とする。また、第1の酸化物半導体層は、ゲート電極までの間
隔距離が近い側に配置し、少なくともゲート絶縁膜に接する。この積層を用いて薄膜トラ
ンジスタを作製することによって、電気特性(例えば電界効果移動度など)の優れた薄膜
トランジスタを実現することができる。
層上にゲート絶縁層を形成し、ゲート絶縁層上に金属薄膜を形成し、金属薄膜上に酸化物
半導体層を形成し、酸化物半導体層を脱水化または脱水素化した後、大気に触れることな
く、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層の一部と接し、且つ、
酸化物半導体層の周縁及び側面を覆う酸化物絶縁層を形成し、金属薄膜を酸化させ、酸化
物絶縁層上にソース電極層及びドレイン電極層を形成し、酸化物絶縁層、ソース電極層、
ドレイン電極層、及び酸化物半導体層と接する保護絶縁層を形成する半導体装置の作製方
法である。
薄膜の膜厚は、0nmよりも厚く10nm以下、好ましくは3nm以上とする。また、異
なる金属薄膜の積層を用いてもよく、その合計膜厚は10nm以下とする。なお、金属薄
膜の少なくとも一部を酸化するとは、薄膜トランジスタとして機能し、スイッチング特性
を示す程度に酸化する。即ち、ゲート電圧印加時とゲート電圧無印加状態とでソース電極
とドレイン電極間に流れる電流がほとんど変化しない状態、またはソース電極とドレイン
電極が導通状態となる状態とならないように金属薄膜を酸化させる。また、ソース電極と
ドレイン電極が導通状態となる状態とならないように酸化させた金属薄膜の周縁及び側面
を覆う酸化物絶縁層を設ける。
体層)と第2の酸化物半導体層の平均合計膜厚は3nm以上30nm以下とする。
、第2の酸化物半導体層中に金属薄膜と同じ元素を少なくとも一含んでいれば、同じエッ
チング溶液やエッチングガスで第2の酸化物半導体層と金属薄膜とを同じエッチング工程
で除去することができるため、工程数を減らすことができる。
0℃〜600℃)とする。窒素雰囲気下においても、加熱処理を行うことで、金属薄膜は
、金属薄膜の上に接して形成されている酸化物半導体層(第2の酸化物半導体層)の酸素
と結合し、酸化する。この場合、金属薄膜の存在により第2の酸化物半導体層の酸素が引
き抜かれ、第2の酸化物半導体層に酸素欠損領域を形成することもできる。また、窒素雰
囲気下の加熱処理に限らず、酸素を含む雰囲気下で加熱することによっても金属薄膜の存
在により、第2の酸化物半導体層の酸素が引き抜かれ、第2の酸化物半導体層に酸素欠損
領域を形成することもできる。第2の酸化物半導体層に酸素欠損領域を形成することによ
って、電界効果移動度を向上させることができる。また、金属薄膜の材料によっては、こ
の加熱処理により上に形成されている酸化物半導体層との界面が不明確になる場合もある
が、ゲート絶縁層側の酸化物半導体層、即ち酸化物半導体層の下層部と、酸化物半導体層
の上層部とで異なる電気特性を示す。
る薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。
なお、Mは、Ga、Fe、Ni、Mn及びCoから選ばれた一の金属元素または複数の金
属元素を示す。例えばMとして、Gaの場合があることの他、GaとNiまたはGaとF
eなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体におい
て、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属元
素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、InM
O3(ZnO)m(m>0)で表記される構造の酸化物半導体層のうち、MとしてGaを
含む構造の酸化物半導体をIn−Ga−Zn−O系酸化物半導体とよび、その薄膜をIn
−Ga−Zn−O系非単結晶膜とも呼ぶ。
系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn
−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−
O系、Sn−O系、Zn−O系の金属酸化物を適用することができる。また上記金属酸化
物からなる酸化物半導体層に酸化珪素を含ませてもよい。
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちN型化(
N−化など)させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成や、形成後に加
熱処理を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちI
型化させているとも言える。また、酸化物半導体層を酸素過剰な状態とする固相酸化を行
っているとも呼べる。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有
する半導体装置を作製し、提供することが可能となる。
雰囲気下での400℃以上基板の歪み点未満、好ましくは420℃以上570℃以下の加
熱処理を行い、酸化物半導体層の含有水分などの不純物を低減する。
体層に対してTDSで450℃まで測定を行っても水の2つのピーク、少なくとも300
℃付近に現れる1つのピークは検出されない程度の熱処理条件とする。従って、脱水化ま
たは脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してTDSで45
0℃まで測定を行っても少なくとも300℃付近に現れる水のピークは検出されない。
る際、脱水化または脱水素化を行った同じ炉を用いて大気に触れさせないことで、水また
は水素が再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導
体層を低抵抗化、即ちN型化(N−など)させた後、高抵抗化させてI型とした酸化物半
導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値をプ
ラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トラ
ンジスタのゲート電圧が0Vにできるだけ近い正のしきい値電圧でチャネルが形成される
ことが半導体装置(表示装置)には望ましい。なお、薄膜トランジスタのしきい値電圧値
がマイナスであると、ゲート電圧が0Vでもソース電極とドレイン電極の間に電流が流れ
る、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、
回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性
能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧(Vth)が重
要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマ
イナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい
値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではTFTと
してのスイッチング機能を果たすことができず、負荷となる恐れがある。nチャネル型の
薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成され
て、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネル
が形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が
流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
ガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に
触れさせることなく、炉の中を高純度の酸素ガスまたはN2Oガス、超乾燥エア(露点が
−40℃以下、好ましくは−60℃以下)で満たして冷却を行う。
まない雰囲気(露点が−40℃以下、好ましくは−60℃以下)下で徐冷(または冷却)
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。
の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処
理によってH2として脱離させていることのみを脱水素化と呼んでいるわけではなく、H
、OHなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちN型化(
N−化など)させる。
Resistance Drain)領域とも呼ぶ)が形成される。また、ソース電極
層と重なる酸素欠乏型である高抵抗ソース領域(HRS(High Resistanc
e Source)領域とも呼ぶ)が形成される。
であり、少なくともチャネル形成領域のキャリア濃度(1×1018/cm3未満)より
も高い領域である。なお、本明細書のキャリア濃度は、室温にてHall効果測定から求
めたキャリア濃度の値を指す。
状態とすることで、さらに高抵抗化、即ちI型化させてチャネル形成領域を形成する。な
お、脱水化または脱水素化した酸化物半導体層の積層を酸素過剰な状態とする処理として
は、脱水化または脱水素化した酸化物半導体層の積層に接する酸化物絶縁膜のスパッタ法
の成膜、または酸化物絶縁膜成膜後の加熱処理、または酸素を含む雰囲気での加熱処理、
または不活性ガス雰囲気下で加熱した後に酸素雰囲気で冷却する処理、超乾燥エア(露点
が−40℃以下、好ましくは−60℃以下)で冷却する処理などによって行う。
と重なる部分)をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、
高抵抗化、即ちI型化させることもできる。
し、提供することが可能となる。
ことにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高
抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル
形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。その
ため、ドレイン電極層に高電源電位VDDを供給する配線に接続して動作させる場合、ゲ
ート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッフ
ァとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすること
ができる。
レイン領域(及び高抵抗ソース領域)を形成することにより、駆動回路を形成した際のチ
ャネル形成領域でのリーク電流の低減を図ることができる。具体的には、高抵抗ドレイン
領域を形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリ
ーク電流の経路として、ドレイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャ
ネル形成領域、ソース電極層側の高抵抗ソース領域、ソース電極層の順となる。このとき
チャネル形成領域では、ドレイン電極層側の高抵抗ドレイン領域よりチャネル領域に流れ
るリーク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域
の界面近傍に集中させることができ、バックチャネル部(ゲート電極層から離れているチ
ャネル形成領域の表面の一部)でのリーク電流を低減することができる。
ン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶縁層を介して重
なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させることができる。
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。
を削減する。駆動回路は、例えば、論理回路などの高速動作を優先する回路を含んでいる
。このような回路には、第1の酸化物半導体層と第2の酸化物半導体層の積層を用いる薄
膜トランジスタを用いて構成し、他の回路には第3の酸化物半導体層の単層を用いる。こ
うすることで、論理回路などの高速動作を優先する回路と、他の回路とで異なる構造の薄
膜トランジスタを配置することができる。
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ま
しい。
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
実現できる。積層の酸化物半導体層の周縁部及び側面を酸化物絶縁層で覆い、リーク電流
を低減することができる。なお、積層の酸化物半導体層の周縁部及び側面を酸化物絶縁層
はチャネル保護層として機能する酸化物絶縁層と同一工程で形成される。
導体層を有する薄膜トランジスタを作製して複数種類の回路を構成することができる。
旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者
であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有す
る部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を図1、図2、図3、
及び図4を用いて説明する。
であり、図1(B)は図1(A)の線D1−D2における断面図及び図1(A)の線D5
―D6における断面図である。また、図1(C)は、図1(A)の線D3−D4における
断面図である。なお、図2(E)は図1(B)と同一である。
う)の薄膜トランジスタであり、絶縁表面を有する基板400上に、ゲート電極層421
a、ゲート絶縁層402、チャネル形成領域423を含む積層の酸化物半導体層442、
チャネル保護層として機能する酸化物絶縁層426a、ソース電極層425a、及びドレ
イン電極層425bを含む。また、薄膜トランジスタ448を覆い、酸化物絶縁層426
a、ソース電極層425a、及びドレイン電極層425bに接して保護絶縁層403、及
び平坦化絶縁層404が積層して設けられている。平坦化絶縁層404上にはドレイン電
極層425bと接する画素電極層427が設けられており、薄膜トランジスタ448と電
気的に接続している。
薄膜を酸化させて得られるため、金属薄膜及び酸化物半導体層の材料によっては、明確な
境界はないため、本明細書では、積層の境界を点線で示す。
24b、及びチャネル形成領域423を含む積層の酸化物半導体層442を有し、ソース
電極層425aの下面に接して高抵抗ソース領域424aが形成されている。また、ドレ
イン電極層425bの下面に接して高抵抗ドレイン領域424bが形成されている。薄膜
トランジスタ448は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領
域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成
となっている。
442のうち、チャネル保護層である酸化物絶縁層426aに接し、且つゲート電極層4
21aと重なる領域である。薄膜トランジスタ448は、酸化物絶縁層426aによって
保護されるため、ソース電極層425a、ドレイン電極層425bを形成するエッチング
工程で、酸化物半導体層442がエッチングされるのを防ぐことができる。
る表示装置を実現するためにソース電極層425a、ドレイン電極層425bは、透光性
を有する導電膜を用いる。
。
の電極層(容量電極層など)や、配線層(容量配線層など)に可視光に対して透光性を有
する導電膜を用い、高開口率を有する表示装置を実現する。勿論、ゲート絶縁層402、
酸化物絶縁層426aも可視光に対して透光性を有する膜を用いることが好ましい。
薄膜は10nm以下と薄いため、その材料にもよるが、可視光に対して透光性を有する。
%である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用
いてもよい。可視光に対して半透明とは可視光の透過率が50〜75%であることを指す
。
ート電極層421bとソース電極層425aとの間にゲート絶縁層402と酸化物絶縁層
426bが設けられている。なお、チャネル形成領域423と重なる領域の酸化物絶縁層
426aと、チャネル形成領域423と重ならない領域の酸化物絶縁層426bとを異な
る符号で示しているが、同じ材料、同じ工程で形成される層である。
差部を作製する工程を説明する。また、画素部だけでなく駆動回路の薄膜トランジスタを
形成してもよく、同じ工程で同一基板上に作製することもできる。
トリソグラフィ工程によりゲート電極層421a、421bを形成する。また、画素部に
はゲート電極層421a、421bと同じ透光性を有する材料、同じ第1のフォトリソグ
ラフィ工程により容量配線層を形成する。また、画素部だけでなく駆動回路も形成する場
合、駆動回路に容量が必要な場合には、駆動回路にも容量配線層を形成する。なお、レジ
ストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で
形成するとフォトマスクを使用しないため、製造コストを低減できる。
などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができ
る。
もよい。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化珪素
膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
えばIn−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al
−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、
Al−Zn−O系、In−O系、Sn−O系、Zn−O系の金属酸化物を適用することが
でき、膜厚は50nm以上300nm以下の範囲内で適宜選択する。ゲート電極層421
a、421bに用いる金属酸化物の成膜方法は、スパッタ法や真空蒸着法(電子ビーム蒸
着法など)や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパ
ッタ法を用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用いて成
膜を行い、透光性を有する導電膜に結晶化を阻害するSiOx(X>0)を含ませ、後の
工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制する
ことが好ましい。
、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、又は酸化アルミニウム層を単層で又は
積層して形成することができる。例えば、成膜ガスとして、SiH4、酸素及び窒素を用
いてプラズマCVD法により酸化窒化珪素層を形成すればよい。ゲート絶縁層402の膜
厚は、100nm以上500nm以下とし、積層の場合は、例えば、膜厚50nm以上2
00nm以下の第1のゲート絶縁層と、第1のゲート絶縁層上に膜厚5nm以上300n
m以下の第2のゲート絶縁層の積層とする。
ト絶縁層402とする。
テンなどの金属薄膜を形成する。また、これらの合金薄膜、またはこれらの積層膜を用い
ることもできる。金属薄膜は、スパッタリング法、真空蒸着法、または塗布法を用いて形
成する。ここでは、蒸着法を用いてインジウム膜を0nmよりも厚く10nm以下、好ま
しくは3nm以上5nm以下で形成する。なお、金属薄膜としては、後の加熱処理によっ
て後に金属薄膜上に接して形成される酸化物半導体層よりも電気抵抗率の低い酸化物とな
る材料を用いる。また、金属薄膜の材料や成膜条件によっては、ゲート絶縁層402の表
面を覆う膜ではなく、ゲート絶縁層402の一部が露出する状態、例えば金属がクラスタ
ー状に分散して存在する場合もある。金属がクラスター状に分散して存在する場合であっ
ても、後の酸化処理により酸化物半導体となるのであれば、薄膜トランジスタの電界移動
度を向上させることができる。また、クラスター状に金属を分散させる場合、その金属と
して上述した材料に限らず、アルミニウムや銅などを用いることができ、さらにその上に
インジウムの金属薄膜を成膜することによって薄膜トランジスタの電気特性向上を図って
もよい。
物半導体膜の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜
を非晶質な状態とするため、膜厚を50nm以下と薄くすることが好ましい。酸化物半導
体膜の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化して
しまうのを抑制することができる。
−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−
Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、S
n−O系、Zn−O系の酸化物半導体膜を用いる。本実施の形態では、In−Ga−Zn
−O系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物半導体
膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的には
アルゴン)及び酸素雰囲気下においてスパッタ法により形成することができる。また、ス
パッタ法を用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用いて
成膜を行い、酸化物半導体膜に結晶化を阻害するSiOx(X>0)を含ませ、後の工程
で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制すること
が好ましい。
びGaを含有する酸化物半導体である。酸化物半導体層をI型(真性)とするため、脱水
化または脱水素化の工程を行うことは有効である。
3:ZnO=1:1:1[mol比]、In:Ga:Zn=1:1:0.5[at比])
を用いて、基板とターゲットの間との距離を100mm、圧力0.2Pa、直流(DC)
電源0.5kW、アルゴン及び酸素(アルゴン:酸素=30sccm:20sccm 酸
素流量比率40%)雰囲気下で成膜する。なお、パルス直流(DC)電源を用いると、ご
みが軽減でき、膜厚分布も均一となるために好ましい。In−Ga−Zn−O系非単結晶
膜の膜厚は、5nm〜200nmとする。本実施の形態では、酸化物半導体膜として、I
n−Ga−Zn−O系酸化物半導体ターゲットを用いてスパッタ法により膜厚20nmの
In−Ga−Zn−O系非単結晶膜を成膜する。
があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。RFスパッタ
法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属膜を成膜する場合
に用いられる。
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ
法を用いるスパッタ装置がある。
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
金属層428と島状の酸化物半導体層429に加工する。また、島状の金属層428と島
状の酸化物半導体層429を形成するためのレジストマスクをインクジェット法で形成し
てもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないた
め、製造コストを低減できる。
1の加熱処理の温度は、400℃以上基板の歪み点未満、好ましくは425℃以上とする
。なお、425℃以上であれば熱処理時間は1時間以下でよいが、425℃未満であれば
加熱処理時間は、1時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半
導体層442を得る。本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う
加熱温度Tから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱
温度Tよりも100℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定
されず、ヘリウム、ネオン、アルゴン等の希ガス雰囲気下において脱水化または脱水素化
を行う。
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上
、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ま
しくは0.1ppm以下)とすることが好ましい。
晶膜または多結晶膜となる場合もある。
半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
。また、第1の加熱処理により金属層428を酸化させることに限定されず、第1の加熱
処理とは別に、金属層428を酸化させるための酸化処理を行ってもよく、例えば、後に
スパッタ法で形成する酸化物絶縁膜の成膜後に酸化処理を行ってもよい。
6を形成する(図2(A)参照。)。
ングを行って酸化物絶縁層426a、426bを形成し、その後レジストマスクを除去す
る。この段階で、積層の酸化物半導体層は、酸化物絶縁層と接する領域が形成され、この
領域のうち、ゲート電極層とゲート絶縁層を介して重なり、かつ酸化物絶縁層426aと
重なる領域がチャネル形成領域となる。また、積層の酸化物半導体層の周縁及び側面を覆
う酸化物絶縁層426bと重なる領域も形成される。
膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施
の形態では、酸化物絶縁膜として膜厚300nmの酸化珪素膜をスパッタリング法を用い
て成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の形態で
は室温とする。酸化珪素膜のスパッタリング法による成膜は、希ガス(代表的にはアルゴ
ン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアルゴン)及び酸素雰囲気下に
おいて行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲ
ットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下
でスパッタリング法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導
体層に接して形成する酸化物絶縁膜は、水分や、水素イオンや、OH−などの不純物を含
まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化
珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用い
る。
は200℃以上400℃以下、例えば250℃以上350℃以下)を行う(図2(B)参
照。)。例えば、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱
処理を行うと、酸化物絶縁層426bと重なる酸化物半導体層442の端部と、酸化物絶
縁層426aと重なる酸化物半導体層442の一部が酸化物絶縁層と接した状態で加熱さ
れる。なお、第2の加熱処理を行うと、酸化物絶縁層と重ならない積層の酸化物半導体層
442の一部は露出した状態で加熱される。積層の酸化物半導体層442が露出している
状態で、窒素、または不活性ガス雰囲気下で加熱処理を行うと、積層の酸化物半導体層4
42において露出している高抵抗化された(I型化された)領域を低抵抗化することがで
きる。また、酸化物絶縁層426aは積層の酸化物半導体層442のチャネル形成領域と
なる領域上に接して設けられ、チャネル保護層として機能する。
体層442上に、透光性を有する導電膜を形成した後、第4のフォトリソグラフィ工程に
よりレジストマスクを形成し、選択的にエッチングを行ってソース電極層425a、及び
ドレイン電極層425bを形成する(図2(C)参照)。透光性を有する導電膜の成膜方
法は、スパッタ法や真空蒸着法(電子ビーム蒸着法など)や、アーク放電イオンプレーテ
ィング法や、スプレー法を用いる。導電膜の材料としては、可視光に対して透光性を有す
る導電材料、例えばIn−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Z
n−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn
−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の金属酸化物を
適用することができ、膜厚は50nm以上300nm以下の範囲内で適宜選択する。また
、スパッタ法を用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用
いて成膜を行い、透光性を有する導電膜に結晶化を阻害するSiOx(X>0)を含ませ
、後の工程で行う加熱処理の際に結晶化してしまうのを抑制することが好ましい。
をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると
フォトマスクを使用しないため、製造コストを低減できる。
5b上に保護絶縁層403を形成する。本実施の形態では、RFスパッタ法を用いて窒化
珪素膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層403の成膜方法
として好ましい。保護絶縁層403は、水分や、水素イオンや、OH−などの不純物を含
まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒
化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。勿論、保護絶
縁層403は透光性を有する絶縁膜である。
ては、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ
系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、
低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG
(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜
を複数積層させることで、平坦化絶縁層404を形成してもよい。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
G法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリ
ーン印刷、オフセット印刷等)等を用いることができ、また、ドクターナイフ、ロールコ
ーター、カーテンコーター、ナイフコーター等を用いて形成することができる。
04、及び保護絶縁層403のエッチングによりドレイン電極層425bに達するコンタ
クトホール441を形成し、レジストマスクを除去する(図2(D)参照。)。図2(D
)に示すようにコンタクトホールの下方には酸化物絶縁層426bが設けられており、コ
ンタクトホールの下方に酸化物絶縁層が設けられていない場合に比べて除去する平坦化絶
縁層の膜厚を薄くでき、エッチング時間を短くすることができる。また、コンタクトホー
ルの下方に酸化物絶縁層が設けられていない場合に比べてコンタクトホール441の深さ
を浅くすることができ、コンタクトホール441と重なる領域において、後の工程で形成
する透光性を有する導電膜のカバレッジを良好なものとすることができる。また、ここで
のエッチングによりゲート電極層421bに達するコンタクトホールも形成する。また、
ドレイン電極層425bに達するコンタクトホールを形成するためのレジストマスクをイ
ンクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォ
トマスクを使用しないため、製造コストを低減できる。
インジウム(In2O3)や酸化インジウム酸化スズ合金(In2O3―SnO2、IT
Oと略記する)などをスパッタ法や真空蒸着法などを用いて形成する。透光性を有する導
電膜の他の材料として、窒素を含ませたAl−Zn−O系非単結晶膜、即ちAl−Zn−
O−N系非単結晶膜や、Zn−O−N系非単結晶膜や、Sn−Zn−O−N系非単結晶膜
を用いてもよい。なお、Al−Zn−O−N系非単結晶膜の亜鉛の組成比(原子%)は、
47原子%以下とし、非単結晶膜中のアルミニウムの組成比(原子%)より大きく、非単
結晶膜中のアルミニウムの組成比(原子%)は、非単結晶膜中の窒素の組成比(原子%)
より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特に
ITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化
インジウム酸化亜鉛合金(In2O3―ZnO)を用いても良い。
(EPMA:Electron Probe X−ray MicroAnalyzer
)を用いた分析により評価するものとする。
り不要な部分を除去して画素電極層427を形成し、レジストマスクを除去する(図2(
E)参照。)。
生容量の低減された配線交差部を作製することができる。画素用の薄膜トランジスタ44
8は、高抵抗ソース領域424a、高抵抗ドレイン領域424b、及びチャネル形成領域
423を含む積層の酸化物半導体層442を含むチャネル保護型薄膜トランジスタである
。よって、薄膜トランジスタ448は、高電界が印加されても高抵抗ドレイン領域424
bまたは高抵抗ソース領域424aがバッファとなり局所的な高電界が印加されず、トラ
ンジスタの耐圧を向上させた構成となっている。
同一基板上に形成することができる。薄膜トランジスタ448と保持容量を個々の画素に
対応してマトリクス状に配置して画素部を構成し、アクティブマトリクス型の表示装置を
作製するための一方の基板とすることができる。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
動回路と画素部を形成することによって、駆動回路に入力する外部信号のための接続配線
が短縮でき、半導体装置の小型化、低コスト化が可能である。
は、酸化物絶縁層426bと重なる第1領域424c、第2領域424dを周縁部に有し
ている。積層の酸化物半導体層442の周縁部である第1領域424c、及び第2領域4
24dは、チャネル形成領域423と同じ酸素過剰な状態であり、近くに電位の異なる配
線や積層の酸化物半導体層が配置された場合にリーク電流の低減や、寄生容量の低減を実
現できる。
ても金属薄膜の側面を覆い、ソース電極層とドレイン電極層とで短絡することを防ぐ構造
となっている。
狭めて配置することが好ましく、酸化物絶縁層426bと重ねることで第1領域424c
、及び第2領域424dを設け、リーク電流の低減や、寄生容量の低減を行うことは有効
である。また、複数の薄膜トランジスタを直列または並列に配置する場合、複数の薄膜ト
ランジスタの酸化物半導体層を一つのアイランドとし、それぞれの素子分離を酸化物絶縁
層426bと重ねることで行い、酸化物絶縁層426bと重なる領域を素子分離領域とす
ることができる。このようにすることで、狭い面積に複数の薄膜トランジスタを配置する
ことができるため、駆動回路の高集積化を図ることができる。
本実施の形態では、実施の形態1に示した薄膜トランジスタを用いて、同一基板上に画素
部と駆動回路を形成し、アクティブマトリクス型の液晶表示装置を作製する一例を示す。
態では、薄膜トランジスタ及び配線交差部に加え、駆動回路の薄膜トランジスタ、保持容
量、ゲート配線、ソース配線の端子部も図示して説明する。容量、ゲート配線、ソース配
線の端子部は、実施の形態1に示す作製工程と同じ工程で形成することができる。また、
画素部の表示領域となる部分においては、ゲート配線、ソース配線、及び容量配線層は全
て透光性を有する導電膜で形成されており、高い開口率を実現している。
画素部に設けられるチャネル保護型の薄膜トランジスタであり、本実施の形態では、実施
の形態1の薄膜トランジスタ448と同じ構造を用いる。また、薄膜トランジスタ220
のゲート電極層のチャネル長方向の幅は薄膜トランジスタ220の酸化物半導体層のチャ
ネル長方向の幅よりも狭い。
される容量配線層230は、誘電体となるゲート絶縁層202を介して容量電極231と
重なり、保持容量を形成する。なお、容量電極231は、薄膜トランジスタ220のソー
ス電極層またはドレイン電極層と同じ透光性を有する材料、及び同じ工程で形成される。
従って、薄膜トランジスタ220が透光性を有していることに加え、それぞれの保持容量
も透光性を有するため、開口率を向上させることができる。
以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高
精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また
、薄膜トランジスタ220及び保持容量の構成部材に透光性を有する膜を用いることで、
広視野角を実現するため、1画素を複数のサブピクセルに分割しても高い開口率を実現す
ることができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとるこ
とができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に2〜
4個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有している
ことに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができ
る。
27と電気的に接続される。
例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配線
層を設けず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及び
ゲート絶縁層を介して重ねて保持容量を形成してもよい。
の間にゲート絶縁層202のみとしており、配線交差部は、寄生容量を低減するためにゲ
ート電極層421bとその上方に形成される配線の間にゲート絶縁層202と酸化物絶縁
層266bとを設けている。保持容量において、容量配線と容量電極の間にゲート絶縁層
202のみとする場合、酸化物絶縁層266bを除去するエッチングの際に、選択的にゲ
ート絶縁層202のみを残すようなエッチング条件またはゲート絶縁層の材料を選択する
。本実施の形態では、酸化物絶縁層266bがスパッタ法で得られる酸化珪素膜、ゲート
絶縁層202がプラズマCVD法で得られる窒化珪素膜であるため、選択的に除去するこ
とができる。なお、酸化物絶縁層266bとゲート絶縁層202が同じエッチング条件で
除去される材料を用いる場合には、エッチングによりゲート絶縁層の一部が薄膜化されて
もゲート絶縁層が少なくとも残存し、容量を形成することができる膜厚とすることが好ま
しい。保持容量を大きくするためには、ゲート絶縁層の膜厚を薄くすることが好ましいた
め、酸化物絶縁層266bの選択的なエッチングの際に容量配線上のゲート絶縁層を薄膜
化させた構成としてもよい。
スタであり、薄膜トランジスタ220に比べチャネル長Lを短くして、動作速度を高速化
したものである。駆動回路に設けられるチャネル保護型の薄膜トランジスタのチャネル長
Lは、0.1μm以上2μm以下とすることが好ましい。薄膜トランジスタ260のゲー
ト電極層261のチャネル長方向の幅は薄膜トランジスタ260の酸化物半導体層のチャ
ネル長方向の幅よりも広く、ゲート電極層261の端面は、ゲート絶縁層202及び酸化
物絶縁層266bを介してソース電極層265a、又はドレイン電極層265bと重なる
。
化物半導体層の単層のみとして薄膜トランジスタ220に比べ酸化物半導体層の膜厚を薄
くして、動作速度を高速化したものである。薄膜トランジスタ260の酸化物半導体層を
単層とする場合、金属薄膜を選択的にエッチングするため、薄膜トランジスタ260の酸
化物半導体層を積層とする場合と比べて、フォトマスクの数は1枚増える。
ート絶縁層202、少なくともチャネル形成領域263、高抵抗ソース領域264a、及
び高抵抗ドレイン領域264bを有する酸化物半導体層、ソース電極層265a、及びド
レイン電極層265bを含む。また、チャネル形成領域263に接する酸化物絶縁層26
6aが設けられている。
けられた導電層267と電気的に接続させる構造としてもよい。その場合には、薄膜トラ
ンジスタ220のドレイン電極層と、画素電極層227とを電気的に接続するためのコン
タクトホールと同じフォトマスクを用い、平坦化絶縁層204、保護絶縁層203、酸化
物絶縁層266b、ゲート絶縁層202を選択的にエッチングしてコンタクトホールを形
成する。このコンタクトホールを介して導電層267と駆動回路の薄膜トランジスタ26
0のゲート電極層261とを電気的に接続する。
素膜、酸化窒化アルミニウムなどを用いる。本実施の形態では窒化珪素膜を用いる。
広い構造となっている。また、酸化物絶縁層266bは、酸化物半導体層の周縁部と重な
っており、さらにゲート電極層261とも重なっている。酸化物絶縁層266bは、ドレ
イン電極層265bとゲート電極層261との間隔を広げ、ドレイン電極層265bとゲ
ート電極層261との間に形成される寄生容量を低減する機能を果たしている。また、酸
化物絶縁層266bと重なる酸化物半導体層の第1領域264c、第2領域264dは、
チャネル形成領域263と同じ酸素過剰な状態であり、リーク電流の低減や、寄生容量を
低減する機能も果たしている。
とする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため、配線の一部
を金属配線として配線抵抗を低減することが好ましい。例えば、図3(A)のように、ソ
ース電極層265a、及びドレイン電極層265bをTiなどの金属配線(金属電極)と
する。
なるソース電極層やドレイン電極層を形成し、ソース電極層に重なる高抵抗ソース領域と
、ドレイン電極層に重なる高抵抗ドレイン領域とが形成され、高抵抗ソース領域と高抵抗
ドレイン領域との間の領域がチャネル形成領域となる。
イン電極層265b上により低抵抗な金属電極を用いた補助電極層268a、268bを
形成する。この場合も金属配線(金属電極)を形成するため、実施の形態1に比べ、さら
にフォトマスクの数は1枚増える。
トランジスタ220のソース電極層及びドレイン電極層は、透光性を有する導電膜及び金
属導電膜を積層し、フォトリソグラフィ工程により選択的にエッチングして形成する。薄
膜トランジスタ220のソース電極層及びドレイン電極層上の金属導電膜は除去する。
イン電極層も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
。金属導電膜の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれ
た元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等
が挙げられる。また、金属導電膜は、単層構造でも、2層以上の積層構造としてもよい。
例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層
する2層構造、Ti膜と、そのTi膜上に重ねてアルミニウム膜を積層し、さらにその上
にTi膜を成膜する3層構造などが挙げられる。また、Alに、チタン(Ti)、タンタ
ル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、ネオジム(N
d)、スカンジウム(Sc)から選ばれた元素を単数、又は複数組み合わせた膜、合金膜
、もしくは窒化膜を用いてもよい。
にはIn−Sn−O系酸化物を用いて、エッチャントとして過水アンモニア水(アンモニ
ア、水、過酸化水素水の混合液)を用いる。
265bは低抵抗ドレイン領域(LRN(Low Resistance N−type
conductivity)領域、LRD(Low Resistance Drai
n)領域とも呼ぶ)としても機能する。酸化物半導体層、低抵抗ドレイン領域、金属電極
である補助電極層268の構成とすることによって、よりトランジスタの耐圧を向上させ
ることができる。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領
域(HRD領域)よりも大きく、例えば1×1020/cm3以上1×1021/cm3
以下の範囲内であると好ましい。
のである。また、端子部においては、ゲート配線と同電位の第1の端子電極、ソース配線
と同電位の第2の端子電極、容量配線層と同電位の第3の端子電極などが複数並べられて
配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。
性を有する材料で形成することができる。第1の端子電極は、ゲート配線に達するコンタ
クトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホ
ールは、薄膜トランジスタ220のドレイン電極層と、画素電極層227とを電気的に接
続するためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層204、保護絶
縁層203を選択的にエッチングして形成する。
は、画素電極層227と同じ透光性を有する材料で形成することができる。第2の端子電
極255は、ソース配線254に達するコンタクトホールを介してソース配線と電気的に
接続される。ソース配線254は、薄膜トランジスタ260のソース電極層265aと同
じ材料、同じ工程で形成され、同電位である。一方、補助配線269は、ソース配線25
4より低抵抗な金属材料を用いた金属配線であり、薄膜トランジスタ260の補助電極層
268a、268bと同じ材料、同じ工程で形成され、同電位である。
有する材料で形成することができる。また、容量配線層230に達するコンタクトホール
は、容量電極231が画素電極層227と電気的に接続するためのコンタクトホールと同
じフォトマスク、同じ工程で形成することができる。
ス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス
基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する
共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第4の端子
電極を端子部に設ける。この第4の端子電極は、共通電極を固定電位、例えばGND、0
Vなどに設定するための端子である。第4の端子電極は、画素電極層227と同じ透光性
を有する材料で形成することができる。
層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置
を用いることができ、その材料コスト及びエッチング時に使用するエッチャント(または
エッチングガス)に要するコストを低減することができ、結果として製造コストを削減す
ることができる。
場合、レジストマスクを形成する工程を省略することができる。
A)と平坦化絶縁層204が端子部で存在しない点と駆動回路の薄膜トランジスタの構造
が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明
は省略する。図3(B)では、金属配線を用いる薄膜トランジスタ270を配置する。ま
た、端子電極も金属配線と同じ材料、同じ工程で形成する。
、レジストマスクを形成する工程を省略する。従って、レジストマスクを用いることなく
、平坦化絶縁層204が端子部で存在しない構成とすることができる。端子部において、
平坦化絶縁層が存在しないと、FPCとの良好な接続を行いやすい。
ート絶縁層202、少なくともチャネル形成領域273、高抵抗ソース領域274a、及
び高抵抗ドレイン領域274bを有する酸化物半導体層、ソース電極層275a、及びド
レイン電極層275bを含む。また、チャネル形成領域273に接する酸化物絶縁層27
6aが設けられている。
4dは、チャネル形成領域273と同じ酸素過剰な状態であり、リーク電流の低減や、寄
生容量を低減する機能も果たしている。また、保護絶縁層203と接する酸化物半導体層
の第3領域274eは、チャネル形成領域273と高抵抗ソース領域274aの間に設け
られる。また、保護絶縁層203と接する酸化物半導体層の第4領域274fは、チャネ
ル形成領域273と高抵抗ドレイン領域274bの間に設けられる。保護絶縁層203と
接する酸化物半導体層の第3領域274e、及び第4領域274fはオフ電流の低減を図
ることができる。
るため酸化物絶縁層の幅を狭くして、幅の狭い酸化物絶縁層上にソース電極層及びドレイ
ン電極層を設けると酸化物絶縁層上で短絡する恐れがある。そのため、幅の狭い酸化物絶
縁層276aから端部を離してソース電極層275a及びドレイン電極層275bを設け
る構成である。
されないようにそれぞれの材料及びエッチング条件を適宜調節する。
Zn−O系酸化物を用いて、エッチャントとして過水アンモニア水(アンモニア、水、過
酸化水素水の混合液)を用いる。
けられた導電層277と電気的に接続させる構造としてもよい。
と同じ透光性を有する材料で形成することができる。ソース配線は金属配線であり、薄膜
トランジスタ270のソース電極層275aと同じ材料、同じ工程で形成され、同電位で
ある。
と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた
非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力
端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配
設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素ト
ランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電
圧が印加されたときに、共通配線又は共通配線に電荷を逃がすように構成する。また、保
護回路は、走査線に対して並列に配置された非線形素子によって構成されている。非線形
素子及び非線形素子は、ダイオードのような二端子素子又はトランジスタのような三端子
素子で構成される。例えば、画素部の薄膜トランジスタ220と同じ工程で形成すること
も可能であり、例えばゲート端子とドレイン端子を接続することによりダイオードと同様
の特性を持たせることができる。
てもよい。この場合、導電層267、導電層277、画素電極層227、第2の端子電極
255、257は保護絶縁層203上に接して設けられる。
また、本実施の形態では、薄膜トランジスタと同一基板上に設けられる端子部の構成の一
例を示す。なお、実施の形態2ではソース配線の端子部の一例を示したが、本実施の形態
では実施の形態2とは異なる構成のソース配線の端子部と、ゲート配線の端子部を図示す
る。なお、図4において、図3(A)または図3(B)と同じ箇所には同じ符号を用いて
説明する。
ている。図4(A1)は図4(A2)中のC1−C2線に沿った断面図に相当する。図4
(A1)において、保護絶縁層203上に形成される導電層225は、入力端子として機
能する接続用の端子電極である。また、図4(A1)において、端子部では、ゲート電極
層421bと同じ材料で形成される第1の端子221と、ソース配線と同じ材料で形成さ
れる接続電極層223、接続電極層223より低抵抗な金属電極材料で形成される補助電
極層228とがゲート絶縁層202を介して重なり、導電層225で導通させている。ま
た、接続電極層223は、図3(B)に示す構成とする場合には金属配線材料を用いるこ
とができる。
るソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図4(B1)は
図4(B2)中のC3−C4線に沿った断面図に相当する。図4(B1)において、保護
絶縁層203上に形成される導電層225は、入力端子として機能する接続用の端子電極
である。また、図4(B1)において、端子部では、ゲート配線と同じ材料で形成される
電極層226が、ソース配線と電気的に接続される第2の端子222の下方にゲート絶縁
層202を介して重なる。電極層226は第2の端子222とは電気的に接続しておらず
、電極層226を第2の端子222と異なる電位、例えばフローティング、GND、0V
などに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成するこ
とができる。また、第2の端子222上には、第2の端子222より低抵抗な金属電極材
料で形成される補助電極層229が積層され、保護絶縁層203に形成されたコンタクト
ホールを介して導電層225と電気的に接続している。また、第2の端子222は、図3
(B)に示す構成とする場合には金属配線材料を用いることができる。
。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配線と同電位の第
2の端子、容量配線と同電位の第3の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
ここでは、第1の基板と第2の基板の間に液晶層を封入する液晶表示装置において、第2
の基板に設けられた対向電極と電気的に接続するための共通接続部を第1の基板上に形成
する例を示す。なお、第1の基板にはスイッチング素子として薄膜トランジスタが形成さ
れており、共通接続部の作製工程を画素部のスイッチング素子の作製工程と共通化させる
ことで工程を複雑にすることなく形成する。
され、シール材に含まれる導電性粒子を介して対向電極と電気的な接続が行われる。或い
は、シール材と重ならない箇所(ただし画素部を除く)に共通接続部を設け、共通接続部
に重なるように導電性粒子を含むペーストをシール材とは別途設けて、対向電極と電気的
な接続が行われる。
構造図を示す図である。
画素部に設けられるチャネル保護型の薄膜トランジスタであり、本実施の形態では、実施
の形態1の薄膜トランジスタ448と同じ構造を用いる。
図5(A)の共通接続部の断面に相当する。なお、図5(B)において図5(A)と同一
の部分には同じ符号を用いて説明する。
ス電極層及びドレイン電極層と同じ材料及び同じ工程で作製される。なお、共通電位線2
05上には、補助電極層と同じ材料及び工程で作製される金属配線からなる補助配線21
0が形成されている。
線205と重なる位置に複数の開口部を有している。この開口部は、薄膜トランジスタ2
20のドレイン電極層と画素電極層227とを接続するコンタクトホールと同じ工程で作
製される。
通接続部の開口部と使い分けて呼ぶこととする。また、図5(A)では、画素部と共通接
続部とで同じ縮尺で図示しておらず、例えば共通接続部の鎖線C5−C6の長さが500
μm程度であるのに対して、薄膜トランジスタの幅は50μm未満であり、実際には10
倍以上面積サイズが大きいが、分かりやすくするため、図5(A)に画素部と共通接続部
の縮尺をそれぞれ変えて図示している。
と同じ材料及び同じ工程で作製される。
行う。
シール材を用いて固定する。
板の位置合わせが行われる。例えば、小型の液晶パネルにおいては、画素部の対角などに
2個の共通接続部がシール材と重ねて配置される。また、大型の液晶パネルにおいては、
4個以上の共通接続部がシール材と重ねて配置される。
の基板の対向電極と電気的に接続が行われる。
注入する。また、液晶滴下法を用いる場合は、第2の基板或いは第1の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
A)と共通電極層206と重なる積層の酸化物半導体層及び端部を覆う酸化物絶縁層が存
在する点と、共通電位線として金属配線を用いる点以外の構成は同じであるため、同じ箇
所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
20の積層の酸化物半導体層と同じ材料及び同じ工程で作製される。また、酸化物半導体
層207を覆う酸化物絶縁層208を形成する。そして、酸化物半導体層207上に金属
配線からなる共通電位線209を形成する。この金属配線からなる共通電位線209は、
実施の形態2の図3(B)に示したように、駆動回路の薄膜トランジスタのソース電極層
またはドレイン電極層と同じ工程で形成する。
線209と重なる位置に複数の開口部を有している。この開口部は、薄膜トランジスタ2
20のドレイン電極層と画素電極層227とを接続するコンタクトホールと同じ工程で作
製される。
と同じ材料及び同じ工程で作製される。
行い、共通電位線を金属配線として配線抵抗の低減を図る構成としてもよい。
実施の形態1または実施の形態2ではゲート絶縁層が単層の例を示したが、本実施の形態
では、積層の例を示す。なお、図6において、図3(A)または図3(B)と同じ箇所に
は同じ符号を用いて説明する。
膜トランジスタであり、ゲート絶縁層が2層であり、2層の酸化物半導体層の例である。
また、薄膜トランジスタ260は、駆動回路に設けられるチャネル保護型の薄膜トランジ
スタであり、ゲート絶縁層が2層であり、単層の酸化物半導体層の例である。なお、図3
(A)に示す薄膜トランジスタ260と図6(A)に示す薄膜トランジスタ260は同一
であるため、ここでは説明を省略する。
膜厚50nm以上300nm以下の第2のゲート絶縁層282bの積層のゲート絶縁層と
する。第1のゲート絶縁層282aとしては膜厚100nmの窒化珪素膜または窒化酸化
珪素膜を用いる。また、第2のゲート絶縁層282bとしては、膜厚100nmの酸化珪
素膜を用いる。
1のゲート絶縁層282a、第2のゲート絶縁層282b、少なくともチャネル形成領域
283、高抵抗ソース領域284a、及び高抵抗ドレイン領域284bを有する積層の酸
化物半導体層、ソース電極層285a、及びドレイン電極層285bを含む。また、チャ
ネル形成領域283に接する積層の酸化物絶縁層286aが設けられている。酸化物絶縁
層286bと重なる積層の酸化物半導体層の第1領域284c、第2領域284dは、チ
ャネル形成領域283と同じ酸素過剰な状態であり、リーク電流の低減や、寄生容量を低
減する機能も果たしている。また、画素電極層227はドレイン電極層285bと電気的
に接続されている。
27と電気的に接続される。
。
の間にゲート絶縁層のみとしている。
容量配線層230と重なる積層の酸化物絶縁層を除去する際に、酸化珪素膜である第2の
ゲート絶縁層もエッチングして薄膜化して第3のゲート絶縁層282cとする例である。
なお、第1のゲート絶縁層282aは、窒化珪素膜または窒化酸化珪素膜であり、エッチ
ングストッパーとして機能し、ゲート電極層や基板へのエッチングダメージを防ぐ。
できる。
薄膜トランジスタ290は、画素に設けられるチャネル保護型の薄膜トランジスタであり
、ゲート絶縁層が2層であり、2層の酸化物半導体層の例である。また、薄膜トランジス
タ245は、駆動回路に設けられるチャネル保護型の薄膜トランジスタであり、ゲート絶
縁層が2層であり、単層の酸化物半導体層の例である。なお、図6(B)に示す薄膜トラ
ンジスタ245は、図6(A)に示す薄膜トランジスタ260において、補助電極層26
8a、268bを設けない構造である以外は同一であるため、ここでは説明を省略する。
薄膜トランジスタ245のように、駆動回路においても補助電極層を設けずに透光性のソ
ース電極層及びドレイン電極層のみの構造としてもよい。
のゲート絶縁層292aと、膜厚1nm以上50nm以下の第2のゲート絶縁層292b
の積層のゲート絶縁層とする。第1のゲート絶縁層292aとしては膜厚100nmの酸
化珪素膜を用いる。また、第2のゲート絶縁層292bとしては、膜厚10nmの窒化珪
素膜または窒化酸化珪素膜を用いる。
1のゲート絶縁層292a、第2のゲート絶縁層292b、少なくともチャネル形成領域
293、高抵抗ソース領域294a、及び高抵抗ドレイン領域294bを有する積層の酸
化物半導体層、ソース電極層295a、及びドレイン電極層295bを含む。また、チャ
ネル形成領域293に接する酸化物絶縁層296aが設けられている。
域294dは、チャネル形成領域293と同じ酸素過剰な状態であり、リーク電流の低減
や、寄生容量を低減する機能も果たしている。また、保護絶縁層203と接する積層の酸
化物半導体層の第3領域294eは、チャネル形成領域293と高抵抗ソース領域294
aの間に設けられる。また、保護絶縁層203と接する積層の酸化物半導体層の第4領域
294fは、チャネル形成領域293と高抵抗ドレイン領域294bの間に設けられる。
保護絶縁層203と接する積層の酸化物半導体層の第3領域294e、及び第4領域29
4fはオフ電流の低減を図ることができる。
化酸化珪素膜である第2のゲート絶縁層292bとも接する。保護絶縁層203は、水分
や、水素イオンや、酸素イオンや、OH−などの不純物を含まず、これらが外部から侵入
することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化
珪素膜、酸化窒化アルミニウムなどを用いる。
用い、容量配線層230と重なる酸化物絶縁層を除去する際に、窒化珪素膜または窒化酸
化珪素膜である第2のゲート絶縁層をエッチングストッパーとして酸化物絶縁層をエッチ
ングする例である。
るため酸化物絶縁層の幅を狭くして、幅の狭い酸化物絶縁層上にソース電極層及びドレイ
ン電極層を設けると酸化物絶縁層上で短絡する恐れがある。そのため、幅の狭い酸化物絶
縁層296aから端部を離してソース電極層295a及びドレイン電極層295bを設け
る構成である。
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態1と異なる例を図7
及び図8に示す。図7及び図8は、図1及び図2と工程が一部異なる点以外は同じである
ため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
化物半導体膜の形成を行う。そして実施の形態1に従って、島状の金属層428、島状の
酸化物半導体層429を形成する。
1の加熱処理の温度は、400℃以上基板の歪み点未満、好ましくは425℃以上とする
。なお、425℃以上であれば熱処理時間は1時間以下でよいが、425℃未満であれば
加熱処理時間は、1時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半
導体層422を得る。その後、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超
乾燥エア(露点が−40℃以下、好ましくは−60℃以下)を導入して冷却を行う。酸素
ガスまたはN2Oガスに、水、水素などが含まれないことが好ましい。または、加熱処理
装置に導入する酸素ガスまたはN2Oガスの純度を、6N(99.9999%)以上、好
ましくは7N(99.99999%)以上、(即ち酸素ガスまたはN2Oガス中の不純物
濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
しくは200℃以上300℃以下の温度で酸素ガスまたはN2Oガス雰囲気下での加熱処
理を行ってもよい。
半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
抗化、即ちI型化させる。
。また、第1の加熱処理により金属層428を酸化させることに限定されず、第1の加熱
処理とは別に、金属層428を酸化させるための酸化処理を行ってもよく、例えば、後に
スパッタ法で形成する酸化物絶縁膜の成膜後に酸化処理を行ってもよい。
成する(図8(A)参照。)。
ングを行って酸化物絶縁層426a、426bを形成し、その後レジストマスクを除去す
る(図8(B)参照)。
体層422上に、透光性を有する導電膜を形成した後、第4のフォトリソグラフィ工程に
よりレジストマスクを形成し、選択的にエッチングを行ってソース電極層425a、及び
ドレイン電極層425bを形成する(図8(C)参照)。
、または窒素ガス雰囲気下で加熱処理(好ましくは150℃以上350℃未満)を行って
もよい。例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。
5b上に保護絶縁層403を形成する。
04、及び保護絶縁層403のエッチングによりドレイン電極層425bに達するコンタ
クトホール441を形成し、レジストマスクを除去する(図8(D)参照。)。
り不要な部分を除去して画素電極層427を形成し、レジストマスクを除去する(図8(
E)参照。)。
生容量の低減された配線交差部を作製することができる。
2を含むチャネル保護型薄膜トランジスタである。
図であり、図7(B)は図7(A)の線D7−D8における断面図及び図7(A)の線D
11―D12における断面図である。また、図7(C)は、図7(A)の線D9−D10
における断面図である。なお、図8(E)は図7(B)と同一である。
本実施の形態では、保持容量の構成について、実施の形態2と異なる例を図9(A)及び
図9(B)に示す。図9(A)は、図3(A)と保持容量の構成が異なる点以外は同じで
あるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。なお、図9
(A)では画素部の薄膜トランジスタ220と保持容量の断面構造を示す。
27と、該画素電極層227と重なる容量配線層250とで保持容量を形成する例である
。容量配線層250は、画素部の薄膜トランジスタ220のソース電極層と同じ透光性を
有する材料、及び同じ工程で形成されるため、薄膜トランジスタ220のソース配線層と
重ならないようにレイアウトされる。
体として透光性を有する。
3(A)と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用
い、同じ箇所の詳細な説明は省略する。
30と重なる酸化物半導体層251と容量電極231との積層で保持容量を形成する例で
ある。また、酸化物半導体層251上に容量電極231は接して積層されており、保持容
量の一方の電極として機能する。なお、酸化物半導体層251は、薄膜トランジスタ22
0の酸化物半導体層と異なる工程で形成する。酸化物半導体層251は、金属薄膜を除去
した後、酸化物半導体層を形成した単層である。また、容量配線層230は、薄膜トラン
ジスタ220のゲート電極層と同じ透光性を有する材料、同じ工程で形成されるため、薄
膜トランジスタ220のゲート配線層と重ならないようにレイアウトされる。また、容量
電極231は画素電極層227と電気的に接続されている。
体として透光性を有する。
増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を
得ることができ、且つ、高い開口率を実現することができる。
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
た、実施の形態1、2、5、6に示す薄膜トランジスタはnチャネル型TFTであるため
、駆動回路のうち、nチャネル型TFTで構成することができる駆動回路の一部を画素部
の薄膜トランジスタと同一基板上に形成する。
基板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆
動回路5303、信号線駆動回路5304を有する。画素部5301には、複数の信号線
が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走査線駆動回路
5302、及び第2の走査線駆動回路5303から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板5300はFPC(Flexible Printed Ci
rcuit)等の接続部を介して、タイミング制御回路5305(コントローラ、制御I
Cともいう)に接続されている。
号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板5300外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
て、第1の走査線駆動回路用スタート信号(GSP1)、走査線駆動回路用クロック信号
(GCK1)を供給する。また、タイミング制御回路5305は、第2の走査線駆動回路
5303に対し、一例として、第2の走査線駆動回路用スタート信号(GSP2)(スタ
ートパルスともいう)、走査線駆動回路用クロック信号(GCK2)を供給する。信号線
駆動回路5304に、信号線駆動回路用スタート信号(SSP)、信号線駆動回路用クロ
ック信号(SCK)、ビデオ信号用データ(DATA)(単にビデオ信号ともいう)、ラ
ッチ信号(LAT)を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号(CKB)とともに供給される
ものであってもよい。なお、第1の走査線駆動回路5302と第2の走査線駆動回路53
03との一方を省略することが可能である。
2の走査線駆動回路5303)を画素部5301と同じ基板5300に形成し、信号線駆
動回路5304を画素部5301とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板5300に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、コストの低減、又は歩留まりの向上などを図ることができ
る。
。図15(A)、図15(B)ではnチャネル型TFTで構成する信号線駆動回路の構成
、動作について一例を示し説明する。
スイッチング回路5602は、スイッチング回路5602_1〜5602_N(Nは自然
数)という複数の回路を有する。スイッチング回路5602_1〜5602_Nは、各々
、薄膜トランジスタ5603_1〜5603_k(kは自然数)という複数のトランジス
タを有する。薄膜トランジスタ5603_1〜5603_kが、Nチャネル型TFTであ
る例を説明する。
。薄膜トランジスタ5603_1〜5603_kの第1端子は、各々、配線5604_1
〜5604_kと接続される。薄膜トランジスタ5603_1〜5603_kの第2端子
は、各々、信号線S1〜Skと接続される。薄膜トランジスタ5603_1〜5603_
kのゲートは、配線5605_1と接続される。
、高電源電位レベル、ともいう)の信号を出力し、スイッチング回路5602_1〜56
02_kを順番に選択する機能を有する。
との導通状態(第1端子と第2端子との間の導通)を制御する機能、即ち配線5604_
1〜5604_kの電位を信号線S1〜Skに供給するか否かを制御する機能を有する。
このように、スイッチング回路5602_1は、セレクタとしての機能を有する。また薄
膜トランジスタ5603_1〜5603_kは、各々、配線5604_1〜5604_k
と信号線S1〜Skとの導通状態を制御する機能、即ち配線5604_1〜5604_k
の電位を信号線S1〜Skに供給する機能を有する。このように、薄膜トランジスタ56
03_1〜5603_kは、各々、スイッチとしての機能を有する。
入力される。ビデオ信号用データ(DATA)は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
トを参照して説明する。図15(B)には、信号Sout_1〜Sout_N、及び信号
Vdata_1〜Vdata_kの一例を示す。信号Sout_1〜Sout_Nは、各
々、シフトレジスタ5601の出力信号の一例であり、信号Vdata_1〜Vdata
_kは、各々、配線5604_1〜5604_kに入力される信号の一例である。なお、
信号線駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲー
ト選択期間は、一例として、期間T1〜期間TNに分割される。期間T1〜TNは、各々
、選択された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間で
ある。
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
5_1〜5605_Nに順番に出力する。例えば、期間T1において、シフトレジスタ5
601は、ハイレベルの信号を配線5605_1に出力する。すると、薄膜トランジスタ
5603_1〜5603_kはオンになるので、配線5604_1〜5604_kと、信
号線S1〜Skとが導通状態になる。このとき、配線5604_1〜5604_kには、
Data(S1)〜Data(Sk)が入力される。Data(S1)〜Data(Sk
)は、各々、薄膜トランジスタ5603_1〜5603_kを介して、選択される行に属
する画素のうち、1列目〜k列目の画素に書き込まれる。こうして、期間T1〜TNにお
いて、選択された行に属する画素に、k列ずつ順番にビデオ信号用データ(DATA)が
書き込まれる。
によって、ビデオ信号用データ(DATA)の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号用データ(DAT
A)が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることがで
き、ビデオ信号用データ(DATA)の書き込み不足を防止することができる。
2、5、6に示す薄膜トランジスタで構成される回路を用いることが可能である。この場
合、シフトレジスタ5601が有する全てのトランジスタの極性をNチャネル型、又はP
チャネル型のいずれかの極性のみで構成することができる。
いて図16及び図17を用いて説明する。
している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号(CLK)及びスタートパルス信号(S
P)が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素の
トランジスタのゲート電極が接続されている。そして、1ライン分の画素のトランジスタ
を一斉にONにしなくてはならないので、バッファは大きな電流を流すことが可能なもの
が用いられる。
Nは3以上の自然数)を有している(図16(A)参照)。図16(A)に示すシフトレ
ジスタの第1のパルス出力回路10_1乃至第Nのパルス出力回路10_Nには、第1の
配線11より第1のクロック信号CK1、第2の配線12より第2のクロック信号CK2
、第3の配線13より第3のクロック信号CK3、第4の配線14より第4のクロック信
号CK4が供給される。また第1のパルス出力回路10_1では、第5の配線15からの
スタートパルスSP1(第1のスタートパルス)が入力される。また2段目以降の第nの
パルス出力回路10_n(nは、2以上N以下の自然数)では、一段前段のパルス出力回
路からの信号(前段信号OUT(n−1)という)が入力される。また第1のパルス出力
回路10_1では、2段後段の第3のパルス出力回路10_3からの信号が入力される。
同様に2段目以降の第nのパルス出力回路10_nでは、2段後段の第(n+2)のパル
ス出力回路10_(n+2)からの信号(後段信号OUT(n+2)という)が入力され
る。従って各段のパルス出力回路からは、後段及び/または二つ前段のパルス出力回路に
入力するための第1の出力信号OUT(1)(SR)乃至OUT(N)(SR)、別の回
路等に電気的に入力される第2の出力信号OUT(1)乃至OUT(N)が出力される。
なお、図16(A)に示すように、シフトレジスタの最終段の2つの段には、後段信号O
UT(n+2)が入力されないため、一例としては、別途第2のスタートパルスSP2、
第3のスタートパルスSP3をそれぞれ入力する構成とすればよい。
レベル、ともいう)を繰り返す信号である。ここで、第1のクロック信号(CK1)〜第
4のクロック信号(CK4)は、順に1/4周期分遅延している(すなわち、互いに90
°位相がずれている)。本実施の形態では、第1のクロック信号(CK1)〜第4のクロ
ック信号(CK4)を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック
信号は、入力される駆動回路に応じて、GCK、SCKということもあるが、ここではC
Kとして説明を行う。
第4の配線14のいずれかと電気的に接続されている。例えば、図16(A)において、
第1のパルス出力回路10_1は、第1の入力端子21が第1の配線11と電気的に接続
され、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力端子23が
第3の配線13と電気的に接続されている。また、第2のパルス出力回路10_2は、第
1の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22が第3の配
線13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に接続されて
いる。
子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端
子25、第1の出力端子26、第2の出力端子27を有しているとする(図16(B)参
照)。第1のパルス出力回路10_1において、第1の入力端子21に第1のクロック信
号CK1が入力され、第2の入力端子22に第2のクロック信号CK2が入力され、第3
の入力端子23に第3のクロック信号CK3が入力され、第4の入力端子24にスタート
パルスが入力され、第5の入力端子25に後段信号OUT(3)が入力され、第1の出力
端子26より第1の出力信号OUT(1)(SR)が出力され、第2の出力端子27より
第2の出力信号OUT(1)が出力されていることとなる。
ランジスタ(TFT:Thin Film Transistorともいう)の他に、4
端子の薄膜トランジスタを用いることができる。なお、本明細書において、薄膜トランジ
スタが半導体層を介して二つのゲート電極を有する場合、半導体層より下方のゲート電極
を下方のゲート電極、半導体層に対して上方のゲート電極を上方のゲート電極とも呼ぶ。
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。図16(C)に示す4端子の
薄膜トランジスタ28のしきい値電圧は、上方及び/または下方のゲート電極の電位を制
御することにより所望の値に制御することができる。
(D)で説明する。
タ43を有している。また、上述した第1の入力端子21〜第5の入力端子25、及び第
1の出力端子26、第2の出力端子27に加え、第1の高電源電位VDDが供給される電
源線51、第2の高電源電位VCCが供給される電源線52、低電源電位VSSが供給さ
れる電源線53から、第1のトランジスタ31〜第13のトランジスタ43に信号、また
は電源電位が供給される。ここで図16(D)における各電源線の電源電位の大小関係は
、第1の電源電位VDDは第2の電源電位VCC以上の電位とし、第2の電源電位VCC
は第3の電源電位VSSより大きい電位とする。なお、第1のクロック信号(CK1)〜
第4のクロック信号(CK4)は、一定の間隔でHレベルとLレベルを繰り返す信号であ
るが、HレベルのときVDD、LレベルのときVSSであるとする。なお電源線52の電
源電位VCCを、電源線51の電源電位VDDより低くすることにより、動作に影響を与
えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、ト
ランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお、第1のト
ランジスタ31〜第13のトランジスタ43のうち、第1のトランジスタ31、第6のト
ランジスタ36乃至第9のトランジスタ39には、図16(C)で示した4端子の薄膜ト
ランジスタ28を用いることが好ましい。第1のトランジスタ31、第6のトランジスタ
36乃至第9のトランジスタ39の動作は、ソースまたはドレインとなる電極の一方が接
続されたノードの電位を、ゲート電極の制御信号によって切り替えることが求められるト
ランジスタであり、ゲート電極に入力される制御信号に対する応答が速い(オン電流の立
ち上がりが急峻)ことでよりパルス出力回路の誤動作を低減することができるトランジス
タである。そのため、図16(C)で示した4端子の薄膜トランジスタ28を用いること
によりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回路とす
ることができる。
続され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極
(下方のゲート電極及び上方のゲート電極)が第4の入力端子24に電気的に接続されて
いる。第2のトランジスタ32は、第1端子が電源線53に電気的に接続され、第2端子
が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極が第4のトランジ
スタ34のゲート電極に電気的に接続されている。第3のトランジスタ33は、第1端子
が第1の入力端子21に電気的に接続され、第2端子が第1の出力端子26に電気的に接
続されている。第4のトランジスタ34は、第1端子が電源線53に電気的に接続され、
第2端子が第1の出力端子26に電気的に接続されている。第5のトランジスタ35は、
第1端子が電源線53に電気的に接続され、第2端子が第2のトランジスタ32のゲート
電極及び第4のトランジスタ34のゲート電極に電気的に接続され、ゲート電極が第4の
入力端子24に電気的に接続されている。第6のトランジスタ36は、第1端子が電源線
52に電気的に接続され、第2端子が第2のトランジスタ32のゲート電極及び第4のト
ランジスタ34のゲート電極に電気的に接続され、ゲート電極(下方のゲート電極及び上
方のゲート電極)が第5の入力端子25に電気的に接続されている。第7のトランジスタ
37は、第1端子が電源線52に電気的に接続され、第2端子が第8のトランジスタ38
の第2端子に電気的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)
が第3の入力端子23に電気的に接続されている。第8のトランジスタ38は、第1端子
が第2のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気
的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が第2の入力端子
22に電気的に接続されている。第9のトランジスタ39は、第1端子が第1のトランジ
スタ31の第2端子及び第2のトランジスタ32の第2端子に電気的に接続され、第2端
子が第3のトランジスタ33のゲート電極及び第10のトランジスタ40のゲート電極に
電気的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が電源線52
に電気的に接続されている。第10のトランジスタ40は、第1端子が第1の入力端子2
1に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、ゲート電極
が第9のトランジスタ39の第2端子に電気的に接続されている。第11のトランジスタ
41は、第1端子が電源線53に電気的に接続され、第2端子が第2の出力端子27に電
気的に接続され、ゲート電極が第2のトランジスタ32のゲート電極及び第4のトランジ
スタ34のゲート電極に電気的に接続されている。第12のトランジスタ42は、第1端
子が電源線53に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され
、ゲート電極が第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲー
ト電極)に電気的に接続されている。第13のトランジスタ43は、第1端子が電源線5
3に電気的に接続され、第2端子が第1の出力端子26に電気的に接続され、ゲート電極
が第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲート電極)に電
気的に接続されている。
0のゲート電極、及び第9のトランジスタ39の第2端子の接続箇所をノードAとする。
また、第2のトランジスタ32のゲート電極、第4のトランジスタ34のゲート電極、第
5のトランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジ
スタ38の第1端子、及び第11のトランジスタ41のゲート電極の接続箇所をノードB
とする。
1に適用した場合に、第1の入力端子21乃至第5の入力端子25と第1の出力端子26
及び第2の出力端子27に入力または出力される信号を示している。
子22に第2のクロック信号CK2が入力され、第3の入力端子23に第3のクロック信
号CK3が入力され、第4の入力端子24にスタートパルスが入力され、第5の入力端子
25に後段信号OUT(3)が入力され、第1の出力端子26より第1の出力信号OUT
(1)(SR)が出力され、第2の出力端子27より第2の出力信号OUT(1)が出力
される。
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1
端子、第2端子と表記する場合がある。
ストラップ動作を行うための、容量素子を別途設けても良い。またノードBの電位を保持
するため、一方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。
グチャートについて図17(B)に示す。なおシフトレジスタが走査線駆動回路である場
合、図17(B)中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当
する。
ランジスタ39を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ートストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ31の第2
端子であるソースの電位が上昇していき、第1の電源電位VDDより大きくなる。そして
、第1のトランジスタ31のソースが第1端子側、即ち電源線51側に切り替わる。その
ため、第1のトランジスタ31においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第2の電源電位VCCが印加される第9
のトランジスタ39を設けておくことにより、ブートストラップ動作によりノードAの電
位は上昇するものの、第1のトランジスタ31の第2端子の電位の上昇を生じないように
することができる。つまり、第9のトランジスタ39を設けることにより、第1のトラン
ジスタ31のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第1のトランジスタ31の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第1のトランジスタ31の劣化を抑制することができる。
端子と第3のトランジスタ33のゲートとの間に第1端子と第2端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第9のトラン
ジスタ39を省略してもよく、トランジスタ数を削減する利点がある。
導体を用いることにより、薄膜トランジスタのオフ電流を低減し、オン電流及び電界効果
移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内
の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによる
トランジスタの劣化の程度が小さい。そのため、第2の電源電位VCCを供給する電源線
に、第1の電源電位VDDを供給しても同様の動作が得られ、且つ回路間を引き回す電源
線の数を低減することができるため、回路の小型化を図ることが出来る。
に第3の入力端子23によって供給されるクロック信号、第8のトランジスタ38のゲー
ト電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子22によって供給さ
れるクロック信号は、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方
のゲート電極)に第2の入力端子22によって供給されるクロック信号、第8のトランジ
スタ38のゲート電極(下方のゲート電極及び上方のゲート電極)に第3の入力端子23
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図17(A)に示すシフトレジスタにおいて、第7のトランジスタ37及び
第8のトランジスタ38が共にオンの状態から、第7のトランジスタ37がオフ、第8の
トランジスタ38がオンの状態、次いで第7のトランジスタ37がオフ、第8のトランジ
スタ38がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23
の電位が低下することで生じる、ノードBの電位の低下が第7のトランジスタ37のゲー
ト電極の電位の低下、及び第8のトランジスタ38のゲート電極の電位の低下に起因して
2回生じることとなる。一方、図17(A)に示すシフトレジスタにおいて、第7のトラ
ンジスタ37及び第8のトランジスタ38が共にオンの状態から、第7のトランジスタ3
7がオン、第8のトランジスタ38がオフの状態、次いで、第7のトランジスタ37がオ
フ、第8のトランジスタ38がオフの状態とすることによって、第2の入力端子22及び
第3の入力端子23の電位が低下することで生じるノードBの電位の低下を、第8のトラ
ンジスタ38のゲート電極の電位の低下による一回に低減することができる。そのため、
第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲート電極)に第3
の入力端子からクロック信号が供給され、第8のトランジスタ38のゲート電極(下方の
ゲート電極及び上方のゲート電極)に第2の入力端子からクロック信号が供給される結成
関係とすると、ノードBの電位の変動を小さくすることで、ノイズを低減することが出来
るため、好適である。
間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、薄膜ト
ランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システム
オンパネルを形成することができる。
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)、有機EL等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
を含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
説明する。図10(A1)(A2)は、薄膜トランジスタ4010、4011、及び液晶
素子4013を、第1の基板4001と第2の基板4006との間にシール材4005に
よって封止した、パネルの平面図であり、図10(B)は、図10(A1)(A2)のM
−Nにおける断面図に相当する。
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査
線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006
とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール
材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図10(A1)
は、COG方法により信号線駆動回路4003を実装する例であり、図10(A2)は、
TAB方法により信号線駆動回路4003を実装する例である。
薄膜トランジスタを複数有しており、図10(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
とを例示している。薄膜トランジスタ4010、4011上には絶縁層4041a、40
41b、4042a、4042b、4020、4021が設けられている。
体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜ト
ランジスタ4011としては、実施の形態1、2、5、6で示した薄膜トランジスタ26
0、245、270、画素用の薄膜トランジスタ4010としては、薄膜トランジスタ4
20、448、220、280、290を用いることができる。本実施の形態において、
薄膜トランジスタ4010、4011はnチャネル型薄膜トランジスタである。
チャネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後にお
ける薄膜トランジスタ4011のしきい値電圧の変化量を低減することができる。また、
導電層4040は、電位が薄膜トランジスタ4011のゲート電極層と同じでもよいし、
異なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層
4040の電位がGND、0V、或いはフローティング状態であってもよい。
気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板40
06上に形成されている。画素電極層4030と対向電極層4031と液晶層4008と
が重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向
電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、
絶縁層4032、4033を介して液晶層4008を挟持している。
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass−Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
であり、画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御
するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層
4031は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的に
接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電
極層4031と共通電位線とを電気的に接続することができる。なお、導電性粒子はシー
ル材4005に含有させる。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は比較的狭い温度範囲で発現するため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとし
て機能する遮光膜を設けてもよい。
物半導体層の積層の周縁部(側面を含む)を覆う絶縁層4041bとが形成されている。
同様に薄膜トランジスタ4010は、チャネル保護層として機能する絶縁層4042aと
、酸化物半導体層の積層の周縁部(側面を含む)を覆う絶縁層4042bとが形成されて
いる。
b、4042bは、ゲート電極層と、その上方または周辺に形成される配線層(ソース配
線層や容量配線層など)との距離を大きくし、寄生容量の低減を図ることができる。絶縁
層4041a、4041b、4042a、4042bは実施の形態1で示した酸化物絶縁
層426a、426bと同様な材料及び方法で形成すればよい。また、薄膜トランジスタ
の表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層4021で覆う構成となっ
ている。ここでは、絶縁層4041a、4041b、4042a、4042bとして、実
施の形態1を用いてスパッタ法により酸化珪素膜を形成する。
成されている。絶縁層4020は実施の形態1で示した保護絶縁層403と同様な材料及
び方法で形成すればよい。ここでは、絶縁層4020として、RFスパッタ法により窒化
珪素膜を形成する。
形態1で示した平坦化絶縁層404と同様な材料及び方法で形成すればよく、ポリイミド
、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱
性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(l
ow−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラ
ス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させる
ことで、絶縁層4021を形成してもよい。
としてもよい。絶縁層4020とゲート絶縁層とに窒化物絶縁膜を用いて、図10に示す
ように少なくともアクティブマトリクス基板の画素部の周縁を囲むように絶縁層4020
とゲート絶縁層とが接する領域を設ける構成とすればよい。この製造プロセスでは、外部
からの水分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイ
スが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信
頼性を向上することができる。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層4021の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性
材料を用いることができる。
ともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率
が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が0.1Ω・cm以下であることが好ましい。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
002に与えられる各種信号及び電位は、FPC4018から供給されている。
ら形成され、端子電極4016は、薄膜トランジスタ4010、4011のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
て電気的に接続されている。
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
として液晶表示モジュールを構成する一例を示している。
2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む表示素
子2604、着色層2605が設けられ表示領域を形成している。着色層2605はカラ
ー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色
層が各画素に対応して設けられている。基板2600と対向基板2601の外側には偏光
板2606、偏光板2607、拡散板2613が配設されている。光源は冷陰極管261
0と反射板2611により構成され、回路基板2612は、フレキシブル配線基板260
9により基板2600の配線回路部2608と接続され、コントロール回路や電源回路な
どの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態
で積層してもよい。
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
る。
である。
半導体装置の一形態として電子ペーパーの例を示す。
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
いわゆる誘電泳動的効果を利用したディスプレイである。
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態1、2、5、6の
薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
装置に用いられる薄膜トランジスタ581としては、実施の形態1で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また
、実施の形態2、5、6で示す薄膜トランジスタも本実施の薄膜トランジスタ581とし
て適用することもできる。
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
タであり、半導体層と接する絶縁膜583に覆われている。薄膜トランジスタ581のソ
ース電極層又はドレイン電極層によって第1の電極層587と、絶縁層585に形成する
開口で接しており電気的に接続している。第1の電極層587と基板596上に形成され
た第2の電極層588との間には黒色領域590a及び白色領域590bを有し、周りに
液体で満たされているキャビティ594を含む球形粒子589が設けられており、球形粒
子589の周囲は樹脂等の充填材595で充填されている。第1の電極層587が画素電
極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、薄膜ト
ランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通接続
部を用いて、一対の基板間に配置される導電性粒子を介して第2の電極層588と共通電
位線とを電気的に接続することができる。
。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径1
0μm〜200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との
間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与え
られると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することが
できる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパー
とよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ラ
イトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能
である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持する
ことが可能であるため、電波発信源から表示機能付き半導体装置(単に表示装置、又は表
示装置を具備する半導体装置ともいう)を遠ざけた場合であっても、表示された像を保存
しておくことが可能となる。
。
である。
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
す図である。
は酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素
に2つ用いる例を示す。
発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ64
01はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン電極の一
方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他方)が駆
動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は、
ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線640
7に接続され、第2電極が発光素子6404の第1電極(画素電極)に接続されている。
発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同一
基板上に形成される共通電位線と電気的に接続される。なお、駆動用トランジスタ640
2は発光素子6404の駆動用トランジスタである。
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源
電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加
して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位
と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
ことも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。
駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも
高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、
(電源線電圧+駆動用トランジスタ6402のVth)以上の電圧をかける。
らせることで、図12と同じ画素構成を用いることができる。
の順方向電圧+駆動用トランジスタ6402のVth以上の電圧をかける。発光素子64
04の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジ
スタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジス
タ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
型の場合を例に挙げて、画素の断面構造について説明する。図13(A)(B)(C)の
半導体装置に用いられる発光素子駆動用TFTである駆動用TFT7001、7011、
7021は、実施の形態1で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を
含む信頼性の高い薄膜トランジスタである。また、実施の形態2、5、6で示す薄膜トラ
ンジスタを駆動用TFT7001、7011、7021として適用することもできる。
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
陽極7005側に抜ける場合の、画素の断面図を示す。図13(A)では、発光素子70
02の陰極7003と駆動用TFT7001が電気的に接続されており、陰極7003上
に発光層7004、陽極7005が順に積層されている。陰極7003は絶縁膜7006
及び絶縁膜7007上に形成され、仕事関数が小さく、なおかつ光を反射する導電膜であ
れば様々の材料を用いることができる。例えば、Ca、Al、MgAg、AlLi等が望
ましい。そして発光層7004は、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極7003
上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。な
おこれらの層を全て設ける必要はない。陽極7005は光を透過する透光性を有する導電
性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングス
テンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含
むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いて
も良い。
7009を設ける。隔壁7009は、ポリイミド、アクリル系樹脂、ポリアミド、エポキ
シ系樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁70
09は、特に感光性の樹脂材料を用い、隔壁7009の側面が連続した曲率を持って形成
される傾斜面となるように形成することが好ましい。隔壁7009として感光性の樹脂材
料を用いる場合、レジストマスクを形成する工程を省略することができる。
相当する。図13(A)に示した画素の場合、発光素子7002から発せられる光は、矢
印で示すように陽極7005側に射出する。
011がn型で、発光素子7012から発せられる光が陰極7013側に射出する場合の
、画素の断面図を示す。図13(B)では、駆動用TFT7011と電気的に接続された
透光性を有する導電膜7017上に、発光素子7012の陰極7013が成膜されており
、陰極7013上に発光層7014、陽極7015が順に積層されている。なお、陽極7
015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜7016が成膜されていてもよい。陰極7013は、図13(A)の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度(好ましくは、5nm〜30nm程度)とする。例えば20nmの膜
厚を有するアルミニウム膜を、陰極7013として用いることができる。そして発光層7
014は、図13(A)と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極7015は光を透過する必要はないが、図
13(A)と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜7016は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
隔壁7019を設ける。隔壁7019は、ポリイミド、アクリル系樹脂、ポリアミド、エ
ポキシ系樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁
7019は、特に感光性の樹脂材料を用い、隔壁7019の側面が連続した曲率を持って
形成される傾斜面となるように形成することが好ましい。隔壁7019として感光性の樹
脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
に相当する。図13(B)に示した画素の場合、発光素子7012から発せられる光は、
矢印で示すように陰極7013側に射出する。
では、駆動用TFT7021と電気的に接続された透光性を有する導電膜7027上に、
発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7024、
陽極7025が順に積層されている。陰極7023は、図13(A)の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極7023として
用いることができる。そして発光層7024は、図13(A)と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極70
25は、図13(A)と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
隔壁7029を設ける。隔壁7029は、ポリイミド、アクリル系樹脂、ポリアミド、エ
ポキシ系樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁
7029は、特に感光性の樹脂材料を用い、隔壁7029の側面が連続した曲率を持って
形成される傾斜面となるように形成することが好ましい。隔壁7029として感光性の樹
脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
22に相当する。図13(C)に示した画素の場合、発光素子7022から発せられる光
は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
L素子を設けることも可能である。
が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用T
FTが接続されている構成であってもよい。
技術的思想に基づく各種の変形が可能である。
断面について、図11を用いて説明する。図11は、第1の基板上に形成された薄膜トラ
ンジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネルの平面
図であり、図11(B)は、図11(A)のH−Iにおける断面図に相当する。
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有し
ており、図11(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信
号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜ト
ランジスタ4509としては、実施の形態1、2、5、6で示した薄膜トランジスタ26
0、245、270、画素用の薄膜トランジスタ4510としては、薄膜トランジスタ4
20、448、220、280、290を用いることができる。本実施の形態において、
薄膜トランジスタ4509、4510はnチャネル型薄膜トランジスタである。
ャネル形成領域と重なる位置に導電層4540が設けられている。導電層4540を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけ
る薄膜トランジスタ4509のしきい値電圧の変化量を低減することができる。また、導
電層4540は、電位が薄膜トランジスタ4509のゲート電極層と同じでもよいし、異
なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層4
540の電位がGND、0V、或いはフローティング状態であってもよい。
物半導体層の積層の周縁部(側面を含む)を覆う絶縁層4541bとが形成されている。
同様に薄膜トランジスタ4510は、チャネル保護層として機能する絶縁層4542aと
、酸化物半導体層の積層の周縁部(側面を含む)を覆う絶縁層4542bとが形成されて
いる。
b、4542bは、ゲート電極層と、その上方または周辺に形成される配線層(ソース配
線層や容量配線層など)との距離を大きくし、寄生容量の低減を図ることができる。絶縁
層4541a、4541b、4542a、4542bは実施の形態1で示した酸化物絶縁
層426a、426bと同様な材料及び方法で形成すればよい。また、薄膜トランジスタ
の表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層4543で覆う構成となっ
ている。ここでは、絶縁層4541a、4541b、4542a、4542bとして、実
施の形態1を用いてスパッタ法により酸化珪素膜を形成する。
成されている。絶縁層4543は実施の形態1で示した保護絶縁層403と同様な材料及
び方法で形成すればよい。ここでは、絶縁層4543として、RFスパッタ法により窒化
珪素膜を形成する。
形態1で示した平坦化絶縁層404と同様な材料及び方法で形成すればよい。ここでは、
絶縁層4544としてアクリルを用いる。
としてもよい。絶縁層4543とゲート絶縁層とに窒化物絶縁膜を用いて、図11に示す
ように少なくともアクティブマトリクス基板の画素部の周縁を囲むように絶縁層4543
とゲート絶縁層とが接する領域を設ける構成とすればよい。この製造プロセスでは、外部
からの水分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイ
スが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信
頼性を向上することができる。
層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、示した構成に限定されない。発光
素子4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変え
ることができる。
感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。
されていてもどちらでも良い。
4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、DLC膜等を形成することができる。
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
から形成され、端子電極4516は、薄膜トランジスタ4509、4510が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
して電気的に接続されている。
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル系
樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)また
はEVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素
を用いればよい。
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図11の構成に限定されない。
ることができる。
実施することが可能である。
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図20に示す。
701および筐体2703の2つの筐体で構成されている。筐体2701および筐体27
03は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる
。
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図20では表示部2705)に文章を表示し、左側の表示部
(図20では表示部2707)に画像を表示することができる。
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示
することが可能である。また、ここでは、スタンド9605により筐体9601を支持し
た構成を示している。
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
フレーム9700は、筐体9701に表示部9703が組み込まれている。表示部970
3は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
22(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図22(A)に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図22(A)に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン9
900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに限
定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他
付属設備が適宜設けられた構成とすることができる。
するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボ
ード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部9303を見て入力操作を行うことができる。
イス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハー
ドディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばU
SBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有して
いる。
07を有しており、広い表示画面を実現することができる。また、収納可能な表示部93
07の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
放送を受信して映像を表示部または表示部に表示することができる。また、上部筐体93
01と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、表示部930
7をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見る
こともできる。この場合には、ヒンジユニットを開状態として表示部9303を表示させ
ず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力と
することができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用であ
る。
話の一例を示す斜視図である。
体を腕に装着するためのバンド部9204、腕に対するバンド部の固定状態を調節する調
節部9205、表示部9201、スピーカ9207、及びマイク9208から構成されて
いる。
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが
起動されるなど、各ファンクションを対応づけることができる。
スイッチ9203の操作、またはマイク9208への音声入力により行われる。なお、図
23(B)では、表示部9201に表示された表示ボタン9202を図示しており、指な
どで触れることにより入力を行うことができる。
段を有するカメラ部9206を有する。なお、特にカメラ部は設けなくともよい。
レビ放送を受信して映像を表示部9201に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図23(
B)に示す携帯電話は、GPSなどの位置情報を収集できる機能を有していてもよい。
ネルなどの映像表示装置を用いる。図23(B)に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部9201に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
ず、携行できる形状を有しているものであればよい。
本実施の形態では、半導体装置の一形態として、実施の形態1、2、5、6で示す薄膜ト
ランジスタを有する表示装置の例を図24乃至図35を用いて説明する。本実施の形態は
、表示素子として液晶素子を用いた液晶表示装置の例を図24乃至図35を用いて説明す
る。図24乃至図35の液晶表示装置に用いられるTFT628、629は、実施の形態
1、2、5、6で示す薄膜トランジスタを適用することができ、実施の形態1、2、5、
6で示す工程で同様に作製できる電気特性及び信頼性の高い薄膜トランジスタである。T
FT628はチャネル保護層608を、TFT629はチャネル保護層611をそれぞれ
有し、半導体層膜をチャネル形成領域とする逆スタガ薄膜トランジスタである。
。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種で
ある。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分
子が垂直方向を向く方式である。本実施の形態では、特に画素(ピクセル)をいくつかの
領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されている。これ
をマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイ
ン設計が考慮された液晶表示装置について説明する。
電極が形成される基板側の平面図であり、図中に示す切断線E−Fに対応する断面構造を
図24に表している。また、図26は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
成された基板600と、対向電極層640等が形成される対向基板601とが重ね合わせ
られ、液晶が注入された状態を示している。
4が形成されている。画素電極層624上には配向膜648が形成され、同様に対向電極
層640及び突起644上にも配向膜646が形成されている。基板600と対向基板6
01の間に液晶層650が形成されている。
30が形成される。画素電極層624は、TFT628、配線616、及び保持容量部6
30を覆う絶縁膜620、絶縁膜620を覆う絶縁膜622をそれぞれ貫通するコンタク
トホール623で、配線618と接続する。TFT628は実施の形態1、2、5、6で
示す薄膜トランジスタを適宜用いることができる。また、保持容量部630は、TFT6
28のゲート配線602と同時に形成した第1の容量配線604と、ゲート絶縁膜606
と、配線616、618と同時に形成した第2の容量配線617で構成される。
成されている。
を用いて形成する。画素電極層624にはスリット625を設ける。スリット625は液
晶の配向を制御するためのものである。
れぞれTFT628、画素電極層624及び保持容量部630と同様に形成することがで
きる。TFT628とTFT629は共に配線616と接続している。この液晶表示パネ
ルの画素(ピクセル)は、画素電極層624と画素電極626により構成されている。画
素電極層624と画素電極626はサブピクセルである。
いる。対向電極層640は、画素電極層624と同様の材料を用いて形成することが好ま
しい。対向電極層640上には液晶の配向を制御する突起644が形成されている。なお
、図26に基板600上に形成される画素電極層624及び画素電極層626を破線で示
し、対向電極層640と、画素電極層624及び画素電極層626が重なり合って配置さ
れている様子を示している。
線602、配線616と接続している。この場合、容量配線604と容量配線605の電
位を異ならせることで、液晶素子651と液晶素子652の動作を異ならせることができ
る。すなわち、容量配線604と容量配線605の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
は電界の歪み(斜め電界)が発生する。このスリット625と、対向基板601側の突起
644とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
る。
の平面図であり、図中に示す切断線Y−Zに対応する断面構造を図28に表している。
続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
ル623において、配線618でTFT628と接続している。また、画素電極層626
は、絶縁膜620及び絶縁膜622をそれぞれ貫通するコンタクトホール627において
、配線619でTFT629と接続している。TFT628のゲート配線602と、TF
T629のゲート配線603には、異なるゲート信号を与えることができるように分離さ
れている。一方、データ線として機能する配線616は、TFT628とTFT629で
共通に用いられている。TFT628とTFT629は実施の形態1、2、5、6で示す
薄膜トランジスタを適宜用いることができる。なお、ゲート配線602、ゲート配線60
3及び容量配線690上にはゲート絶縁膜606が形成されている。
離されている。V字型に広がる画素電極層624の外側を囲むように画素電極層626が
形成されている。画素電極層624と画素電極層626に印加する電圧を、TFT628
及びTFT629により異ならせることで、液晶の配向を制御している。この画素構造の
等価回路を図31に示す。TFT628はゲート配線602と接続し、TFT629はゲ
ート配線603と接続している。また、TFT628とTFT629は、共に配線616
と接続している。ゲート配線602とゲート配線603に異なるゲート信号を与えること
で、液晶素子651と液晶素子652の動作を異ならせることができる。すなわち、TF
T628とTFT629の動作を個別に制御することにより、液晶素子651と液晶素子
652の液晶の配向を精密に制御して視野角を広げることができる。
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。図30に対向基板側の構造を示す。対向電極層640は異なる画素間で共通化され
ている電極であるが、スリット641が形成されている。このスリット641と、画素電
極層624及び画素電極層626側のスリット625とを交互に咬み合うように配置する
ことで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより
、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。なお
、図30に基板600上に形成される画素電極層624及び画素電極層626を破線で示
し、対向電極層640と、画素電極層624及び画素電極層626が重なり合って配置さ
れている様子を示している。
層640上にも配向膜646が形成されている。基板600と対向基板601の間に液晶
層650が形成されている。また、画素電極層624と液晶層650と対向電極層640
が重なり合うことで、第1の液晶素子651が形成されている。また、画素電極層626
と液晶層650と対向電極層640が重なり合うことで、第2の液晶素子652が形成さ
れている。図28乃至図31で説明する表示パネルの画素構造は、一画素に第1の液晶素
子と第2の液晶素子が設けられたマルチドメイン構造となっている。
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約180度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
成された基板600と、対向基板601を重ね合わせ、液晶を注入した状態を示している
。対向基板601には、着色膜636、平坦化膜637などが形成されている。なお、対
向基板601側に対向電極は設けられていない。また、基板600と対向基板601の間
に、配向膜646及び配向膜648を介して液晶層650が形成されている。
FT628が形成される。容量配線604はTFT628のゲート配線602と同時に形
成することができる。TFT628としては、実施の形態1、2、5、6で示した薄膜ト
ランジスタを適用することができる。電極層607は、実施の形態1で示す画素電極層と
同様の材料を用いることができる。また、電極層607は略画素の形状に区画化した形状
で形成する。なお、電極層607及び容量配線604上にはゲート絶縁膜606が形成さ
れる。
6は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、TFT628のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線618はソース及びドレインの他方の電極となり、画素電極層
624と接続する配線である。
縁膜620に形成されるコンタクトホール623を介して、配線618に接続する画素電
極層624が形成される。画素電極層624は実施の形態1で示した画素電極層と同様の
材料を用いて形成する。
される。なお、保持容量は電極層607と画素電極層624の間で形成している。
面構造を図32に表している。画素電極層624にはスリット625が設けられる。スリ
ット625は液晶の配向を制御するためのものである。この場合、電界は電極層607と
画素電極層624の間で発生する。電極層607と画素電極層624の間にはゲート絶縁
膜606が形成されているが、ゲート絶縁膜606の厚さは50〜200nmであり、2
〜10μmである液晶層の厚さと比較して十分薄いので、実質的に基板600と平行な方
向(水平方向)に電界が発生する。この電界により液晶の配向が制御される。この基板と
略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの
状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広
がることとなる。また、電極層607と画素電極層624は共に透光性の電極であるので
、開口率を向上させることができる。
あり、図中に示す切断線V−Wに対応する断面構造を図34に表している。以下の説明で
はこの両図を参照して説明する。
対向基板601を重ね合わせ、液晶を注入した状態を示している。対向基板601には、
着色膜636、平坦化膜637などが形成されている。なお、対向基板601側に対向電
極は設けられていない。基板600と対向基板601の間に、配向膜646及び配向膜6
48を介して液晶層650が形成されている。
9はTFT628のゲート配線602と同時に形成することができる。TFT628とし
ては、実施の形態1、2、5、6で示した薄膜トランジスタを適用することができる。
6は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、TFT628のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線618はソース及びドレインの他方の電極となり、画素電極層
624と接続する配線である。
縁膜620に形成されるコンタクトホール623を介して、配線618に接続する画素電
極層624が形成される。画素電極層624は実施の形態1で示した画素電極層と同様の
材料を用いて形成する。なお、図35に示すように、画素電極層624は、共通電位線6
09と同時に形成した櫛形の電極と横電界が発生するように形成される。また、画素電極
層624の櫛歯の部分が共通電位線609と同時に形成した櫛形の電極と交互に咬み合う
ように形成される。
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。
される。保持容量は共通電位線609と容量電極615の間にゲート絶縁膜606を設け
、それにより形成している。容量電極615と画素電極層624はコンタクトホール63
3を介して接続されている。
の液晶表示装置は、開口率が高い液晶表示装置である。
本実施の形態では、液晶表示パネルのサイズが10インチを超え、60インチ、さらには
120インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため
、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。
は省略する。なお、本実施の形態は実施の形態1で示したアクティブマトリクス基板に適
用することができる。
である。駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。なお
、金属配線を形成するため、実施の形態1及び実施の形態2に比べ、フォトマスクの数は
増える。
に第2の金属配線層241が積層されたゲート電極層とする。なお、第1の金属配線層2
42は、第1の金属配線層236と同じ材料、同じ工程で形成することができる。また、
第2の金属配線層241は、第2の金属配線層237と同じ材料、同じ工程で形成するこ
とができる。
244上に第2の金属配線層243が積層されたゲート電極層とする。なお、第1の金属
配線層244は、第1の金属配線層236と同じ材料、同じ工程で形成することができる
。また、第2の金属配線層243は、第2の金属配線層237と同じ材料、同じ工程で形
成することができる。
線層242の酸化を防ぐための第2の金属配線層241が窒化金属膜であることが好まし
い。同様に、第1の金属配線層244と導電層277とを電気的に接続する場合、第1の
金属配線層244の酸化を防ぐための第2の金属配線層243が窒化金属膜であることが
好ましい。
る耐熱性導電性材料膜(膜厚100nm以上500nm以下)を形成する。
形成する。ここでは導電膜を窒化タンタル膜とタングステン膜との積層としたが、特に限
定されず、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とす
る窒化物で形成する。耐熱性導電性材料膜は、上述した元素を含む単層に限定されず、二
層以上の積層を用いることができる。
の金属配線層237、第1の金属配線層242と第2の金属配線層241、第1の金属配
線層244と第2の金属配線層243を形成する。タングステン膜及び窒化タンタル膜の
エッチングにはICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチング
条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の
電極温度等)を適宜調節することによって所望のテーパー形状に膜をエッチングすること
ができる。第1の金属配線層236と第2の金属配線層237をテーパー形状とすること
で上に接して形成する透光性を有する導電膜の成膜不良を低減することができる。
ト配線層238、薄膜トランジスタ220のゲート電極層を形成する。透光性を有する導
電膜は、実施の形態1に記載の可視光に対して透光性を有する導電材料を用いる。
属配線層236または第2の金属配線層237に接する界面があると、後の熱処理などに
よって酸化膜が形成され、接触抵抗が高くなる恐れがあるため、第2の金属配線層237
は第1の金属配線層236の酸化を防ぐ窒化金属膜を用いることが好ましい。
の工程は、実施の形態1に従ってアクティブマトリクス基板を作製する。
示したが、第1の金属配線層236及び第2の金属配線層237の全部を覆うゲート配線
層としてもよい。即ち、第1の金属配線層236及び第2の金属配線層237は、ゲート
配線層238を低抵抗化するための補助配線と呼ぶことができる。
形成され、第2の金属配線層237と電気的に接続する。端子部から引き回す配線も金属
配線で形成する。
金属配線、即ち、第1の金属配線層236及び第2の金属配線層237を補助配線として
用いることもできる。
10インチを超え、60インチ、さらには120インチとする場合であっても表示画像の
高精細化を図り、高い開口率を実現することができる。
Claims (1)
- ゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に金属膜を形成し、
前記金属膜上に酸化物半導体層を形成し、
前記金属膜と前記酸化物半導体層を加熱して、前記金属膜の少なくとも一部を酸化し、
前記酸化物半導体層の上面の一部及び前記酸化物半導体層の端部に接する酸化物絶縁層を形成し、
前記酸化物絶縁層上にソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012189552A JP5119372B1 (ja) | 2009-07-31 | 2012-08-30 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009179753 | 2009-07-31 | ||
JP2009179753 | 2009-07-31 | ||
JP2012189552A JP5119372B1 (ja) | 2009-07-31 | 2012-08-30 | 半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010169754A Division JP2011049549A (ja) | 2009-07-31 | 2010-07-28 | 半導体装置及び半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5119372B1 JP5119372B1 (ja) | 2013-01-16 |
JP2013021344A true JP2013021344A (ja) | 2013-01-31 |
Family
ID=43529181
Family Applications (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010169754A Withdrawn JP2011049549A (ja) | 2009-07-31 | 2010-07-28 | 半導体装置及び半導体装置の作製方法 |
JP2012189552A Active JP5119372B1 (ja) | 2009-07-31 | 2012-08-30 | 半導体装置の作製方法 |
JP2014259603A Active JP5922753B2 (ja) | 2009-07-31 | 2014-12-23 | 半導体装置 |
JP2016081091A Active JP6189470B2 (ja) | 2009-07-31 | 2016-04-14 | 電子機器 |
JP2017149579A Withdrawn JP2017204654A (ja) | 2009-07-31 | 2017-08-02 | 半導体装置 |
JP2019034240A Active JP6975737B2 (ja) | 2009-07-31 | 2019-02-27 | 表示装置 |
JP2021182090A Active JP7336499B2 (ja) | 2009-07-31 | 2021-11-08 | 表示装置 |
JP2023133922A Pending JP2023166427A (ja) | 2009-07-31 | 2023-08-21 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010169754A Withdrawn JP2011049549A (ja) | 2009-07-31 | 2010-07-28 | 半導体装置及び半導体装置の作製方法 |
Family Applications After (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014259603A Active JP5922753B2 (ja) | 2009-07-31 | 2014-12-23 | 半導体装置 |
JP2016081091A Active JP6189470B2 (ja) | 2009-07-31 | 2016-04-14 | 電子機器 |
JP2017149579A Withdrawn JP2017204654A (ja) | 2009-07-31 | 2017-08-02 | 半導体装置 |
JP2019034240A Active JP6975737B2 (ja) | 2009-07-31 | 2019-02-27 | 表示装置 |
JP2021182090A Active JP7336499B2 (ja) | 2009-07-31 | 2021-11-08 | 表示装置 |
JP2023133922A Pending JP2023166427A (ja) | 2009-07-31 | 2023-08-21 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (4) | US8420441B2 (ja) |
JP (8) | JP2011049549A (ja) |
TW (2) | TWI619228B (ja) |
WO (1) | WO2011013523A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014203059A (ja) * | 2013-04-10 | 2014-10-27 | セイコーエプソン株式会社 | 容量素子、容量素子の製造方法、半導体装置、電気光学装置、及び電子機器 |
Families Citing this family (109)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102308405B (zh) | 2009-02-10 | 2015-07-08 | 株式会社日本有机雷特显示器 | 发光元件、显示装置以及发光元件的制造方法 |
KR20110126594A (ko) | 2009-02-10 | 2011-11-23 | 파나소닉 주식회사 | 발광 소자, 발광 소자를 구비한 발광 장치 및 발광 소자의 제조 방법 |
EP2256814B1 (en) | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
KR101476817B1 (ko) | 2009-07-03 | 2014-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터를 갖는 표시 장치 및 그 제작 방법 |
KR101857405B1 (ko) | 2009-07-10 | 2018-05-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
WO2011013502A1 (en) | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2011013522A1 (en) | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN105070761B (zh) | 2009-07-31 | 2019-08-20 | 株式会社半导体能源研究所 | 显示装置 |
CN105097946B (zh) | 2009-07-31 | 2018-05-08 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
JP5437736B2 (ja) | 2009-08-19 | 2014-03-12 | パナソニック株式会社 | 有機el素子 |
TWI406415B (zh) * | 2010-05-12 | 2013-08-21 | Prime View Int Co Ltd | 薄膜電晶體陣列基板及其製造方法 |
US8895375B2 (en) | 2010-06-01 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and method for manufacturing the same |
WO2012014256A1 (ja) | 2010-07-30 | 2012-02-02 | パナソニック株式会社 | 有機el素子 |
WO2012017491A1 (ja) | 2010-08-06 | 2012-02-09 | パナソニック株式会社 | 発光素子、発光素子を備えた発光装置および発光素子の製造方法 |
WO2012017488A1 (ja) | 2010-08-06 | 2012-02-09 | パナソニック株式会社 | 発光素子とその製造方法、および発光装置 |
JP5677437B2 (ja) * | 2010-08-06 | 2015-02-25 | パナソニック株式会社 | 有機el素子 |
JP5612693B2 (ja) * | 2010-08-06 | 2014-10-22 | パナソニック株式会社 | 有機el素子およびその製造方法 |
WO2012017495A1 (ja) * | 2010-08-06 | 2012-02-09 | パナソニック株式会社 | 有機el素子およびその製造方法 |
JP5677436B2 (ja) * | 2010-08-06 | 2015-02-25 | パナソニック株式会社 | 有機el素子 |
JP5677432B2 (ja) | 2010-08-06 | 2015-02-25 | パナソニック株式会社 | 有機el素子、表示装置および発光装置 |
WO2012017490A1 (ja) | 2010-08-06 | 2012-02-09 | パナソニック株式会社 | 有機el素子、表示装置および発光装置 |
JP5677431B2 (ja) | 2010-08-06 | 2015-02-25 | パナソニック株式会社 | 有機el素子、表示装置および発光装置 |
WO2012017486A1 (ja) | 2010-08-06 | 2012-02-09 | パナソニック株式会社 | 発光素子の製造方法 |
WO2012017501A1 (ja) * | 2010-08-06 | 2012-02-09 | パナソニック株式会社 | 有機el素子およびその製造方法 |
JP5620495B2 (ja) | 2010-08-06 | 2014-11-05 | パナソニック株式会社 | 発光素子、発光素子を備えた発光装置および発光素子の製造方法 |
CN103053040B (zh) | 2010-08-06 | 2015-09-02 | 株式会社日本有机雷特显示器 | 有机el元件 |
JP5658256B2 (ja) * | 2010-08-06 | 2015-01-21 | パナソニック株式会社 | 発光素子とその製造方法、および発光装置 |
TWI534905B (zh) | 2010-12-10 | 2016-05-21 | 半導體能源研究所股份有限公司 | 顯示裝置及顯示裝置之製造方法 |
JP5707914B2 (ja) * | 2010-12-13 | 2015-04-30 | ソニー株式会社 | 酸化物半導体を用いる装置、表示装置、及び、電子機器 |
TWI535032B (zh) | 2011-01-12 | 2016-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
US8536571B2 (en) | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
TWI570809B (zh) | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
US8921948B2 (en) | 2011-01-12 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI544525B (zh) | 2011-01-21 | 2016-08-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
CN103283054B (zh) | 2011-01-21 | 2015-12-16 | 株式会社日本有机雷特显示器 | 有机el元件 |
TWI570920B (zh) | 2011-01-26 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
TWI657580B (zh) | 2011-01-26 | 2019-04-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
US8829510B2 (en) | 2011-02-23 | 2014-09-09 | Panasonic Corporation | Organic electroluminescence display panel and organic electroluminescence display device |
US9023684B2 (en) | 2011-03-04 | 2015-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI624878B (zh) | 2011-03-11 | 2018-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
TWI521612B (zh) * | 2011-03-11 | 2016-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
WO2012128030A1 (en) | 2011-03-18 | 2012-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device |
US9111795B2 (en) * | 2011-04-29 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor connected to memory element through oxide semiconductor film |
WO2012153697A1 (en) * | 2011-05-06 | 2012-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
WO2012153445A1 (ja) | 2011-05-11 | 2012-11-15 | パナソニック株式会社 | 有機el表示パネルおよび有機el表示装置 |
JP5959296B2 (ja) | 2011-05-13 | 2016-08-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその製造方法 |
JP5717546B2 (ja) * | 2011-06-01 | 2015-05-13 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
US9130044B2 (en) | 2011-07-01 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101506303B1 (ko) * | 2011-09-29 | 2015-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제작 방법 |
US8716708B2 (en) | 2011-09-29 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR20130042867A (ko) * | 2011-10-19 | 2013-04-29 | 삼성디스플레이 주식회사 | 보호막 용액 조성물, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법 |
US20140252355A1 (en) * | 2011-10-21 | 2014-09-11 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
JP6122275B2 (ja) | 2011-11-11 | 2017-04-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP6076038B2 (ja) * | 2011-11-11 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
TWI497689B (zh) | 2011-12-02 | 2015-08-21 | Ind Tech Res Inst | 半導體元件及其製造方法 |
WO2013141062A1 (ja) * | 2012-03-21 | 2013-09-26 | シャープ株式会社 | 半導体装置および半導体装置の製造方法 |
KR20230157542A (ko) | 2012-04-13 | 2023-11-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP6076612B2 (ja) * | 2012-04-17 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2014027263A (ja) * | 2012-06-15 | 2014-02-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2014045175A (ja) * | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
CN108054175A (zh) | 2012-08-03 | 2018-05-18 | 株式会社半导体能源研究所 | 半导体装置 |
DE102013216824A1 (de) | 2012-08-28 | 2014-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
TWI611511B (zh) | 2012-08-31 | 2018-01-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
WO2014038482A1 (ja) * | 2012-09-05 | 2014-03-13 | シャープ株式会社 | 半導体装置およびその製造方法 |
KR102484987B1 (ko) | 2012-09-13 | 2023-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
WO2014054329A1 (ja) * | 2012-10-05 | 2014-04-10 | シャープ株式会社 | 素子基板及び表示装置 |
CN102916051B (zh) * | 2012-10-11 | 2015-09-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
US9905585B2 (en) | 2012-12-25 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising capacitor |
KR102209871B1 (ko) | 2012-12-25 | 2021-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102109166B1 (ko) * | 2013-01-15 | 2020-05-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 기판 |
JP6037914B2 (ja) * | 2013-03-29 | 2016-12-07 | 富士フイルム株式会社 | 保護膜のエッチング方法およびテンプレートの製造方法 |
US9209207B2 (en) * | 2013-04-09 | 2015-12-08 | Apple Inc. | Flexible display with bent edge regions |
US9231002B2 (en) | 2013-05-03 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
TWI639235B (zh) | 2013-05-16 | 2018-10-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
KR102091663B1 (ko) * | 2013-06-28 | 2020-03-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 유기 발광 표시 장치 |
KR102100766B1 (ko) * | 2013-09-30 | 2020-04-14 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
US9627515B2 (en) * | 2013-10-03 | 2017-04-18 | Joled Inc. | Method of manufacturing thin-film transistor substrate |
US9601634B2 (en) | 2013-12-02 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102386362B1 (ko) | 2013-12-02 | 2022-04-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
US9349751B2 (en) * | 2013-12-12 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9627413B2 (en) | 2013-12-12 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
CN103728804B (zh) * | 2013-12-27 | 2016-02-24 | 京东方科技集团股份有限公司 | 一种母板、阵列基板及制备方法、显示装置 |
KR102240894B1 (ko) * | 2014-02-26 | 2021-04-16 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
JP6216668B2 (ja) * | 2014-03-17 | 2017-10-18 | 株式会社ジャパンディスプレイ | 表示装置の製造方法 |
JP6220300B2 (ja) * | 2014-03-20 | 2017-10-25 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネセンス表示装置の製造方法及び有機エレクトロルミネセンス表示装置 |
JP6722980B2 (ja) * | 2014-05-09 | 2020-07-15 | 株式会社半導体エネルギー研究所 | 表示装置および発光装置、並びに電子機器 |
KR20150146409A (ko) * | 2014-06-20 | 2015-12-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기 |
CN104201175B (zh) * | 2014-09-03 | 2017-02-15 | 东南大学 | 一种基于薄膜晶体管的反相器 |
JP6412791B2 (ja) * | 2014-12-18 | 2018-10-24 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネッセンス表示装置 |
KR102239481B1 (ko) * | 2014-12-31 | 2021-04-13 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
TWI567950B (zh) * | 2015-01-08 | 2017-01-21 | 群創光電股份有限公司 | 顯示面板 |
KR102315671B1 (ko) * | 2015-01-19 | 2021-10-21 | 삼성디스플레이 주식회사 | 표시 장치 |
TWI540371B (zh) * | 2015-03-03 | 2016-07-01 | 群創光電股份有限公司 | 顯示面板及顯示裝置 |
CN105988253B (zh) * | 2015-03-03 | 2020-04-17 | 群创光电股份有限公司 | 显示面板及显示装置 |
JP6765199B2 (ja) * | 2015-03-17 | 2020-10-07 | 株式会社半導体エネルギー研究所 | タッチパネル |
KR102326555B1 (ko) * | 2015-04-29 | 2021-11-17 | 삼성디스플레이 주식회사 | 표시장치 |
WO2017002655A1 (ja) * | 2015-07-01 | 2017-01-05 | 三菱電機株式会社 | 表示装置および表示装置の製造方法 |
KR102568632B1 (ko) * | 2016-04-07 | 2023-08-21 | 삼성디스플레이 주식회사 | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치 |
US9837682B1 (en) * | 2016-08-29 | 2017-12-05 | Microsoft Technology Licensing, Llc | Variable layer thickness in curved battery cell |
CN108873509A (zh) | 2017-05-08 | 2018-11-23 | 中华映管股份有限公司 | 形成像素结构的方法 |
CN114899346A (zh) | 2017-06-13 | 2022-08-12 | 堺显示器制品株式会社 | 有机el设备的制造方法及薄膜密封结构形成装置 |
CN107293553B (zh) * | 2017-06-19 | 2020-11-24 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
KR102374754B1 (ko) * | 2017-09-27 | 2022-03-15 | 엘지디스플레이 주식회사 | 터치 구조물을 포함하는 디스플레이 장치 |
KR102063273B1 (ko) * | 2017-11-30 | 2020-01-07 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
JP6567121B2 (ja) * | 2018-03-28 | 2019-08-28 | 堺ディスプレイプロダクト株式会社 | 薄膜封止構造形成装置 |
JP7083736B2 (ja) * | 2018-10-26 | 2022-06-13 | 株式会社ジャパンディスプレイ | 表示装置 |
CN110520976B (zh) * | 2019-07-16 | 2024-02-09 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
JP6872586B2 (ja) * | 2019-07-30 | 2021-05-19 | 堺ディスプレイプロダクト株式会社 | 有機elデバイスの製造方法 |
KR20220084837A (ko) * | 2020-12-14 | 2022-06-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60160173A (ja) * | 1984-01-30 | 1985-08-21 | Sharp Corp | 薄膜トランジスタ |
JPH08264794A (ja) * | 1995-03-27 | 1996-10-11 | Res Dev Corp Of Japan | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JP2008235871A (ja) * | 2007-02-20 | 2008-10-02 | Canon Inc | 薄膜トランジスタの形成方法及び表示装置 |
JP2008281988A (ja) * | 2007-04-09 | 2008-11-20 | Canon Inc | 発光装置とその作製方法 |
JP2009141002A (ja) * | 2007-12-04 | 2009-06-25 | Canon Inc | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
JP2009212476A (ja) * | 2007-03-27 | 2009-09-17 | Fujifilm Corp | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
Family Cites Families (170)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4244040A (en) * | 1978-10-10 | 1981-01-06 | Robert Fondiller | Miniature electronic device construction |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
US5444673A (en) * | 1994-07-12 | 1995-08-22 | Mathurin; Trevor S. | Audio controlled and activated wristwatch memory aid device |
EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JPH10256554A (ja) * | 1997-03-13 | 1998-09-25 | Toshiba Corp | 薄膜トランジスタ及びその製造方法 |
JP4017240B2 (ja) * | 1998-03-30 | 2007-12-05 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
KR100539871B1 (ko) * | 1998-12-26 | 2006-04-21 | 삼성전자주식회사 | 텔레비전 휴대폰의 수신 메세지 표시 방법 |
US6888522B1 (en) * | 1999-03-31 | 2005-05-03 | Minolta Co., Ltd. | Information display apparatus |
JP2000357586A (ja) | 1999-06-15 | 2000-12-26 | Sharp Corp | 薄膜el素子の製造方法および薄膜el素子 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
WO2002016679A1 (fr) * | 2000-08-18 | 2002-02-28 | Tohoku Techno Arch Co., Ltd. | Matiere semi-conductrice polycristalline |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
JP2002162646A (ja) * | 2000-09-14 | 2002-06-07 | Sony Corp | 反射型液晶表示装置 |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7453426B2 (en) | 2004-01-14 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
JP4712397B2 (ja) * | 2004-01-14 | 2011-06-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
CN1998087B (zh) | 2004-03-12 | 2014-12-31 | 独立行政法人科学技术振兴机构 | 非晶形氧化物和薄膜晶体管 |
US7642038B2 (en) * | 2004-03-24 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus |
US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
US20080224125A1 (en) | 2004-07-12 | 2008-09-18 | Pioneer Corporation (Tmk) | Semiconductor Device |
JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7382421B2 (en) * | 2004-10-12 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Thin film transistor with a passivation layer |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
RU2399989C2 (ru) * | 2004-11-10 | 2010-09-20 | Кэнон Кабусики Кайся | Аморфный оксид и полевой транзистор с его использованием |
WO2006051994A2 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
JP5053537B2 (ja) * | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) * | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4870403B2 (ja) | 2005-09-02 | 2012-02-08 | 財団法人高知県産業振興センター | 薄膜トランジスタの製法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
KR100786498B1 (ko) * | 2005-09-27 | 2007-12-17 | 삼성에스디아이 주식회사 | 투명박막 트랜지스터 및 그 제조방법 |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
EP1995787A3 (en) * | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method therof |
JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP2007115808A (ja) * | 2005-10-19 | 2007-05-10 | Toppan Printing Co Ltd | トランジスタ |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101577282A (zh) * | 2005-11-15 | 2009-11-11 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
JP5099740B2 (ja) * | 2005-12-19 | 2012-12-19 | 財団法人高知県産業振興センター | 薄膜トランジスタ |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP2007311404A (ja) * | 2006-05-16 | 2007-11-29 | Fuji Electric Holdings Co Ltd | 薄膜トランジスタの製造方法 |
EP2025004A1 (en) | 2006-06-02 | 2009-02-18 | Kochi Industrial Promotion Center | Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP2008034367A (ja) * | 2006-07-04 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US8974918B2 (en) | 2006-07-04 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP2008124215A (ja) * | 2006-11-10 | 2008-05-29 | Kochi Prefecture Sangyo Shinko Center | 薄膜半導体装置及びその製造方法 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP5196870B2 (ja) * | 2007-05-23 | 2013-05-15 | キヤノン株式会社 | 酸化物半導体を用いた電子素子及びその製造方法 |
WO2008105347A1 (en) * | 2007-02-20 | 2008-09-04 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
US8436349B2 (en) * | 2007-02-20 | 2013-05-07 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
KR100759086B1 (ko) * | 2007-02-23 | 2007-09-19 | 실리콘 디스플레이 (주) | 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터 |
KR101431136B1 (ko) * | 2007-03-08 | 2014-08-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
WO2008126879A1 (en) * | 2007-04-09 | 2008-10-23 | Canon Kabushiki Kaisha | Light-emitting apparatus and production method thereof |
JP2009031742A (ja) * | 2007-04-10 | 2009-02-12 | Fujifilm Corp | 有機電界発光表示装置 |
JP2008270313A (ja) * | 2007-04-17 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体記憶素子 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) * | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
US20080266448A1 (en) * | 2007-04-30 | 2008-10-30 | Gary Mark Reiner | Wearable personal video/audio device method and system |
JP5215589B2 (ja) * | 2007-05-11 | 2013-06-19 | キヤノン株式会社 | 絶縁ゲート型トランジスタ及び表示装置 |
JP5261979B2 (ja) * | 2007-05-16 | 2013-08-14 | 凸版印刷株式会社 | 画像表示装置 |
JP5294651B2 (ja) | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
WO2008149873A1 (en) | 2007-05-31 | 2008-12-11 | Canon Kabushiki Kaisha | Manufacturing method of thin film transistor using oxide semiconductor |
JP5435907B2 (ja) * | 2007-08-17 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
WO2009034953A1 (ja) * | 2007-09-10 | 2009-03-19 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタ |
JP2009070861A (ja) * | 2007-09-11 | 2009-04-02 | Hitachi Displays Ltd | 表示装置 |
JP5489423B2 (ja) * | 2007-09-21 | 2014-05-14 | 富士フイルム株式会社 | 放射線撮像素子 |
JP5354999B2 (ja) * | 2007-09-26 | 2013-11-27 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
JP5209727B2 (ja) | 2007-10-19 | 2013-06-12 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 一体型光起電力デバイスを有するディスプレイ |
US8058549B2 (en) | 2007-10-19 | 2011-11-15 | Qualcomm Mems Technologies, Inc. | Photovoltaic devices with integrated color interferometric film stacks |
JP5142943B2 (ja) * | 2007-11-05 | 2013-02-13 | キヤノン株式会社 | 放射線検出装置の製造方法、放射線検出装置及び放射線撮像システム |
JP4834842B2 (ja) * | 2007-11-09 | 2011-12-14 | Nec東芝スペースシステム株式会社 | 電源制御装置 |
JP5489446B2 (ja) | 2007-11-15 | 2014-05-14 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
JP5489445B2 (ja) * | 2007-11-15 | 2014-05-14 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
US20090141004A1 (en) | 2007-12-03 | 2009-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US8202365B2 (en) * | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
KR101425131B1 (ko) * | 2008-01-15 | 2014-07-31 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 표시 장치 |
JP4555358B2 (ja) | 2008-03-24 | 2010-09-29 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよび表示装置 |
KR101490112B1 (ko) | 2008-03-28 | 2015-02-05 | 삼성전자주식회사 | 인버터 및 그를 포함하는 논리회로 |
KR20090124527A (ko) * | 2008-05-30 | 2009-12-03 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
KR100963026B1 (ko) * | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
KR100963027B1 (ko) * | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
KR100963104B1 (ko) * | 2008-07-08 | 2010-06-14 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
TWI770659B (zh) * | 2008-07-31 | 2022-07-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
JP2010040552A (ja) | 2008-07-31 | 2010-02-18 | Idemitsu Kosan Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP5608347B2 (ja) * | 2008-08-08 | 2014-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
JP5345456B2 (ja) * | 2008-08-14 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタ |
US8129718B2 (en) * | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
US9082857B2 (en) * | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
TWI475616B (zh) * | 2008-12-26 | 2015-03-01 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
KR101034686B1 (ko) * | 2009-01-12 | 2011-05-16 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 및 그의 제조 방법 |
JP2011009393A (ja) * | 2009-06-25 | 2011-01-13 | Sony Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置 |
WO2011013502A1 (en) * | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2011013522A1 (en) * | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN105097946B (zh) * | 2009-07-31 | 2018-05-08 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
CN105070761B (zh) * | 2009-07-31 | 2019-08-20 | 株式会社半导体能源研究所 | 显示装置 |
-
2010
- 2010-07-12 WO PCT/JP2010/062029 patent/WO2011013523A1/en active Application Filing
- 2010-07-20 TW TW104126376A patent/TWI619228B/zh not_active IP Right Cessation
- 2010-07-20 TW TW099123801A patent/TWI508184B/zh active
- 2010-07-28 JP JP2010169754A patent/JP2011049549A/ja not_active Withdrawn
- 2010-07-29 US US12/846,585 patent/US8420441B2/en active Active
-
2012
- 2012-08-30 JP JP2012189552A patent/JP5119372B1/ja active Active
-
2013
- 2013-04-11 US US13/860,812 patent/US9024313B2/en active Active
-
2014
- 2014-12-23 JP JP2014259603A patent/JP5922753B2/ja active Active
-
2015
- 2015-05-01 US US14/701,616 patent/US9362416B2/en active Active
-
2016
- 2016-04-14 JP JP2016081091A patent/JP6189470B2/ja active Active
- 2016-05-23 US US15/161,363 patent/US9741779B2/en not_active Expired - Fee Related
-
2017
- 2017-08-02 JP JP2017149579A patent/JP2017204654A/ja not_active Withdrawn
-
2019
- 2019-02-27 JP JP2019034240A patent/JP6975737B2/ja active Active
-
2021
- 2021-11-08 JP JP2021182090A patent/JP7336499B2/ja active Active
-
2023
- 2023-08-21 JP JP2023133922A patent/JP2023166427A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60160173A (ja) * | 1984-01-30 | 1985-08-21 | Sharp Corp | 薄膜トランジスタ |
JPH08264794A (ja) * | 1995-03-27 | 1996-10-11 | Res Dev Corp Of Japan | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JP2008235871A (ja) * | 2007-02-20 | 2008-10-02 | Canon Inc | 薄膜トランジスタの形成方法及び表示装置 |
JP2009212476A (ja) * | 2007-03-27 | 2009-09-17 | Fujifilm Corp | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
JP2008281988A (ja) * | 2007-04-09 | 2008-11-20 | Canon Inc | 発光装置とその作製方法 |
JP2009141002A (ja) * | 2007-12-04 | 2009-06-25 | Canon Inc | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014203059A (ja) * | 2013-04-10 | 2014-10-27 | セイコーエプソン株式会社 | 容量素子、容量素子の製造方法、半導体装置、電気光学装置、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
TWI508184B (zh) | 2015-11-11 |
JP5119372B1 (ja) | 2013-01-16 |
US9362416B2 (en) | 2016-06-07 |
JP2015111684A (ja) | 2015-06-18 |
JP2023166427A (ja) | 2023-11-21 |
WO2011013523A1 (en) | 2011-02-03 |
JP2017204654A (ja) | 2017-11-16 |
US8420441B2 (en) | 2013-04-16 |
JP2022024005A (ja) | 2022-02-08 |
US20160268359A1 (en) | 2016-09-15 |
JP2011049549A (ja) | 2011-03-10 |
JP7336499B2 (ja) | 2023-08-31 |
JP6975737B2 (ja) | 2021-12-01 |
JP2016167612A (ja) | 2016-09-15 |
JP5922753B2 (ja) | 2016-05-24 |
TWI619228B (zh) | 2018-03-21 |
JP6189470B2 (ja) | 2017-08-30 |
TW201123309A (en) | 2011-07-01 |
US20150236167A1 (en) | 2015-08-20 |
US9024313B2 (en) | 2015-05-05 |
US9741779B2 (en) | 2017-08-22 |
JP2019091938A (ja) | 2019-06-13 |
US20110037068A1 (en) | 2011-02-17 |
US20130234132A1 (en) | 2013-09-12 |
TW201543648A (zh) | 2015-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7336499B2 (ja) | 表示装置 | |
JP7304466B2 (ja) | 液晶表示装置 | |
JP6437512B2 (ja) | 表示装置 | |
JP5216929B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5119372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |