CN104885230B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104885230B
CN104885230B CN201380067846.0A CN201380067846A CN104885230B CN 104885230 B CN104885230 B CN 104885230B CN 201380067846 A CN201380067846 A CN 201380067846A CN 104885230 B CN104885230 B CN 104885230B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
conducting film
transparency conducting
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380067846.0A
Other languages
English (en)
Other versions
CN104885230A (zh
Inventor
山崎舜平
三宅博之
宍户英明
片山雅博
冈崎健
冈崎健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104885230A publication Critical patent/CN104885230A/zh
Application granted granted Critical
Publication of CN104885230B publication Critical patent/CN104885230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

一种半导体装置包括：晶体管，该晶体管包括绝缘膜、氧化物半导体膜、与氧化物半导体膜重叠的栅电极以及与氧化物半导体膜接触的一对电极；电容器，该电容器包括在绝缘膜上的第一透光导电膜、在第一透光导电膜上的介电膜以及在介电膜上的第二透光导电膜；在晶体管的一对电极上的氧化绝缘膜；以及在氧化绝缘膜上的氮化绝缘膜。介电膜是氮化绝缘膜，氧化绝缘膜在一对电极之一上包括第一开口，氮化绝缘膜在一对电极之一上包括第二开口，且第二开口与第一开口相比是在内侧。

Description

半导体装置
技术领域
本发明涉及一种物品、过程(包括方法及制造方法)、机械(machine)、制品(manufacture)或组成物(composition of matter)。特别是，本发明的一个方式涉及一种半导体装置、显示装置、发光装置、它们的驱动方法、制造方法等。特别是，本发明的一个方式涉及一种包括氧化物半导体的半导体装置、显示装置、发光装置等。
在本说明书中，半导体装置在其范畴中包括能够利用半导体的电子特性而发挥作用的所有装置，例如电光装置、半导体电路、电子设备都被包括在半导体装置中。
背景技术
近年来，液晶显示器(LCD)等平板显示器逐渐普遍。在平板显示器等显示装置中，在行方向及列方向中配置的每一个像素中，提供了作为开关元件的晶体管、与该晶体管电连接的液晶元件以及与该液晶元件并联连接的电容器。
作为用来形成该晶体管的半导体膜的半导体材料，通常使用硅半导体诸如非晶硅或多晶硅。
可以将具有半导体特性的金属氧化物(以下也称为氧化物半导体)用于晶体管中的半导体膜。例如，已公开了一种使用氧化锌或In-Ga-Zn氧化物半导体形成晶体管的技术(参照专利文献1及2)。
已公开了一种包括电容器的显示装置，在该电容器中为了提高孔径比而以具有规定的距离彼此隔开地设置了形成在与晶体管的氧化物半导体膜相同的表面上的氧化物半导体膜和与晶体管连接的像素电极(参照专利文献3)。
[参考]
[专利文献]
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-096055号公报
[专利文献3]美国专利第8102476号说明书
发明内容
在电容器中，在一对电极之间设置有介电膜，且这一对电极中的至少一个在很多情况下是使用部分地用作晶体管的栅电极、源电极、漏电极等的遮光性导电膜而形成的。
随着电容器的电荷容量增大，可以使在施加电场的情况下能够将液晶元件的液晶分子的对准保持恒定的期间更长。当在显示静态图像的显示装置中能够使该期间更长时，可以减少重写图像数据的次数，由此可以减少耗电量。
然而，在电容器的一个电极是使用半导体膜而形成的情况下，有时根据施加到该半导体膜的电位，储存在电容器中的电容值可能低于预定值，由此液晶元件的液晶分子的对准保持恒定的期间就变短了。其结果，图像数据的重写次数增加了，因此耗电量增大了。
增大电容器的电荷容量的方法之一是增大电容器的占有面积，具体而言，增大电容器的两个电极彼此重叠的部分的面积。然而，当增大遮光性导电膜的面积以增大一对电极彼此重叠的部分的面积时，像素的孔径比降低了，因此图像的显示质量也降低了。
鉴于上述情况，本发明的一个方式的目的之一是提供一种具有高孔径比且包括能够增大电荷容量的电容器的半导体装置等。本发明的一个方式的其他目的是提供一种可以减少耗电量的半导体装置等。本发明的一个方式的其他目的是提供一种高分辨率的半导体装置等。本发明的一个方式的其他目的是提高包括氧化物半导体的半导体装置等的电特性。本发明的一个方式的其他目的是提高包括氧化物半导体的半导体装置等的可靠性。本发明的一个方式的其他目的是控制氧化物半导体中的含氧量。本发明的一个方式的其他目的是防止晶体管成为常导通的。本发明的一个方式的其他目的是控制晶体管的阈值电压的变动、不均匀或降低。本发明的一个方式的其他目的是提供一种具有低截止态电流(off-state current)的晶体管。本发明的一个方式的其他目的是提供一种低截止态电流的半导体装置等。本发明的一个方式的其他目的是提供一种低耗电量的半导体装置等。本发明的一个方式的其他目的是提供一种对眼睛刺激少的显示装置等。本发明的一个方式的其他目的是提供一种包括透光导电膜的半导体装置等。本发明的一个方式的其他目的是提供一种使用高可靠性的半导体膜的半导体装置等。本发明的一个方式的其他目的是提供一种使用透光电极的半导体装置等。本发明的一个方式的其他目的是提供一种新颖的半导体装置等。本发明的一个方式的其他目的是提供一种具有优良的特性的半导体装置等。
注意，上述目的的记载不妨碍其他目的的存在。此外，在本发明的一个方式中，并不需要实现上述目的的全部。可以从说明书、附图、权利要求书等的记载得知并推导出其他目的。
在本发明的一个方式中，包括了下列：晶体管，其包括栅极绝缘膜、栅极绝缘膜上的氧化物半导体膜、隔着栅极绝缘膜与氧化物半导体膜部分地重叠的栅电极以及与氧化物半导体膜接触的一对电极；电容器，该电容器包括栅极绝缘膜上的第一透光导电膜、第一透光导电膜上的介电膜以及介电膜上的第二透光导电膜；晶体管的一对电极上的氧化绝缘膜；以及氧化绝缘膜上的氮化绝缘膜。包括在电容器中的介电膜是氮化绝缘膜，氧化绝缘膜在一对电极之一上以及第一透光导电膜上包括第一开口，氮化绝缘膜在所述一对电极之一上包括第二开口，与第一开口相比第二开口是在内侧。在所述一对电极之一上的第二开口中，包括在电容器中的第二透光导电膜与包括在晶体管中的所述一对电极之一连接。
在本发明的其他方式中，包括了下列：晶体管，其包括栅极绝缘膜、栅极绝缘膜上的氧化物半导体膜、隔着栅极绝缘膜与氧化物半导体膜部分地重叠的栅电极以及与氧化物半导体膜接触的一对电极；电容器，该电容器包括栅极绝缘膜上的第一透光导电膜、第一透光导电膜上的介电膜以及介电膜上的第二透光导电膜；晶体管的一对电极上的氧化绝缘膜；以及氧化绝缘膜上的氮化绝缘膜。包括在电容器中的介电膜是氮化绝缘膜，包括在电容器中的第二透光导电膜与包括在晶体管中的一对电极之一连接，并且，氧化物半导体膜的氢浓度和第一透光导电膜的氢浓度不同。
注意，优选的是，第一透光导电膜的氢浓度高于氧化物半导体膜的氢浓度。在第一透光导电膜中，通过二次离子质谱分析法(SIMS)测量出的氢浓度为大于或等于8×1019原子/cm3，优选为大于或等于1×1020原子/cm3，更优选为大于或等于5×1020原子/cm3。在氧化物半导体膜中，通过SIMS测量出的氢浓度小于5×1019原子/cm3，优选小于5×1018原子/cm3，优选为小于或等于1×1018原子/cm3，更优选为小于或等于5×1017原子/cm3，进一步优选为小于或等于1×1016原子/cm3。
第一透光导电膜具有比氧化物半导体膜低的电阻率。第一透光导电膜的电阻率优选为氧化物半导体膜的电阻率的大于或等于1×10-8倍且小于或等于1×10-1倍。该透光导电膜的电阻率典型地为大于或等于1×10-3Ωcm且小于1×104Ωcm，更优选为大于或等于1×10-3Ωcm且小于1×10-1Ωcm。
氧化物半导体膜及第一透光导电膜都包括微晶区域。在该微晶区域中，在利用测量范围为大于或等于5nmφ且小于或等于10nmφ的电子衍射的电子衍射图案中观察到配置为圆周状的多个斑点，且在选定区域电子衍射图案中观察不到配置为圆周状的多个斑点。注意，测量范围为小于或等于10nmφ、优选为大于或等于5nmφ且小于或等于10nmφ的电子衍射是指纳米束电子衍射(Nanobeam Electron Diffraction)。选定区域电子衍射的测量范围可以为大于或等于300nmφ。此外，微晶区域所包括的晶粒的粒径为小于或等于10nm。优选在氧化物半导体膜的厚度方向的所有区域中观察到配置为圆周状的斑点。
此外，氧化物半导体膜及第一透光导电膜都包含铟或锌。
根据本发明的一个方式，可以提供一种孔径比得到提高且包括增大电荷容量的电容器的半导体装置。此外，还可以提供一种低耗电量的半导体装置。
附图说明
在附图中：
图1A和1B是半导体装置的一个方式的框图及电路图；
图2A和2B是半导体装置的一个方式的俯视图；
图3A至3C是半导体装置的一个方式的截面图；
图4A至4C是半导体装置的制造方法的一个方式的截面图；
图5A至5C是半导体装置的制造方法的一个方式的截面图；
图6A至6C是半导体装置的制造方法的一个方式的截面图；
图7A和7B是半导体装置的制造方法的一个方式的截面图；
图8A至8C是半导体装置的制造方法的一个方式的截面图；
图9是半导体装置的一个方式的俯视图；
图10是半导体装置的一个方式的截面图；
图11是半导体装置的一个方式的截面图；
图12A至12C是半导体装置的制造方法的一个方式的截面图；
图13A和13B是半导体装置的制造方法的一个方式的截面图；
图14是半导体装置的一个方式的截面图；
图15A至15C是半导体装置的一个方式的截面图；
图16A至16C是半导体装置的制造方法的一个方式的截面图；
图17A和17B是半导体装置的制造方法的一个方式的截面图；
图18是半导体装置的一个方式的截面图；
图19是半导体装置的一个方式的俯视图；
图20是半导体装置的一个方式的截面图；
图21A至21D是晶体管的截面图及多层膜的图；
图22是沉积装置的图；
图23A和23B是沉积室的图；
图24A和24B是加热室的图；
图25A至25C是一个实施方式的触摸传感器的图；
图26A至26E是一个实施方式的触摸屏及电子设备的结构例子的图；
图27A和27B是设置有一个实施方式的触摸传感器的像素的图；
图28A至28C是一个实施方式的触摸传感器及像素的工作的图；
图29A至29C是示出电子设备的一个例子的图；
图30是示出电子设备的一个例子的图；
图31是示出氧化物半导体膜的CPM测量的结果的图；
图32A和32B是示出氧化物半导体膜的CPM测量的结果的图；
图33A至33D是样品的结构的图；
图34是示出薄层电阻的图；
图35A和35B都示出SIMS测量的结果；
图36A至36C都示出ESR测量的结果；
图37示出ESR测量的结果；
图38是CAAC-OS膜的截面TEM图像；
图39A至39D是CAAC-OS膜的电子衍射图案；
图40是CAAC-OS膜的截面TEM图像；
图41A和41B是CAAC-OS膜的截面TEM图像及X射线衍射光谱；
图42A至42D是CAAC-OS膜的电子衍射图案；
图43A和43B是CAAC-OS膜的截面TEM图像及X射线衍射光谱；
图44A至44D是CAAC-OS膜的电子衍射图案；
图45A和45B是CAAC-OS膜的截面TEM图像及X射线衍射光谱；
图46A至46D是CAAC-OS膜的电子衍射图案；
图47A至47D是微晶氧化物半导体膜的截面TEM图像及纳米束电子衍射图案；
图48A和48B是微晶氧化物半导体膜的平面TEM图像及选定区域电子衍射图案；
图49A至49C是电子衍射强度分布的概念图；
图50是石英玻璃衬底的纳米束电子衍射图案；
图51是微晶氧化物半导体膜的纳米束电子衍射图案；
图52A和52B是微晶氧化物半导体膜的截面TEM图像；以及
图53示出微晶氧化物半导体膜的XRD光谱。
具体实施方式
下面，将参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种形式。此外，本发明不应该被解释为仅限定在实施方式的描述中。
注意，在以下说明的本发明的结构中，在不同的附图中共同使用同一附图标记来表示相同部分或具有相同功能的部分，而其描述不再重复。另外，对具有相同功能的部分适用相同的阴影图案，而有时对该部分不特别附加附图标记。
注意，在本说明书所说明的每个附图中，各结构的尺寸、膜厚度或者区域有时为了明确起见放大表示。因此，本发明的实施方式并不一定限定于上述比例。
注意，在本说明书等中，为了方便起见，使用了“第一”、“第二”等序数词，而其并不表示工序顺序或叠层顺序。此外，序数词在本说明书等中不表示用来特定发明的事项的固有名称。
本发明的一个方式中的“源极”及“漏极”的功能例如在电路工作的电流方向变化的情况等时，有时互相调换。因此，在本说明书中，“源极”和“漏极”的术语可以分别用来表示漏极和源极。
注意，电压是指两点的电位之差，电位是指在某一点在静电场中单位电荷的静电能(电位能量)。一般来说，将某一点的电位与标准的电位(例如接地电位)之差简单地称为电位或电压，通常，电位和电压是同义词。因此，在本说明书中，除了特别指定的情况以外，既可将“电位”称为“电压”，又可将“电压”称为“电位”。
在本说明书中，通过光刻处理形成掩模，且在进行蚀刻处理之后去除该掩模。
(实施方式1)
在本实施方式中，参照附图说明本发明的一个方式的半导体装置。注意，在本实施方式中，以液晶显示装置为例子说明本发明的一个方式的半导体装置。
〈半导体装置的结构〉
图1A示出半导体装置的一个例子。图1A中的半导体装置包括：像素部100；扫描线驱动电路104；信号线驱动电路106；彼此平行或大致平行地配置且其电位被扫描线驱动电路104控制的m个扫描线107；以及彼此平行或大致平行地配置且其电位被信号线驱动电路106控制的n个信号线109。而且，像素部100包括配置为矩阵状的多个像素301。此外，沿着扫描线107提供了彼此平行或大致平行地配置的电容线115。注意，也可以沿着信号线109彼此平行或大致平行地配置电容线115。有时将扫描线驱动电路104和信号线驱动电路106统称为驱动电路部。
各扫描线107与在像素部100中配置于m行n列的像素301中的对应的行中的n个像素301电连接。各信号线109与配置于m行n列的像素301中的对应的列中的m个像素301电连接。注意，m和n都为1以上的整数。各电容线115与配置于m行n列的像素301中的对应的行中的n个像素301电连接。注意，在电容线115沿着信号线109彼此平行或大致平行地配置的情况下，每一个电容线115与配置于m行n列的像素301中的对应的列中的m个像素301电连接。
图1B是图1A所示的半导体装置所包括的像素301的电路图的一个例子。图1B中的像素301包括：与扫描线107及信号线109电连接的晶体管103；电容器105，该电容器105的一个电极与晶体管103的漏极电连接，其另一个电极与供应恒定电位的电容线115电连接；以及液晶元件108。该液晶元件108的像素电极与晶体管103的漏电极及电容器105的一个电极电连接，并且与该像素电极对置的电极(对置电极)与供应公共电位的布线电连接。
液晶元件108是这样一种元件，它利用夹在设置有晶体管103及像素电极的衬底与设置有对置电极的衬底之间的液晶的光学调制作用来控制光的透过或非透过。液晶的光学调制作用由施加到液晶的电场(包括垂直方向的电场或斜角方向的电场)控制。注意，在设置有像素电极的衬底上设置对置电极(也称为公共电极)的情况下，施加到液晶的电场是横向电场。
注意，液晶元件108除了液晶元件之外还可以应用于各种元件诸如显示元件及发光元件。显示元件、发光元件等的例子包括因电磁作用而改变其对比度、亮度、反射率、透过率等的显示介质，诸如电致发光(EL)元件(例如，包含有机物及无机物的EL元件、有机EL元件或无机EL元件)、LED(例如，白色LED、红色LED、绿色LED或蓝色LED)、晶体管(根据电流的量发光的晶体管)、电子发射器、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体显示器(PDP)、数字微镜装置(DMD)、干涉调制(IMOD)元件、压电陶瓷显示器或碳纳米管。包括EL元件的显示装置的例子包括EL显示器等。包括电子发射器的显示装置的例子包括场致发射显示器(FED)或SED型平面显示器(SED：表面传导电子发射显示器)等。包括液晶元件的显示装置的例子包括液晶显示器(例如，透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。包括电子墨水或电泳元件的显示装置的例子包括电子纸等。
接着，说明液晶显示装置的像素301的具体例子。图2A是驱动电路部的一部分的俯视图，在此即扫描线驱动电路104，而图2B是像素301a的俯视图。注意，在图2B中不示出对置电极及液晶元件。
在图2A中，晶体管102包括用作栅极的导电膜304a、栅极绝缘膜(在图2A中未图示)、形成有沟道区域的氧化物半导体膜308a以及用作源极及漏极的导电膜310a、310b。氧化物半导体膜308a形成在栅极绝缘膜上。此外，还设置了与导电膜304a同时形成的导电膜304b、与导电膜310a、310b同时形成的导电膜310c以及使导电膜304b和导电膜310c连接的透光导电膜316a。透光导电膜316a在开口372a、374a中与导电膜304b连接，并在开口372b、374b中与导电膜310c连接。
在图2B中，用作扫描线的导电膜304c在与信号线大致正交的方向(附图中的水平方向)上延伸。用作信号线的导电膜310d在与扫描线大致正交的方向(附图中的垂直方向)上延伸。用作电容线的导电膜310f在与信号线平行的方向上延伸。注意，用作扫描线的导电膜304c与扫描线驱动电路104(参照图1A)电连接，并且用作信号线的导电膜310d及用作电容线的导电膜310f均与信号线驱动电路106(参照图1A)电连接。
晶体管103被设置在扫描线和信号线相互交叉的区域。晶体管103包括：用作栅极的导电膜304c；栅极绝缘膜(在图2B中未图示)；形成在栅极绝缘膜上的形成有沟道区域的氧化物半导体膜308b；以及用作源极及漏极的导电膜310d、310e。导电膜304c还用作扫描线，且导电膜304c与氧化物半导体膜308b重叠的区域用作晶体管103的栅极。此外，导电膜310d还用作信号线，且导电膜310d与氧化物半导体膜308b重叠的区域用作晶体管103的源极或漏极。另外，在图2B的俯视图中，扫描线的端部位于氧化物半导体膜308b的端部的外侧。由此，扫描线用作遮光膜，用于阻挡来自背光等光源的光。因此，晶体管所包括的氧化物半导体膜308b不被光照射，使得晶体管的电特性的变动可以得到抑制。
导电膜310e通过设置在开口372c的内侧的开口374c与用作像素电极的透光导电膜316b电连接。
电容器105通过开口372与用作电容线的导电膜310f连接。电容器105包括形成在栅极绝缘膜上的透光导电膜308c、形成在晶体管103上的由氮化绝缘膜形成的介电膜以及用作像素电极的透光导电膜316b。也就是说，电容器105具有透光性。
多亏了电容器105的透光性，可以在像素301a中形成较大(覆盖大面积)的电容器105。由此，可以获得提高孔径比、典型地提高至50％以上、优选为55％以上、更优选为60％以上并增大了电荷容量的半导体装置。例如，在分辨率高的半导体装置诸如液晶显示装置中，像素的面积很小，由此电容器的面积也很小。因此，电容器的电荷容量较小。但是，由于本实施方式的电容器105具有透光性，所以在像素中设置该电容器时，可以在各像素中获得足够的电荷容量，并可以提高孔径比。典型的是，电容器105适当地用于像素密度为200ppi以上或优选为300ppi以上的高分辨率的半导体装置。
此外，图2B中的像素301a具有一形状，其中与用作信号线的导电膜310d平行的边短于与用作扫描线的导电膜304c平行的边，并且用作电容线的导电膜310f在与用作信号线的导电膜310d平行的方向上延伸。其结果是，可以减少导电膜310f占据像素301a的面积，因此可以提高孔径比。此外，用作电容线的导电膜310f不使用连接电极，并且直接接触于透光导电膜308c，所以可以进一步提高孔径比。
此外，根据本发明的一个方式，可以在高分辨率的显示装置中也提高孔径比，这有可能高效地使用来自背光等光源的光，使得可以减少显示装置的耗电量。
接着，图3A是沿着图2A和2B中的点划线A-B及C-D的截面图。此外，图3B是图3A中的由虚线E围绕的部分的放大图，而图3C是图3A中的由虚线F围绕的部分的放大图。
在本实施方式所示的液晶显示装置中，在一对衬底(衬底302和衬底342)之间设置有液晶元件322。
液晶元件322包括在衬底302上的透光导电膜316b、控制对准性的膜(下面称为对准膜318、352)、液晶层320以及导电膜350。注意，透光导电膜316b用作液晶元件322的一个电极，而导电膜350用作液晶元件322的另一个电极。
作为包括液晶元件的液晶显示装置的驱动方法，例如可以使用如下模式中的任一个：TN模式、STN模式、VA模式、ASM(轴对称对准微单元)模式、OCB(光学补偿双折射)模式、FLC(铁电性液晶)模式、AFLC(反铁电性液晶)模式、MVA(多畴垂直对准)模式、PVA(图案化垂直对准)模式、IPS模式、FFS模式及TBA(横向弯曲对准)模式等。包括液晶元件的液晶显示装置的驱动方法的其他例子包括ECB(电控双折射)模式、PDLC(聚合物分散液晶)模式、PNLC(聚合物网络液晶)模式及宾主模式等。注意，本发明不局限于此，而可以将各种液晶元件及驱动方法用作液晶元件及其驱动方法。
也可以使用包含呈现蓝相的液晶和手性材料的液晶的液晶组成物来形成液晶元件。呈现蓝相的液晶的响应时间很短，即为1msec以下，并且由于其具有光学各向同性，所以不需要对准处理，且视角依赖性很小。
在本实施方式中说明垂直电场模式的液晶显示装置。
因此，“液晶显示装置”是指包括液晶元件的装置。注意，液晶显示装置包括用来驱动多个像素的驱动电路等。液晶显示装置也被称为包括设置在另一衬底上的控制电路、电源电路、信号生成电路及背光模块等的液晶模块。
在驱动电路部中，晶体管102包括用作栅极的导电膜304a、一起用作栅极绝缘膜的绝缘膜305及306、形成有沟道区域的氧化物半导体膜308a以及用作源极或漏极的导电膜310a及310b。氧化物半导体膜308a被设置在绝缘膜306上。此外，在导电膜310a及310b上设置有用作保护膜的绝缘膜312及314。
在像素部中，晶体管103包括用作栅极的导电膜304c、一起用作栅极绝缘膜的绝缘膜305及306、形成有沟道区域的氧化物半导体膜308b以及用作源极或漏极的导电膜310d及310e。氧化物半导体膜308b设置在绝缘膜306上。此外，在导电膜310d及310e上设置有用作保护膜的绝缘膜312及314。
用作像素电极的透光导电膜316b是通过设置在绝缘膜312及314中的开口而与导电膜310e连接。
另外，电容器105包括用作电容器105的一个电极的透光导电膜308c、用作介电膜的绝缘膜314以及用作电容器105的另一个电极的透光导电膜316b。透光导电膜308c设置在绝缘膜306上。
在驱动电路部中，经由与透光导电膜316b同时形成的透光导电膜316a，使与导电膜304a及304c同时形成的导电膜304b和与导电膜310a、310b、310d及310e同时形成的导电膜310c彼此连接。
如图3B所示，在导电膜304b上设置了形成在绝缘膜306及312中的开口372a以及形成在绝缘膜305及314中的开口374a。与开口372a相比，开口374a是在内侧。通过开口374a，导电膜304b和透光导电膜316a连接。
此外，在导电膜310c上，设置了形成在绝缘膜312中的开口372b以及形成在绝缘膜314中的开口374b。与开口372b相比，开口374b是在内侧。通过开口374b，导电膜310c和透光导电膜316a连接。
如图3C所示，在导电膜310e上，设置了形成在绝缘膜312中的开口372c以及形成在绝缘膜314中的开口374c。与开口372c相比，开口374c是在内侧。通过开口374c，导电膜310e和透光导电膜316b连接。
此外，在透光导电膜308c上，设置了形成在绝缘膜312中的开口372。在开口372中，透光导电膜308c和绝缘膜314接触。
在本实施方式中，绝缘膜305及314优选是使用一种防止来自外部的杂质诸如水、碱金属、碱土金属等扩散到氧化物半导体膜中的材料形成的，更优选是使用包含氢的材料形成的，典型地可以使用含氮的无机绝缘材料(例如氮化绝缘膜)。绝缘膜305及314例如是使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成的。
对于绝缘膜306及312，优选使用一种能够提高与氧化物半导体膜相接的界面的特性的材料。典型的是，可以使用包含氧的无机绝缘材料，例如是氧化绝缘膜，例如可以使用氧化硅、氧氮化硅、氧化铝、氧氮化铝等。
导电膜304b与透光导电膜316a之间的连接部、导电膜310c与透光导电膜316a之间的连接部以及导电膜310e与透光导电膜316b之间的连接部分别被绝缘膜305及/或绝缘膜314围绕。绝缘膜305及314是使用防止来自外部的杂质诸如水、碱金属、碱土金属等扩散到氧化物半导体膜中的材料形成的。此外，开口372a、372b、372c及372的侧表面都被绝缘膜305及/或绝缘膜314覆盖。绝缘膜305及314的内侧设置有氧化物半导体膜。因此，可以防止来自外部的杂质诸如水、碱金属、碱土金属等经过导电膜304b与透光导电膜316a之间、导电膜310c与透光导电膜316a之间以及导电膜310e与透光导电膜316b之间的连接部而扩散到晶体管中所包括的氧化物半导体膜中。由此，可以防止晶体管的电特性的变动并可以提高半导体装置的可靠性。
透光导电膜308c是与氧化物半导体膜308a及308b同时形成的氧化物半导体膜。氧化物半导体膜308a及308b与使用一种能够提高与氧化物半导体膜相接的界面的特性的材料形成的膜(比如绝缘膜306及绝缘膜312)接触。因此氧化物半导体膜308a及308b用作半导体，由此包括氧化物半导体膜308a及308b的晶体管具有优良的电特性。
注意，本发明的一个方式不局限于此，而根据情况或状况，透光导电膜308c也可以通过与氧化物半导体膜308a或氧化物半导体膜308b不同的工序来形成。在此情况下，透光导电膜308c也可以包含与氧化物半导体膜308a或氧化物半导体膜308b不同的材料。例如，透光导电膜308c也可以包含铟锡氧化物(下面表示为ITO)、铟锌氧化物等。
透光导电膜308c在开口372中与绝缘膜314接触。绝缘膜314是使用一种防止来自外部的杂质诸如水、碱金属、碱土金属等扩散到氧化物半导体膜中的材料形成的，且该材料还包含氢。由此，当绝缘膜314中的氢扩散到与氧化物半导体膜308a及308b同时形成的氧化物半导体膜中时，在该氧化物半导体膜中氢和氧键合并且生成作为载流子的电子。其结果是，氧化物半导体膜具有更高的导电性并用作导体，即该氧化物半导体膜也可以说是导电性高的氧化物半导体膜。在此，包含与氧化物半导体膜308a及308b相似的材料作为主要成分且具有高导电性(因为金属氧化物的氢浓度高于氧化物半导体膜308a及308b中的氢浓度)的金属氧化物被称为“透光导电膜308c”。
注意，本发明的一个方式不局限于此，而透光导电膜308c根据情况或状况也可以不与绝缘膜314接触。
在本实施方式所示的半导体装置中，在形成晶体管的氧化物半导体膜的同时形成电容器的一个电极。此外，将用作像素电极的透光导电膜用作电容器的另一个电极。因此，不需要为了形成电容器而形成另外的导电膜的工序，从而可以减少半导体装置的制造工序的数目。此外，因为电容器具有由透光导电膜形成的一对电极，所以电容器具有透光性。其结果是，可以增大电容器的占有面积并提高像素中的孔径比。
在此，描述了包括氧化物半导体的晶体管的特征。包括氧化物半导体的晶体管为n沟道型晶体管。另外，氧化物半导体中的氧空位有时会产生载流子，这有可能导致晶体管的电特性及可靠性降低。例如，有时，使晶体管的阈值电压漂移到负方向，而当栅极电压为0V时漏极电流流过。将当栅极电压为0V时漏极电流流过的晶体管称为常导通晶体管，并且将具有这种特性的晶体管称为耗尽型晶体管。将当栅极电压为0V时基本上没有漏极电流流过的晶体管的特性称为常截止特性，并且将具有这种特性的晶体管称为增强型晶体管。
如上所述，在晶体管的形成有沟道区域的氧化物半导体膜308b中，优选尽可能地减少缺陷，典型的是氧空位。例如，优选的是，利用在平行于膜表面的方向上施加磁场的电子自旋共振法中的g值1.93时氧化物半导体膜的自旋密度(氧化物半导体膜中的缺陷的密度)应该被降低到低于或等于检测器的检测下限。当尽可能地减少以氧空位量为代表的氧化物半导体膜中的缺陷时，可以防止晶体管103成为常导通，由此可以提高半导体装置的电特性及可靠性。另外，可以降低半导体装置的耗电量。
除了氧空位之外，有时，氧化物半导体所包含的氢(包括水等氢化合物)也导致使晶体管的阈值电压漂移到负方向。包含在氧化物半导体中的氢与键合于金属原子的氧发生反应以成为水，另外，在释放氧的晶格(或去除氧的部分)中形成了缺陷(也可以说是氧空位)。另外，氢的一部分与氧发生反应生成作为载流子的电子。因此，包括含有氢的氧化物半导体的晶体管容易具有常导通特性。
于是，优选的是，尽可能地减少晶体管103的形成有沟道区域的氧化物半导体膜308b中的氢。具体而言，将利用二次离子质谱分析法测量出的氧化物半导体膜308b中的氢浓度设定为低于5×1019原子/cm3，优选低于5×1018原子/cm3，更优选为低于或等于1×1018原子/cm3，进一步优选为低于或等于5×1017原子/cm3，更进一步优选为低于或等于1×1016原子/cm3。
将利用二次离子质谱分析法测量出的晶体管103的形成有沟道区域的氧化物半导体膜308b中的碱金属或碱土金属的浓度设定为低于或等于1×1018原子/cm3，优选为低于或等于2×1016原子/cm3。这是因为当碱金属及碱土金属与氧化物半导体键合时有可能生成载流子，在这种情况下有可能使晶体管103的截止态电流增大。
当以尽可能地减少了杂质(比如氢、氮、碱金属及碱土金属)的方式使晶体管103的形成有沟道区域的氧化物半导体膜高纯度化时，晶体管103成为增强型晶体管，且可以防止其具有常导通特性，由此可以使晶体管103的截止态电流降至极低。因此，可以制造具有良好电特性的半导体装置。此外，可以制造高可靠性的半导体装置。
各种试验可以证明包括被高纯度化的氧化物半导体膜的晶体管的截止态电流很低。例如，即便是沟道宽度为1×106μm且沟道长度L为10μm的元件，在源电极与漏电极之间的电压(漏电压)为1V至10V的范围内，截止态电流也可以小于或等于半导体参数分析仪的测量极限，即小于或等于1×10-13A。在此情况下，可知：截止态电流除以晶体管的沟道宽度而得到的数值为100zA/μm以下。另外，利用如下电路测量截止态电流：在该电路中，电容器与晶体管彼此连接并且该晶体管控制流入电容器或从电容器流出的电荷。在该测量中，将被高纯度化的氧化物半导体膜用于晶体管的沟道形成区域，且根据电容器的单位时间的电荷量的变化来测量该晶体管的截止态电流。其结果是，在晶体管的源电极与漏电极之间的电压为3V的情况下，可以获得几十幺安每微米(yA/μm)的更低的截止态电流。由此，包括被高纯度化的氧化物半导体膜的晶体管具有显著低的截止态电流。
在此，下面说明图3A至3C所示的液晶显示装置的其他部件。
在衬底302上形成有导电膜304a、304b及304c。导电膜304a形成在扫描线驱动电路104中并用作驱动电路部中的晶体管的栅极。导电膜304c形成在像素部100中并用作像素部中的晶体管的栅极。导电膜304b形成在扫描线驱动电路104中并与导电膜310c连接。
对于衬底302，使用玻璃材料诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃。从量产的观点来看，对于衬底302，优选使用如下尺寸的母体玻璃：第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)及第十代(2950mm×3400mm)等。在处理温度高且处理时间长的情况下母体玻璃有可能大幅度收缩。因此在使用母体玻璃进行量产的情况下，制造工序中的加热温度优选是低于或等于600℃，更优选是低于或等于450℃，进一步优选是低于或等于350℃。
导电膜304a、304b及304c可以使用选自铝、铬、铜、钽、钛、钼及钨中的金属元素、包含上述金属元素作为成分的合金、或组合上述金属元素的合金等。导电膜304a、304b及304c可以具有单层结构或者两层以上的叠层结构。例如，可以举出在铝膜上层叠钛膜的双层结构、在氮化钛膜上层叠钛膜的双层结构、在氮化钛膜上层叠钨膜的双层结构、在氮化钽膜或氮化钨膜上层叠钨膜的双层结构以及依次层叠钛膜、铝膜及钛膜的三层结构等。此外，还可以使用：包含铝与选自钛、钽、钨、钼、铬、钕及钪中的一种元素或多种元素的合金膜或氮化膜。
在衬底302以及导电膜304a、304c及304b上形成有绝缘膜305及306。绝缘膜305及306用作扫描线驱动电路104中的晶体管的栅极绝缘膜及像素部100中的晶体管的栅极绝缘膜。
绝缘膜305优选是使用氮化绝缘膜形成的，例如使用氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等来形成以具有单层结构或叠层结构。在绝缘膜305具有叠层结构的情况下，优选的是：设置缺陷少的氮化硅膜作为第一氮化硅膜，并且在第一氮化硅膜上设置氢释放量少的氮化硅膜作为第二氮化硅膜。其结果是，可以抑制绝缘膜305中所包含的氢及氮移动或扩散到氧化物半导体膜308a及308b。
注意，氧氮化硅是指含氧量大于含氮量的绝缘材料。此外，氮氧化硅是指含氮量大于含氧量的绝缘材料。
绝缘膜306优选是使用氧化绝缘膜形成的，例如是使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜等形成的以具有单层结构或叠层结构。
绝缘膜306可以是使用高-k材料形成的，诸如硅酸铪(HfSiOx)、含有氮的硅酸铪(HfSixOyNz)、含有氮的铝酸铪(HfAlxOyNz)、氧化铪、或氧化钇，使得可以降低晶体管103的栅极漏电流。
与氧化硅膜相比，氮化硅膜具有较高的介电常数，为得到相等的电容所需的厚度也较大。因此，可以使栅极绝缘膜的物理厚度增大。因此，通过抑制晶体管的耐压的下降并且提高晶体管的耐压，可以防止晶体管的静电破坏。
在绝缘膜306上形成有氧化物半导体膜308a、308b以及透光导电膜308c。氧化物半导体膜308a形成在与导电膜304a重叠的位置上，并用作驱动电路部中的晶体管的沟道区域。氧化物半导体膜308b形成在与导电膜304c重叠的位置上，并用作像素部中的晶体管的沟道区域。透光导电膜308c用作电容器105的一个电极。
氧化物半导体膜308a及308b都是包含In或Ga的氧化物半导体膜，且典型地包含In-Ga氧化物、In-Zn氧化物及In-M-Zn氧化物(M是Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。
在使用In-M-Zn氧化物作为氧化物半导体膜308a及308b的情况下，在In和M之和被假定为100原子％时，In和M的比例分别优选为小于50原子％以及大于或等于50原子％，分别更优选为小于25原子％以及大于或等于75原子％。
可以通过飞行时间二次离子质谱分析法(也称为TOF-SIMS)或X射线光电子能谱(也称为XPS)对氧化物半导体膜308a及308b中所包含的铟及镓含量彼此进行比较。
因为氧化物半导体膜308a及308b的能隙都为2eV以上，优选为2.5eV以上，更优选为3eV以上，所以在后面形成的晶体管的截止态电流可以是很低的。
透光导电膜308c是包含In或Ga的氧化物半导体膜，并且以与氧化物半导体膜308a及308b相似的方式包含杂质。杂质的例子为氢。作为杂质，也可以包含硼、磷、锡、锑、稀有气体元素、碱金属、碱土金属等来代替氢。
氧化物半导体膜308a及308b以及透光导电膜308c都形成在栅极绝缘膜上并且是包含In或Ga的氧化物半导体膜，但是它们的杂质浓度不同。具体而言，透光导电膜308c的杂质浓度高于氧化物半导体膜308a及308b的杂质浓度。例如，氧化物半导体膜308a及308b所包含的氢的浓度低于5×1019原子/cm3，优选低于5×1018原子/cm3，更优选为低于或等于1×1018原子/cm3，进一步优选为低于或等于5×1017原子/cm3，更进一步优选为低于或等于1×1016原子/cm3。透光导电膜308c所包含的氢的浓度为高于或等于8×1019原子/cm3，优选为高于或等于1×1020原子/cm3，更优选为高于或等于5×1020原子/cm3。透光导电膜308c所包含的氢浓度为氧化物半导体膜308a及308b的氢浓度的两倍以上，优选为十倍以上。
透光导电膜308c的电阻率小于氧化物半导体膜308a及308b的电阻率。透光导电膜308c的电阻率优选为氧化物半导体膜308a及308b的电阻率的大于或等于1×10-8倍且小于或等于1×10-1倍。典型地，透光导电膜308c的电阻率为大于或等于1×10-3Ωcm且小于1×104Ωcm，更优选为大于或等于1×10-3Ωcm且小于1×10-1Ωcm。
氧化物半导体膜308a及308b以及透光导电膜308c例如也可以具有非单晶结构。非单晶结构例如包括下述的c轴对准的结晶氧化物半导体(CAAC-OS)、多晶结构、下述微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
氧化物半导体膜308a及308b以及透光导电膜308c例如也可以具有非晶结构。具有非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，具有非晶结构的氧化物半导体膜例如具有完全非晶结构并且不具有结晶部。
注意，氧化物半导体膜308a及308b以及透光导电膜308c也可以都是包括具有如下结构中的两种以上的区域的混合膜：CAAC-OS、微晶结构及非晶结构。混合膜例如包括具有非晶结构的区域、具有微晶结构的区域和CAAC-OS的区域。此外，混合膜例如也可以具有叠层结构，其包括具有非晶结构的区域、具有微晶结构的区域及CAAC-OS的区域。
例如，氧化物半导体膜也可以处于单结晶状态。
在绝缘膜306、氧化物半导体膜308a及308b以及透光导电膜308c上，形成有导电膜(下面称为导电膜310a、310b、310c、310d及310e)。导电膜310a与氧化物半导体膜308a电连接，并用作驱动电路部中的晶体管的源极和漏极中的一个。导电膜310b与氧化物半导体膜308a电连接，并用作驱动电路部中的晶体管的源极和漏极中的另一个。导电膜310c通过形成在绝缘膜312及314中的开口而与透光导电膜316a电连接。导电膜310d与氧化物半导体膜308b电连接，并用作像素部中的晶体管的源极和漏极中的一个。导电膜310e与氧化物半导体膜308b及透光导电膜316b电连接，并用作像素部中的晶体管的源极和漏极中的另一个。
导电膜310a、310b、310c、310d及310e是使用金属(诸如铝、钛、铬、镍、铜、钇、锆、钼、银、钽及钨)或包含这些金属作为主要成分的合金中的任一种作为导电材料而形成的，以具有单层结构或叠层结构。例如，可以举出如下结构：在铝膜上层叠钛膜的双层结构；在钨膜上层叠钛膜的双层结构；在铜-镁-铝合金膜上形成铜膜的双层结构；依次层叠钛膜或氮化钛膜、铝膜或铜膜、以及钛膜或氮化钛膜的三层结构；以及依次层叠钼膜或氮化钼膜、铝膜或铜膜、以及钼膜或氮化钼膜的三层结构等。注意，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
在绝缘膜306、氧化物半导体膜308a及308b、透光导电膜308c以及导电膜310a、310b、310c、310d及310e上，形成有绝缘膜312及314。对于绝缘膜312，按与绝缘膜306相似的方式，优选使用能够提高与氧化物半导体膜相接的界面的特性的材料。对于绝缘膜314，按与绝缘膜305相似的方式，优选使用防止来自外部的杂质诸如水、碱金属、碱土金属扩散到氧化物半导体膜中的材料。
此外，绝缘膜312可以是使用一种氧化绝缘膜形成的，在该氧化绝缘膜中氧含量高于化学计量组成。此时，可以防止氧从该氧化物半导体膜释放，并且包含在氧过剩的氧化绝缘膜中的氧可以进入该氧化物半导体膜来减少氧空位。例如，当使用具有如下特性的氧化绝缘膜时，可以减少氧化物半导体膜308a及308b中的氧空位。氧化绝缘膜的特性是：当利用热脱附谱分析测量时，从氧化绝缘膜中释放的氧分子的量为大于或等于1.0×1018分子/cm3。
另外，也可以使绝缘膜312具有叠层结构，其中在与氧化物半导体膜308a及308b接触的一侧设置降低与氧化物半导体膜308a及308b的界面能级的氧化绝缘膜作为第一氧化绝缘膜，且在第一氧化绝缘膜上设置氧含量高于化学计量组成的氧化绝缘膜作为第二氧化绝缘膜。
例如，通过电子自旋共振法得到的g值为2.001(E’-中心)的第一氧化绝缘膜的自旋密度为3.0×1017自旋/cm3以下，优选为5.0×1016自旋/cm3以下，从而可以减少第一氧化绝缘膜与氧化物半导体膜308a、308b的界面能级。注意，通过电子自旋共振法得到的g值为2.001的自旋密度对应于第一氧化绝缘膜所包含的悬空键的数目。
此外，在绝缘膜314上设置有透光导电膜316a、316b。透光导电膜316a通过开口374a与导电膜304b电连接，并通过开口374b与导电膜310c电连接。换言之，透光导电膜316a用作连接导电膜304b和导电膜310c的连接电极。透光导电膜316b通过开口374c与导电膜310e电连接，并用作像素的像素电极。此外，透光导电膜316b可以用作电容器的一对电极之一。
对于透光导电膜316a、316b，可以使用透光导电材料，诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、ITO、铟锌氧化物、或添加有氧化硅的铟锡氧化物。
与衬底342接触地形成有具有有色性的膜(下面称为有色膜346)。有色膜346用作滤色片。另外，与有色膜346相邻的遮光膜344接触于衬底342而形成。遮光膜344用作黑矩阵。例如，在液晶显示装置是单色显示装置的情况下不一定需要设置有色膜346。
有色膜346是使特定的波长区域的光透过的有色膜。例如可以使用使红色的波长区域的光透过的红色(R)的滤色片、使绿色的波长区域的光透过的绿色(G)的滤色片或使蓝色的波长区域的光透过的蓝色(B)的滤色片等。
遮光膜344优选具有阻挡特定的波长区域的光的功能，且可以为金属膜或包含黑色颜料等的有机绝缘膜。
与有色膜346接触地形成有绝缘膜348。绝缘膜348用作平坦化层，或抑制有色膜346中的杂质扩散到液晶元件一侧。
与绝缘膜348接触地形成有导电膜350。导电膜350用作像素部中的液晶元件的一对电极中的另一个。注意，也可以在透光导电膜316a、316b及导电膜350上另外形成用作对准膜的绝缘膜。
在透光导电膜316a与导电膜350之间及在透光导电膜316b与导电膜350之间形成有液晶层320。使用密封材料(未图示)将液晶层320密封在衬底302和衬底342之间。密封材料优选与无机材料接触以防止来自外部的水分等的侵入。
也可以在透光导电膜316a与导电膜350之间及在透光导电膜316b与导电膜350之间设置间隔物以保持液晶层320的厚度(也称为单元间隙)。
〈半导体装置的制造方法〉
参照图4A至4C、图5A至5C、图6A至6C以及图7A及7B说明在图3A至3C中所示的半导体装置中的衬底302上的元件部的形成方法。
首先，准备衬底302。在此，使用玻璃衬底作为衬底302。
接着，在衬底302上形成导电膜且将该导电膜加工为所希望的区域，由此形成导电膜304a、304b、304c。通过第一图案化在所希望的区域中形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成导电膜304a、304b、304c。
典型地使用蒸镀法、CVD法、溅射法、旋涂法等形成导电膜304a、304b、304c。
在此，通过溅射法形成100nm厚的钨膜作为导电膜。接着，通过光刻工序形成掩模，使用该掩模对钨膜进行干蚀刻来形成导电膜304a、304b、304c。
接着，在衬底302及导电膜304a、304b、304c上形成绝缘膜305，然后在绝缘膜305上形成绝缘膜306(参照图4A)。
可以通过溅射法、CVD法等形成绝缘膜305及绝缘膜306。注意，优选在真空中连续形成绝缘膜305及306，在这种情况下可以抑制杂质的混入。
在此，通过等离子体CVD法形成400nm厚的氮化硅膜作为绝缘膜305。此外，通过等离子体CVD法形成50nm厚的氧氮化硅膜作为绝缘膜306。
接着，在绝缘膜306上形成氧化物半导体膜307(参照图4B)。
可以通过溅射法、涂敷法、脉冲激光蒸镀法、激光烧蚀法等形成氧化物半导体膜307。
在通过溅射法形成氧化物半导体膜307的情况下，作为用来产生等离子体的电源装置，可以适当地使用RF电源装置、AC电源装置、DC电源装置等。
作为溅射气体，适当地使用稀有气体(典型的是氩)、氧气体、稀有气体和氧的混合气体。在使用稀有气体和氧的混合气体的情况下，优选使氧的比例高于稀有气体的比例。
此外，可以根据要形成的氧化物半导体膜307的组分适当地选择靶材。
例如在通过溅射法形成氧化物半导体膜307的情况下，可以形成氧化物半导体膜307，同时将衬底加热到衬底温度为高于或等于室温(例如20℃)且低于100℃，优选为高于或等于100℃且低于或等于450℃，更优选为高于或等于170℃且低于或等于350℃。
在通过溅射法形成氧化物半导体膜307的情况下，为了减少氧化物半导体膜307中所包含的氢的浓度，优选使用像能够尽量去除在氧化物半导体膜中成为杂质的水、氢等的低温泵那样的吸附式真空排气泵对溅射装置中的各处理室进行高真空排气(排气到1×10- 4Pa至5×10-7Pa左右)。或者，优选组合涡轮分子泵和冷阱以防止气体特别是包含碳或氢的气体从排气系统倒流到处理室中。
为了减少氧化物半导体膜307所包含的氢的浓度，除了对处理室进行高真空排气之外，还需要溅射气体的高纯度化。因为使用了用作溅射气体的氧气体或氩气体且该气体被高纯度化到露点为-40℃以下、优选为-80℃以下、更优选为-100℃以下、进一步优选为-120℃以下，就可以尽量防止水分等进入氧化物半导体膜中。
在此，通过溅射法形成35nm厚的In-Ga-Zn氧化物膜(使用In：Ga：Zn＝1：1：1的金属氧化物靶材)作为氧化物半导体膜307。
接着，将氧化物半导体膜307加工为所希望的区域，形成岛状的氧化物半导体膜308a、308b、308d。因此，氧化物半导体膜308a、308b、308d是使用相同的金属元素形成的。通过第二图案化在所希望的区域中形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成氧化物半导体膜308a、308b、308d。对于蚀刻，可以采用干蚀刻、湿蚀刻或组合这两者的蚀刻(参照图4C)。
接着，优选进行第一加热处理。以高于或等于250℃且低于或等于650℃的温度，优选以高于或等于300℃且低于或等于500℃的温度，在惰性气体气氛中，在包含10ppm以上的氧化性气体的气氛中或在减压状态中，可以进行第一加热处理。此外，第一加热处理也可以按如下方式进行：在惰性气体气氛中进行加热处理，之后，在包含10ppm以上的氧化性气体的气氛中进行另一加热处理以补偿脱附的氧。通过进行第一加热处理，可以提高用于氧化物半导体膜308a、308b、308d的氧化物半导体的结晶性，而且还可以从绝缘膜306及氧化物半导体膜308a、308b、308d中去除杂质，诸如氢及水。另外，在对氧化物半导体进行蚀刻之前，可以进行第一加热。
在此，对氧化物半导体膜在氮气氛中以350℃进行加热处理1小时，然后在350℃的氧气氛中进行加热处理。
接着，在绝缘膜306及氧化物半导体膜308a、308b、308d上形成导电膜309(参照图5A)。
例如，通过溅射法形成导电膜309。
在此，通过溅射法依次层叠50nm厚的钛膜、400nm厚的铝膜和100nm厚的钛膜。
接着，将导电膜309加工为所希望的区域，使得形成了导电膜310a、310b、310c、310d、310e。通过第三图案化在所希望的区域中形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成导电膜310a、310b、310c、310d、310e(参照图5B)。
接着，形成绝缘膜311，以覆盖绝缘膜306、氧化物半导体膜308a、308b、308d以及导电膜310a、310b、310c、310d、310e(参照图5C)。
对于绝缘膜311，优选使用能够提高与氧化物半导体膜308a、308b、308d的界面特性的材料，典型地可以使用包含氧的无机绝缘材料，例如可以使用氧化绝缘膜。例如可以通过CVD法、溅射法等形成绝缘膜311。
在使用氧含量高于化学计量组成的氧化绝缘膜来形成绝缘膜311的情况下，可以以如下形成条件形成该绝缘膜311。这里，作为绝缘膜311，形成氧化硅膜或氧氮化硅膜。该形成条件为：将设置于等离子体CVD装置的被真空排气的沉积室中的衬底的温度保持为高于或等于180℃且低于或等于260℃，优选为高于或等于180℃且低于或等于230℃，向沉积室中引入源气体，沉积室中的压力为大于或等于100Pa且小于或等于250Pa，优选为大于或等于100Pa且小于或等于200Pa，并且对设置于沉积室中的电极供应高于或等于0.17W/cm2且低于或等于0.5W/cm2、优选为高于或等于0.25W/cm2且低于或等于0.35W/cm2的高频功率。
用作绝缘膜311的源气体的包含硅的沉积气体的典型例子包括硅烷、乙硅烷、丙硅烷、氟化硅烷等。氧化性气体的例子包括氧、臭氧、一氧化二氮、二氧化氮。
作为绝缘膜311的形成条件，向具有上述压力的沉积室供应具有上述功率密度的高频功率，由此在等离子体中的源气体的分解效率得到提高，氧自由基增加了，促进了源气体的氧化，因此绝缘膜311中的含氧量比化学计量组成高。然而，当衬底温度在上述温度范围内时，硅与氧之间的键合很弱，所以通过加热处理而释放了一部分氧。其结果是，可以形成其氧含量高于化学计量组成且通过加热释放一部分氧的氧化绝缘膜。
此外，绝缘膜311有可能具有叠层结构，其中：作为第一氧化绝缘膜，设置了至少与氧化物半导体膜308a、308b的界面能级降低的氧化绝缘膜，且在该第一氧化绝缘膜上设置了其氧含量高于化学计量组成的氧化绝缘膜作为第二氧化绝缘膜。
可以以如下形成条件形成至少与氧化物半导体膜308a、308b的界面能级降低的氧化绝缘膜。在此，作为该氧化绝缘膜，形成了氧化硅膜或氧氮化硅膜。该形成条件为：将设置于等离子体CVD装置的被真空排气的沉积室中的衬底的温度保持为高于或等于180℃且低于或等于400℃，优选为高于或等于200℃且低于或等于370℃；向沉积室中引入含有硅的沉积气体及氧化气体作为源气体，沉积室中的压力为大于或等于20Pa且小于或等于250Pa，优选为大于或等于40Pa且小于或等于200Pa；以及对设置于沉积室中的电极供应高频功率。
第一氧化绝缘膜的源气体可以是能够用于氧含量高于化学计量组成的氧化绝缘膜的源气体。在形成第二氧化绝缘膜的工序中，第一氧化绝缘膜用作用于至少氧化物半导体膜308a、308b的保护膜。其结果是，即使使用具有高功率密度的高频功率形成第二氧化绝缘膜，也可以抑制对氧化物半导体膜308a、308b的损伤。
在此，绝缘膜311具有第一氧化绝缘膜和第二氧化绝缘膜的叠层结构，并且通过等离子体CVD法形成厚度为50nm的氧氮化硅膜作为第一氧化绝缘膜，该等离子体CVD法采用如下条件：将流速为30sccm的硅烷及流速为4000sccm的一氧化二氮用作源气体，沉积室中的压力为200Pa，衬底温度为220℃，并且使用27.12MHz的高频电源将150W的高频功率供应到平行的平板电极。通过等离子体CVD法形成厚度为400nm的氧氮化硅膜作为第二氧化绝缘膜，该等离子体CVD法采用如下条件：将流速为200sccm的硅烷及流速为4000sccm的一氧化二氮用作源气体，沉积室中的压力为200Pa，衬底温度为220℃，并且使用27.12MHz的高频电源将1500W的高频功率供应到平行的平板电极。注意，此处所使用的等离子体CVD装置是电极面积为6000cm2的平行平板型等离子体CVD装置，并且所供应的功率换算成的每单位面积的功率(功率密度)是0.25W/cm2。
接着，将绝缘膜311加工为所希望的区域，使得形成了绝缘膜312以及开口372、372b、372c。再者，将作为栅极绝缘膜的一部分的绝缘膜306加工为所希望的区域，使得形成了开口372a。通过第四图案化在所希望的区域中形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成绝缘膜306、绝缘膜312以及开口372、372a、372b、372c(参照图6A)。
以使氧化物半导体膜308d的表面露出的方式形成开口372。以使绝缘膜305的表面露出的方式形成开口372a。以使导电膜310c的表面露出的方式形成开口372b。以使导电膜310e的表面露出的方式形成开口372c。开口372、372a、372b、372c的形成方法的例子包括但不局限于干蚀刻法。或者，对于开口372的形成方法，可以采用湿蚀刻法或组合干蚀刻法和湿蚀刻法的形成方法。在采用干蚀刻形成开口372、372a、372b、372c的情况下，氧化物半导体膜308d被暴露于等离子体并受到损伤，使得在氧化物半导体膜308d中形成缺陷，典型的是氧空位。其结果是，形成了低电阻的透光导电膜308c。
通过在该蚀刻工序中至少形成开口372a，可以在使用通过第五图案化形成的掩模的蚀刻工序中减少蚀刻量。
接着，在绝缘膜305、导电膜310c、310e、绝缘膜312及氧化物半导体膜308d上形成绝缘膜313(参照图6B)。
对于绝缘膜313，优选使用能够防止来自外部的杂质诸如水、碱金属、碱土金属等扩散到氧化物半导体膜中的材料，更优选地，该材料包含氢，典型地，可以使用包含氮的无机绝缘材料，例如氮化绝缘膜。绝缘膜313例如可以通过CVD法形成。
当绝缘膜313包含氢且该氢扩散到氧化物半导体膜308d中时，在该氧化物半导体膜308d中氢和氧键合而生成作为载流子的电子。其结果是，氧化物半导体膜308d的导电性增高了，使得氧化物半导体膜308d成为透光导电膜308c。
在使用氮化硅膜形成绝缘膜313时，该氮化硅膜优选在高温下形成以具有提高的阻挡性；例如，在衬底温度为100℃至衬底的应变点的范围中的温度下，优选在300℃至400℃的范围中的温度下，形成该氮化硅膜。当在高温下形成氮化硅膜时，在有些情况下引起了这样一种现象，即从用于氧化物半导体膜308a、308b的氧化物半导体中释放了氧并且载流子密度增大了；所以温度的上限为不引起这种现象的温度。
在此，通过等离子体CVD法形成厚度为50nm的氮化硅膜作为绝缘膜313，该等离子体CVD法采用如下条件：将流速为50sccm的硅烷、流速为5000sccm的氮及流速为100sccm的氨用作源气体，沉积室中的压力为200Pa，衬底温度为220℃，并且使用27.12MHz的高频电源将1000W(功率密度为1.6×10-1W/cm2)的高频功率供应到平行平板电极。
接着，将绝缘膜313加工为所希望的区域，使得形成了绝缘膜314以及开口374a、374b、374c。通过第五图案化在所希望的区域中形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成绝缘膜314以及开口374a、374b、374c(参照图6C)。
以使导电膜304b的表面露出的方式形成开口374a。以使导电膜310c的表面露出的方式形成开口374b。以使导电膜310e的表面露出的方式形成开口374c。
开口374a、374b、374c的形成方法的例子包括但不局限于干蚀刻法。但是，对于开口374a、374b、374c的形成方法，也可以采用湿蚀刻法或组合干蚀刻法和湿蚀刻法的形成方法。
当在图6A的工序中不形成开口372a时，需要在图6C所示的蚀刻工序中对绝缘膜305、306、312及314进行蚀刻，使得蚀刻量增加了。因此，该蚀刻工序无法被均匀地执行，并且在一部分的区域中没有形成开口374a，使得在后面形成的透光导电膜316a和导电膜304b之间产生了接触缺陷。然而，在本实施方式中，通过两次蚀刻工序形成开口372a及开口374a，由此在开口的形成工序中不容易产生蚀刻缺陷。由此，可以提高半导体装置的成品率。在此说明了开口374a，但是在开口374b及开口374c的情况下也可以得到同样的效果。
接着，以覆盖开口374a、374b、374c的方式在绝缘膜314上形成导电膜315(参照图7A)。
导电膜315例如可以通过溅射法形成。
在此，作为导电膜315，通过溅射法形成100nm厚的添加有氧化硅的铟锡氧化物膜。
接着，将导电膜315处理成所希望的区域，使得形成了透光导电膜316a、316b。通过第六图案化在所希望的区域中形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成透光导电膜316a、316b(参照图7B)。
可以通过上述工序在衬底302上形成包括晶体管的像素部及驱动电路部。在本实施方式所示的制造工序中，通过第一至第六图案化，即使用六个掩模，可以同时形成晶体管及电容器。
在本实施方式中，使绝缘膜314中所包括的氢扩散到氧化物半导体膜308d中来提高氧化物半导体膜308d的导电性；然而，也可以通过使用掩模覆盖氧化物半导体膜308a、308b并对氧化物半导体膜308d添加杂质(典型的是氢、硼、磷、锡、锑、稀有气体元素、碱金属、碱土金属等)，提高氧化物半导体膜308d的导电性。通过离子掺杂法、离子注入法等，对氧化物半导体膜308d添加氢、硼、磷、锡、锑、稀有气体元素等。此外，通过使氧化物半导体膜308d暴露于包含该杂质的溶液的方法，可以对氧化物半导体膜308d添加碱金属、碱土金属等。
接着，下面说明在与衬底302对置地设置的衬底342上形成的结构。
首先，准备衬底342。对于衬底342的材料，可以援用用于衬底302的材料。接着，在衬底342上形成遮光膜344和有色膜346(参照图8A)。
在所希望的位置上使用各种材料通过印刷法、喷墨法、使用光刻技术的蚀刻法等分别形成遮光膜344及有色膜346。
接着，在遮光膜344及有色膜346上形成绝缘膜348(参照图8B)。
对于绝缘膜348，可以使用丙烯酸类树脂等有机绝缘膜。通过使用绝缘膜348，例如可以防止有色膜346中所包含的杂质等扩散到液晶层320中。注意，绝缘膜348是不一定需要形成的。
接着，在绝缘膜348上形成导电膜350(参照图8C)。作为导电膜350，可以使用用于导电膜315的材料。
通过上述处理，可以形成设置在衬底342上的结构。
接着，在衬底302及衬底342上，更详细地说，在形成在衬底302上的绝缘膜314、透光导电膜316a、316b之上以及在形成在衬底342上的导电膜350之上，分别形成对准膜318及对准膜352。对准膜318和对准膜352是通过摩擦法、光对准法等形成的。然后，在衬底302和衬底342之间形成液晶层320。可以通过分配器法(滴落法)或在将衬底302和衬底342彼此贴合之后利用毛细现象来注入液晶的注入法来形成液晶层320。
通过上述工序可以制造图3A至3C所示的液晶显示装置。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
〈变形例子1〉
在此，参照图3A至3C以及图9说明实施方式1所示的半导体装置的像素301a的变形例子。
在图9中，以与信号线正交或大致正交的方向(附图中的水平方向)上延伸的方式设置用作扫描线的导电膜304c。以与扫描线大致正交的方向(附图中的垂直方向)上延伸的方式设置用作信号线的导电膜310d。以与扫描线平行的方向上延伸的方式设置用作电容线的导电膜304d。图9所示的像素301b与图2B所示的像素301a不同之处如下：与用作扫描线的导电膜304c平行的边短于与用作信号线的导电膜310d平行的边；用作电容线的导电膜304d平行于扫描线而延伸；以及用作电容线的导电膜304d与用作扫描线的导电膜304c是同时形成的。
此外，透光导电膜308c与导电膜310f连接。注意，透光导电膜316c与透光导电膜316b同时形成。导电膜310f与导电膜310d、310e是同时形成的。
此外，在导电膜304d上，形成与开口372c同时形成的开口372d和与开口374c同时形成的开口374d。另外，在导电膜310f上，形成与开口372c同时形成的开口372e和与开口374c同时形成的开口374e。与开口372d、372e相比，开口374d、374e分别位于内侧。
通过开口374d，导电膜304d和透光导电膜316c连接。通过开口374e，导电膜310f和透光导电膜316c连接。也就是说，导电膜304d和导电膜310f通过透光导电膜316c彼此连接，使得在沿着图3A中的线A-B的截面图中导电膜304b和导电膜310c通过透光导电膜316a彼此连接。也就是说，通过导电膜310f及透光导电膜316c，透光导电膜308c与用作电容线的导电膜304d连接。
图9所示的像素301b具有一种形状，其中，与用作扫描线的导电膜304c平行的边短于与用作信号线的导电膜310d平行的边，且用作电容线的导电膜304d在与用作扫描线的导电膜304c平行的方向上延伸。其结果是，可以减少在像素中导电膜304d所占的面积，因此可以提高孔径比。
〈变形例子2〉
在此，参照图6A至6C以及图10说明实施方式1所示的半导体装置的变形例子。
图10所示的半导体装置与实施方式1所示的半导体装置的不同之处在于：在导电膜304b和导电膜310c之间的区域中，作为栅极绝缘膜的一部分的绝缘膜305与作为保护膜的一部分的绝缘膜314接触。也就是说，在导电膜304b和导电膜310c之间的区域中，在绝缘膜305和绝缘膜314之间没有设置绝缘膜306及312。
此外，在导电膜310e和透光导电膜308c之间的区域中，作为栅极绝缘膜的一部分的绝缘膜305与作为保护膜的一部分的绝缘膜314接触。换言之，在导电膜310e和透光导电膜308c之间的区域中，在绝缘膜305和绝缘膜314之间没有设置绝缘膜306及312。
图10中的半导体装置是在图6A中的开口372、372a、372b、372c的形成工序中通过去除设置在开口372a和开口372b之间的绝缘膜306和311而制造的。也就是说，通过第四图案化形成使导电膜304b和导电膜310c之间的区域露出的掩模并对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以去除设置在开口372a和开口372b之间的绝缘膜306的一部分及绝缘膜311的一部分。
此外，在图6A中的开口372、372a、372b、372c的形成工序中可以去除设置在开口372c和开口372之间的绝缘膜306和绝缘膜311。也就是说，通过第四图案化形成使导电膜310e和透光导电膜308c之间的区域露出的掩模并对不被该掩模覆盖的区域进行蚀刻，可以去除设置在开口372c和开口372之间的绝缘膜306的一部分及绝缘膜311的一部分。
其结果是，在图10中的半导体装置中可以减少透光导电膜316a、316b的表面的不平整。由此，可以减少液晶层320中所包括的液晶材料的对准错乱。此外，可以制造高对比度的半导体装置。
〈变形例子3〉
在此，参照图4A至4C、图5A至5C、图11、图12A至12C以及图13A及13B说明实施方式1所示的半导体装置的变形例子。
图11所示的半导体装置与实施方式1所示的半导体装置的不同之处在于：形成在导电膜304b上的开口是通过两次蚀刻工序形成的，而形成在导电膜310c及导电膜310e上的开口是通过一次蚀刻工序形成的。
下面说明图11中的半导体装置的制造方法。
与实施方式1同样地，通过图4A至4C以及图5A至5C中的工序，在衬底302上形成用作栅极的导电膜304a、304b、304c、用作栅极绝缘膜的绝缘膜305及绝缘膜306、氧化物半导体膜308a、308b、308d、导电膜310a、310b、310c、310d、310e、绝缘膜311以及绝缘膜313。
接着，将绝缘膜311加工为所希望的区域，以形成绝缘膜312及开口372。再者，将作为栅极绝缘膜的一部分的绝缘膜306加工为所希望的区域，以形成开口372a。也就是说，在此，不形成开口372b、372c。通过第四图案化在所希望的区域上形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成绝缘膜305、绝缘膜312及开口372、372a(参照图12A)。
接着，在导电膜304b以及氧化物半导体膜308d上形成绝缘膜313(参照图12B)。
接着，将绝缘膜313加工为所希望的区域，以形成绝缘膜314以及开口374a、376b、376c。通过第五图案化在所希望的区域上形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成绝缘膜314及开口374a、376b、376c(参照图12C)。
以使导电膜304b的表面露出的方式形成开口374a，以使导电膜310c的表面露出的方式形成开口376b，且以使导电膜310e的表面露出的方式形成开口376c。
通过该蚀刻工序，在开口374a中对绝缘膜305及绝缘膜313进行蚀刻。在开口376b、376c中，对绝缘膜312及绝缘膜313进行蚀刻。因此，当使绝缘膜305及绝缘膜312的厚度相同时，这些开口的蚀刻量也相同，从而可以减少该蚀刻工序中的蚀刻量的变化。由此，可以提高半导体装置的制造工序中的成品率。
接着，以覆盖开口374a、376b、376c的方式在绝缘膜314上形成导电膜315(参照图13A)。
接着，将导电膜315处理成所希望的区域，以形成透光导电膜316a、316b。通过第六图案化在所希望的区域上形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成透光导电膜316a、316b(参照图13B)。
通过上述工序，可以以高成品率制造半导体装置。
〈变形例子4〉
在此，参照图6A至6C以及图14说明实施方式1所示的半导体装置的变形例子。
图14所示的半导体装置与实施方式1所示的半导体装置的不同之处在于：在导电膜304b上，形成了在绝缘膜305、绝缘膜306及绝缘膜312中形成的第一开口以及在绝缘膜314中形成的第二开口，且与第一开口相比，第二开口是在内侧。
在图6A中的开口372、372a、372b、372c的形成工序中，可以去除图14中的半导体装置的导电膜304b上的绝缘膜305。由此，可以在绝缘膜305、绝缘膜306及绝缘膜312中形成第一开口。
如图6C所示那样，当通过第五图案化在所希望的区域上形成掩模且对不被该掩模覆盖的区域进行蚀刻时，在每个开口中对绝缘膜313进行蚀刻，从而可以减少该工序中的蚀刻量的变化。由此，可以提高半导体装置的制造工序中的成品率。
〈变形例子5〉
在本实施方式及变形例子中的半导体装置中，在驱动电路部及像素部中所设置的晶体管中，在氧化物半导体膜308a、308b上设置有导电膜310a、310b、310d、310e，但是也可以在绝缘膜306和氧化物半导体膜308a之间以及在绝缘膜306和氧化物半导体膜308b之间设置有导电膜310a、310b、310d、310e。
〈变形例子6〉
在本实施方式及变形例子中的半导体装置中，设置在驱动电路部及像素部中的晶体管的形状不局限于图2A和2B所示的晶体管的形状，而可以适当地改变。例如，在晶体管中，在与氧化物半导体膜308b重叠的区域中，与导电膜310e对置的导电膜310d的顶面具有U字型(或C字型、方括号形状或者马蹄形)，且可以具有围绕导电膜310e的形状。通过采用这种形状，即使晶体管的面积很小也可以确保足够的沟道宽度，由此可以增加在晶体管导通时流过的漏极电流(也称为导通态电流)的量。
〈变形例子7〉
在本实施方式及变形例子中的半导体装置中，虽然作为设置在驱动电路部及像素部中的晶体管示出了沟道蚀刻型晶体管，但还可以使用沟道保护型晶体管代替沟道蚀刻型晶体管。当设置沟道保护膜时，不使氧化物半导体膜308a、308b的表面暴露于用于导电膜的形成工序中的蚀刻液或蚀刻气体，由此可以减少氧化物半导体膜308a和沟道保护膜之间以及在氧化物半导体膜308b和沟道保护膜之间的杂质。其结果是，可以减少在晶体管的源电极和漏电极之间流动的泄漏电流。
〈变形例子8〉
在本实施方式及变形例子中的半导体装置中，虽然作为设置在驱动电路部及像素部中的晶体管示出了包括一个栅电极的晶体管，但还可以使用包括隔着氧化物半导体膜308a彼此对置的两个栅电极的晶体管以及包括隔着氧化物半导体膜308b彼此对置的两个栅电极的晶体管。
例如，在绝缘膜314上设置用作栅电极的导电膜，由此可以制造包括隔着氧化物半导体膜308a彼此对置的两个栅电极的晶体管以及包括隔着氧化物半导体膜308b彼此对置的两个栅电极的晶体管。可以与透光导电膜316a、316b同时形成导电膜。此外，导电膜至少与氧化物半导体膜308a、308b的沟道区域重叠。也可以对隔着氧化物半导体膜308a彼此对置的两个栅电极以及隔着氧化物半导体膜308b彼此对置的两个栅电极施加不同的电位或相同的电位。或者，也可以向一个栅电极施加给定的电位并向另一个栅电极施加固定的电位或接地电位。
此外，在绝缘膜314上设置用作栅电极的导电膜可以减轻周围的电场变化给氧化物半导体膜308a、308b带来的影响，由此可以提高晶体管的可靠性。另外，还可以控制晶体管的阈值电压。
(实施方式2)
在本实施方式中，参照附图说明本发明的一个方式的半导体装置。在本实施方式中，以液晶显示装置为例子说明本发明的一个方式的半导体装置。注意，不说明与实施方式1相同的结构。
图15A至15C是本实施方式所示的半导体装置的截面图。沿着线A-B的截面是驱动电路的截面图，而沿着线C-D的截面是像素部的截面图。此外，图15B是图15A中的被虚线E围绕的部分的放大图，而图15C是图15A中的被虚线F围绕的部分的放大图。
在本实施方式中的半导体装置的驱动电路部及像素部中，开口的形状与实施方式1不同。具体而言，在开口的形成工序中，通过对栅极绝缘膜的一部分进行蚀刻而形成开口，然后在该开口上形成透光导电膜。
如图15B所示，在导电膜304b上设置有形成在绝缘膜306中的开口382a以及形成在绝缘膜305、绝缘膜312及绝缘膜314中的开口384a。与开口382a相比，开口384a是在内侧。通过开口384a，导电膜304b和透光导电膜316a连接。
此外，在导电膜310c上设置有形成在绝缘膜312及绝缘膜314中的开口384b。通过开口384b，导电膜310c和透光导电膜316a连接。
如图15C所示，在导电膜310e上设置有形成在绝缘膜312及绝缘膜314中的开口384c。通过开口384c，导电膜310e和透光导电膜316b连接。
此外，在绝缘膜306中形成开口382。在开口382上设置有透光导电膜308c。也就是说，在开口382中，透光导电膜308c和绝缘膜305接触。
在本实施方式中，与透光导电膜308c接触的绝缘膜305是优选使用防止来自外部的杂质诸如水、碱金属、碱土金属扩散到氧化物半导体膜中的材料形成的，更优选地是使用包含氢的材料形成的，典型地可以使用含氮的无机绝缘材料，例如是氮化绝缘膜。
透光导电膜308c是与氧化物半导体膜308a、308b同时形成的氧化物半导体膜。透光导电膜308c在开口382中与绝缘膜305接触。绝缘膜305是使用防止来自外部的杂质诸如水、碱金属、碱土金属扩散到氧化物半导体膜中的材料形成的，并且该材料还包含氢。当绝缘膜305中的氢扩散到与氧化物半导体膜308a、308b同时形成的氧化物半导体膜中时，在该氧化物半导体膜中氢和氧键合而生成作为载流子的电子。其结果是，氧化物半导体膜的导电性增高了，且用作导体。在此，将如下金属氧化物称为“透光导电膜308c”：该金属氧化物包含以与氧化物半导体膜308a、308b相似的材料为主要成分，且由于使金属氧化物的氢浓度高于氧化物半导体膜308a、308b所以具有高导电性。
在本实施方式所示的半导体装置中，在形成晶体管的氧化物半导体膜的同时还形成电容器的一个电极。此外，将用作像素电极的透光导电膜用于电容器的另一个电极。因此，不需要为了形成电容器而形成另一导电膜的工序，从而可以减少半导体装置的制造工序的数目。此外，因为电容器具有由透光导电膜形成的一对电极，所以电容器具有透光性。其结果是，可以增大电容器的占有面积并提高像素中的孔径比。绝缘膜306的厚度很小，由此可以减少透光导电膜316a、316b的表面的不平整。由此，可以减少液晶层320中所包括的液晶材料的对准错乱。此外，可以制造高对比度的半导体装置。
〈半导体装置的制造方法〉
参照图4A至4C、图16A至16C以及图17A和17B说明图15A至15C所示的半导体装置中的衬底302上的元件部的形成方法。
与实施方式1同样地，通过图4A至4C的工序，在衬底302上形成用作栅极的导电膜304a、304b、304c、用作栅极绝缘膜的绝缘膜305及绝缘膜306。通过第一图案化形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成用作栅极的导电膜304a、304b、304c。
接着，将绝缘膜306加工为所希望的区域，以形成开口382a、382。通过第二图案化在所希望的区域上形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成开口382a、382(参照图16A)。
与实施方式1同样地，在形成氧化物半导体膜之后，将该氧化物半导体膜加工为所希望的区域，以形成岛状的氧化物半导体膜308a、308b、308d。通过第三图案化在所希望的区域上形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成氧化物半导体膜308a、308b、308d(参照图16B)。
接着，优选与实施方式1同样地进行第一加热处理。
在绝缘膜306及氧化物半导体膜308a、308b、308d上形成导电膜之后，将该导电膜加工为所希望的区域，从而形成导电膜310a、310b、310c、310d、310e。通过第四图案化在所希望的区域上形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成导电膜310a、310b、310c、310d、310e。
接着，以覆盖绝缘膜306、氧化物半导体膜308a、308b、308d以及导电膜310a、310b、310c、310d、310e的方式形成绝缘膜311及绝缘膜313(参照图16C)。
接着，将绝缘膜311及绝缘膜313加工为所希望的区域，从而形成绝缘膜312、绝缘膜314以及开口384a、384b、384c。通过第五图案化在所希望的区域上形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成绝缘膜312、绝缘膜314以及开口384a、384b、384c(参照图17A)。
在导电膜304b、导电膜310c、310d、310e以及绝缘膜314上形成导电膜之后，将该导电膜加工为所希望的区域，从而形成透光导电膜316a、316b。通过第六图案化在所希望的区域上形成掩模并且对不被该掩模覆盖的区域进行蚀刻这样一种方式，可以形成透光导电膜316a、316b(参照图17B)。
通过上述工序，可以在衬底302上形成包括晶体管的像素部及驱动电路部。在本实施方式所示的制造工序中，通过第一至第六图案化，即使用六个掩模，可以同时形成晶体管及电容器。
(实施方式3)
在本实施方式中，参照附图说明本发明的一个方式的半导体装置。注意，在本实施方式中，将以液晶显示装置为例子说明本发明的一个方式的半导体装置。在本实施方式中参照实施方式1进行说明，但是也可以将本实施方式适当地应用于实施方式2。注意，将省略与实施方式1相同的结构的描述。
图18是本实施方式所示的半导体装置的截面图。沿着线A-B的截面是驱动电路部的截面图，而沿着线C-D的截面是像素部的截面图。
在本实施方式中的半导体装置中，在用作晶体管的保护膜的绝缘膜314上形成有绝缘膜332。绝缘膜332用作减少不平整的膜，优选用作平坦化层。所设置的绝缘膜332可以抑制在绝缘膜332的下方的导电膜和绝缘膜332的上方的导电膜之间的寄生电容的产生。
作为绝缘膜332，可以使用通过CVD法使用有机硅烷气体而形成的氧化硅膜。该氧化硅膜具有极好的台阶覆盖性。该氧化硅膜可以形成为300nm至600nm的厚度。
作为有机硅烷气体，可以使用如下含有硅的化合物：正硅酸乙酯(TEOS)(化学式：Si(OC2H5)4)；四甲基硅烷(TMS)(化学式：Si(CH3)4)；四甲基环四硅氧烷(TMCTS)；八甲基环四硅氧烷(OMCTS)；六甲基二硅氮烷(HMDS)；三乙氧基硅烷(SiH(OC2H5)3)；三(二甲氨基)硅烷(SiH(N(CH3)2)3)等。
绝缘膜332是使用有机硅烷气体及氧通过CVD法形成的，该CVD法采用如下条件：将衬底温度设定为200℃至550℃，优选为220℃至500℃，更优选为300℃至450℃。
对于绝缘膜332，可以使用感光有机树脂或非感光有机树脂，例如可以使用丙烯酸树脂、苯并环丁烯类树脂、环氧树脂或硅氧烷类树脂等。由于使用感光有机树脂，所以可以使开口的侧面弯曲并使开口中的台阶变缓。
当在绝缘膜314上设置绝缘膜332时，绝缘膜314及绝缘膜332中的每一个用作电容器105的介电膜。绝缘膜314由氮化绝缘膜形成，且氮化绝缘膜往往具有比氧化硅等氧化绝缘膜更高的介电常数和更大的内部应力。由此，当只使用绝缘膜314作为电容器105的介电膜而不使用绝缘膜332且绝缘膜314的厚度很薄时，电容器105的电荷容量变得过大以至于无法以低耗电量提高对像素写入一图像信号的速度。与此相反，当绝缘膜314的厚度很厚时，内部应力过大，且晶体管的阈值电压变动等电特性的恶化可能出现。此外，当绝缘膜314的内部应力过大时，绝缘膜314往往容易从衬底302剥离，由此成品率降低。但是，使用其相对介电常数比绝缘膜314低的绝缘膜332与绝缘膜314一起作为像素中的电容器的介电膜，由此可以将介电膜的介电常数调整为所希望的值而不增加绝缘膜314的厚度。
在此，在绝缘膜314和透光导电膜316a、316b中的每一个之间设置具有平坦性的绝缘膜332，但是也可以在对准膜318和透光导电膜316a、316b中的每一个之间设置绝缘膜332。
在绝缘膜314和透光导电膜316a、316b中的每一个之间或在对准膜318和透光导电膜316a、316b中的每一个之间设置上述氧化硅膜，由此可以提高透光导电膜316a、316b的表面的平坦性。
(实施方式4)
在本实施方式中，参照附图说明本发明的一个方式的半导体装置。注意，在本实施方式中，以液晶显示装置为例子说明本发明的一个方式的半导体装置。在本实施方式中，使用利用横向电场使液晶分子取向的边缘电场转换(FFS)模式的液晶显示装置进行说明。注意，省略与实施方式1相同的结构的说明。
图19是FFS模式液晶显示装置中的像素301c的俯视图。
用作扫描线的导电膜304c在与信号线大致正交的方向(附图中的水平方向)上延伸。用作信号线的导电膜310d在与扫描线大致正交的方向(附图中的垂直方向)上延伸。与公共电极连接并用作公共布线的导电膜310g在与信号线平行的方向上延伸。
晶体管103被设置在扫描线和信号线相互交叉的区域。晶体管103是包括下列的晶体管：用作栅极的导电膜304c；栅极绝缘膜(在图19中未图示)；在栅极绝缘膜上形成有沟道区域的氧化物半导体膜308b；以及用作源极及漏极的导电膜310d、310e。导电膜304c还用作扫描线，且导电膜304c与氧化物半导体膜308b重叠的区域用作晶体管103的栅极。此外，导电膜310d还用作信号线，且导电膜310d与氧化物半导体膜308b重叠的区域用作晶体管103的源极或漏极。
导电膜310e通过开口372c及开口374c与用作像素电极的透光导电膜316d电连接。
用作像素电极的透光导电膜316d包括开口(狭缝)。
此外，与氧化物半导体膜308b同时形成的透光导电膜308c被设置在栅极绝缘膜上。在本实施方式中，透光导电膜308c用作公共电极。透光导电膜308c通过开口372与用作公共布线的导电膜310g连接。
在本实施方式中，液晶元件包括用作共同电极的透光导电膜308c、用作像素电极的透光导电膜316d以及液晶层。换言之，液晶元件具有透光性。
用作像素电极的透光导电膜316d具有开口(狭缝)。通过在用作像素电极的透光导电膜316d和用作公共电极的透光导电膜308c之间施加电场，用作公共电极的透光导电膜308c、绝缘膜和用作像素电极的透光导电膜316d彼此重叠的区域用作电容器且也用作液晶元件。因此，可以在平行于衬底的方向上控制液晶的对准。
接着，图20示出沿着图19中的点划线C-D的截面图。图20中的截面A-B是驱动电路的截面图。
在本实施方式所描述的液晶显示装置中，在一对衬底(衬底302和衬底342)之间设置有液晶元件323。
液晶元件323包括衬底302上的透光导电膜308c、绝缘膜314、透光导电膜316d、对准膜318以及液晶层320。注意，透光导电膜308c用作液晶元件323的一个电极，且透光导电膜316d用作液晶元件323的另一个电极。此外，本实施方式与实施方式1不同之处在于：在绝缘膜348上设置有对准膜352，而在衬底342上没有设置透光导电膜。
此外，在用作公共电极的透光导电膜308c上设置有绝缘膜314，而在绝缘膜314上形成有用作像素电极的透光导电膜316d。换言之，在衬底302上设置有包括在液晶元件中所包括的一对电极。
通过在用作像素电极的透光导电膜316d和用作公共电极的透光导电膜308c之间施加电压，中用作公共电极的透光导电膜308c、绝缘膜和用作像素电极的透光导电膜316d之间产生了电场，且可以在平行于衬底的方向上控制液晶分子的取向。由此，FFS模式液晶显示装置实现了宽视角及高图像质量。
(实施方式5)
在本实施方式中，参照图21A至21D说明可以用于实施方式1至3所示的驱动电路部及像素部中的晶体管的结构。
图21A所示的晶体管包括衬底302上的导电膜304a、衬底302及导电膜304a上的绝缘膜305、306、绝缘膜306上的多层膜380以及绝缘膜306及多层膜380上的导电膜310a、310b。图21A所示的晶体管可以进一步被配置有在该晶体管上(详细地说，在多层膜380及导电膜310a、310b上)的绝缘膜312、314。
注意，根据用于导电膜310a、310b的导电膜的种类，有时，从多层膜380的一部分中除去氧，或形成混合层，使得在多层膜380中形成一对n型区域383。在图21A中，可以在多层膜380中的与导电膜310a、310b相接的界面附近的区域中形成n型区域383。n型区域383可以用作源区域及漏区域。
在图21A所示的晶体管中，导电膜304a用作栅极，导电膜310a用作源极和漏极中的一个，且导电膜310b用作源极和漏极中的另一个。
在图21A所示的晶体管中，将与导电膜304a重叠的多层膜380的区域中的介于导电膜310a和导电膜310b之间的间隔称为沟道长度。沟道区域是指与导电膜304a重叠且夹在导电膜310a和导电膜310b之间的多层膜380的区域。沟道是指沟道区域中的电流主要流过的区域。此外，沟道形成区域包括沟道区域，而在此相当于多层膜380。
在此，参照图21B详细地说明多层膜380。
图21B是图21A中的被虚线围绕的多层膜380的区域的放大图。多层膜380包括氧化物半导体膜380a及氧化物膜380b。
氧化物半导体膜380a优选包括以In-M-Zn氧化物表示的膜，该In-M-Zn氧化物至少包含铟(In)、锌(Zn)及M(M为金属诸如Al、Ga、Y、Zr、Sn、La、Ce或Hf)。氧化物半导体膜380a可以援用能够用于上述实施方式所示的氧化物半导体膜308a、308b的氧化物半导体材料、形成方法等。
氧化物膜380b包含氧化物半导体膜380a所包含的一种以上的元素。与氧化物半导体膜380a相比，氧化物膜380b的导带底的能量更接近于真空能级0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。此时，当对用作栅极的导电膜304a施加电场时，在具有多层膜380中的导带底的最低能量的氧化物半导体膜380a中形成了沟道。换言之，氧化物膜380b位于氧化物半导体膜380a和绝缘膜312之间，由此可以在不与绝缘膜312接触的氧化物半导体膜380a中形成晶体管的沟道。
因为氧化物膜380b包含氧化物半导体膜380a中所包含的一种以上的元素，所以在氧化物半导体膜380a和氧化物膜380b之间的界面处不容易产生界面散射。因此，在氧化物半导体膜380a和氧化物膜380b之间不禁止载流子的移动，从而提高了晶体管的场效应迁移率。此外，不容易在氧化物半导体膜380a和氧化物膜380b之间形成界面态。如果在氧化物膜380b和氧化物半导体膜380a之间的界面处形成界面态，则可能形成将该界面用作沟道且具有不同阈值电压的第二晶体管并且晶体管的视在阈值电压(apparent thresholdvoltage)可能会发生变动。因此，通过设置氧化物膜380b，可以降低晶体管的阈值电压等电特性的变化。
作为氧化物膜380b，使用以In-M-Zn氧化物(M为金属诸如Al、Ti、Ga、Y、Zr、Sn、La、Ce或Hf)表示且M的原子数比高于氧化物半导体膜380a的氧化物膜。具体而言，氧化物膜380b中的上述元素的原子数比是氧化物半导体膜380a的1.5倍以上，优选为2倍以上，更优选为3倍以上。上述元素中的任一种与铟相比更强地与氧键合，由此可以抑制在氧化物膜中的氧空位的产生。也就是说，氧化物膜380b是与在氧化物半导体膜380a中相比其中不容易产生氧空位的氧化物膜。
换言之，当氧化物半导体膜380a、氧化物膜380b都是至少包含铟、锌及M(M为金属诸如Al、Ti、Ga、Y、Zr、Sn、La、Ce或Hf)的In-M-Zn氧化物时，氧化物膜380b中的In对M和Zn的原子数比为x1：y1：z1，并且氧化物半导体膜380a中的In对M和Zn的原子数比为x2：y2：z2，y1/x1优选大于y2/x2。y1/x1是y2/x2的1.5倍以上，优选为2倍以上，更优选为3倍以上。此时，当在氧化物膜380b中y1大于或等于x1时，晶体管可以具有稳定的电特性。但是，当y1是x1的3倍以上时，晶体管的场效应迁移率就降低了，所以y1优选小于x1的3倍。
当氧化物半导体膜380a是In-M-Zn氧化物时，In对M的原子数比优选为如下原子数比：In的比率为25原子％以上且M的比率为低于75原子％；更优选为，In的比率为34原子％以上且M的比率为低于66原子％。当氧化物膜380b是In-M-Zn氧化物时，优选的是，在In和M的原子数比中，In的比率为低于50原子％且M的比率为50原子％以上，更优选的是，在In和M的原子数比中，In的比率为低于25原子％且M的比率为75原子％以上。
对于氧化物半导体膜380a及氧化物膜380b，可以使用包含铟、锌及镓的氧化物半导体。具体而言，氧化物半导体膜380a可以是使用In对Ga和Zn的原子数比为1：1：1的In-Ga-Zn氧化物、In对Ga和Zn的原子数比为3：1：2的In-Ga-Zn氧化物、或者具有上述原子数比附近的组成的金属氧化物靶材形成的。氧化物膜380b可以是使用In对Ga和Zn的原子数比为1：3：2的In-Ga-Zn氧化物、In对Ga和Zn的原子数比为1：3：4的In-Ga-Zn氧化物、In对Ga和Zn的原子数比为1：6：2的In-Ga-Zn氧化物、In对Ga和Zn的原子数比为1：6：4的In-Ga-Zn氧化物、In对Ga和Zn的原子数比为1：6：10的In-Ga-Zn氧化物、In对Ga和Zn的原子数比为1：9：6的In-Ga-Zn氧化物、或者具有上述原子数比附近的组成的金属氧化物靶材形成的。
氧化物半导体膜380a的厚度为3nm至200nm，优选为3nm至100nm，更优选为3nm至50nm。氧化物膜380b的厚度为3nm至100nm，优选为3nm至50nm。
接着，参照图21C及21D说明多层膜380的带结构。
作为例子，使用能隙为3.15eV的In-Ga-Zn氧化物来形成氧化物半导体膜380a，而使用能隙为3.5eV的In-Ga-Zn氧化物来形成氧化物膜380b。注意，可以利用光谱椭偏仪(由HORIBA JOBIN YVON S.A.S.制造的UT-300)测量能隙。
氧化物半导体膜380a及氧化物膜380b的真空能级和价带顶之间的能隙(也称为电离电位)分别为8eV及8.2eV。注意，真空能级与价带顶之间的能量差可以是利用紫外线光电子能谱(UPS)装置(ULVAC-PHI公司制造的VersaProbe)测量的。
因此，氧化物半导体膜380a和氧化物膜380b的真空能级和导带底之间的能隙(也称为电子亲和势)分别为4.85eV及4.7eV。
图21C示意性地示出多层膜380的带结构的一部分。在此说明一种结构，其中以与多层膜380接触的方式来设置氧化硅膜。在图21C中，EcI1示出氧化硅膜中的导带底的能量，EcS 1示出氧化物半导体膜380a中的导带底的能量，EcS2示出氧化物膜380b中的导带底的能量，而EcI2示出氧化硅膜中的导带底的能量。此外，EcI1相当于图21A中的绝缘膜306，而EcI2相当于图21A中的绝缘膜312。
如图21C所示，在氧化物半导体膜380a与氧化物膜380b之间的界面处没有势垒，且导带底的能量平缓地变化。换言之，导带底的能级连续地变化。这因为多层膜380包含氧化物半导体膜380a中所包含的元素，且氧在氧化物半导体膜380a和氧化物膜380b之间移动，从而形成混合层。
如图21C所示，多层膜380中的氧化物半导体膜380a用作阱(well)，并且包括多层膜380的晶体管的沟道区域是形成在氧化物半导体膜380a中。注意，因为多层膜380的导带底的能量连续地变化，所以可以说是氧化物半导体膜380a和氧化物膜380b连续接合。
如图21C所示，虽然在氧化物膜380b与绝缘膜312之间的界面附近有可能形成起因于杂质或缺陷的陷阱能级，但是因为有氧化物膜380b的存在可以使氧化物半导体膜380a和这些陷阱能级远离。但是，当EcS1和EcS2之间的能量差很小时，氧化物半导体膜380a中的电子有可能越过该能量差到达陷阱能级。由于电子被陷阱能级俘获以在与绝缘膜相接处产生负的电荷，所以晶体管的阈值电压就漂移到正侧。因此，优选的是，EcS1与EcS2之间的能量差为0.1eV以上，更优选为0.15eV以上，因为防止了晶体管的阈值电压的变动并且得到了稳定的电特性。
图21D示意性地示出多层膜380的带结构的一部分，其是图21C所示的带结构的变形例子。在此说明以与多层膜380接触的方式设置氧化硅膜的结构。在图21D中，EcI1示出氧化硅膜中的导带底的能量，EcS1示出氧化物半导体膜380a中的导带底的能量，而EcI2示出氧化硅膜中的导带底的能量。此外，EcI1相当于图21A中的绝缘膜306，而EcI2相当于图21A中的绝缘膜312。
在图21A所示的晶体管中，在导电膜310a、310b的形成中，多层膜380的上部即氧化物膜380b可能被蚀刻。但是，在氧化物膜380b的形成中，可能在氧化物半导体膜380a的顶面上形成氧化物半导体膜380a和氧化物膜380b的混合层。
例如，当氧化物半导体膜380a是使用In对Ga和Zn的原子数比为1：1：1的金属氧化物靶材或In对Ga和Zn的原子数比为3：1：2的In-Ga-Zn氧化物而形成的In-Ga-Zn氧化物并且氧化物膜380b是使用In对Ga和Zn的原子数比为1：3：2的金属氧化物靶材或In对Ga和Zn的原子数比为1：6：4的In-Ga-Zn氧化物而形成的In-Ga-Zn氧化物时，氧化物膜380b中的Ga含量高于氧化物半导体膜380a中的Ga含量。因此，在氧化物半导体膜380a的顶面上，可以形成GaOx层或其Ga含量高于氧化物半导体膜380a中的Ga含量的混合层。
因此，即使氧化物膜380b被蚀刻，EcI2一侧的EcS1的导带底的能量也会增大，由此可以得到图21D所示的带结构。
如中图21D所示的带结构中，在观察沟道区域的截面中，有时只外观上观察到多层膜380中的氧化物半导体膜380a。然而，实际上在氧化物半导体膜380a上形成有其Ga含量大于氧化物半导体膜380a的混合层，并且由此可以将该混合层视为第1.5层。注意，例如在通过EDX分析对多层膜380所包含的元素进行测量时，通过对氧化物半导体膜380a的上部的组成进行分析，就可以确认该混合层。例如，以氧化物半导体膜380a的上部的组成中的Ga含量高于氧化物半导体膜380a中的Ga含量这样一种方式，可以确认该混合层。
在本实施方式中，多层膜380具有层叠氧化物半导体膜380a和氧化物膜380b的双层结构作为例子，但是该例子不限制本发明而也可以采用三层以上的叠层结构。作为三层结构，例如可以在多层膜380之下即在氧化物半导体膜380a之下还设置一个层。作为氧化物半导体膜380a之下的膜，例如可以应用与氧化物膜380b相似的膜。
本实施方式所示的结构可以与其他实施方式中的结构适当地组合。
(实施方式6)
在本实施方式中说明在上述实施方式所说明的半导体装置所包括的氧化物半导体膜及透光导电膜。透光导电膜是与氧化物半导体膜同时形成且通过与氮化绝缘膜接触而具有高导电性的膜，诸如图3A至3C中的透光导电膜308c。
氧化物半导体膜及透光导电膜可以是使用非晶氧化物半导体、单晶氧化物半导体及多晶氧化物半导体中任一种形成的。此外，氧化物半导体膜及透光导电膜可以是使用包含结晶部分的氧化物半导体(CAAC-OS)形成的。
CAAC-OS膜是包含多个结晶部的氧化物半导体膜之一，并且大部分的结晶部都容纳于其一边短于100nm的立方体内。因此，有这样一种情况，其中包括在CAAC-OS膜中的结晶部容纳于其一边短于10nm、短于5nm或短于3nm的立方体内。CAAC-OS膜的缺陷态的密度低于微晶氧化物半导体膜的缺陷态的密度。下面，对CAAC-OS膜进行详细的说明。
在CAAC-OS膜的透射电子显微镜(TEM)图像中，无法清楚地观察到结晶部之间的边界即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易发生起因于晶界的电子迁移率的降低。
根据从大致平行于样品表面的方向观察的CAAC-OS膜的TEM图像(截面TEM图像)，在结晶部中金属原子排列为层状。每一个金属原子层具有形成CAAC-OS膜的表面(以下，在其上形成CAAC-OS膜的表面也称为形成表面)或CAAC-OS膜的顶面所反映的形态，并以平行于CAAC-OS膜的形成表面或顶面的方式排列。
另一方面，根据从大致垂直于样品表面的方向观察的CAAC-OS膜的TEM图像(平面TEM图像)，在结晶部中金属原子排列为三角或六角配置。但是，在不同的结晶部之间金属原子的排列没有规律性。
从截面TEM图像及平面TEM图像的结果，在CAAC-OS膜的结晶部中发现了对准性。
使用X射线衍射(XRD)装置对CAAC-OS膜进行结构分析。例如，当利用“out-of-plane(平面外)”法分析包括InGaZnO4晶体的CAAC-OS膜时，在衍射角(2θ)为31°附近时常出现峰值。该峰值来源于InGaZnO4晶体的(009)面，这指示了CAAC-OS膜中的晶体具有c轴对准性，并且c轴是在大致垂直于CAAC-OS膜的形成表面或顶面的方向上对准的。
另一方面，当利用从大致垂直于c轴的方向使X线进入样品的“in-plane(平面内)”法分析CAAC-OS膜时，在2θ为56°附近时常出现峰值。该峰值来源于InGaZnO4晶体的(110)面。在此，将2θ固定为56°附近并在以样品表面的法线向量为轴(φ轴)旋转该样品的条件下进行分析(φ扫描)。在该样品是InGaZnO4的单晶氧化物半导体膜的情况下，出现六个峰值。该六个峰值来源于等价于(110)面的结晶面。另一方面，在CAAC-OS膜的情况下，即使在将2θ固定为56°附近的状态下进行φ扫描也不能清楚地观察到峰值。
由上述结果可知，在具有c轴对准的CAAC-OS膜中，虽然a轴及b轴的方向在结晶部之间是不同的，但是c轴都是在平行于形成表面的法线向量或顶面的法线向量的方向上对准。因此，排列为层状且在上述截面TEM图像中观察到的各金属原子层相当于与晶体的a-b面平行的面。
注意，结晶部在形成CAAC-OS膜的同时而形成，或通过进行加热处理等晶化处理而形成。如上所述，晶体的c轴在平行于形成表面的法线向量或顶面的法线向量的方向上对准。由此，例如，在CAAC-OS膜的形状因蚀刻等而发生改变的情况下，c轴不一定必须要平行于CAAC-OS膜的形成表面的法线向量或顶面的法线向量。
此外，CAAC-OS膜中的晶化度不一定均匀。例如，在从膜的顶面附近产生引起CAAC-OS膜的形成的结晶生长的情况下，有时顶面附近的晶化度高于形成表面附近的晶化度。另外，当对CAAC-OS膜添加杂质时，被添加了杂质的区域中的晶化度改变了，并且CAAC-OS膜中的晶化度根据区域而不同。
注意，当利用“out-of-plane”法分析包括InGaZnO4晶体的CAAC-OS膜时，除了31°附近的2θ的峰值之外，还在36°附近也可能观察到2θ的峰值。36°附近的2θ的峰值意味着不具有c轴对准的晶体被包含在CAAC-OS膜的一部分中。优选的是，在CAAC-OS膜中，在31°附近时出现2θ的峰值，而在36°附近时没出现2θ的峰值。
在本说明书中，术语“垂直”包括85°至95°的范围。此外，术语“平行”包括-5°至5°的范围。
在CAAC-OS中，结晶部的分布不一定必须要均匀。例如，在CAAC-OS的形成过程中，在从氧化物半导体膜的表面一侧产生结晶生长的情况下，与形成氧化物半导体膜的表面附近相比，有时氧化物半导体膜的表面附近中的结晶部的比例更高。此外，当对CAAC-OS添加杂质时，有时被添加了杂质的区域中的结晶部成为非晶。由此，当CAAC-OS中的杂质(以硅或碳为典型例子)的浓度低于或等于2.5×1021原子/cm3，可以形成具有高结晶性的CAAC-OS。
〈CAAC-OS膜的局部化能级〉
对作为氧化物半导体膜的CAAC-OS膜的局部化能级进行说明。在此，对通过恒定光电流法(CPM)的CAAC-OS膜的测量结果进行说明。
首先，说明进行CPM测量的样品的结构。
测量样品包括设置在玻璃衬底上的CAAC-OS膜、与该CAAC-OS膜接触的一对电极以及覆盖CAAC-OS膜及这对电极的绝缘膜。
接着，说明测量样品所包括的CAAC-OS膜的形成方法。
通过溅射法在如下条件下形成CAAC-OS膜：使用作为In-Ga-Zn氧化物靶材(In：Ga：Zn＝1：1：1[原子数比])的金属氧化物靶材；作为沉积气体，使用流速为30sccm的氩气体和流速为15sccm的氧气体；压力为0.4Pa；衬底温度为400℃；以及提供0.5kW的DC功率。接着，在氮气氛中以450℃进行加热处理1小时，然后在氧气氛中以450℃进行加热处理1小时，以便使CAAC-OS膜所包含的氢脱离且对CAAC-OS膜供应氧。
接着，对包括CAAC-OS膜的测量样品进行CPM测量。具体而言，调整照射到端子之间的测量样品表面的光的量，使得在对与CAAC-OS膜接触地设置的第一电极和第二电极之间施加电压的状态下将光电流值保持为恒定，且然后在所希望的波长的范围中从照射光的量计算出吸收系数。
通过从利用测量样品的CPM测量所获得的吸收系数去除起因于带尾(bandtail)的吸收系数，获得图31所示的吸收系数。即，在图31中示出了起因于缺陷的吸收系数。在图31中，横轴表示吸收系数，纵轴表示光子能。在图31的纵轴上，将CAAC-OS膜的导带底和价带顶分别设定为0eV和3.15eV。图31中的曲线表示吸收系数与光子能的关系，该曲线相当于缺陷能级。
在图31所示的曲线中，起因于缺陷能级的吸收系数为5.86×10-4cm-1。也就是说，在CAAC-OS膜中，起因于缺陷能级的吸收系数小于1×10-3/cm，优选小于1×10-4/cm；因此，CAAC-OS膜是具有低缺陷能级密度的膜。
通过X射线反射法(XRR)测量CAAC-OS膜的膜密度。CAAC-OS膜的膜密度为6.3g/cm3。也就是说，CAAC-OS膜是具有高膜密度的膜。
〈CAAC-OS膜的电子衍射图案的观察结果〉
接着，说明CAAC-OS膜的电子衍射图案的观察结果。
在本实施方式中使用的CAAC-OS膜是通过溅射法使用包含氧的沉积气体和In-Ga-Zn氧化物(具有In：Ga：Zn＝1：1：1的原子数比)的金属氧化物靶材而形成的In-Ga-Zn氧化物膜。
图38是CAAC-OS膜的截面透射电子显微镜(TEM)图像。图39A至39D示出通过使用电子衍射测量图38中的点1至点4而得到的电子衍射图案。
图38所示的截面TEM图像是利用透射电子显微镜(日立高新技术公司制造的“H-9000NAR”)以300kV的加速电压及200万倍的倍率进行拍摄的。利用透射电子显微镜(日立高新技术公司制造的“HF-2000”)以200kV的加速电压及1nmφ左右和50nmφ左右的波束直径获得的图39A至39D所示的电子衍射图案。有时波束直径为10nmφ以下的电子衍射特别被称为纳米束电子衍射。并且，波束直径为1nmφ左右的电子衍射的测量范围大于或等于5nmφ且小于或等于10nmφ。
图38所示的点1(膜的表面一侧)、点2(膜的中央)、点3(膜的基底一侧)的电子衍射图案分别相当于图39A、39B和39C，并且是以1nmφ左右的电子束直径而获得的。图38所示的点4(膜整体)中的电子衍射图案相当于图39D，并且是以50nmφ左右的电子束直径而获得的。
在点1(膜的表面一侧)和点2(膜的中央)的电子衍射图案的每一个中，观察到由斑点(亮点)形成的图案，而在点3(膜的基底一侧)中观察到稍稍走样的图案。这意味着在CAAC-OS膜中的厚度方向上结晶状态不同。注意，在点4(膜整体)中，观察到由斑点(亮点)形成的图案，这意味着膜整体为CAAC-OS膜或包含CAAC-OS膜的膜。
图40是图38中的点1(膜的表面一侧)附近的部分的放大图。在图40中，呈现CAAC-OS膜的对准的清楚的晶格图像延伸到与作为层间绝缘膜的SiON膜相接的界面。
图41A和41B是与用于图38中的截面TEM图像的CAAC-OS膜不同的CAAC-OS膜的截面TEM照片和X射线衍射光谱。CAAC-OS膜可能具有各种变化，如图41B所示，在2θ＝31°附近出现指示结晶成分的峰值A，但是该峰值有时不清楚地出现。
图42A至42D示出电子束直径为1nmφ、20nmφ、50nmφ及70nmφ的CAAC-OS膜中的区域中的电子衍射的结果。这些区域以图41A中的同心圆表示。在电子束直径为1nmφ的情况下，与图39A和39B同样地可以观察到由清楚的斑点(亮点)形成的图案。随着电子束直径增大，斑点(亮点)变得不清楚，但是可以观察到衍射图案；由此，膜整体为CAAC-OS膜或包含CAAC-OS膜的膜。
图43A和43B是在以450℃进行退火之后得到的用于图41A的截面TEM观察的CAAC-OS膜的截面TEM照片和X射线衍射光谱。
图44A至44D示出电子束直径为1nmφ、20nmφ、50nmφ及70nmφ的CAAC-OS膜中的区域中的电子衍射的结果。这些区域以图43A中的同心圆表示。在电子束直径为1nmφ的情况下，与图42A至42D所示的结果同样地观察到由清楚的斑点(亮点)形成的图案。随着电子束直径增大，斑点(亮点)变得不清楚，但是可以观察到衍射图案；由此，膜整体为CAAC-OS膜或包含CAAC-OS膜的膜。
图45A和45B是与用于图38的截面TEM图像和图41A的截面TEM观察的CAAC-OS膜不同的CAAC-OS膜的截面TEM图像和X射线衍射光谱。CAAC-OS膜具有各种变化，并且如图45B所示，除了2θ＝31°附近的指示结晶成分的峰值A之外，有时还出现来源于尖晶石晶体结构的峰值B。
图46A至46D示出电子束直径为1nmφ、20nmφ、50nmφ及90nmφ的CAAC-OS膜中的区域中的电子衍射的结果。该区域以图45A中的同心圆表示。在电子束直径为1nmφ的情况下，可以观察到由清楚的斑点(亮点)形成的图案。随着电子束直径增大，斑点(亮点)变得不清楚，但是可以观察到衍射图案。此外，在波束直径为90nmφ的情况下，可以观察到更清楚的斑点(亮点)。由此，膜整体为CAAC-OS膜或包含CAAC-OS膜的膜。
〈CAAC-OS的形成方法〉
因为包括在CAAC-OS中的结晶部的c轴在平行于形成CAAC-OS的表面的法线向量或CAAC-OS的表面的法线向量的方向上对准，所以根据CAAC-OS的形状(形成CAAC-OS的表面的截面形状或CAAC-OS的表面的截面形状)这些c轴的方向可以彼此不同。通过进行成膜，或者通过在成膜之后进行诸如加热处理等晶化处理，形成结晶部。
作为形成CAAC-OS的方法，有三种方法。
第一个方法是：以100℃至450℃的范围中的温度形成氧化物半导体膜，由此在氧化物半导体膜中形成结晶部，在这些结晶部中，c轴在平行于形成氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向上对准。
第二个方法是：形成厚度薄的氧化物半导体膜，然后以200℃至700℃的范围中的温度对其进行加热，以在氧化物半导体膜中形成结晶部，在这些结晶部中，c轴在平行于形成氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向上对准。
第三个方法是：形成厚度薄的第一氧化物半导体膜，以200℃至700℃的范围中的温度对其进行加热，然后形成第二氧化物半导体膜，以在第二氧化物半导体膜中形成结晶部，在这些结晶部中，c轴在平行于形成第二氧化物半导体膜的表面的法线向量或第二氧化物半导体膜的顶面的法线向量的方向上对准。
注意，本实施方式所示的结构等可以与其他实施方式所示的任何结构等适当地组合而使用。
(实施方式7)
在本实施方式中，说明在上述实施方式所说明的半导体装置中所包括的氧化物半导体膜及透光导电膜。透光导电膜是如图3A至3C中的透光导电膜308c那样的与氧化物半导体膜同时形成且通过与氮化绝缘膜接触而具有高导电性的膜。
氧化物半导体膜及透光导电膜也可以是使用具有微晶结构的氧化物半导体膜形成的。在此，具有微晶结构的氧化物半导体膜被称为微晶氧化物半导体膜。
在使用TEM得到的图像中，在微晶氧化物半导体膜中，有时无法清楚地发现结晶部。在很多情况下，微晶氧化物半导体膜中的结晶部大于或等于1nm且小于或等于100nm，或者大于或等于1nm且小于或等于10nm。具有大于或等于1nm且小于或等于10nm的尺寸或者大于或等于1nm且小于或等于3nm的尺寸的微晶具体被称为纳米晶体(nc)。包含纳米晶体的氧化物半导体膜被称为nc-OS(纳米晶体氧化物半导体)膜。在使用TEM得到的图像中，有时在nc-OS膜中无法清楚地发现晶粒边界。
在nc-OS膜中，微小区域(例如，具有大于或等于1nm且小于或等于10nm的尺寸的区域，特别是具有大于或等于1nm且小于或等于3nm的尺寸的区域)具有周期性原子排列。另外，在nc-OS膜中的不同的结晶部之间没有晶体取向的规律性；因此，观察不到整个膜的取向。所以，有时nc-OS膜不能根据分析方法与非晶氧化物半导体膜区别开。例如，在通过“out-of-plane”法利用使用直径比结晶部大的X射线的XRD装置对nc-OS膜进行结构分析时，没出现表示结晶面的峰值。此外，通过使用具有大于结晶部的直径的探针直径的电子束(例如，大于或等于50nm)而获得的nc-OS膜的选定区域电子衍射图案中，示出了光晕图案。同时，在通过使用具有接近于或小于结晶部的直径的探针直径的电子束而获得的nc-OS膜的纳米束电子衍射图案中，示出了斑点。另外，在nc-OS膜的纳米束电子衍射图案中，有时示出了具有圆圈(环状)图案的高亮度的区域。而且，在nc-OS膜的纳米束电子衍射图案中，有时在环状的区域内还示出了多个斑点。
nc-OS膜是具有比非晶氧化物半导体膜高的规律性的氧化物半导体膜；因此，nc-OS膜具有比非晶氧化物半导体膜低的缺陷能级密度。但是，在nc-OS膜中的不同的结晶部之间没有晶体取向的规律性；所以，nc-OS膜具有比CAAC-OS膜高的缺陷态密度。
〈微晶氧化物半导体膜的局部化能级〉
对微晶氧化物半导体膜的局部化能级进行说明。在此，对通过CPM的微晶氧化物半导体膜的测量结果进行说明。
首先，说明测量样品的结构。
测量样品包括设置在玻璃衬底上的微晶氧化物半导体膜、与该微晶氧化物半导体膜接触的一对电极以及覆盖微晶氧化物半导体膜及一对电极的绝缘膜。
接着，说明测量样品所包括的微晶氧化物半导体膜的形成方法。
通过溅射法，在如下条件下形成第一微晶氧化物半导体膜：使用作为In-Ga-Zn氧化物靶材(In：Ga：Zn＝1：1：1[原子数比])的金属氧化物靶材；作为沉积气体，使用流速为30sccm的氩气体和流速为15sccm的氧气体；压力为0.4Pa；衬底温度为室温；以及提供0.5kW的DC功率。
通过在氮气氛中对第一微晶氧化物半导体膜以450℃进行加热1小时，然后在氧气氛中以450℃进行加热1小时，以便使该第一微晶氧化物半导体膜所包含的氢脱离且对该第一微晶氧化物半导体膜供应氧，从而形成第二微晶氧化物半导体膜。
接着，对包括第一微晶氧化物半导体膜的测量样品及包括第二微晶氧化物半导体膜的测量样品进行CPM测量。具体而言，调整照射到端子之间的测量样品表面的光的量，使得在对与微晶氧化物半导体膜接触地设置的一对电极之间施加电压的状态下将光电流值保持为恒定，且然后在所希望的波长的范围中从照射光的量计算出吸收系数。
通过从利用测量样品的CPM测量而获得的吸收系数去除起因于带尾的吸收系数，获得图32A和32B的每一个所示的吸收系数。即，在图32A和32B中示出了起因于缺陷的吸收系数。在图32A和32B中，横轴表示吸收系数，纵轴表示光子能。在图32A和32B的纵轴上，将微晶氧化物半导体膜的导带底和价带顶分别设定为0eV和3.15eV。另外，图32A和32B中的各曲线表示吸收系数与光子能之间的关系，这相当于缺陷能级。
图32A示出包括第一微晶氧化物半导体膜的测量样品的测量结果，并且起因于缺陷能级的吸收系数为5.28×10-1cm-1。图32B示出包括第二微晶氧化物半导体膜的测量样品的测量结果，并且起因于缺陷能级的吸收系数为1.75×10-2cm-1。
因此，通过加热处理，可以减少微晶氧化物半导体膜所包括的缺陷。
通过X射线反射法(XRR)测量第一微晶氧化物半导体膜及第二微晶氧化物半导体膜的膜密度。第一微晶氧化物半导体膜的膜密度为5.9g/cm3，而第二微晶氧化物半导体膜的膜密度为6.1g/cm3。
因此，通过加热处理，可以提高微晶氧化物半导体膜的膜密度。
换言之，在微晶氧化物半导体膜中，膜密度越高，膜中的缺陷越少。
参照图47A至47D、图48A和48B、图49A至49C、图50、图51、图52A和52B以及图53，说明微晶氧化物半导体膜的电子衍射图案。
通过利用波束直径为10nmφ以下的电子衍射(纳米束电子衍射)得到的微晶氧化物半导体膜的电子衍射图案既不是表示非晶态的光晕图案，又不是具有表示晶体对准于特定面的结晶状态的有规律性的斑点的图案。
图47A是微晶氧化物半导体膜的截面透射电子显微镜(TEM)图像。图47B、47C和47D分别示出通过对图47A中的点1、点2、点3执行纳米束电子衍射而得到的电子衍射图案。
在图47A至47D中，使用在石英玻璃衬底上形成50nm厚的In-Ga-Zn氧化物膜的样品作为微晶氧化物半导体膜的一个例子。图47A至47D所示的微晶氧化物半导体膜是在如下条件下形成的：使用以1：1：1的原子数比包含In、Ga和Zn的金属氧化物靶材，气氛为氧气氛(流速为45sccm)，压力为0.4Pa，施加0.5kW的直流(DC)电源，并且衬底温度为室温。然后，将所形成的微晶氧化物半导体膜的宽度减薄至100nm以下(例如，40nm±10nm)，而且得到截面TEM图像及纳米束电子衍射图案。
图47A是利用透射电子显微镜(日立高新技术公司制造的“H-9000NAR”)以300kV的加速电压及200万倍的倍率进行拍摄的微晶氧化物半导体膜的截面TEM图像。图47B至47D示出利用透射电子显微镜(日立高新技术公司制造的“HF-2000”)以200kV的加速电压及大约1nmφ的波束直径进行纳米束电子衍射而得到的电子衍射图案。注意，波束直径大约为1nmφ的纳米束电子衍射的测量范围大于或等于5nmφ且小于或等于10nmφ。
如图47B所示，在微晶氧化物半导体膜的纳米束电子衍射图案中，观察到配置为圆周状的多个斑点(亮点)。换言之，在微晶氧化物半导体膜的图案中，观察到分布为圆周状(同心圆状)的多个斑点，或者分布为圆周状的多个斑点形成多个同心圆。
在示出厚度方向上的微晶氧化物半导体膜的中央部的图47C中以及在示出微晶氧化物半导体膜与石英玻璃衬底之间的界面附近的图47D中，与图47B同样地观察到分布为圆周状的多个斑点。在图47C中，从主斑点到分布为圆周状的每个斑点的距离是在从3.88/nm到4.93/nm的范围内，或者当将其换算为晶面间距时是在从0.203nm到0.257nm的范围内。
图47B至47D所示的纳米束电子衍射图案意味着：微晶氧化物半导体膜包含多个结晶部，其晶面取向是随机的且其大小彼此不同。
图48A是微晶氧化物半导体膜的平面TEM图像。图48B示出对图48A中的由圆围绕的区域进行选定区域电子衍射而得到的电子衍射图案。
使用在石英玻璃衬底上形成30nm厚的In-Ga-Zn氧化物膜的样品作为图48A和48B所示的微晶氧化物半导体膜的一个例子。图48A和48B所示的微晶氧化物半导体膜在如下条件为形成：使用以1：1：1的原子数比包含In、Ga：Zn的金属氧化物靶材，气氛为氧气氛(流速为45sccm)，压力为0.4Pa，施加0.5kW的直流(DC)电源，衬底温度为室温。然后，使样品减薄，并且得到微晶氧化物半导体膜的平面TEM图像及选定区域电子衍射图案。
图48A是利用透射电子显微镜(日立高新技术公司制造的“H-9000NAR”)以300kV的加速电压及50万倍的倍率进行拍摄的微晶氧化物半导体膜的平面TEM图像。图48B是以300nmφ的选定区域通过电子衍射而得到的电子衍射图案。注意，考虑到电子束扩散，测量范围为大于或等于300nmφ。
如图48B所示，利用其测量范围比纳米束电子衍射宽的选定区域电子衍射获得的微晶氧化物半导体膜的电子衍射图案是光晕图案，其中没有观察到通过纳米束电子衍射观察到的多个斑点。
图49A至49C示意性地示出图47B至47D以及图48B所示的电子衍射图案中的衍射强度分布。图49A是示出图47B至47D所示的纳米束电子衍射图案中的衍射强度分布的示意图。图49B是图48B所示的选定区域电子衍射图案中的衍射强度分布的示意图。图49C是示出单晶结构或多晶结构的电子衍射图案中的衍射强度分布的示意图。
在图49A至49C中，纵轴示出表示斑点等的分布的电子衍射强度(任意单位)，而横轴示出离主斑点的距离。
在图49C所示的单晶结构或多晶结构中，在离主斑点的特定的距离处观察到斑点，这是基于结晶部与之对准的面之间的晶面间距(d值)。
如图47B至47D所示，在微晶氧化物半导体膜的纳米束电子衍射图案中观察到的多个斑点所形成的圆周状区域具有相对较大的宽度。因此，图49A示出分立的分布。此外，在纳米束电子衍射图案中，在同心圆之间的区域中观察到不清楚的斑点所形成的高亮度的区域。
另外，如图49B所示，微晶氧化物半导体膜的选定区域电子衍射图案中的电子衍射强度分布是连续的。因为图49B可以接近于通过广泛地观察图49A所示的电子衍射强度分布而得到的结果，所以连续的强度分布可以被认为起因于多个斑点的重叠和连接。
图49A至49C示出微晶氧化物半导体膜包含其表面取向是随机的且其大小彼此不同的多个结晶部，并且这些结晶部非常微细从而在选定区域电子衍射图案中没有观察到斑点。
在观察到多个斑点的图47B至47D中，微晶氧化物半导体膜的宽度为50nm以下。此外，因为电子束的直径减少到1nmφ，所以测量范围大于或等于5nm且小于或等于10nm。由此，微晶氧化物半导体膜所包括的结晶部的直径推测为50nm以下，例如为10nm以下或5nm以下。
在此，图50示出石英玻璃衬底的纳米束电子衍射图案。测量条件与图47B至47D所示的电子衍射图案相似。
如图50所示，具有非晶结构的石英玻璃衬底的纳米束电子衍射图案是没有特定的斑点的光晕图案，其中亮度从主斑点逐渐变化。这意味着，即使对非常微小的区域进行电子衍射，在具有非晶结构的膜的图案中也没有观察到像在微晶氧化物半导体膜的图案中观察到的那些分布为圆周状的多个斑点。这表示，在图47B至47D中观察到的分布为圆周状的多个斑点是微晶氧化物半导体膜特有的。
图51示出在使用将电子束的直径减少到大约1nmφ的电子束的图47A中的点2的1分钟照射之后得到的电子衍射图案。
如在图47C所示的电子衍射图案中那样，在图51所示的电子衍射图案中观察到分布为圆周状的多个斑点，并且与图47C之间并没有显著的差别。这意味着，在图47C所示的电子衍射图案中观察到的结晶部在微晶氧化物半导体膜形成时存在，而不起因于具有减少的直径的电子束的照射。
图52A和52B是图47A的截面TEM图像的多个部分的放大图像。图52A是以800万倍的倍率观察到的图47A中的点1附近(微晶氧化物半导体膜的表面)的截面TEM图像。图52B是以800万倍的倍率观察到的图47A中的点2附近(微晶氧化物半导体膜的厚度方向的中央部)的截面TEM图像。
根据图52A和52B的各TEM图像，在微晶氧化物半导体膜中不能清楚地观察到结晶结构。
通过X射线衍射(XRD)对用于图47A至47D以及图48A和48B的在石英玻璃衬底上形成本实施方式的微晶氧化物半导体膜的各样品进行分析。图53示出利用“out-of-plane”法测量的样品的XRD光谱。
在图53中，纵轴表示X射线衍射强度(任意单位)，横轴表示衍射角2θ(度)。注意，使用由Bruker AXS公司制造的X射线衍射装置D8ADVANCE，测量XRD光谱。
如图53所示，在2θ＝20°至23°附近观察到对应于石英的峰值；但是，不能观察到对应于微晶氧化物半导体膜所包括的结晶部的峰值。
图52A和52B及图53中的结果还示出，微晶氧化物半导体膜所包括的结晶部是非常微细的。
如上所述，在本实施方式的微晶氧化物半导体膜的情况下，通过其测量范围宽的X射线衍射(XRD)分析，没有观察到表示取向的峰值，并且通过其测量范围宽的选定区域电子衍射而获得的电子衍射图案是光晕图案。这示出，本实施方式的微晶氧化物半导体膜在宏观上等价于具有无秩序的原子排列的膜。然而，在通过利用电子束的直径充分小(例如，10nmφ以下)的纳米束电子衍射得到的微晶氧化物半导体膜的纳米束电子衍射图案中，可以观察到斑点(亮点)。因此，本实施方式的微晶氧化物半导体膜可以推测为具有随机的表面取向的非常微细的结晶部(例如，具有10nm以下、5nm以下或3nm以下的直径的结晶部)凝集的膜。包含非常微细的结晶部的微晶区域被包括在微晶氧化物半导体膜的厚度方向上的整个区域中。
在此，表1示出具有结晶结构的氧化物半导体(表示为OS)和具有结晶结构的硅半导体(表示为Si)之间的对比。
[表1]
如表1所示，具有结晶结构的氧化物半导体的例子包括非晶氧化物半导体(a-OS和a-OS：H)、微晶氧化物半导体(nc-OS和μc-OS)、多晶氧化物半导体(多晶OS)、连续结晶氧化物半导体(CAAC-OS)及单晶氧化物半导体(单晶OS)。注意，如表1所示，硅的结晶状态的例子包括非晶硅(a-Si和a-Si：H)、微晶硅(nc-Si和μc-Si)、多晶硅(多晶Si)、连续结晶硅(连续晶粒(CG)Si)以及单晶硅(单晶Si)。
当使用其直径减少到小于或等于10nmφ的电子束对上述结晶状态下的氧化物半导体进行电子衍射(纳米束电子衍射)时，可以观察到下面的电子衍射图案(纳米束电子衍射图案)。在非晶氧化物半导体中观察到光晕图案(也称为晕圈或光晕)。在微晶氧化物半导体中观察到斑点及/或环形图案。在多晶氧化物半导体中观察到斑点。在连续结晶氧化物半导体中观察到斑点。在单晶氧化物半导体中观察到斑点。
根据纳米束电子衍射图案，微晶氧化物半导体的结晶部具有纳米(nm)至微米(μm)的直径。多晶氧化物半导体具有在结晶部之间的晶界；由此，这些结晶部是不连续的。在连续结晶氧化物半导体中的结晶部之间没有观察到晶粒边界，并且这些结晶部是连续地连接的。
说明各结晶状态下的氧化物半导体的密度。非晶氧化物半导体具有低密度。微晶氧化物半导体具有中等程度的密度。连续结晶氧化物半导体具有高密度。也就是说，连续结晶氧化物半导体的密度比微晶氧化物半导体高，而微晶氧化物半导体的密度比非晶氧化物半导体的密度高。
说明存在于各结晶状态下的氧化物半导体中的态密度(DOS)的特征。非晶氧化物半导体的DOS高。微晶氧化物半导体的DOS稍微低。连续结晶氧化物半导体的DOS低。单晶氧化物半导体的DOS极低。也就是说，单晶氧化物半导体的DOS比连续结晶氧化物半导体低，连续结晶氧化物半导体的DOS比微晶氧化物半导体低，而微晶氧化物半导体的DOS比非晶氧化物半导体低。
(实施方式8)
在本实施方式中，说明上述实施方式所公开的金属膜、氧化物半导体膜、无机绝缘膜等的形成方法的例子。
上述实施方式所公开的金属膜、氧化物半导体膜、无机绝缘膜等各种膜可以通过溅射法或等离子体CVD法形成；但是，这些膜也可以通过热化学气相沉积(CVD)法等其他方法形成。作为热CVD法的例子，也可以采用金属有机化学气相沉积(MOCVD)法或原子层沉积(ALD)法。
因为热CVD法不使用等离子体来形成膜，所以热CVD法具有不产生起因于等离子体破坏的缺陷的优点。
可以以如下方法进行利用热CVD法的沉积：将处理室内的压力设定为大气压或减小的压力，将源气体及氧化剂同时供应到处理室内，使其在衬底附近或在衬底上彼此发生反应。
可以以如下方法进行利用ALD法的沉积：将处理室内的压力设定为大气压或减小的压力，将用于反应的源气体依次引入处理室，然后重复该气体引入的顺序。例如，通过切换各开关阀(也称为高速阀)来将两种以上的源气体依次供应到处理室内。例如，引入第一源气体，在引入第一源气体的同时或之后引入惰性气体(例如，氩或氮)等，使得这些源气体并不混合，然后引入第二源气体。注意，当同时引入第一源气体及惰性气体时，惰性气体用作载体气体，并且也可以在引入第二源气体的同时引入惰性气体。另外，也可以利用真空抽气将第一源气体排出来代替引入惰性气体，然后可以引入第二源气体。第一源气体附着到衬底的表面上以形成第一单原子层；之后引入第二源气体以与该第一单原子层起反应；其结果，第二单原子层被层叠在第一单原子层上，由此形成薄膜。重复该气体引入的顺序多次，直到获得所希望的厚度为止，由此可以形成台阶覆盖性良好的薄膜。可以根据该气体引入的顺序的重复次数来调节薄膜的厚度；因此，ALD法可以准确地调节厚度，由此适用于制造微型FET。
利用MOCVD法或ALD法等热CVD法，可以形成以上所示的实施方式所公开的金属膜、氧化物半导体膜、无机绝缘膜等的各种膜。例如，在形成InGaZnOX(x＞0)膜的情况下，使用三甲基铟、三甲基镓及二甲基锌。注意，三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。二甲基锌的化学式为Zn(CH3)2。InGaZnOX(x＞0)膜的组成的组合不局限于上述，也可以使用三乙基镓(化学式：Ga(C2H5)3)代替三甲基镓，并使用二乙基锌(化学式：Zn(C2H5)2)代替二甲基锌。
例如，在使用采用ALD的沉积装置形成氧化铪膜的情况下，使用两种气体，即，用作氧化剂的臭氧(O3)以及通过使包含溶剂和铪前体化合物的液体(铪醇盐溶液，典型为四二甲基酰胺铪(TDMAH))气化而得到的源气体。注意，四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。其它材料液体的例子包括四(乙基甲基酰胺)铪。
例如，在使用采用ALD的沉积装置形成氧化铝膜的情况下，使用两种气体，即，用作氧化剂的H2O及通过使包含溶剂和铝前体化合物的液体(例如，三甲基铝(TMA))气化而得到的源气体。注意，三甲基铝的化学式为Al(CH3)3。其它材料液体的例子包括三(二甲基酰胺)铝、三异丁基铝、铝三(2，2，6，6-四甲基-3，5-庚二酮)。
例如，在使用采用ALD的沉积装置形成氧化硅膜的情况下，六氯乙硅烷被吸附到将形成膜的表面上，吸附物所包含的氯被去除，供应氧化性气体(例如，O2或一氧化二氮)的自由基以与吸附物起反应。
例如，在使用采用ALD的沉积装置形成钨膜的情况下，依次引入WF6气体和B2H6气体多次以形成初始钨膜，然后同时引入WF6气体和H2气体，使得形成了钨膜。注意，也可以使用SiH4气体代替B2H6气体。
例如，在使用采用ALD的沉积装置形成氧化物半导体膜如In-Ga-Zn-OX(X＞0)膜的情况下，依次引入In(CH3)3气体和O3气体多次以形成InO2层，同时引入Ga(CH3)3气体和O3气体以形成GaO层，之后同时引入Zn(CH3)2气体和O3气体以形成ZnO层。注意，这些层的顺序不局限于上述例子。混合化合物层如In-Ga-O2层、In-Zn-O2层、Ga-In-O层、Zn-In-O层或Ga-Zn-O层也可以是通过混合这些气体来形成的。注意，虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。另外，也可以使用In(C2H5)3气体来代替In(CH3)3气体。也可以使用Ga(C2H5)3气体来代替Ga(CH3)3气体。另外，也可以使用Zn(CH3)2气体。
注意，本实施方式可以与本说明书中的其他实施方式适当地组合。
(实施方式9)
在本实施方式中，参照图22、图23A和23B以及图24A和24B说明用于氧化物半导体的沉积及对于氧化物半导体的加热的装置的例子。
图22是说明本实施方式所说明的沉积装置2000的结构的框图。
在沉积装置2000中，依次连接装载室2101、第一沉积室2111、第二沉积室2112、第一加热室2121、第三沉积室2113、第二加热室2122、第四沉积室2114、第三加热室2123以及卸载室2102。注意，在下文中，除了装载室2101及卸载室2102之外，在不需要彼此区分时，可以将各沉积室及各加热室统称为沉积室。
通过移动单元，将搬入到装载室2101中的衬底依次搬入到第一沉积室2111、第二沉积室2112、第一加热室2121、第三沉积室2113、第二加热室2122、第四沉积室2114、第三加热室2123，然后将该衬底转送到卸载室2102。在各沉积室中不一定必须要进行处理，如果需要省略工序，则也可以不进行处理地将衬底搬入到下一个沉积室中。
沉积装置2000中的装载室2101具有从外部接收衬底的功能。以水平状态放入的衬底被搬入到装载室2101中，然后通过设置在装载室2101中的机构使衬底垂直于水平面。注意，在用来接收衬底的机器人等单元具有将衬底成为垂直状态的机构的情况下，装载室2101不一定必须要具有将衬底成为垂直状态的机构。注意，“水平状态”意味着具有-10°至+10°、优选为-5°至+5°的范围的水平状态，并且“垂直状态”意味着具有80°至100°、优选为85°至95°的范围的垂直状态。
卸载室2102具有使垂直状态的衬底成为水平状态的功能。在处理之后，通过移动单元，将衬底搬入到卸载室2102中。处于垂直状态的衬底在卸载室2102中被设置成为水平状态，然后被搬出到装置的外部。
装载室2101及卸载室2102都具有用来将室排气成为真空状态的排气单元以及在从真空状态变为大气压状态时使用的气体引入单元。作为由气体引入单元引入的气体，可以适当地使用空气或氮、稀有气体等惰性气体。
装载室2101也可以包括用来对衬底进行预热的加热单元。通过在排气工序的同时对衬底进行预热，可以使附着到衬底的气体等杂质(包含水、羟基等)被除去，所以是优选的。作为排气单元，例如，可以使用低温泵、离子泵或钛升华泵等吸附型真空泵或者具备冷阱的涡轮分子泵。
装载室2101、卸载室2102及各沉积室通过闸阀而连结。因此，当在处理之后该衬底移动到下一个沉积室时，打开闸阀以搬入衬底。注意，该闸阀不一定必须要设置在沉积室之间。各沉积室包括排气单元、压力调整单元、气体引入单元等；由此，即使没有进行处理，沉积室也可以一直处于减压状态。通过使用闸阀使沉积室隔离，由此可以防止该沉积室被其他沉积室污染。
此外，装载室2101、卸载室2102以及各沉积室不一定必须要配置在一个线上；例如，传送室也可以被设置在相邻的沉积室之间，且沉积室可以排列在两个线上。该传送室包括转台，以便搬入到传送室的衬底可以旋转180度并可以使衬底的路径折回。
接着，说明第一沉积室2111、第二沉积室2112、第三沉积室2113及第四沉积室2114的共同结构。
在第一沉积室中，提供了溅射装置或CVD装置。在第二沉积室、第三沉积室及第四沉积室的每一个中，提供了溅射装置。
作为在上述沉积室中使用的溅射装置，例如可以使用用于微波溅射法、RF等离子体溅射法、AC溅射法或DC溅射法等的溅射装置。
在此，参照图23A和23B说明使用DC溅射法的沉积室的一个例子。图23A是垂直于衬底的移动方向的沉积室的截面示意图。图23B是平行于衬底的移动方向的沉积室的示出截面的截面示意图。
第一，通过衬底支架部2141固定衬底2100，使得沉积表面与垂直方向之间的角度至少是在1°至30°、优选为5°至15°的范围中。衬底支架部2141被固定到移动单元2143。移动单元2143具有固定衬底支架部2141以不使衬底在处理中移动的功能。而且，移动单元2143可以使衬底2100移动，并具有使衬底2100搬入到装载室2101、卸载室2102及各沉积室中或者使衬底2100从装载室2101、卸载室2102及各沉积室中搬出到外部的功能。
在沉积室2150中，将靶材2151及防附着板2153配置为平行于衬底2100。通过平行地配置靶材2151和衬底2100，可以防止起因于靶材与衬底之间的距离的变化的通过溅射形成的膜的厚度的变化、对通过溅射形成的膜的台阶覆盖率的变化等。
此外，沉积室2150也可以包括位于衬底支架部2141的背面的衬底加热单元2155。通过采用衬底加热单元2155，可以在衬底被加热的同时进行沉积处理。作为衬底加热单元2155，例如可以使用电阻加热器、灯加热器等。注意，不一定必须要设置衬底加热单元2155。
沉积室2150包括压力调整单元2157，并且沉积室2150中的压力可以降低到所希望的压力。作为用于压力调整单元2157的排气装置，例如可以使用低温泵、离子泵或钛升华泵等吸附型真空泵或者具备冷阱的涡轮分子泵。
此外，沉积室2150包括用来引入沉积气体等的气体引入单元2159。例如，通过引入包含稀有气体作为主要成分且添加有氧的气体这样一种方式，可以形成氧化膜，并且利用反应溅射法进行沉积。作为由气体引入单元2159引入的气体，可以使用减少了氢、水和氢氧化物等杂质的高纯度气体。例如，可以引入氧、氮、稀有气体(典型的是氩)或它们的混合气体。
在包括压力调整单元2157及气体引入单元2159的沉积室2150中，氢分子、包含氢的化合物(比如水H2O)(优选的是，与包含碳原子的化合物)等被去除。由此，可以减少在沉积室2150中形成的膜中的杂质的浓度。
沉积室2150和相邻的室是由闸阀2161分开的。该室是使用闸阀2161隔离的，以便可以容易消除该室内的杂质并保持干净的沉积气氛。再者，在使该室干净之后打开闸阀2161并将衬底搬出到该室外，由此可以抑制相邻的沉积室的污染。注意，不一定必须要设置闸阀2161。
接着，说明第一加热室2121、第二加热室2122及第三加热室2123的共同部分。最后，说明各沉积室的特征。
在第一加热室2121、第二加热室2122及第三加热室2123中，可以对衬底2100进行加热处理。作为加热装置，可以设置使用电阻加热器、灯或加热气体等的加热装置。
图24A、24B示出应用使用棒状的加热器的加热装置的加热室的一个例子。图24A是垂直于衬底的移动方向的加热室的截面示意图。图24B是平行于衬底的移动方向的加热室的截面示意图。
与沉积室2150中同样地，由衬底支架部2141支撑的衬底2100可以由移动单元2143搬入到加热室2170中或者从加热室2170中搬出到外部。
在加热室2170中，棒状的加热器2171被配置为平行于衬底2100。图24A示意性地示出棒状的加热器2171的截面形状。作为棒状的加热器2171，可以使用电阻加热器或灯加热器。电阻加热器包括使用感应加热的加热器。此外，发射在红外线区域中具有中心波长的光的灯优选用作用于灯加热器的灯。通过使棒状的加热器2171配置为平行于衬底2100，它们之间的距离可以是均匀的并可以均匀地进行加热。此外，优选的是，独立地控制棒状的加热器2171的温度。例如，当将下部的加热器的温度设定为高于上部的加热器的温度时，可以以均匀的温度加热该衬底。
设置在加热室2170中的加热机构不局限于上述机构，例如也可以为利用电阻加热器等的加热机构或利用来自被加热的气体等介质的热传导或热辐射的加热机构，诸如气体快速热退火(GRTA)、灯快速热退火(LRTA)等的快速热退火(RTA)，而没有特别的限制。LRTA处理是利用从灯(如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等)发出的光(电磁波)的辐射来加热一物体的处理。GRTA装置是使用高温气体进行加热处理的装置。作为气体，使用惰性气体。通过使用RTA装置，可以缩短处理时间，由此RTA装置优选用于量产。
在加热室2170中，保护板2173被设置在棒状的加热器2171与衬底2100之间。保护板2173是为了保护棒状的加热器2171及衬底2100而设置的，并例如可以是使用石英等形成的。不一定必须要设置保护板2173。
此外，与沉积室2150同样地，加热室2170包括压力调整单元2157及气体引入单元2159。因此，在加热处理中并且即使其中没有进行处理，加热室2170也可以一直保持减压状态。在加热室2170中，氢分子、水(H2O)等包含氢的化合物(优选的是，包含碳原子的化合物)等被去除，由此可以减少在加热室中进行处理的膜中的杂质、位于膜的界面处的杂质、或者包含于或附着到膜表面的杂质的浓度。
利用压力调整单元2157及气体引入单元2159，可以进行惰性气体气氛或包含氧的气氛下的加热处理。注意，作为惰性气体气氛，以氮或稀有气体(例如，氦、氖或氩)为主要成分且不包含水或氢等的气氛是优选的。例如，引入到加热室2170中的氮或稀有气体(诸如氦、氖或氩)的纯度为6N(99.9999％)以上，优选为7N(99.99999％)以上(即，杂质浓度为1ppm以下，优选为0.1ppm以下)。
接着，说明各沉积室的结构的一个例子。
在第一沉积室2111中，在衬底上形成氧化绝缘膜。沉积装置可以是溅射装置或PE-CVD装置，而没有特别的限制。在第一沉积室2111中能够形成的膜可以是用作晶体管等的基底层或栅极绝缘层的任何膜；例如，可以举出氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化镓、氧氮化铝、氮氧化铝、氧化铪等的膜、或它们的混合膜等。
例如，在溅射装置的情况下，可以根据膜的种类使用适当的靶材。在PE-CVD装置的情况下，适当地选择沉积气体。
在第二沉积室2112中，可以通过溅射法形成氧化膜。作为在此形成的氧化膜，例如可以举出锌和镓的氧化膜等。作为沉积方法，可以使用微波等离子体溅射法、RF等离子体溅射法、AC溅射法或DC溅射法。
在第二沉积室2112中，在可以利用衬底加热单元2155以600℃以下、优选为450℃以下、更优选为300℃以下的温度加热衬底的同时进行沉积。
在第一加热室2121中，可以以高于或等于200℃且低于或等于700℃的温度加热衬底。再者，可以利用压力调整单元2157及气体引入单元2159在氧气氛下、氮气氛下、或氧和氮的混合气氛下进行加热处理，其压力例如被设为10Pa至1个正常大气压。
在第三沉积室2113中，在衬底2100上形成氧化物半导体膜。氧化物半导体的一个例子是至少包含Zn的氧化物半导体，并且可以沉积上述实施方式所示的氧化物半导体(诸如In-Ga-Zn氧化物半导体)。
可以在利用衬底加热单元2155以高于或等于200℃且低于或等于600℃的沉积温度来加热衬底的同时进行沉积。
在第二加热室2122中，可以以高于或等于200℃且低于或等于700℃的温度加热衬底2100。再者，通过利用压力调整单元2157和气体引入单元2159，可以在包含氧或氮且极力降低氢、水和羟基等杂质的气氛下且在高于或等于10Pa且低于或等于1个正常大气压的压力下进行加热处理。
在第四沉积室2114中，与在第三沉积室2113中同样，在衬底2100上形成氧化物半导体膜。例如，可以使用用于In-Ga-Zn氧化物半导体的靶材来形成In-Ga-Zn氧化物半导体膜。再者，可以在以高于或等于200℃且低于或等于600℃的温度加热衬底的同时进行沉积。
最后，在第三加热室中，可以以高于或等于200℃且低于或等于700℃的温度对衬底2100进行加热处理。
再者，通过利用压力调整单元2157及气体引入单元2159，可以在氮气氛、氧气氛、或氧和氮的混合气氛下进行该加热处理。
从量产、衬底的应变和能效的角度来看，第一加热室2121、第二加热室2122及第三加热室2123中的加热温度优选为450℃以下，更优选为350℃以下。
再者，本实施方式所示的沉积装置具有这样一种结构，其中从装载室通过各沉积室到卸载室一直防止暴露于空气，而且衬底可以一直在减压环境下被传送。因此，可以抑制杂质进入在该沉积装置中形成的膜的界面中，使得可以形成具有极为良好的界面态的膜。
本实施方式示出了装载室、沉积室、加热室和卸载室是连续的结构；但是，不局限于本实施方式中的例子，而例如可以独立地设置包括装载室、沉积室和卸载室的装置(所谓的沉积装置)及包括装载室、加热室和卸载室的装置(所谓的加热装置)。
本实施方式可以与本说明书中的其他实施方式适当地组合。
(实施方式10)
在本实施方式中，说明可以应用本发明的一个方式的半导体装置的人机界面。尤其是，说明能够检测物体的接近或接触的传感器(以下，称为触摸传感器)的结构例子。
对于触摸传感器，可以使用电容式、电阻式、表面声波式、红外线式等各种方式。
电容式的触摸传感器的例子典型地是表面型电容式、投影型电容式等。再者，投影型电容式的例子主要根据驱动方法的差异是自电容式、互电容式等。在此，由于可以同时感测多个点(也称为多点感测或多点触控)，使用互电容式是优选的。
除了在此详细说明的触摸传感器之外，可以使用能够由相机(包括红外相机)等检测出物体(例如，手指或手掌)的操作(手势)、使用者的眼睛移动等的传感器作为人机界面。
<传感器的检测方法的例子>
图25A和25B是示出互电容式触摸传感器的结构以及输入和输出波形的示意图。触摸传感器包括一对电极。在这对电极之间形成有电容。输入电压被输入到这对电极中的一个电极。此外，设置了检测流过另一个电极的电流(或另一个电极的电位)的检测电路。
例如，在如图25A所示使用矩形波作为输入电压波形的情况下，检测出具有尖锐的峰值的波形作为输出电流波形。
另外，在如图25B所示具有导电性的物体接近或接触电容器的情况下，电极之间的电容值减少了；由此，输出的电流值减小了。
如此，通过按这种方式利用与输入电压有关的输出电流(或电位)的变化来检测电容的变化，可以检测出物体的近接或接触。
<触摸传感器的结构例子>
图25C示出具有配置为矩阵状的多个电容器的触摸传感器的结构例子。
触摸传感器包括在X方向(本附图中的水平方向)上延伸的多个布线以及与该多个布线交叉的在Y方向(本附图中的垂直方向)上延伸的多个布线。在彼此交叉的两个布线之间形成电容。
输入电压和公共电位(包括接地电位和基准电位)中的一个被输入到在X方向上延伸的每个布线。另外，检测电路(例如，源表(source meter)或感测放大器等)电连接至在Y方向上延伸的布线，并且可以检测出流过该布线的电流(或电位)。
触摸传感器可以通过对在X方向上延伸的多个布线按顺序地进行扫描这样一种方式来进行二维感测，使得输入电压被输入并检测在Y方向上延伸的布线中流过的电流(或电位)的变化。
〈触摸屏的结构例子〉
以下，说明包括触摸传感器和具有多个像素的显示部的触摸屏的结构例子以及触摸屏被安装到电子设备中的情况。
图26A是包括触摸屏的电子设备的截面示意图。
电子设备3530包括框体3531以及设置在该框体3531中的至少触摸屏3532、电池3533和控制部3534。触摸屏3532通过布线3535而电连接至控制部3534。控制部3534控制显示部上的图像显示和触摸传感器的感测操作。电池3533通过布线3536电连接至控制部3534，以对控制部3534供应电力。
触摸屏3532以其表面不被覆盖的方式而设置。可以在触摸屏3532的露出的面上显示图像，并可以检测出物体的接近或接触。
图26B至26E都示出触摸屏的结构例子。
图26B所示的触摸屏3532包括在第一衬底3541与第二衬底3543之间设置显示部3542的显示面板3540、设置有触摸传感器3544的第三衬底3545以及保护衬底3546。
作为显示面板3540，可以使用包括液晶元件或有机电致发光(EL)元件的显示装置和电子纸等各种显示装置。注意，根据显示面板3540的结构，触摸屏3532也可以另行包括背光、偏振片等。
物体接触于或接近于保护衬底3546的一个表面；由此，至少该表面的机械强度优选是很高的。例如，作为保护衬底3546，可以使用通过离子交换法、热强化法等被施加物理或化学处理且具有被施加压应力的表面的强化玻璃。或者，可以使用具有被涂敷的表面的塑料衬底等柔性衬底。注意，保护薄膜或光学薄膜可以被设置在保护衬底3546上。
触摸传感器3544被设置在第三衬底3545的至少一个表面上。或者，包括在触摸传感器3544中的一对电极也可以被形成在第三衬底3545的两个表面上。为了减少触摸屏的厚度，也可以使用柔性薄膜作为第三衬底3545。触摸传感器3544也可以被夹持在一对衬底(设置有薄膜)之间。
虽然保护衬底3546和设置有触摸传感器3544的第三衬底3545是通过图26B中的粘合层3547而彼此粘合的，但是保护衬底3546和第三衬底3545不一定必须要彼此粘合。第三衬底3545和显示面板3540也可以通过粘合层3547而彼此粘合。
在图26B所示的触摸屏3532中，独立地设置显示面板和设置有触摸传感器的衬底。具有这种结构的触摸屏也可以被称为外置触摸屏。在这种结构中，分别形成显示面板和设置有触摸传感器的衬底，然后，它们彼此重叠，使得显示面板可以具有触摸传感器功能。由此，可以容易制造触摸屏而不经过特别的制造工序。
在图26C所示的触摸屏3532中，触摸传感器3544被设置在位于保护衬底3546一侧的第二衬底3543的表面上。具有这种结构的触摸屏可以被称为“On-Cell(外挂式)”触摸屏。通过采用这种结构，可以缩减所需要的衬底的个数，由此实现了触摸屏的厚度和重量的减少。
在图26D所示的触摸屏3532中，触摸传感器3544被设置在保护衬底3546的一个表面上。通过采用这种结构，可以分别制造显示面板和触摸传感器；由此，可以容易制造触摸屏。而且，可以缩减所需要的衬底的个数，这实现了触摸屏的厚度和重量的减少。
在图26E所示的触摸屏3532中，触摸传感器3544被设置在显示面板3540中的一对衬底之间。具有这种结构的触摸屏也可以被称为“In-Cell(内嵌式)”触摸屏。通过采用这种结构，可以缩减所需要的衬底的个数，这实现了触摸屏的厚度和重量的减少。例如，通过使用包括在显示部3542中的晶体管、布线、电极等在第一衬底3541或第二衬底3543上形成用作触摸传感器的电路这样一种方式，可以实现这种触摸屏。此外，在使用光学式触摸传感器的情况下，也可以提供光电转换元件。
<“In-Cell”触摸屏的结构例子>
下面，说明将触摸传感器并入到具有多个像素的显示部中的触摸屏的结构例子。这里，示出使用液晶元件作为设置于像素中的显示元件的例子。
图27A是设置于本结构例子所例示的触摸屏的显示部中的像素电路的一部分的等效电路图。
每个像素至少包括晶体管3503和液晶元件3504。另外，晶体管3503的栅极与布线3501电连接，并且晶体管3503的源极和漏极中的一个与布线3502电连接。
像素电路包括在X方向上延伸的多个布线(例如，布线3510_1和布线3510_2)以及在Y方向上延伸的多个布线(例如，布线3511)。它们以彼此交叉的方式设置，并且在其间形成电容。
在设置于像素电路中的像素中，彼此相邻的多个像素的液晶元件的电极彼此电连接而形成一个块。该块分为两种：岛状块(例如，块3515_1或3515_2)和在Y方向上延伸的线状块(例如，块3516)。注意，虽然图27A和27B只示出了像素电路的一部分，而实际上，这些两种块在X方向及Y方向上重复排列。
在X方向上延伸的布线3510_1(或3510_2)与岛状块3515_1(或块3515_2)电连接。虽然未图示，但是在X方向上延伸的布线3510_1通过它们之间的线状块与沿着X方向上不连续地配置的多个岛状块3515_1电连接。另外，在Y方向上延伸的布线3511与线状块3516电连接。
图27B是示出在X方向上延伸的多个布线3510及在Y方向上延伸的多个布线3511的等效电路图。输入电压或公共电位可以被输入到在X方向上延伸的各布线3510。另外，接地电位可以被输入到在Y方向上延伸的各布线3511，或者布线3511可以与检测电路电连接。
<触摸屏的操作的例子>
参照图28A至28C对上述触摸屏的操作进行说明。
如图28A所示，1个帧周期被分为写入期间和检测期间。写入期间是对像素写入图像数据的期间，布线3510(也称为栅极线)被依次选择。另一方面，检测期间是利用触摸传感器进行感测的期间，并且在X方向上延伸的布线3510被依次选择并且输入电压被输入。
图28B是写入期间中的等效电路图。在写入期间中，公共电位被输入到在X方向上延伸的布线3510和在Y方向上延伸的布线3511。
图28C是检测期间中的某时刻的等效电路图。在检测期间中，在Y方向上延伸的各布线3511与检测电路电连接。输入电压被输入到在X方向上延伸的被选择的布线3510，公共电位被输入到在X方向上延伸的不被选择的布线3510。
如上所述，较佳地，分别设置图像被写入的期间以及利用触摸传感器进行感测的期间。由此，可以抑制因向像素写入数据时产生的噪音所引起的触摸传感器的灵敏度的降低。
(实施方式11)
本发明的一个方式的显示装置可以应用于各种电子设备。电子设备的例子包括电视装置(也被称为电视或电视接收机)、计算机等的显示器、数码相机、数码摄像机、数码相框、移动电话、便携式游戏机、便携式信息终端、声音再现装置、游戏机(例如，弹珠机(pachinko machine)和投币机(slot machine)等)以及框体游戏机。图29A至29C示出这些电子设备的例子。
图29A示出移动电话9000的例子。移动电话9000包括两个框体，即框体9030及框体9031。框体9031包括显示面板9032、扬声器9033、麦克风9034、指向装置9036、相机透镜9037及外部连接端子9038等。此外，框体9030包括具有便携式信息终端的充电的功能的太阳能电池单元9040和外部存储槽9041等。另外，天线内置在框体9031中。上述实施方式所示的显示装置应用于显示面板9032，由此可以提高移动电话的显示质量。
显示面板9032设置有触摸屏。在图29A中，以虚线表示作为图像而被显示出来的多个操作键9035。注意，还包括用来将从太阳能电池单元9040输出的电压提高到对各电路足够高的电压的升压电路。
在显示面板9032中，可以根据使用方式适当地改变显示方向。另外，上述移动电话在与显示面板9032同一表面上设置有相机透镜9037，由此可以被用作可视电话。除了用于语音电话，扬声器9033及麦克风9034还可以用于可视电话、记录和播放声音等。再者，处于如图29A所示的展开状态下的框体9030和9031可以通过滑动以彼此重叠的方式变化；因此，可以减少移动电话的大小，由此可以使移动电话适合于携带。
外部连接端子9038可以与AC适配器及各种电缆诸如USB电缆连接，并可以进行充电及与个人计算机等的数据通信。另外，可以通过将记录介质插入到外部存储槽9041中而储存并移动大量的数据。
图29B示出电视装置9100。在电视装置9100中，显示部9103安装在框体9101中，并且图像可以显示在显示部9103上。注意，在此，框体9101被支架9105支撑。
通过利用框体9101的操作开关或另行提供的遥控器9110，可以进行电视装置9100的操作。通过利用遥控器9110的操作键9109，可以进行频道及音量的操作，由此可以控制显示在显示部9103上的图像。此外，也可以在遥控器9110中设置用来显示从遥控器9110输出的数据的显示部9107。
在图29B所示的电视装置9100中设置有接收机及调制解调器等。通过利用接收机，电视装置9100可以接收一般的电视广播。再者，当电视装置9100通过调制解调器以有线或无线连接到通信网络时，也可以进行单向(从发送者到接收者)或双向(发送者与接收者之间或接收者之间)的数据通信。
上述实施方式所示的任何显示装置可以用于显示部9103和显示部9107。因此，电视装置可以具有高显示质量。
图29C示出计算机9200。该计算机9200包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205和指向装置9206等。
上述实施方式所示的任何显示装置可以用于显示部9203。因此，计算机可以具有高显示质量。
显示部9203具有触摸输入功能。当使用者通过用他/她的手指等按触显示于计算机9200的显示部9203上的显示按钮时，该使用者可以进行画面操作及信息输入。并且，当使计算机能够与家电产品进行通信或控制家电产品时，显示部9203也可以用作通过画面操作控制家电产品的控制装置。例如，通过使用上述实施方式所说明的触摸屏，显示部9203可以具有触摸输入功能。
图30示出折叠式平板终端9600。在图30中，平板终端9600处于打开的状态下，并且包括框体9630、显示部9631a、显示部9631b、显示模式切换按钮9634、电源按钮9635、省电模式切换按钮9636以及夹子9633。
上述实施方式所示的任何显示装置可以用于显示部9631a和显示部9631b。因此，可以提高平板终端9600的显示质量。
显示部9631a的一部分可以为触摸屏的区域9632a，并且当按触所显示的操作键面板9638时，可以输入数据。虽然作为一个例子示出显示部9631a中的一半的区域只具有显示功能，并且另一半的区域还具有触摸屏的功能的结构，但是显示部9631a的结构不局限于此。显示部9631a的整个区域也可以具有触摸屏的功能。例如，显示部9631a的整个区域可以显示键盘按钮并被用作触摸屏，另一方面，显示部9631b可以被用作显示屏。
与显示部9631a同样，显示部9631b的一部分可以为触摸屏的区域9632b。当使用手指或触屏笔等按触显示在触摸屏上的键盘显示切换按钮9639时，可以在显示部9631b上显示键盘按钮。
也可以对触摸屏的区域9632a和9632b同时进行触摸输入。
例如，显示模式切换按钮9634能够切换显示方向(例如，景观模式和肖像模式)并选择显示模式(黑白显示和彩色显示的切换)。根据安装在平板终端9600中的光传感器所检测的使用平板终端9600时的外部光的量，省电模式切换按钮9636可以控制显示的亮度。平板终端9600除了光传感器以外还可以包括用来检测倾斜度(例如，陀螺仪或加速度传感器)的传感器等其他检测装置。
虽然显示部9631a和显示部9631b在图30中具有相同的显示区域，但是本发明的一个方式不局限于此。显示部9631a和显示部9631b也可以具有不同的面积或不同的显示质量。例如，显示部9631a和显示部9631b中的一个可以为能够显示比另一个更高分辨率图像的显示面板。
本实施方式可以与其他实施方式和实施例所示的任何结构适当地组合而实施。
[实施例1]
在本实施例中，参照图33A至33D以及图34说明氧化物半导体膜及多层膜的电阻。
首先，参照图33A至33D说明样品的结构。
图33A是样品1、样品2、样品3和样品4的俯视图，并且图33B至33D是沿着图33A中的点划线A1-A2的截面图。注意，样品1至4的俯视图相同，且因为截面的叠层结构不同所以其截面图不同。图33B、图33C和图33D分别示出样品1、样品2以及样品3和4的截面图。
关于样品1，在玻璃衬底1901上形成绝缘膜1903，在绝缘膜1903上形成绝缘膜1904，在绝缘膜1904上形成氧化物半导体膜1905。氧化物半导体膜1905的两端被用作电极的导电膜1907和导电膜1909覆盖，氧化物半导体膜1905及导电膜1907和1909被绝缘膜1910和绝缘膜1911覆盖。注意，在绝缘膜1910和1911中形成开口1913和开口1915，并且导电膜1907和导电膜1909分别通过开口1913和开口1915而露出。
关于样品2，在玻璃衬底1901上形成绝缘膜1903，在绝缘膜1903上形成绝缘膜1904，并且在绝缘膜1904上形成氧化物半导体膜1905。氧化物半导体膜1905的两端被用作电极的导电膜1907和1909覆盖，并且氧化物半导体膜1905及导电膜1907和1909被绝缘膜1911覆盖。注意，在绝缘膜1911中形成开口1917和开口1919，并且导电膜1907和导电膜1909分别通过开口1917和开口1919而露出。
在样品3和样品4的每一个中，在玻璃衬底1901上形成绝缘膜1903，在绝缘膜1903上形成绝缘膜1904，并且在绝缘膜1904上形成多层膜1906。多层膜1906的两端被用作电极的导电膜1907和1909覆盖，并且多层膜1906及导电膜1907和1909被绝缘膜1911覆盖。注意，在绝缘膜1911中提供了开口1917和1919，并且导电膜1907和导电膜1909分别通过开口1917和开口1919而露出。
如上所述，在样品1至样品4之间，接触于氧化物半导体膜1905或多层膜1906的顶面的绝缘膜的结构是不同的。在样品1中，氧化物半导体膜1905与绝缘膜1910彼此接触；在样品2中，氧化物半导体膜1905与绝缘膜1911彼此接触；并且在样品3及样品4中，多层膜1906与绝缘膜1911彼此接触。
接着，说明各样品的形成方法。
首先，说明样品1的形成方法。
作为绝缘膜1903，通过等离子体CVD法，在玻璃衬底1901上形成400nm厚的氮化硅膜。
接着，作为绝缘膜1904，通过等离子体CVD法，在绝缘膜1903上形成50nm厚的氧氮化硅膜。
接着，作为氧化物半导体膜1905，通过溅射法，使用以1:1:1的原子数比包含In、Ga和Zn的金属氧化物靶材，在绝缘膜1904上形成35nm厚的In-Ga-Zn氧化物膜(下面，也称为IGZO膜)。然后，使用通过光刻工序形成的掩模对IGZO膜进行蚀刻处理，由此形成氧化物半导体膜1905。
接着，按下述方式在绝缘膜1904及氧化物半导体膜1905上形成导电膜1907和1909：通过溅射法，依次层叠50nm厚的钨膜、400nm厚的铝膜及100nm厚的钛膜，然后使用通过光刻工序形成的掩模对它们进行蚀刻处理。
接着，作为绝缘膜1910，通过等离子体CVD法在绝缘膜1904、氧化物半导体膜1905、导电膜1907及导电膜1909上形成450nm厚的氧氮化硅膜，然后在氮和氧的混合气氛下以350℃进行1小时的加热处理。
接着，作为绝缘膜1911，通过等离子体CVD法，在绝缘膜1910上形成50nm厚的氮化硅膜。
接着，通过光刻工序在绝缘膜1911上形成掩模，然后对绝缘膜1910和绝缘膜1911进行蚀刻处理，由此在绝缘膜1910和1911中形成开口1913和1915。
通过上述工序，形成样品1。
接着，说明样品2的形成方法。
接着，作为绝缘膜1910，通过等离子体CVD法，在样品1的绝缘膜1903、氧化物半导体膜1905、导电膜1907及导电膜1909上形成450nm厚的氧氮化硅膜，然后在氮和氧的混合气氛下以350℃进行1小时的加热处理。然后，去除绝缘膜1910。
接着，作为绝缘膜1911，通过等离子体CVD法，在绝缘膜1904、氧化物半导体膜1905、导电膜1907及导电膜1909上形成50nm厚的氮化硅膜。
接着，在绝缘膜1911上通过光刻工序形成掩模，然后对绝缘膜1911进行蚀刻处理，由此在绝缘膜1911中形成开口1917和1919。
通过上述工序，形成样品2。
接着，说明样品3的形成方法。
关于样品3，使用多层膜1906代替样品2的氧化物半导体膜1905。按下列方式在绝缘膜1904上形成多层膜1906：通过溅射法，连续形成使用以1:3:2的原子数比包含In、Ga和Zn的金属氧化物靶材的10nm厚的IGZO膜、使用以1:1:1的原子数比包含In、Ga和Zn的金属氧化物靶材的10nm厚的IGZO膜以及使用以1:3:2的原子数比包含In、Ga和Zn的金属氧化物靶材的10nm厚的IGZO膜。然后，使用通过光刻工序形成的掩模对层叠的IGZO膜进行蚀刻处理，由此形成多层膜1906。
通过上述工序，形成样品3。
接着，说明样品4的形成方法。
关于样品4，使用多层膜1906代替样品2的氧化物半导体膜1905。按下列方式在绝缘膜1904上形成多层膜1906：通过溅射法，连续形成使用以1:3:2的原子数比包含In、Ga和Zn的金属氧化物靶材的20nm厚的IGZO膜、以1:1:1的原子数比包含In、Ga和Zn的金属氧化物靶材的15nm厚的IGZO膜以及使用以1:3:2的原子数比包含In、Ga和Zn的金属氧化物靶材的10nm厚的IGZO膜。然后，使用通过光刻工序形成的掩模对层叠的IGZO膜进行蚀刻处理，由此形成分离的多层膜1906。
通过上述工序，形成样品4。
接着，对设置在样品1及2中的氧化物半导体膜1905的薄层电阻及设置在样品3及4中的多层膜1906的薄层电阻进行测量。在样品1中，将探针接触于开口1913及开口1915，以对氧化物半导体膜1905的薄层电阻进行测量。在样品2至样品4中，将探针接触于开口1917及1919，以对氧化物半导体膜1905或多层膜1906的薄层电阻进行测量。注意，在样品1和2的氧化物半导体膜1905及样品3和样品4的多层膜1906中，彼此对置的导电膜1907和1909的宽度都为1mm，其间的距离为10μm。此外，在样品1至4的每一个中，导电膜1907的电位为接地电位，对导电膜1909施加1V。
图34示出样品1至4的薄层电阻。
样品1的薄层电阻大约为1×1011Ω/sq。样品2的薄层电阻大约为2620Ω/sq。样品3的薄层电阻大约为4410Ω/sq。样品4的薄层电阻大约为2930Ω/sq。
像这样，因为接触于氧化物半导体膜1905的绝缘膜与接触于多层膜1906的绝缘膜不同，所以氧化物半导体膜1905及多层膜1906具有不同的薄层电阻的值。
注意，当将上述样品1至4的薄层电阻换算为电阻率时，样品1、样品2、样品3和样品4的电阻率分别为3.9×105Ωcm，9.3×10-3Ωcm，1.3×10-2Ωcm和1.3×10-2Ωcm。
在样品1中，用作绝缘膜1910的氧氮化硅膜以与氧化物半导体膜1905的顶面接触的方式形成，并且与用作绝缘膜1911的氮化硅膜分离。另一方面，用作绝缘膜1911的氮化硅膜以与样品2中的氧化物半导体膜1905的顶面接触的方式形成，并且以与样品3和4中的多层膜1906的顶面接触的方式形成。当以与用作绝缘膜1911的氮化硅膜接触的方式设置氧化物半导体膜1905或多层膜1906时，在氧化物半导体膜1905或多层膜1906中产生了缺陷，典型地是氧空位，并包含在该氮化硅膜中的氢移动或扩散到氧化物半导体膜1905或多层膜1906中。由此，氧化物半导体膜1905或多层膜1906的导电性得到提高。
例如，在氧化物半导体膜用于晶体管的沟道形成区域的情况下，如样品1所示，优选采用以与氧化物半导体膜接触的方式设置氧氮化硅膜的结构。此外，作为用于电容器的电极的透光导电膜，如样品2至4所示，优选采用以与氧化物半导体膜或多层膜接触的方式设置氮化硅膜的结构。通过采用这种结构，即使通过同一工序形成用于晶体管的沟道形成区域的氧化物半导体膜或多层膜以及用于电容器的电极的氧化物半导体膜或多层膜时，也可以使氧化物半导体膜的电阻率及多层膜的电阻率彼此不同。
本实施例所示的结构可以与其他实施方式或实施例所示的任何结构适当地组合而使用。
[实施例2]
在本实施例中，参照图35A和35B说明氧化物半导体膜及形成在氧化物半导体膜上的绝缘膜中的杂质的分析。
在本实施例中，作为用于杂质分析的样品，形成两种样品(以下称为样品5及样品6)。
首先，以下说明样品5的形成方法。
关于样品5，在玻璃衬底上形成IGZO膜，然后在其上形成氮化硅膜。然后，在氮气氛下以450℃进行1小时的热处理，接着在氮和氧的混合气体气氛(氮的比率为80％，氧的比率为20％)下以450℃进行1小时的热处理。
注意，关于IGZO膜，在如下条件下通过溅射法使用以1:1:1的比率包含In、Ga和Zn的金属氧化物靶材来形成100nm厚的IGZO膜：Ar气体的流速为100sccm且O2气体的流速为100sccm(O2气体的比率为50％)；压力为0.6Pa；成膜功率为5000W；以及衬底温度为170℃。
此外，关于IGZO膜，在如下条件下通过PE-CVD法形成100nm厚的氮化硅膜：SiH4气体的流速为50sccm；N2气体的流速为5000sccm；NH3气体的流速为100sccm；压力为100Pa；成膜功率为1000W；以及衬底温度为220℃。
下面，以下说明样品6的形成方法。
在玻璃衬底上形成IGZO膜，然后在其上层叠氧氮化硅膜及氮化硅膜。然后，在氮气氛下以450℃进行1小时的热处理，接着在氮和氧的混合气体气氛(氮的比率为80％，氧的比率为20％)下以450℃进行1小时的热处理。
注意，IGZO膜及氮化硅膜的成膜条件与样品5的成膜条件相似。另外，关于氧氮化硅膜，在如下条件下通过PE-CVD法形成50nm厚的氧氮化硅膜：SiH4气体的流速为30sccm且N2O气体的流速为4000sccm；压力为40Pa；成膜功率为150W；以及衬底温度为220℃。然后，在如下条件下通过PE-CVD法形成400nm厚的氧氮化硅膜：SiH4气体的流速为160sccm且N2O气体的流速为4000sccm；压力为200Pa；成膜功率为1500W；以及衬底温度为220℃。
图35A和35B示出样品5及6的杂质分析的结果。
注意，通过二次离子质谱分析法(SIMS)，在图35A和35B的箭头所示的方向上进行杂质分析。即，从玻璃衬底一侧进行测量。
图35A示出通过样品5的测量而获得的氢(H)的浓度分布。图35B是通过样品6的测量而获得的氢(H)的浓度分布。
图35A示出IGZO膜中的氢(H)浓度为1.0×1020原子/cm3并且氮化硅膜中的氢(H)浓度为1.0×1023原子/cm3。图35B示出IGZO膜中的氢(H)浓度为5.0×1019原子/cm3并且氧氮化硅膜中的氢(H)浓度为3.0×1021原子/cm3。
已知：在测量原理中，难以通过SIMS分析获得样品表面附近或与使用不同材料形成的叠层膜之间的界面附近的准确数据。因此，在通过SIMS来分析膜中的厚度方向上的氢(H)的浓度分布的情况下，在设置有膜、值并不显著地改变且可以获得大致恒定的强度的区域中的平均值被用作氢(H)的浓度。
通过改变接触于IGZO膜的绝缘膜的结构，按这种方式发现了这些IGZO膜之间的氢(H)浓度的差异。
例如，在晶体管的沟道形成区域中形成上述任何IGZO膜的情况下，如样品6所示，优选采用以与IGZO膜接触的方式设置氧氮化硅膜的结构。作为用于电容器的电极的透光导电膜，如样品5所示，优选采用以与IGZO膜接触的方式设置氮化硅膜的结构。通过采用这种结构，即使通过同一工序形成用于晶体管的沟道形成区域的IGZO膜以及用于电容器的电极的IGZO膜时，也可以使这些IGZO膜的氢浓度彼此不同。
[实施例3]
在本实施例中，参照图36A至36C及图37说明氧化物半导体膜及多层膜中的缺陷的量。
首先，说明样品的结构。
样品7包括形成在石英衬底上的35nm厚的氧化物半导体膜及形成在氧化物半导体膜上的100nm厚的氮化绝缘膜。
样品8及样品9都包括形成在石英衬底上的30nm厚的多层膜及形成在多层膜上的100nm厚的氮化绝缘膜。注意，在样品8的多层膜中，依次层叠有10nm厚的第一氧化物膜、10nm厚的氧化物半导体膜及10nm厚的第二氧化物膜。在样品9的多层膜中，依次层叠有20nm厚的第一氧化物膜、15nm厚的氧化物半导体膜及10nm厚的第二氧化物膜。样品8及9与样品7的不同之处在于，包括了多层膜以代替氧化物半导体膜。
样品10包括形成在石英衬底上的100nm厚的氧化物半导体膜、形成在氧化物半导体膜上的250nm厚的氧化绝缘膜及形成在氧化绝缘膜上的100nm厚的氮化绝缘膜。样品10与样品7至9的不同之处在于，氧化物半导体膜不接触于氮化绝缘膜而接触于氧化绝缘膜。
下面，说明各样品的形成方法。
首先，说明样品7的形成方法。
作为氧化物半导体膜，在石英衬底上形成35nm厚的IGZO膜。关于IGZO膜，在如下条件下通过溅射法使用以1:1:1的原子数比包含In、Ga和Zn的金属氧化物靶材形成35nm厚的IGZO膜：Ar气体的流速为100sccm且O2气体的流速为100sccm(O2气体的比率为50％)；压力为0.6Pa；成膜功率为5000W；以及衬底温度为170℃。
接着，作为第一加热处理，在氮气氛下以450℃进行1小时的加热处理，然后在氮和氧的混合气体气氛(氮的比率为80％且氧的比率为20％)以450℃进行1小时的加热处理。
接着，在氧化物半导体膜上形成100nm厚的氮化硅膜作为氮化绝缘膜。关于氮化硅膜，在如下条件下通过PE-CVD法形成100nm厚的氮化硅膜：SiH4气体的流速为50sccm；N2气体的流速为5000sccm，NH3气体的流速为100sccm；压力为100Pa；成膜功率为1000W；以及衬底温度为350℃。
接着，作为第二加热处理，在氮气氛下以250℃进行1小时的加热处理。
通过上述工序，形成样品7。
下面，说明样品8的形成方法。
关于样品8，形成多层膜，代替样品7的氧化物半导体膜。关于多层膜，在如下条件下通过溅射法使用以1:3:2的原子数比包含In、Ga和Zn的金属氧化物靶材形成10nm厚的第一氧化物膜：Ar气体的流速为180sccm且O2气体的流速为20sccm(O2气体的比率为10％)；压力为0.6Pa；成膜功率为5000W；以及衬底温度为25℃。接着，在如下条件下通过溅射法使用以1:1:1的原子数比包含In、Ga和Zn的金属氧化物靶材形成10nm厚的氧化物半导体膜：Ar气体的流速为100sccm且O2气体的流速为100sccm(O2气体的比率为50％)；压力为0.6Pa；成膜功率为5000W；以及衬底温度为170℃。接着，在如下条件下通过溅射法使用以1:3:2的原子数比包含In、Ga和Zn的金属氧化物靶材形成10nm厚的第二氧化物膜：Ar气体的流速为180sccm且O2气体的流速为20sccm(O2气体的比率为10％)；压力为0.6Pa；成膜功率为5000W；以及衬底温度为25℃。
其他工序与样品7相似。通过上述工序，形成样品8。
下面，说明样品9的形成方法。
关于样品9，形成多层膜来代替样品7的氧化物半导体膜。关于多层膜，在与样品8的第一氧化物膜相同的条件下，在石英衬底上形成20nm厚的第一氧化物膜。接着，在与样品8的氧化物半导体膜相同的条件下，通过溅射法形成15nm厚的氧化物半导体膜。接着，在与样品8的第二氧化物膜相同的条件下形成10nm厚的第二氧化物膜。
其他工序与样品7相似。通过上述工序，形成样品9。
下面，说明样品10的形成方法。
关于样品10，在与样品7相同的条件下，在石英衬底上形成100nm厚的氧化物半导体膜。
接着，在与样品7相似的条件下进行第一加热处理。
接着，在氧化物半导体膜上层叠50nm厚的第一氧氮化硅膜及200nm厚的第二氧氮化硅膜作为氧化绝缘膜。这里，在如下条件下通过PE-CVD法形成50nm厚的第一氧氮化硅膜：SiH4气体的流速为30sccm且N2O气体的流速为4000sccm；压力为40Pa；成膜功率为150W；以及衬底温度为220℃。然后，在如下条件下通过PE-CVD法形成200nm厚的第二氧氮化硅膜：SiH4气体的流速为160sccm且N2O气体的流速为4000sccm；压力为200Pa；成膜功率为1500W；以及衬底温度为220℃。注意，第二氧氮化硅膜是以高于化学计量组成的氧的比率包含氧的膜。
接着，在与样品7相同的条件下，在氧化绝缘膜上形成100nm厚的氮化硅膜。
接着，在与样品7相似的条件下进行第二加热处理。
通过上述工序，形成样品10。
下面，通过ESR对样品7至10进行测量。在以规定的温度进行的ESR测量中，将微波吸收的磁场的值(H0)被用于等式g＝hν/βH0，由此可以获得g因子的参数。注意，以ν表示微波的频率，并且以作为常数的h和β分别表示普朗克常数和玻尔磁子(Bohr magneton)。
在此，在如下条件下进行ESR测量。测量温度为室温(25℃)，8.92GHz的高频功率(微波功率)为20mW，并且磁场的方向平行于各样品的表面。
图36A示出通过样品7中的氧化物半导体膜的ESR测量而得到的一次微分曲线；并且，图36B和36C示出通过样品8和9中的多层膜的ESR测量而得到的一次微分曲线。图36A示出样品7的测量结果，图36B示出样品8的测量结果，并且图36C示出样品9的测量结果。
图37示出通过样品10中的氧化物半导体膜的ESR测量而得到的一次微分曲线。
在图36A至36C中，样品7具有信号对称度，这起因于具有氧化物半导体膜中的1.93的g因子的缺陷。样品8及9都具有信号对称度，这起因于具有氧化物膜中的1.95的g因子的缺陷。关于样品7，对应于1.93的g因子的自旋密度为2.5×1019自旋/cm3，在样品8中，对应于1.93及1.95的g因子的总自旋密度为1.6×1019自旋/cm3，并且，在样品9中，对应于1.93及1.95的g因子的总自旋密度为2.3×1019自旋/cm3。即，可知氧化物半导体膜及多层膜包括缺陷。注意，氧空位是氧化物半导体膜及多层膜中的缺陷的一个例子。
虽然在图37中样品10的氧化物半导体膜的厚度比样品7至9厚，但是也没有检测出起因于缺陷的信号对称度，换言之，自旋密度低于或等于检测的下限(在此，检测的下限为3.7×1016自旋/cm3)。由此可知，不能检测出氧化物半导体膜中的缺陷的量。
可知当氮化绝缘膜即在此通过PE-CVD法形成的氮化硅膜接触于氧化物半导体膜或多层膜时，在氧化物半导体膜或多层膜中产生缺陷，典型地产生氧空位。另一方面，当在氧化物半导体膜上设置氧化绝缘膜即在此氧氮化硅膜时，包含在氧氮化硅膜中的过剩的氧即以高于化学计量组成的氧的比率包含的氧扩散到氧化物半导体膜中，由此不增加氧化物半导体膜中的缺陷的个数。
如上所述，如样品7至样品9所示，接触于氮化绝缘膜的氧化物半导体膜或多层膜具有大量的缺陷，典型的是氧空位，并且具有高导电性，由此可以用作电容器的电极。另一方面，如样品10所示，接触于氧化绝缘膜的氧化物半导体膜或多层膜具有少量的氧空位，并且具有低导电性，由此可以用作晶体管的沟道形成区域。
附图标记说明
100：像素部、102：晶体管、103：晶体管、104：扫描线驱动电路、105：电容器、106：信号线驱动电路、107：扫描线、108：液晶元件、109：信号线、115：电容线、119：导电膜、157：压力调整单元、159：气体引入单元、301：像素、301a：像素、301b：像素、301c：像素、302：衬底、303：导电膜、304a：导电膜、304b：导电膜、304c：导电膜、304d：导电膜、304f：导电膜、305：绝缘膜、306：绝缘膜、306n绝缘膜、307：氧化物半导体膜、308：多层膜、308a：氧化物半导体膜、308b：氧化物半导体膜、308c：导电膜、308d：氧化物半导体膜、309：导电膜、310a：导电膜、310b：导电膜、310c：导电膜、310d：导电膜、310e：导电膜、310f：导电膜、310g：导电膜、311：绝缘膜、312：绝缘膜、313：绝缘膜、314：绝缘膜、315：导电膜、316a：导电膜、316b：导电膜、316c：导电膜、316d：导电膜、318：对准膜、320：液晶层、322：液晶元件、323：液晶元件、332：绝缘膜、342：衬底、344：遮光膜、346：有色膜、348：绝缘膜、350：导电膜、352：对准膜、372：开口、372a：开口、372b：开口、372c：开口、372d：开口、372e：开口、374a：开口、374b：开口、374c：开口、374d：开口、374e：开口、376b：开口、376c：开口、380：多层膜、380a：氧化物半导体膜、380b：氧化物膜、383：n型区域、382：开口、382a：开口、382b：开口、384a：开口、384b：开口、384c：开口、1901：玻璃衬底、1903：绝缘膜、1904：绝缘膜、1905：氧化物半导体膜、1906：多层膜、1907：导电膜、1909：导电膜、1910：绝缘膜、1911：绝缘膜、1913：开口、1915：开口、1917：开口、1919：开口、2000：沉积装置、2100：衬底、2101：装载室、2102：卸载室、2111：沉积室、2112：沉积室、2113：沉积室、2114：沉积室、2121：加热室、2122：加热室、2123：加热室、2141：衬底支架部、2143：移动单元、2150：沉积室、2151：靶材、2153：防附着板、2155：衬底加热单元、2157：压力调整单元、2159：气体引入单元、2161：闸阀、2170：加热室、2171：加热器、2173：保护板、3501：布线、3502：布线、3503：晶体管、3504：液晶元件、3510：布线、3510_1：布线、3510_2：布线、3511：布线、3515_1：块、3515_2：块、3516：块、3530：电子设备、3531：框体、3532：触摸屏、3533：电池、3534：控制部、3535：布线、3536：布线、3540：显示面板、3541：衬底、3542：显示部、3543：衬底、3544：触摸传感器、3545：衬底、3546：保护衬底、3547：粘合层、9000：移动电话、9030：框体、9031：框体、9032：显示面板、9033：扬声器、9034：麦克风、9035：操作键、9036：指向装置、9037：相机透镜、9038：外部连接端子、9040：太阳能电池单元、9041：外部存储槽、9100：电视装置、9101：框体、9103：显示部、9105：支架、9107：显示部、9109：操作键、9110：遥控器、9200：计算机、9201：主体、9202：框体、9203：显示部、9204：键盘、9205：外部连接端口、9206：指向装置、9600：平板终端、9630：框体、9631a：显示部、9631b：显示部、9632a：区域、9632b：区域、9633：夹子、9634：显示模式切换按钮、9635：电源按钮、9636：省电模式切换按钮、9638：操作键面板、9639：键盘显示切换按钮。
本申请基于2012年12月25日提交到日本专利局的日本专利申请No.2012-281874，通过引用将其完整内容并入在此。

Claims (19)

1.一种半导体装置，包括：
晶体管，该晶体管包括：
第一绝缘膜；
在所述第一绝缘膜上的氧化物半导体膜；以及
与所述氧化物半导体膜相邻的栅电极；
电容器，该电容器包括：
在所述第一绝缘膜上的第一透光导电膜；
在所述第一透光导电膜上的氮化绝缘膜；以及
在所述氮化绝缘膜上的第二透光导电膜；以及
在所述氧化物半导体膜、所述栅电极以及所述第一透光导电膜上的氧化绝缘膜，
其中，所述氮化绝缘膜位于所述氧化绝缘膜上并与所述第一透光导电膜接触，
其中所述第二透光导电膜通过所述氧化绝缘膜的开口及所述氮化绝缘膜的开口而电连接到所述氧化物半导体膜，并且
其中所述氧化绝缘膜的所述开口的宽度大于所述氮化绝缘膜的所述开口的宽度。
2.根据权利要求1所述的半导体装置，其中所述氧化物半导体膜包含In-Ga-Zn氧化物。
3.根据权利要求1所述的半导体装置，其中所述第一透光导电膜包含In-Ga-Zn氧化物。
4.根据权利要求1所述的半导体装置，其中所述氧化物半导体膜和所述第一透光导电膜中的每一个与所述第一绝缘膜的顶面接触。
5.一种半导体装置，包括：
晶体管，该晶体管包括：
栅电极；
在所述栅电极上的绝缘膜；
在所述绝缘膜上的氧化物半导体膜；以及
与所述氧化物半导体膜接触的一对电极；
电容器，该电容器包括：
在所述绝缘膜上的第一透光导电膜；
在所述第一透光导电膜上的介电膜；以及
在所述介电膜上的第二透光导电膜；
在所述晶体管的一对电极上的氧化绝缘膜；以及
在所述氧化绝缘膜上的氮化绝缘膜，
其中，包括在所述电容器中的所述介电膜是所述氮化绝缘膜，
其中，所述氧化绝缘膜具有在所述一对电极之一及所述第一透光导电膜中的每一个之上的第一开口，
其中，所述氮化绝缘膜具有在所述一对电极之一上的第二开口，
其中，在所述一对电极之一上与所述第一开口相比所述第二开口是在内侧，并且
其中，在所述一对电极之一上的所述第二开口中，包括在所述电容器中的所述第二透光导电膜与包括在所述晶体管中的所述一对电极之一连接。
6.根据权利要求5所述的半导体装置，
其中所述氧化物半导体膜和所述第一透光导电膜分别包括微晶区域，并且
其中在所述微晶区域中，在利用测量区域为10nmφ以下的电子衍射的电子衍射图案中观察到配置为圆周状的斑点，且在利用测量区域为300nmφ以上的电子衍射的电子衍射图案中观察不到配置为圆周状的斑点。
7.根据权利要求5所述的半导体装置，其中所述氧化物半导体膜和所述第一透光导电膜都包含铟或锌。
8.根据权利要求5所述的半导体装置，还包括：
在绝缘表面上的第一导电膜；
在所述绝缘膜上的第二导电膜；以及
在所述氮化绝缘膜上的使所述第一导电膜和所述第二导电膜连接的第三透光导电膜，
其中所述栅电极设置在所述绝缘表面上，
所述氧化绝缘膜包括在所述第一导电膜上的第三开口，
所述氮化绝缘膜包括在所述第一导电膜上的第四开口，
与所述第三开口相比所述第四开口是在内侧，并且
所述第一导电膜在所述第四开口中与所述第三透光导电膜连接。
9.根据权利要求8所述的半导体装置，
其中通过与所述栅电极相同的处理来形成所述第一导电膜，
其中通过与所述一对电极相同的处理来形成所述第二导电膜，并且
其中通过与所述第二透光导电膜相同的处理来形成所述第三透光导电膜。
10.根据权利要求5所述的半导体装置，还包括形成在与形成有所述栅电极的表面相同的表面上的电容线，
其中所述第一透光导电膜与所述电容线接触。
11.根据权利要求5所述的半导体装置，还包括形成在与形成有所述一对电极的表面相同的表面上的电容线，
其中所述第一透光导电膜与所述电容线接触。
12.一种半导体装置，包括：
晶体管，该晶体管包括：
栅电极；
在所述栅电极上的绝缘膜；
在所述绝缘膜上的氧化物半导体膜；以及
与所述氧化物半导体膜接触的一对电极；
电容器，该电容器包括：
在所述绝缘膜上的第一透光导电膜；
在所述第一透光导电膜上的介电膜；以及
在所述介电膜上的第二透光导电膜；
在所述晶体管的一对电极上的氧化绝缘膜；以及
在所述氧化绝缘膜上的氮化绝缘膜，
其中，包括在所述电容器中的所述介电膜是所述氮化绝缘膜，
其中，包括在所述电容器中的所述第二透光导电膜与包括在所述晶体管中的所述一对电极之一连接，
其中，所述氧化物半导体膜的氢浓度和所述第一透光导电膜的氢浓度不同，
其中所述第二透光导电膜通过所述氧化绝缘膜的开口及所述氮化绝缘膜的开口而电连接到所述氧化物半导体膜，并且
其中所述氧化绝缘膜的所述开口的宽度大于所述氮化绝缘膜的所述开口的宽度。
13.根据权利要求12所述的半导体装置，其中所述第一透光导电膜的氢浓度高于所述氧化物半导体膜的氢浓度。
14.根据权利要求12所述的半导体装置，
其中所述氧化物半导体膜和所述第一透光导电膜都包括微晶区域，并且
在所述微晶区域中，在利用测量区域为10nmφ以下的电子衍射的电子衍射图案中观察到配置为圆周状的斑点，且在利用测量区域为300nmφ以上的电子衍射的电子衍射图案中观察不到配置为圆周状的斑点。
15.根据权利要求12所述的半导体装置，其中所述氧化物半导体膜和所述第一透光导电膜都包含铟或锌。
16.根据权利要求12所述的半导体装置，还包括：
在绝缘表面上的第一导电膜；
在所述绝缘膜上的第二导电膜；以及
在所述氮化绝缘膜上的使所述第一导电膜和所述第二导电膜连接的第三透光导电膜，
其中所述栅电极设置在所述绝缘表面上，
所述氧化绝缘膜的所述开口在所述第一导电膜上，
所述氮化绝缘膜的所述开口在所述第一导电膜上，
与所述氧化绝缘膜的所述开口相比所述氮化绝缘膜的所述开口是在内侧，并且
所述第一导电膜在所述氮化绝缘膜的所述开口中与所述第三透光导电膜连接。
17.根据权利要求16所述的半导体装置，
其中通过与所述栅电极相同的处理来形成所述第一导电膜，
通过与所述一对电极相同的处理来形成所述第二导电膜，并且
通过与所述第二透光导电膜相同的处理来形成所述第三透光导电膜。
18.根据权利要求12所述的半导体装置，还包括形成在与形成有所述栅电极的表面相同的表面上的电容线，
其中所述第一透光导电膜与所述电容线接触。
19.根据权利要求12所述的半导体装置，还包括形成在与形成有所述一对电极的表面相同的表面上的电容线，
其中所述第一透光导电膜与所述电容线接触。
CN201380067846.0A 2012-12-25 2013-12-13 半导体装置 Active CN104885230B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012281874 2012-12-25
JP2012-281874 2012-12-25
PCT/JP2013/084179 WO2014103900A1 (en) 2012-12-25 2013-12-13 Semiconductor device

Publications (2)

Publication Number Publication Date
CN104885230A CN104885230A (zh) 2015-09-02
CN104885230B true CN104885230B (zh) 2018-02-23

Family

ID=50973633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380067846.0A Active CN104885230B (zh) 2012-12-25 2013-12-13 半导体装置

Country Status (7)

Country Link
US (1) US9911755B2 (zh)
JP (6) JP2014142617A (zh)
KR (5) KR20230121931A (zh)
CN (1) CN104885230B (zh)
DE (1) DE112013006214T5 (zh)
TW (1) TWI607567B (zh)
WO (1) WO2014103900A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
TWI651839B (zh) * 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TWI667520B (zh) 2013-08-28 2019-08-01 日商半導體能源研究所股份有限公司 顯示裝置
TWI507948B (zh) * 2013-08-28 2015-11-11 Au Optronics Corp 具有觸控功能之基板以及採用此基板之顯示器
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102307142B1 (ko) 2013-09-13 2021-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
KR102337370B1 (ko) * 2014-10-22 2021-12-09 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
WO2017037583A1 (ja) * 2015-09-01 2017-03-09 株式会社半導体エネルギー研究所 表示装置
FR3054734B1 (fr) * 2016-07-27 2018-09-07 Universite Paris Sud Diode laser a retroaction repartie
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN108573983B (zh) * 2017-03-13 2021-08-17 京东方科技集团股份有限公司 光学探测器及其制备方法、指纹识别传感器、显示装置
KR102399365B1 (ko) 2017-03-13 2022-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 및 트랜지스터
KR102637849B1 (ko) * 2017-11-28 2024-02-19 삼성디스플레이 주식회사 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법
CN108755616B (zh) * 2018-08-22 2024-02-20 江苏省水利勘测设计研究院有限公司 一种光纤传感器埋设保护装置
TWI685086B (zh) * 2019-01-03 2020-02-11 華邦電子股份有限公司 著陸墊結構及其製造方法
CN110189639B (zh) * 2019-06-28 2020-12-04 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN113066802B (zh) * 2021-03-19 2023-04-18 合肥京东方显示技术有限公司 一种显示基板的制备方法、显示基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013228A (zh) * 2009-09-04 2011-04-13 株式会社半导体能源研究所 显示装置以及电子设备
CN102473735A (zh) * 2009-07-31 2012-05-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN102714001A (zh) * 2010-01-29 2012-10-03 株式会社半导体能源研究所 半导体装置与包含半导体装置的电子装置

Family Cites Families (242)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2682997B2 (ja) 1987-11-14 1997-11-26 株式会社日立製作所 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
FR2679057B1 (fr) 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
TW347477B (en) 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
US6090656A (en) 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000105391A (ja) * 1998-07-30 2000-04-11 Matsushita Electric Ind Co Ltd 液晶表示装置、及び、これを用いた受像装置と情報処理装置
KR100697413B1 (ko) 1998-07-30 2007-03-19 마츠시타 덴끼 산교 가부시키가이샤 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법
US6140198A (en) 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001051300A (ja) 1999-08-10 2001-02-23 Toshiba Corp 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2001033292A1 (fr) 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
JP4801242B2 (ja) 2000-07-31 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
TWI247182B (en) 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
JP3931547B2 (ja) * 2000-10-18 2007-06-20 セイコーエプソン株式会社 電気光学装置及びその製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100852806B1 (ko) 2002-08-01 2008-08-18 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 제조 방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4417072B2 (ja) 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI226712B (en) 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100689316B1 (ko) 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR101139522B1 (ko) 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
GB0501733D0 (en) 2005-01-27 2005-03-02 British American Tobacco Co Packages
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4301259B2 (ja) 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP4900332B2 (ja) 2005-09-13 2012-03-21 ソニー株式会社 液晶表示装置の製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007310334A (ja) 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
GB0617726D0 (en) * 2006-09-08 2006-10-18 Atalla Naji A Device (modifications) to improve efficiency of internal combustion engines
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP4544242B2 (ja) 2006-11-27 2010-09-15 ソニー株式会社 表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
KR20080068240A (ko) 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US20080213927A1 (en) 2007-03-02 2008-09-04 Texas Instruments Incorporated Method for manufacturing an improved resistive structure
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI351764B (en) 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
TWI357530B (en) 2007-09-11 2012-02-01 Au Optronics Corp Pixel structure and liquid crystal display panel
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
CN101897031B (zh) 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101456946B1 (ko) 2008-01-10 2014-10-31 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP5182993B2 (ja) 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8039842B2 (en) 2008-05-22 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including thin film transistor
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101507324B1 (ko) 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102160102B (zh) 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101103882B1 (ko) * 2008-11-17 2012-01-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8362623B2 (en) 2008-12-24 2013-01-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5590877B2 (ja) 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
JP2010243594A (ja) 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP2010243741A (ja) 2009-04-06 2010-10-28 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011004755A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010543A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010415A1 (ja) 2009-07-24 2011-01-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101967480B1 (ko) 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101506124B1 (ko) 2009-09-04 2015-03-25 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
KR20120071393A (ko) * 2009-09-24 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR20170085148A (ko) * 2009-10-09 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101857693B1 (ko) * 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102640272B (zh) 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
BR112012013851A2 (pt) 2009-12-09 2019-09-24 Sharp Kk dispositivo semicondutor e método para produzir o mesmo
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5559210B2 (ja) 2010-01-21 2014-07-23 シャープ株式会社 回路基板の製造方法
US9537043B2 (en) * 2010-04-23 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9142573B1 (en) 2010-05-24 2015-09-22 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
KR20110133251A (ko) 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8610180B2 (en) 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
US9336739B2 (en) * 2010-07-02 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012018970A (ja) 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
US9142568B2 (en) * 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
KR101758783B1 (ko) 2010-12-27 2017-07-18 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
US8912080B2 (en) * 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI550865B (zh) * 2011-05-05 2016-09-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101881895B1 (ko) 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR102250010B1 (ko) 2012-09-13 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102151696B1 (ko) 2012-12-28 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6613044B2 (ja) 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473735A (zh) * 2009-07-31 2012-05-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN102013228A (zh) * 2009-09-04 2011-04-13 株式会社半导体能源研究所 显示装置以及电子设备
CN102714001A (zh) * 2010-01-29 2012-10-03 株式会社半导体能源研究所 半导体装置与包含半导体装置的电子装置

Also Published As

Publication number Publication date
JP7377912B2 (ja) 2023-11-10
JP2014142617A (ja) 2014-08-07
JP2022115939A (ja) 2022-08-09
KR102459007B1 (ko) 2022-10-27
WO2014103900A1 (en) 2014-07-03
JP2020043348A (ja) 2020-03-19
JP6859416B2 (ja) 2021-04-14
JP2024026063A (ja) 2024-02-28
JP2018170511A (ja) 2018-11-01
TW201431086A (zh) 2014-08-01
KR20220145922A (ko) 2022-10-31
JP2021114608A (ja) 2021-08-05
US9911755B2 (en) 2018-03-06
US20140175432A1 (en) 2014-06-26
DE112013006214T5 (de) 2015-09-17
KR20220028186A (ko) 2022-03-08
KR20210010672A (ko) 2021-01-27
KR102370069B1 (ko) 2022-03-04
CN104885230A (zh) 2015-09-02
KR20150099858A (ko) 2015-09-01
JP7068760B2 (ja) 2022-05-17
KR20230121931A (ko) 2023-08-21
JP6612930B2 (ja) 2019-11-27
TWI607567B (zh) 2017-12-01
KR102209871B1 (ko) 2021-02-01

Similar Documents

Publication Publication Date Title
CN104885230B (zh) 半导体装置
JP7030919B2 (ja) 表示装置
KR102505712B1 (ko) 반도체 장치
JP6995901B2 (ja) 半導体装置
CN103904065B (zh) 电阻器、显示设备和电子设备
CN105074806B (zh) 半导体装置、驱动电路及显示装置
CN103107200B (zh) 半导体装置
CN103137496B (zh) 半导体装置及半导体装置的制造方法
CN105531621B (zh) 显示装置
CN106960880A (zh) 半导体装置及其制造方法
CN109075209A (zh) 半导体装置或包括该半导体装置的显示装置
CN103855224A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant