TWI595569B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI595569B
TWI595569B TW105111491A TW105111491A TWI595569B TW I595569 B TWI595569 B TW I595569B TW 105111491 A TW105111491 A TW 105111491A TW 105111491 A TW105111491 A TW 105111491A TW I595569 B TWI595569 B TW I595569B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
single crystal
component oxide
Prior art date
Application number
TW105111491A
Other languages
English (en)
Other versions
TW201628098A (zh
Inventor
山崎舜平
廣橋拓也
高橋正弘
島津貴志
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201628098A publication Critical patent/TW201628098A/zh
Application granted granted Critical
Publication of TWI595569B publication Critical patent/TWI595569B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

半導體裝置之製造方法
本發明關於具有作為至少一個元件包含電晶體等半導體元件的電路的半導體裝置及其製造方法。例如，本發明關於作為部件安裝有包括安裝在電源電路中的功率裝置、記憶體、閘流體、轉換器、影像感測器等的半導體積體電路、以液晶顯示面板為代表的電光學裝置和具有發光元件的發光顯示裝置中的任何一種的電子裝置。
在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子裝置都是半導體裝置。
如通常在液晶顯示裝置中所見到的那樣，形成在玻璃基板等上的電晶體使用非晶矽、多晶矽等。使用非晶矽的電晶體雖然其場效應遷移率低，但是可以對應於玻璃基板的大面積化。另外，使用多晶矽的電晶體雖然其場效應遷移率高，但是具有不合適於玻璃基板的大面積化的缺點。
與使用矽的電晶體不同，使用氧化物半導體製造電晶 體，並將其應用於電子裝置和光裝置的技術受到注目。例如，專利文獻1和專利文獻2揭示了使用氧化鋅或In-Ga-Zn-O基氧化物作為氧化物半導體製造電晶體並將其用於顯示裝置的像素的切換元件等的技術。
專利文獻1 日本專利申請揭示第2007-123861號公報
專利文獻2 日本專利申請揭示第2007-96055號公報
另外，大型顯示裝置已在廣泛使用。在家庭用電視中，顯示螢幕的對角為40英寸至50英寸的電視也已開始廣泛使用。
現有的使用氧化物半導體的電晶體的場效應遷移率為10至20cm2/Vs。因為使用氧化物半導體的電晶體得到非晶矽的電晶體的10倍以上的場效應遷移率，所以在大型顯示裝置中也作為像素的切換元件得到充分的性能。
但是，將使用氧化物半導體的電晶體用作半導體裝置的驅動器件，例如大型顯示裝置等的驅動電路中的一個切換元件，有一定的限制。
本發明的一個實施例的目的之一在於：在實現基板的大面積化的同時，可以形成結晶性優良的氧化物半導體層來製造具有所希望的高場效應遷移率的電晶體，並且實現大型顯示裝置或高性能的半導體裝置等的實用化。
本發明的一個實施例的特徵在於：在基板上形成第一 多組份氧化物半導體層；在第一多組份氧化物半導體層上形成單組份氧化物半導體層；藉由在500℃到1000℃的溫度下，較佳在550℃到750℃的溫度下進行熱處理，從表面向內部進行結晶生長，以形成包含單晶區域的第一多組份氧化物半導體層及包含單晶區域的單組份氧化物半導體層；以及在包含單晶區域的單組份氧化物半導體層上層疊包含單晶區域的第二多組份氧化物半導體層。另外，包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層的單晶區域為在其表面晶體取向一致的平板狀單晶區域。平板狀單晶區域在平行於其表面的方向上具有a-b平面，並且在垂直於包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層的表面的方向上具有c軸取向。另外，包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層的c軸方向與深度方向一致。
在第一多組份氧化物半導體層上形成單組份氧化物半導體層，藉由在500℃到1000℃的溫度下，較佳在550℃到750℃的溫度下進行熱處理，從表面向內部進行結晶生長，以形成包含單晶區域的單組份氧化物半導體層。因為形成在包含單晶區域的單組份氧化物半導體層的表面的晶體取向一致的單晶區域從表面沿深度方向進行結 晶生長，所以可以以不受到單組份氧化物半導體層的基底部件的影響的方式形成單晶區域。另外，因為以該包含單晶區域的單組份氧化物半導體層為晶種從第一多組份氧化物半導體層的表面進行磊晶生長或軸向生長，以進行第一多組份氧化物半導體層的結晶生長，所以可以以不受到第一多組份氧化物半導體層的基底部件的影響的方式形成單晶區域。
包含單晶區域的第二多組份氧化物半導體層可以藉由如下步驟而形成：在包含單晶區域的單組份氧化物半導體層上形成第二多組份氧化物半導體層之後，藉由在100℃到500℃以下的溫度下，較佳在150℃以上且到400℃以下的溫度下進行加熱處理熱處理，從包含單晶區域的單組份氧化物半導體層的表面向上方的第二多元多組份氧化物半導體層的表面進行結晶生長，以形成包含單晶區域的第二多元多組份氧化物半導體層。就是說，包含單晶區域的單組份氧化物半導體層對於第二多元多組份氧化物半導體層來說相當於晶種。
另外，包含單晶區域的第二多組份氧化物半導體層可以藉由如下步驟而形成：在包含單晶區域的單組份氧化物半導體層上，藉由在200℃以上且到600℃以下的溫度下，較佳在200℃以上且到550℃以下的溫度下加熱的同時進行沉積，典型為使用濺射法進行沉積，從包含單晶區域的單組份氧化物半導體層的表面進行磊晶生長或軸向生長，以形成包含單晶區域的第二多元多組份氧化物半導體 層。就是說，包含單晶區域的單組份氧化物半導體層對於包含單晶區域的第二多元多組份氧化物半導體層來說相當於晶種。
因為包含單晶區域的第一多組份氧化物半導體層及包含單晶區域的第二多組份氧化物半導體層以包含單晶區域的單組份氧化物半導體層為晶種而進行結晶生長，所以在實際上具有與包含單晶區域的單組份氧化物半導體層相同的晶體取向。
然後，經過如下步驟，可以製造頂閘極型電晶體：將包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層蝕刻為島狀；在包含單晶區域的第二多組份氧化物半導體層上形成源極電極及汲極電極；然後，形成閘極絕緣層和閘極電極。
另外，經過如下步驟，可以製造底閘極型電晶體：在基板上形成閘極電極及閘極絕緣層；然後，在閘極絕緣層上形成包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層；將該包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層蝕刻為島狀；以及形成源極電極及汲極電極。
另外，本發明的一個實施例是一種具備薄膜電晶體的半導體裝置，該薄膜電晶體具有：具有包含單晶區域的第 一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層的氧化物半導體堆疊；閘極電極；設置在氧化物半導體堆疊與閘極電極之間的閘極絕緣層；以及電連接於氧化物半導體堆疊的佈線。
較佳在幾乎不包含氫及水分的氛圍(氮氛圍、氧氛圍、乾燥空氣氛圍等)進行用來形成包含單晶區域的第一多組份氧化物半導體層及包含單晶區域的單組份氧化物半導體層的熱處理及用來形成包含單晶區域的第二多組份氧化物半導體層的熱處理。藉由進行該熱處理，進行用來使氫、水、羥基或氫化物等從單組份氧化物半導體層及多組份氧化物半導體層中脫離的脫水化或脫氫化，而可以實現包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層的高純度化。另外，作為該熱處理，也可以進行在惰性氛圍中進行升溫，途中轉換氛圍而採用包含氧的氛圍的熱處理，在氧氛圍中進行熱處理的情況下，因為使氧化物半導體層氧化，所以可以修復氧缺陷。即使利用TDS(Thermal Desorption Spectroscopy：熱脫附譜檢測法)對被進行了該熱處理的具有單晶區域的氧化物半導體層進行測量直到溫度到達450℃，也未檢測出源於水的兩個峰值中的出現在300℃附近的至少一個峰值。
在包含單晶區域的第一多組份氧化物半導體層及包含單晶區域的第二多組份氧化物半導體層包含In的情況 下，在平板狀的單晶區域中，In的電子雲彼此相互重疊並連接，使得導電率σ上升。因此，可以提高電晶體的場效應遷移率。
被高純度化的包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層所包含的氫濃度為1×1018cm-3以下，1×1016cm-3以下，再者，在實際上為0，載子密度可以低於1×1014cm-3，較佳低於1×1012cm-3，更佳低於測定限界以下的1.45×1010cm-3，能帶隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。
另外，本發明的一個實施例的電晶體包含絕緣閘極場效電晶體(Insulated-Gate Field-Effect Transistor(IGFET))、薄膜電晶體(TFT)。
即使用作基底的基板的材料為氧化物、氮化物和金屬等中的任一材料，也可以製造具有高場效應遷移率的電晶體，而實現大型顯示裝置或高性能半導體裝置等。
100‧‧‧基板
101‧‧‧絕緣層
102‧‧‧多組份氧化物半導體層
103‧‧‧多組份氧化物半導體層
104‧‧‧單組份氧化物半導體層
105‧‧‧單組份氧化物半導體層
106‧‧‧多組份氧化物半導體層
107‧‧‧多組份氧化物半導體層
108‧‧‧導電層
109‧‧‧層
110‧‧‧氧化物半導體堆疊
112‧‧‧閘極絕緣層
114‧‧‧閘極電極
116‧‧‧絕緣層
118‧‧‧層間絕緣層
150‧‧‧電晶體
152‧‧‧電晶體
160‧‧‧晶核
162‧‧‧箭頭
174‧‧‧箭頭
176‧‧‧箭頭
200‧‧‧基板
206‧‧‧元件分離絕緣層
214‧‧‧雜質區域
216‧‧‧通道形成區域
218‧‧‧側壁絕緣層
220‧‧‧高濃度雜質區域
224‧‧‧金屬化合物區域
226‧‧‧層間絕緣層
228‧‧‧層間絕緣層
234‧‧‧絕緣層
250‧‧‧電晶體
256‧‧‧絕緣層
300‧‧‧電晶體
302‧‧‧電晶體
400‧‧‧閘極電極
401‧‧‧閘極絕緣層
402‧‧‧閘極絕緣層
403‧‧‧多組份氧化物半導體層
405‧‧‧單組份氧化物半導體層
407‧‧‧多組份氧化物半導體層
412‧‧‧氧化物絕緣層
414‧‧‧背閘極電極
416‧‧‧絕緣層
418‧‧‧層間絕緣層
420‧‧‧氧化物絕緣層
450‧‧‧電晶體
451‧‧‧電晶體
452‧‧‧電晶體
581‧‧‧電晶體
583‧‧‧絕緣層
584‧‧‧絕緣層
587‧‧‧電極
588‧‧‧電極
594‧‧‧空腔
595‧‧‧填充材料
103a‧‧‧多組份氧化物半導體層
103b‧‧‧多組份氧化物半導體層
105a‧‧‧單組份氧化物半導體層
105b‧‧‧單組份氧化物半導體層
106a‧‧‧多組份氧化物半導體層
107a‧‧‧多組份氧化物半導體層
108a‧‧‧佈線
108b‧‧‧佈線
164a‧‧‧箭頭
208a‧‧‧閘極絕緣層
210a‧‧‧閘極電極
230a‧‧‧佈線
230b‧‧‧佈線
230c‧‧‧佈線
236a‧‧‧佈線
236b‧‧‧佈線
236c‧‧‧佈線
254a‧‧‧佈線
254b‧‧‧佈線
254c‧‧‧佈線
254d‧‧‧佈線
254e‧‧‧佈線
258a‧‧‧佈線
258b‧‧‧佈線
258c‧‧‧佈線
258d‧‧‧佈線
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指示裝置
2807‧‧‧照相用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽電池元件
2811‧‧‧外部記憶體插槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧目鏡部
3054‧‧‧操作開關
3055‧‧‧顯示部B
3056‧‧‧電池
3057‧‧‧顯示部A
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4014‧‧‧絕緣層
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電層
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極
4031‧‧‧對置電極
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4035‧‧‧間隔物
403a‧‧‧多組份氧化物半導體層
403b‧‧‧多組份氧化物半導體層
4040‧‧‧導電層
405a‧‧‧單組份氧化物半導體層
405b‧‧‧單組份氧化物半導體層
407a‧‧‧多組份氧化物半導體層
407b‧‧‧多組份氧化物半導體層
408a‧‧‧佈線
408b‧‧‧佈線
4501‧‧‧基板
4502‧‧‧像素部
4505‧‧‧密封材料
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧電晶體
4510‧‧‧電晶體
4511‧‧‧發光元件
4512‧‧‧EL層
4513‧‧‧電極
4514‧‧‧保護絕緣層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧電極
4519‧‧‧各向異性導電層
4520‧‧‧分隔壁
4540‧‧‧導電層
4541‧‧‧絕緣層
4544‧‧‧絕緣層
590a‧‧‧黑色區域
590b‧‧‧白色區域
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
4503a‧‧‧信號線驅動電路
4503b‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4518a‧‧‧FPC
4518b‧‧‧FPC
在圖式中：圖1是說明本發明的一個實施例的半導體裝置的截面圖；圖2A至2E是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；圖3是說明示出本發明的一個實施例的半導體裝置的 製程的截面圖；圖4是說明氧化物半導體層的結晶生長的過程的圖；圖5A至5C是說明氧化物半導體層的結晶生長的過程的圖；圖6A和6B是說明氧化物半導體層的結晶生長的過程的圖；圖7A至7C是說明氧化物半導體層的結晶結構的圖；圖8A至8E是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；圖9A至9D是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；圖10A和10B是說明本發明的一個實施例的半導體裝置的截面圖；圖11A至11D是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；圖12A至12D是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；圖13A和13B是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；圖14A至14E是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；圖15A和15B是說明示出本發明的一個實施例的半導體裝置的製程的截面圖； 圖16是說明示出本發明的一個實施例的半導體裝置的製程的截面圖；圖17是說明示出本發明的一個實施例的半導體裝置的截面圖；圖18是說明示出本發明的一個實施例的半導體裝置的截面圖；圖19是說明示出本發明的一個實施例的半導體裝置的等效電路圖；圖20A和20B是說明示出本發明的一個實施例的半導體裝置的俯視圖及截面圖；圖21A和21B是說明示出本發明的一個實施例的半導體裝置的俯視圖及截面圖；圖22是說明示出本發明的一個實施例的半導體裝置的截面圖；圖23A至23E是說明電子裝置的一個實施例的圖；圖24是說明電子裝置的一個實施例的圖。
以下，參照圖式詳細說明本發明的實施例。但是，本發明不侷限於以下說明，所屬[發明所屬之技術領域]的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下實施例所記載的內容中。另外，在以下說明的本發 明的結構中，在不同圖式之間共用使用表示同一部分或具有同樣功能的部分的圖式標記而省略其重複說明。
注意，在本發明說明所說明的每一個圖式中，每一個元件的大小或每一個層的厚度或區域在某些情況下為了清晰可見而可能被誇大。因此，不一定限定於其尺度。
另外，在本發明說明中使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混同的，而不是為了在數目方面上限定的。因此，例如，可以適當地使用“第二”或“第三”等代替“第一”進行說明。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本發明說明中，除了特別指定的情況以外，既可將“電位”理解為“電壓”，又可將“電壓”理解為“電位”。
(實施例1)
圖1是示出半導體裝置的結構的一個方式的電晶體150的截面圖。另外，作為電晶體150，雖然對載子為電子的n通道型IGFET(Insulated Gate Field Effect Transistor：絕緣閘極場效應電晶體)進行說明，但是也可以製造p通道型IGFET。在本實施例中，作為電晶體150，使用頂閘極結構的電晶體進行說明。
在圖1所示的電晶體150中，在基板100上，層疊形成有包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a(氧化物半導體堆疊)，且在其上形成有用作源極電極及汲極電極的佈線108a、108b。另外，在包含單晶區域的第二多組份氧化物半導體層107a及佈線108a、108b上形成有閘極絕緣層112，在閘極絕緣層112上的隔著閘極絕緣層112相對於包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a的區域中形成有閘極電極114。此外，也可以在閘極絕緣層112及閘極電極114上有絕緣層116。
接著，參照圖2A至2E至圖7A至7C說明具有單晶區域的氧化物半導體堆疊的製造方法及使用該氧化物半導體堆疊而形成的薄膜電晶體。
在基板100上形成第一多組份氧化物半導體層102，並且在第一多組份氧化物半導體層102上形成單組份氧化物半導體層104(參照圖2A)。
基板100至少需要具有能夠承受後面的熱處理程度的耐熱性。當使用玻璃基板作為基板100時，較佳使用應變點為高於或等於730℃的玻璃基板。至於玻璃基板，例如可以使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃等的玻璃材料。此外，較佳使用與B2O3相比包含更 多BaO的玻璃基板。
另外，可以使用如陶瓷基板、石英基板或藍寶石基板等的使用絕緣體而形成的基板代替上述玻璃基板。此外，也可以使用晶化玻璃等。並且，還可以使用在如矽片等的半導體基板的表面或由金屬材料構成的導電基板的表面上形成有絕緣層的基板。
如下所述，根據本實施例，因為設置在基板100上的第一多組份氧化物半導體層102及單組份氧化物半導體層104的結晶化不受到用作基底的基板的材質的影響，所以如上所述那樣可以使用各種材料作為基板100。
使用濺射法等形成第一多組份氧化物半導體層102及單組份氧化物半導體層104。第一多組份氧化物半導體層102藉由加熱而成為六方晶的非纖鋅礦型結晶結構。六方晶的非纖鋅礦型結晶結構有時也被稱為同源結構(homologous structure)。注意，非纖鋅礦型結晶結構是指不是纖鋅礦型的結晶結構。
作為第一多組份氧化物半導體層102，可以使用如下氧化物半導體層：四元金屬氧化物的In-Sn-Ga-Zn-O基；三元金屬氧化物的In-Ga-Zn-O基、In-Sn-Zn-O基、In-Al-Zn-O基、Sn-Ga-Zn-O基、Al-Ga-Zn-O基、Sn-Al-Zn-O基；二元金屬氧化物的In-Zn-O基、Sn-Zn-O基、Al-Zn-O基、Zn-Mg-O基、Sn-Mg-O基、In-Mg-O基等。這裏，多組份氧化物半導體是指包含多種金屬氧化物的氧化物半導體，n元金屬氧化物包含n種金屬氧化物。另外，在多組 份氧化物半導體中，作為雜質，可以含有1%，較佳為0.1%的主要成分的金屬氧化物之外的元素。
另外，第一多組份氧化物半導體層102是三元金屬氧化物，可以使用由InMXZnYOZ(Y=0.5至5)表示的氧化物半導體材料。這裏，M表示選自鎵(Ga)、鋁(Al)或硼(B)等第13族元素中的一種或多種元素。另外，In、M、Zn及O的含有量可以是任意的值，其中包括M的含有量為0(即，x=0)的情況。但是，In及Zn的含有量不為0。也就是說，上述表示包括In-Ga-Zn-O基氧化物半導體或In-Zn-O基氧化物半導體等。
作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣層的形成，而DC濺射法主要用於金屬層的形成。
作為用於利用濺射法形成第一多組份氧化物半導體層102的靶材，可以使用含有鋅的金屬氧化物的靶材。例如，將含有In、Ga及Zn的金屬氧化物靶材的組成比設定為In：Ga：Zn=1：x：y(x為大於或等於0、y為大於或等於0.5且小於或等於5)。例如，可以使用組成比為In：Ga：Zn=1：1：0.5[atom比]的靶材、組成比為In：Ga：Zn=1：1：1[atom比]的靶材、組成比為In：Ga：Zn=1：1：2[atom比]的靶材或組成比為In：Ga：Zn=1：0.5：2[atom比]的靶材。在本實施例中，較佳使用易於晶化的金屬氧化物靶材，以便藉由後面的熱處理 意圖性地進行晶化。
單組份氧化物半導體層104較佳使用藉由加熱而有可能成為六方晶的纖鋅礦型結晶結構的單組份氧化物半導體形成，典型的有氧化鋅。這裏，單組份氧化物半導體是指由一種金屬氧化物構成的氧化物半導體。另外，在單組份氧化物半導體中，作為雜質，可以含有1%，較佳為0.1%的金屬氧化物之外的元素。單組份氧化物半導體比多組份氧化物半導體更易晶化且可以提高結晶性。由於單組份氧化物半導體層104用作第一多組份氧化物半導體層102及後面形成的第二多組份氧化物半導體層106進行結晶生長的晶種，所以將單組份氧化物半導體層104的厚度設定為結晶生長的厚度即可，典型的是大於或等於單原子層且小於或等於10nm，較佳的是2nm至5nm。藉由將單組份氧化物半導體層104的厚度形成得較薄，可以提高成膜處理及熱處理的處理量。
單組份氧化物半導體層104可以在稀有氣體(典型的為氬)氛圍、氧氛圍或稀有氣體(典型的為氬)及氧氛圍下利用濺射法來形成。
另外，與第一多組份氧化物半導體層102同樣，金屬氧化物靶材中的氧化物半導體的相對密度為大於或等於80%，較佳為大於或等於95%，更佳為大於或等於99.9%。
另外，與第一多組份氧化物半導體層102同樣，藉由一邊加熱基板，一邊形成單組份氧化物半導體層104，可 以在之後進行第一熱處理時促進結晶生長。
接著，進行第一熱處理。將第一熱處理的溫度設定為500℃至1000℃，較佳設定為600℃至850℃。另外，將加熱時間設定為1分至24小時。
在第一熱處理中，較佳採用稀有氣體(典型的為氬)氛圍；氧氛圍；氮氛圍；乾燥空氣氛圍；稀有氣體(典型的為氬)和氧的混合氛圍；稀有氣體和氮的混合氛圍。
在本實施例中，作為第一熱處理，在乾燥空氣氛圍中以700℃進行1個小時的熱處理。
另外，也可以在一邊逐漸提高單組份氧化物半導體層104的溫度一邊加熱之後，在一定的溫度下加熱第一多組份氧化物半導體層102。藉由將高於或等於500℃的溫度上升速度設定為0.5℃/h至3℃/h，單組份氧化物半導體層104逐漸進行結晶生長，而可以進一步提高結晶性。
至於用於第一熱處理的熱處理裝置，沒有特別的限定，也可以裝備有利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，作為熱處理裝置，可以使用電爐或如GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發出的光(電磁波)的輻射對被處理物進行加熱的裝置。GRTA裝置是使用高溫的氣體進行熱處理的裝 置。
藉由進行第一熱處理，如圖2A中的箭頭所示從單組份氧化物半導體層104的表面向第一多組份氧化物半導體層102開始進行結晶生長。由於單組份氧化物半導體層104易於晶化，整個單組份氧化物半導體層104藉由晶化而成為包含單晶區域的單組份氧化物半導體層105。另外，包含單晶區域的單組份氧化物半導體層105為六方晶的纖鋅礦型結晶結構(參照圖2B)。
藉由該熱處理，從單組份氧化物半導體層104的表面進行結晶生長形成單晶區域。單晶區域是從表面向內部進行結晶生長的平均厚度為大於或等於單原子層且小於或等於10nm，較佳的是2nm至5nm的板狀的結晶區域。另外，單晶區域在平行於其表面的方向上具有a-b平面，並在垂直於其表面的方向上具有c軸取向。在本實施例中，藉由第一熱處理，幾乎整個單組份氧化物半導體層104都成為結晶(也稱為CG(Co-growing)結晶)。由於單組份氧化物半導體層104的表面上的晶體取向比較整齊的單晶區域從表面向深度方向進行結晶生長，所以可以不受基底部件的影響地形成。
藉由繼續進行第一熱處理，以包含單晶區域的單組份氧化物半導體層105為晶種，第一多組份氧化物半導體層102的結晶生長如箭頭所示那樣向基板100進展。由於包含單晶區域的單組份氧化物半導體層105在垂直於其表面的方向上具有c軸取向，藉由以包含單晶區域的單組份氧 化物半導體層105為晶種，可以以與包含單晶區域的單組份氧化物半導體層105的結晶軸大致相同的方式使第一多組份氧化物半導體層102進行結晶生長(也稱為磊晶生長或軸向生長)。也就是說，可以使第一多組份氧化物半導體層102邊具有c軸取向邊進行結晶生長。結果，可以形成具有c軸取向的包含單晶區域的第一多組份氧化物半導體層103。包含單晶區域的第一多組份氧化物半導體層103為不是纖鋅礦型結晶結構的六方晶(參照圖2C)。
例如，當使用In-Ga-Zn-O基氧化物半導體材料作為包含單晶區域的第一多組份氧化物半導體層時，可以包括由InGaO3(ZnO)m(m：整數)表示的結晶(InGaZnO4、InGaZn5O8等)或由In2Ga2ZnO7表示的結晶等。該結晶具有六方晶結構，並且藉由第一熱處理其c軸以大致垂直於單組份氧化物半導體層的表面的方向進行取向。
接著，如圖2D所示，在包含單晶區域的單組份氧化物半導體層105上形成第二多組份氧化物半導體層106。第二多組份氧化物半導體層106藉由加熱而成為六方晶的非纖鋅礦型結晶結構。第二多組份氧化物半導體層106可以使用與單組份氧化物半導體層104相同的製造方法形成。實施者可以根據所製造的裝置而決定最合適的第二多組份氧化物半導體層106的厚度。例如，將第一多組份氧化物半導體層102、單組份氧化物半導體層104以及第二多組份氧化物半導體層106的總厚度設定為10nm至 200nm。
第二多組份氧化物半導體層106可以適當地使用與第一多組份氧化物半導體層102同樣的材料及形成方法。
接著，進行第二熱處理。將第二熱處理的溫度設定為100℃至500℃，較佳為150℃至400℃。另外，將加熱時間設定為1分至100小時，較佳為5小時至20小時，典型的為10小時。
第二熱處理中的氛圍可以使用與第一熱處理同樣的氛圍。另外，第二熱處理中的加熱裝置可以適當地使用與第一熱處理同樣的加熱裝置。
藉由進行第二熱處理，如圖2D中的箭頭所示從包含單晶區域的單組份氧化物半導體層105向第二多組份氧化物半導體層106的表面開始進行結晶生長。由於包含單晶區域的單組份氧化物半導體層105在垂直於其表面的方向上具有c軸取向，藉由以包含單晶區域的單組份氧化物半導體層105為晶種，與第一多組份氧化物半導體層102同樣，可以以與包含單晶區域的單組份氧化物半導體層105的結晶軸大致相同的方式使第二多組份氧化物半導體層106進行結晶生長(也稱為磊晶生長或軸向生長)。也就是說，可以使第二多組份氧化物半導體層106邊具有c軸取向邊進行結晶生長。藉由上述步驟，可以形成包含單晶區域的第二多組份氧化物半導體層107。包含單晶區域的第二多組份氧化物半導體層107為不是纖鋅礦型結晶結構的六方晶(參照圖2E)。
例如，當使用In-Ga-Zn-O基氧化物半導體材料作為包含單晶區域的第二多組份氧化物半導體層時，可以包括由InGaO3(ZnO)m(m：整數)表示的結晶(InGaZnO4、InGaZn5O8等)或由In2Ga2ZnO7表示的結晶等。該結晶具有六方晶結構，並且藉由第二熱處理其c軸以大致垂直於第二多組份氧化物半導體層的表面的方向進行取向。
這裏，c軸以大致垂直於第一多組份氧化物半導體層102及第二多組份氧化物半導體層106的表面的方向進行取向的結晶可以看作含有In、Ga、Zn中的任一種的平行於a軸(a-axis)及b軸(b-axis)的層的疊層結構。明確而言，In2Ga2ZnO7、InGaZnO4、InGaZn5O8的結晶具有以下結構：含有In的層與不含有In的層(含有Ga或Zn的層)在c軸方向上層疊。
在In-Ga-Zn-O基氧化物半導體中，含有In的層在ab面內方向上的導電性良好。這是因為如下緣故：In-Ga-Zn-O基氧化物半導體的導電主要受In控制，並且In的5s軌道與相鄰的In的5s軌道重疊，從而形成載子路徑(carrier path)。再者，由於本實施例所示的電晶體具有被高度晶化的包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層，所以與非晶、微晶或多晶狀態的氧化物半導體層相比其雜質少並且缺陷少。由此，包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二 多組份氧化物半導體層的載子遷移率提高，從而可以提高電晶體的導通電流及場效應遷移率。
另外，這裏，以虛線示出包含單晶區域的第一多組份氧化物半導體層103、包含單晶區域的單組份氧化物半導體層105以及包含單晶區域的第二多組份氧化物半導體層107的介面。但是，當包含單晶區域的單組份氧化物半導體層105為ZnO，包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的第二多組份氧化物半導體層107採用In-Ga-Zn-O基氧化物半導體時，根據熱處理的壓力及溫度，包含於ZnO或In-Ga-Zn-O基氧化物半導體中的鋅發生擴散。由以下現象可以確認到鋅的擴散：在TDS測定時進行測定直到溫度到達450℃時，沒有檢測到In或Ga，但是，鋅在真空加熱條件下，尤其是約300℃檢測到峰值。此外，TDS的測定在真空中進行且在200℃附近檢測到鋅。由於上述原因，如圖3所示包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層的界線無法分辨，有時將其看作同一個層109。
藉由上述步驟，可以形成包含單晶區域的第一多組份氧化物半導體層103、包含單晶區域的單組份氧化物半導體層105以及包含單晶區域的第二多組份氧化物半導體層107。
這裏，使用圖4至圖6A和6B對藉由第一熱處理在單組份氧化物半導體層104中形成板狀的結晶區域的機理 進行說明。
利用經典分子動力學法驗證了第一熱處理中的原子的運動。在經典分子動力學法中，藉由對成為原子間相互作用的特徵的經驗勢進行定義來對作用於原子的力量進行評價。這裏，藉由對各原子應用經典力學法則(classical dynamic law)，並且以數值的方式解答牛頓運動方程驗證各原子的運動(時間發展(time-dependent change))。在本計算中使用Born-Mayer-Huggins勢作為經驗勢。
如圖4所示，製造了在非晶氧化鋅(以下表示為a-ZnO)中以等間距配置作為晶核160的寬度為1nm的單晶氧化鋅(以下表示為c-ZnO)的模型。另外，將a-ZnO及c-ZnO的密度設定為5.5g/cm3。另外，將垂直方向設定為c軸方向。
接著，在圖4的模型中，固定c-ZnO並在三維週期邊界條件下，以700℃進行100psec間(時間步長為0.2fsec×50萬步(step))的經典分子動力學模擬實驗，並使用圖5A至5C及圖6A和6B示出其結果。
圖5A、圖5B、圖5C分別示出經過20psec、40psec、60psec時的原子配置的變化情況。圖6A、圖6B分別示出經過80psec、100psec時的原子配置的變化情況。另外，在各圖中，利用箭頭的長度及方向示出結晶生長的距離及方向。
另外，表1示出垂直方向(c軸[0001])及與其垂直的水平方向上的結晶生長速度。
在圖5A至5C中，與垂直方向(c軸方向)的箭頭162、166、170相比，水平方向(垂直於c軸方向的方向)的箭頭164a、164b、168a、168b、172a、172b的長度更長，由此可知，在水平方向上的結晶生長被優先進行，並且由圖5C可知：在相鄰的晶核之間，結晶生長結束。
由圖6A和6B可知：以形成在表面上的結晶區域為晶種如箭頭174、176那樣在垂直方向(c軸方向)上進行結晶生長。
另外，由表1可知：與垂直方向垂直的水平方向的結晶生長速度比垂直方向(c軸[0001])快大約4.9倍。由此可知，在ZnO中，首先在與表面(a-b平面)平行的方向上進行結晶生長。此時，在a-b平面上，在水平方向上進行結晶生長而形成板狀的單晶區域。接著，以形成在表面(a-b平面)上的板狀單晶區域為晶種，在垂直於表面(a-b平面)的方向上即c軸方向上進行結晶生長。由此，可以認為ZnO容易具有c軸取向。如此，藉由優先地在與表面(a-b平面)平行的方向上進行結晶生長之 後，再在垂直於表面的c軸方向上進行結晶生長(也稱為磊晶生長或軸向生長)，形成板狀的單晶區域。
接著，使用圖7A至7C對以使包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的第二多組份氧化物半導體層107的結晶軸與包含單晶區域的單組份氧化物半導體層105的結晶軸成為大致相同的方式進行結晶生長的機構進行說明。
圖7A示出單組份氧化物半導體層的典型例的六方晶結構的氧化鋅(ZnO)的從c軸方向觀察到的a-b平面的單位晶格結構，圖7B示出以c軸方向為垂直方向的結晶結構。
圖7C示出第一多組份氧化物半導體層及第二多組份氧化物半導體層的典型例的InGaZnO4的從c軸方向觀察到的a-b平面的結構。
由圖7A及7C可知：ZnO及InGaZnO4的晶格常數基本相等，而可以說a-b平面中的ZnO及InGaZnO4的一致性高。另外，由於InGaZnO4及ZnO為六方晶且ZnO具有與c軸方向平行的鍵，所以第一多組份氧化物半導體層及第二多組份氧化物半導體層的典型例的InGaZnO4可以在c軸方向上一致性高地進行結晶生長。由此可知，以包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的第二多組份氧化物半導體層107的結晶軸分別與包含單晶區域的單組份氧化物半導體層105的結晶軸成為大致相同的方式進行結晶生長。
藉由上述步驟，可以不受作為基底的基板的材質的影響地形成包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層的堆疊。
接著，在圖2E所示的包含單晶區域的第二多組份氧化物半導體層107上藉由光刻步驟形成抗蝕劑掩罩，然後使用該抗蝕劑掩罩對包含單晶區域的第一多組份氧化物半導體層103、包含單晶區域的單組份氧化物半導體層105以及包含單晶區域的第二多組份氧化物半導體層107進行蝕刻，以形成島狀的包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a。也將包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a稱為氧化物半導體堆疊110(參照圖1)。
接著，在氧化物半導體堆疊110上形成導電層，然後，藉由將導電層蝕刻為預定的形狀而形成佈線108a及108b。
佈線108a及108b可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。另外，也可以使用選自錳、鎂、鋯、鈹的任何一種或多種的金屬元素。此外，佈線108a及108b可以具有單層結構或者兩層以上的疊層 結構。例如，有包含矽的鋁層的單層結構、在鋁層上層疊有鈦層的兩層結構、在氮化鈦層上層疊有鈦層的兩層結構、在氮化鈦層上層疊有鎢層的兩層結構、在氮化鉭層上層疊有鎢層的兩層結構以及鈦層、在該鈦層上層疊有鋁層並且在該鋁層上形成有鈦層的三層結構等。另外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和鈧的一種或多種元素的合金層或氮化物層。
另外，佈線108a及108b也可以使用氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等透光導電材料。另外，也可以使用上述透光導電材料和上述金屬元素的疊層結構。
接著，在氧化物半導體堆疊110和佈線108a及108b上形成閘極絕緣層112。
閘極絕緣層112可以使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層或氧化鋁層的單層或疊層而形成。閘極絕緣層112較佳在接觸氧化物半導體堆疊110的部分包含氧，特別較佳使用氧化矽層而形成。藉由使用氧化矽層，可以將氧供給給氧化物半導體堆疊110，而可以得到優良的特性。
另外，藉由作為閘極絕緣層112使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等高介電常數(high-k)材料，可以降低閘極洩漏。再者，可以使用 高介電常數(high-k)材料與氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層和氧化鋁層中的任何一個以上的疊層結構。較佳將閘極絕緣層112的厚度設定為50nm至500nm。藉由增大閘極絕緣層112的厚度，可以降低閘極洩漏電流。
接著，在閘極絕緣層112上且重疊於氧化物半導體堆疊110的區域中形成閘極電極114。
閘極電極114可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。另外，也可以使用選自錳、鎂、鋯、鈹的任何一種或多種的金屬元素。此外，閘極電極114可以具有單層結構或者兩層以上的疊層結構。例如，有包含矽的鋁層的單層結構、在鋁層上層疊有鈦層的兩層結構、在氮化鈦層上層疊有鈦層的兩層結構、在氮化鈦層上層疊有鎢層的兩層結構、在氮化鉭層上層疊有鎢層的兩層結構以及鈦層、在該鈦層上層疊有鋁層並且在該鋁層上形成有鈦層的三層結構等。另外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和鈧的一種或多種元素的合金層或氮化物層。
另外，閘極電極114也可以使用氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等透光導電材料。另外，也可以使用上述透光導電材料和上述金屬元素的疊層結構。
然後，也可以形成絕緣層116作為保護層。藉由上述步驟，可以製造在通道形成區域中有具有單晶區域的氧化物半導體堆疊的電晶體150。已知的金屬氧化物為非晶狀態或多晶狀態的金屬氧化物，或者，藉由在1400℃左右的高溫下進行處理而得到單晶的金屬氧化物，但是，如上所述，藉由利用在形成具有平板狀的單晶區域的單組份氧化物半導體層之後以該單晶區域為晶種進行結晶生長的方法，可以在比較低溫下使用大面積基板製造在通道形成區域有具有單晶區域的氧化物半導體的電晶體。
(實施例2)
在本實施例中，作為根據所揭示的發明的一個方式的半導體裝置的製造方法，參照圖8A至圖10B說明具有被高純度化的氧化物半導體堆疊的電晶體的製造方法。
在基板100上形成絕緣層101。接著，在絕緣層101上，與實施例1同樣地形成第一多組份氧化物半導體層102，並且在第一多組份氧化物半導體層102上形成單組份氧化物半導體層104(參照圖8A)。
基板100可以適當地使用實施例1所示的基板100。
設置絕緣層101以減少雜質混入到形成在基板100上的層中並提高形成在基板100上的層的黏合性。絕緣層101由如下層形成：如氧化矽層、氧氮化矽層等的氧化物絕緣層；如氮化矽層、氮氧化矽層、氮化鋁層或氮氧化鋁層等的氮化物絕緣層。另外，絕緣層101也可以採用疊層 結構，例如，可以採用從基板100一側層疊上述氮化物絕緣層中任一個以上及上述氧化物絕緣層中任一個以上的結構。對絕緣層101的厚度沒有特別的限制，例如可以設定為10nm至500nm。注意，由於絕緣層101不是必需的構成要素，所以也可以採用不設置絕緣層101的結構。
絕緣層101可以利用濺射法、CVD法、塗敷法或印刷法等形成。
另外，當利用濺射法形成絕緣層101時，較佳邊去除殘留在處理室中的氫、水、羥基或氫化物等邊形成絕緣層101。由此，可以使絕緣層101不含有氫、水、羥基或氫化物等。較佳使用吸附型真空泵去除殘留在處理室內的氫、水、羥基或氫化物等。作為吸附型真空泵，例如，較佳使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。由於利用低溫泵進行排氣的處理室中的氫、水、羥基或氫化物等被排出，所以在該處理室中形成絕緣層101時，可以降低絕緣層101中含有的雜質濃度。
另外，較佳使用氫、水、羥基或氫化物等的雜質被去除到其濃度成為幾ppm左右或幾ppb左右的高純度氣體作為形成絕緣層101時使用的濺射氣體。
在本實施例中，將基板100搬送到處理室，並引入去除了氫、水、羥基或氫化物等的含有高純度氧的濺射氣體，並使用矽靶材在基板100上作為絕緣層101形成氧化矽層。注意，當形成絕緣層101時，也可以對基板100進 行加熱。
另外，當利用濺射法形成第一多組份氧化物半導體層102及單組份氧化物半導體層104時，藉由加熱基板，可以減少第一多組份氧化物半導體層102及單組份氧化物半導體層104中含有的氫、水、羥基或氫化物等的雜質並促進後面進行的第一熱處理中的結晶生長。
另外，較佳將金屬氧化物靶材中的金屬氧化物的相對密度設定為大於或等於80%，較佳為大於或等於95%，更佳為大於或等於99.9%。藉由使用相對密度高的靶材，可以降低形成的第一多組份氧化物半導體層102及單組份氧化物半導體層104中的雜質濃度，從而得到電特性或可靠性高的電晶體。
另外，較佳在分別形成第一多組份氧化物半導體層102及單組份氧化物半導體層104之前進行預熱處理，以去除殘留在濺射裝置內壁、靶材表面或靶材材料中的氫、水、羥基或氫化物等。作為預熱處理可以舉出：在減壓下將處理室內加熱到200℃至600℃的方法或反復進行氮或惰性氣體的引入和排氣的方法等。在預熱處理結束之後，使基板或濺射裝置冷卻，然後以不接觸於大氣的方式形成第一多組份氧化物半導體層102及單組份氧化物半導體層104。作為此時的靶材冷卻液，較佳使用油脂等而不使用水。雖然在不進行加熱的狀態下反復地進行氮或惰性氣體的引入及排氣也能夠得到一定的效果，但是更佳邊加熱邊進行上述步驟。
此外，較佳與絕緣層101同樣地在分別形成第一多組份氧化物半導體層102及單組份氧化物半導體層104之前、形成中或形成後去除殘留在濺射裝置中的氫、水、羥基或氫化物等。較佳使用吸附型真空泵去除濺射裝置內的殘留水分。由此，由於氫、水、羥基或氫化物等被排出，從而可以降低第一多組份氧化物半導體層102及單組份氧化物半導體層104中含有的雜質濃度。
接著，與實施例1同樣，進行第一熱處理。將第一熱處理的溫度設定為500℃至1000℃，較佳設定為600℃至850℃。另外，將加熱時間設定為1分至24小時。藉由進行第一熱處理，可以形成包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的單組份氧化物半導體層105(參照圖8B)。
另外，在第一熱處理中，藉由使第一多組份氧化物半導體層102及單組份氧化物半導體層104進行結晶生長並去除氧化物半導體的主要成分以外的雜質，典型的有氫、水、羥基或氫化物，可以使其高純度化。
在第一熱處理中，較佳採用稀有氣體(典型的為氬)氛圍；氧氛圍；氮氛圍；乾燥空氣氛圍；稀有氣體(典型的為氬)和氧的混合氛圍；稀有氣體和氮的混合氛圍。明確而言，較佳採用氫、水、羥基或氫化物等的雜質濃度被降低到幾ppm左右或幾ppb左右的高純度氣體氛圍。
在本實施例中，作為第一熱處理，在乾燥空氣氛圍中以700℃進行1個小時的熱處理。
接著，與實施例1同樣，在包含單晶區域的單組份氧化物半導體層105上形成第二多組份氧化物半導體層106。
接著，與實施例1同樣，進行第二熱處理。藉由進行第二熱處理，可以形成包含單晶區域的第二多組份氧化物半導體層107(參照圖8C)。
另外，在第二熱處理中，藉由使第二多組份氧化物半導體層106進行結晶生長並去除氧化物半導體的主要成分以外的雜質，典型的有氫、水、羥基或氫化物，可以使其高純度化。
另外，在第一熱處理及第二熱處理中，可以在升溫時將爐內的氛圍設定為氮氛圍，而在冷卻時將爐內的氛圍換為氧氛圍。在氮氛圍下進行脫水化或脫氫化之後，藉由將氛圍換為氧氛圍可以對第一多組份氧化物半導體層102、單組份氧化物半導體層104以及第二多組份氧化物半導體層106內部補給氧以使其成為i型氧化物半導體層。
藉由上述步驟，可以形成包含單晶區域的第一多組份氧化物半導體層103、包含單晶區域的單組份氧化物半導體層105以及包含單晶區域的第二多組份氧化物半導體層107(參照圖8C)。
接著，在包含單晶區域的第二多組份氧化物半導體層107上藉由光刻步驟形成抗蝕劑掩罩，然後使用該抗蝕劑掩罩對包含單晶區域的第一多組份氧化物半導體層103、包含單晶區域的單組份氧化物半導體層105以及包含單晶 區域的第二多組份氧化物半導體層107進行蝕刻，以形成島狀的包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a(參照圖8D)。另外，還可以藉由噴墨法形成抗蝕劑掩罩。當使用噴墨法形成抗蝕劑掩罩時不需要光掩罩，由此可以降低製造成本。以下，也將包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a稱為氧化物半導體堆疊110。
當進行上述蝕刻時，可以採用濕法蝕刻法或乾法蝕刻法。作為用於濕法蝕刻的蝕刻液，可以使用將磷酸、醋酸及硝酸混合而成的溶液、過氧化氫氨水(ammonia hydrogen peroxide)(31wt%的過氧化氫水：28wt%的氨水：水=5：2：2)等。另外，可以使用ITO-07N(由日本關東化學株式會社製造)。
濕法蝕刻後的蝕刻液與被蝕刻掉的材料一起藉由清洗而被去除。也可以精製含有該被去掉的材料的蝕刻液的廢液而再利用廢液中含有的材料。藉由回收該蝕刻後的廢液所包含的銦等材料而再利用該材料，可以有效利用資源並實現低成本化。
作為用於乾法蝕刻的蝕刻氣體，較佳地使用含氯的氣體(諸如氯氣(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4)之類的氯類氣體)。
另外，還可以使用含有氟的氣體(氟基氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)、或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾法蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便蝕刻為所希望加工的形狀。
接著，在絕緣層101和島狀氧化物半導體層上形成導電層108(參照圖8E)。導電層108之後成為佈線108a及108b。
導電層108可以藉由適當地使用實施例1所示的佈線108a及108b所示的材料而形成。藉由使用濺射法、CVD法或真空蒸鍍法，形成導電層108。在本實施例中，作為導電層108，使用包含藉由使用濺射法而形成的50nm厚的鈦層、100nm厚的鋁層以及50nm厚的鈦層的三層的金屬層。
接著，在導電層108上藉由利用光刻步驟而形成抗蝕劑掩罩，並且使用該抗蝕劑掩罩蝕刻導電層108，以形成用作源極電極及汲極電極的佈線108a及108b(參照圖9A)。或者，藉由使用印刷法或噴墨法而未利用光刻步驟形成佈線108a及108b，可以減少步驟數。
較佳使用紫外線或KrF雷射或ArF雷射進行用來形成 用於蝕刻的抗蝕劑掩罩的抗蝕劑的曝光。尤其是，當進行通道長度(L)小於25nm的曝光時，較佳使用波長為幾nm至幾十nm的波長極短的極紫外線(Extreme Ultraviolet)進行抗蝕劑的曝光。利用極紫外線的曝光的解析度高且聚焦深度大。由此，可以將之後形成的電晶體的通道長度(L)設定為10nm至1000nm(1μm)。藉由採用這種方法減小通道長度，可以提高電晶體的工作速度。另外，由於使用上述氧化物半導體的電晶體的截止電流極小，所以可以抑制因微細化導致的耗電量的增大。
當蝕刻導電層108時，以氧化物半導體堆疊110不被去除的方式適當地調節氧化物半導體堆疊110和導電層108的材料及蝕刻條件。另外，有時根據材料及蝕刻條件，在該步驟中氧化物半導體堆疊110的一部分被蝕刻而形成具有槽部(凹部)的氧化物半導體堆疊110。
另外，有時在氧化物半導體堆疊110的側面接觸佈線108a及108b的結晶區域成為非晶狀態。
另外，這裏，導電層108的蝕刻可以為乾法蝕刻或濕法蝕刻，也可以為乾法蝕刻和濕法蝕刻的兩者。根據材料而適當地調節蝕刻條件(蝕刻液、蝕刻時間、溫度等)，以形成所希望的形狀的佈線108a及108b。
在本實施例中，作為蝕刻劑使用過氧化氫氨水(氨、水以及過氧化氫水的混合液)蝕刻導電層108，以形成佈線108a及108b。
接著，如圖9B所示，在絕緣層101、氧化物半導體 堆疊110以及佈線108a及108b上與實施例1同樣地形成閘極絕緣層112。
由於藉由去除雜質實現i型化或實際上的i型化的氧化物半導體層(氫濃度得到降低而被高純度化的氧化物半導體層)對於介面能階或介面電荷極敏感，因此與閘極絕緣層112之間的介面是很重要的。由此，要求與被高純度化的氧化物半導體堆疊110接觸的閘極絕緣層112的高品質化。
例如，因為藉由利用使用μ波(例如，頻率為2.45GHz)的高密度電漿CVD，可以形成緻密且絕緣耐壓高的高品質的絕緣層，所以這是較佳的。這是因為如下緣故：藉由使氫濃度得到降低而被高純度化的氧化物半導體層和高品質的閘極絕緣層密接，可以降低介面能階而得到良好的介面特性。另外，因為利用高密度電漿CVD而得到的絕緣層可以以一定的厚度而形成，所以其臺階覆蓋性優良。另外，可以準確地控制利用高密度電漿CVD而得到的絕緣層的厚度。
當然，只要能夠作為閘極絕緣層形成優質的絕緣層，就可以應用其他的形成方法諸如濺射法或電漿CVD法等。當利用濺射法形成氧化矽層時，將矽靶材或石英靶材用作靶材，並且將氧或氧與氬的混合氣體用作濺射氣體。另外，也可以採用一種絕緣層，即藉由在形成閘極絕緣層之後進行熱處理，對閘極絕緣層的性質、與氧化物半導體堆疊110的介面特性進行改質的絕緣層。總之，絕緣層具 有作為閘極絕緣層的良好性質，而且減少與氧化物半導體堆疊110之間的介面態密度並形成優質的介面，即可。
例如，在85℃、2×106V/cm、12小時的閘極偏壓-熱應力測試(BT測試)中，當在氧化物半導體堆疊110中添加有雜質時，雜質和氧化物半導體堆疊110的主要成分之間的鍵因強電場(B：偏壓)和高溫(T：溫度)被截斷，且所產生的懸空鍵引發臨界值電壓(Vth)的漂移。
對此，本發明藉由儘量去除氧化物半導體堆疊110的雜質，特別是氫、水、羥基、氫化物等而如上所述使與閘極絕緣層之間的介面特性為良好，可以得到對於BT測試也穩定的電晶體。
另外，也可以藉由使以接觸氧化物半導體堆疊110的方式設置的絕緣層包含鹵素(例如，氟或氯)或者在氧化物半導體堆疊110露出的狀態下在包含鹵素的氣體氛圍中進行電漿處理，使氧化物半導體堆疊110包含鹵素，以去除存在於氧化物半導體堆疊110中或與以接觸該氧化物半導體堆疊110的方式設置的絕緣層的介面的氫、水、羥基、氫化物等雜質。在使絕緣層包含鹵素的情況下，只要將該絕緣層中的鹵素濃度設定為約5×1017cm-3至1×1020cm-3，即可。
另外，在如上所述在氧化物半導體堆疊110中或在氧化物半導體堆疊110與接觸其的絕緣層的介面含有鹵素且以接觸氧化物半導體堆疊110的方式設置的絕緣層為氧化物絕緣層的情況下，較佳使用氮化物絕緣層覆蓋氧化物絕 緣層的不接觸氧化物半導體堆疊110的一側。就是說，只要在接觸氧化物半導體堆疊110的氧化物絕緣層上以接觸該氧化物絕緣層的方式設置氮化矽層等，即可。藉由採用這種結構，可以減少氫、水、羥基、氫化物等雜質向氧化物半導體堆疊110的侵入。
另外，在形成閘極絕緣層112之前，較佳進行預熱處理，以去除殘留在濺射裝置內壁、靶材表面或靶材材料中的水分或氫。在預熱處理完了之後，在冷卻基板或濺射裝置之後，以不接觸大氣的方式形成閘極絕緣層112。
接著，在閘極絕緣層112上且重疊於氧化物半導體堆疊110的區域中形成閘極電極114(參照圖9C)。藉由在閘極絕緣層112上使用濺射法、CVD法或真空蒸鍍法形成導電層，在該導電層上藉由光刻步驟形成抗蝕劑掩罩，並且使用該抗蝕劑掩罩蝕刻導電層，可以形成閘極電極114。
接著，在惰性氣體氛圍下或者氧氣體氛圍下進行第三熱處理(較佳為200℃到450℃，例如為250℃到350℃)。藉由進行該熱處理，將氧供給給因第一熱處理及第二熱處理產生的氧缺陷，而可以進一步降低成為施主的氧缺陷，可以得到滿足化學計量比的結構，可以進一步使氧化物半導體堆疊110i型化或者在實際上i型化。另外，也可以在形成閘極電極114之前進行該第三熱處理。或者，也可以在之後形成絕緣層116之後進行該第三熱處理。
然後，在閘極絕緣層112及閘極電極114上形成絕緣層116(參照圖9D)。也可以使絕緣層116包含氫。可以使用濺射法或CVD法等形成絕緣層116。在本實施例中，使用利用CVD法而得到的氮化物絕緣層之一的氮化矽層。
較佳地是，在氮氛圍中，在150℃到450℃，較佳為250℃到440℃的溫度下進行第三熱處理。另外，可以在氧氛圍、稀有氣體氛圍或乾燥空氣氛圍中進行第三熱處理，而不侷限於氮氛圍。
藉由進行上述步驟，可以形成具有氫濃度得到降低而被高純度化且具有單晶區域的氧化物半導體堆疊的電晶體150。
另外，根據蝕刻條件，在圖8C之後，在將包含單晶區域的第二多組份氧化物半導體層107蝕刻為島狀之後，有時如圖10A所示那樣在絕緣層101的整個表面殘留包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的單組份氧化物半導體層105，而不將包含單晶區域的單組份氧化物半導體層105蝕刻為島狀。這是因為如下緣故：在第一熱處理溫度比第二熱處理高的情況下，與包含單晶區域的第二多組份氧化物半導體層107相比，包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的單組份氧化物半導體層105的結晶性變高，由此蝕刻速度變慢。
然後，藉由進行圖8E和圖9A至9D所示的步驟，如 圖10B所示那樣形成電晶體152，該電晶體152具有如下結構：在絕緣層101上層疊形成有包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的單組份氧化物半導體層105；在包含單晶區域的單組份氧化物半導體層105上形成有島狀的包含單晶區域的第二多組份氧化物半導體層107a、佈線108a及108b和閘極絕緣層112；以及在閘極絕緣層112上形成有閘極電極114。
一般來說，現有的氧化物半導體為n型，使用氧化物半導體的電晶體容易成為即使閘極電壓為0V也在源極電極與汲極電極之間流過電流的所謂的常開啟(normally-on)。如果場效應遷移率高但是電晶體為常開啟(normally-on)，就難以控制電路。另外，氧化物半導體中的氫被認為是因有可能成為施主而成為進行n型化的主要原因之一。另外，氧缺陷也被認為是進行n型化的主要原因之一。
鑒於上述問題，在第一熱處理及第二熱處理中，在進行氧化物半導體的結晶生長的同時從氧化物半導體去除n型雜質的氫、水、羥基或氫化物等而以儘量不包含氧化物半導體的主要成分以外的雜質的方式進行高純度化，並且在第三熱處理中，去除氧缺陷，以得到本質(i型)氧化物半導體。就是說，其特徵在於：藉由儘量去除氫、水、羥基或氫化物等雜質或氧缺陷而不以添加雜質的方式進行i型化，實現被高純度化的i型(本質半導體)或者接近該被高純度化的i型(本質半導體)。尤其是，因為對本 實施例所示的氧化物半導體進行了高度的結晶化，所以具有與非晶、微晶或多晶狀態相比其雜質或缺陷少的特徵。像這樣，藉由對氧化物半導體進行高純度化，可以使電晶體的臨界值電壓值為正，來實現所謂常關閉型(normally off)的切換元件。
此時的氧化物半導體的氫濃度為低於或等於1×1018cm-3，較佳為低於或等於1×1016cm-3，更佳在實質上為0。另外，氧化物半導體的載子密度低於1×1014cm-3，較佳為低於1×1012cm-3，更佳為低於1.45×1010cm-3。就是說，氧化物半導體的載子密度儘量接近0。另外，帶隙為大於或等於2eV，較佳為大於或等於2.5eV，更佳為大於或等於3eV。另外，利用二次離子質譜測定技術(SIMS)測量氧化物半導體中的氫濃度。另外，利用霍爾效應測量(Hall Effect Measurement)測量載子密度。另外，可以根據CV測量(電容-電壓測量)的測量結果而求得更低濃度的載子密度。
另外，氧化物半導體的載子密度比通常的矽片中的載子密度的最小值(約1×1014/cm3)小得多(例如，低於1×1012/cm3，更佳為低於1.45×1010/cm3)。另外，在通道長度為3μm且通道寬度為1×104μm的電晶體中，在汲極電壓在1V至10V範圍內的情況下，截止電流(在將閘極與源極間的電壓設定為低於或等於0V時流過源極與汲極之間的電流)在室溫下為低於或等於測量下限，亞臨界值擺幅值(S值)為0.1V/dec.(閘極絕緣層的厚度為 100nm)。像這樣，藉由對氧化物半導體進行高純度化，也可以將截止電流降低到1×10-20A(10zA(仄普托安培))約1×10-19A(100zA)。截止電流因由直接複合或間接複合引起的電洞和電子的產生-複合而流過，但是，因為氧化物半導體的帶隙寬而需要較大熱能量以激發電子，所以不容易發生直接複合或間接複合。由此，因為在將負的電位施加到閘極電極的狀態(截止狀態)下，少數載子的電洞在實際上為0，所以不容易發生直接複合及間接複合，使得電流極低。
另外，如果可以知道截止電流和汲極電壓的數值，就可以根據歐姆定律而算出電晶體處於截止狀態時的電阻值(截止電阻R)，如果可以知道通道形成區域的截面積A和通道長度L，就可以根據ρ=RA/L的公式(R為截止電阻)而算出截止電阻率ρ。截止電阻率較佳為高於或等於1×109Ω．m(或者1×1010Ω．m)。這裏，在以通道形成區域的厚度為d且以通道寬度為W時，可以根據A=dW而算出截面積A。
使用氧化物半導體的電晶體的截止電流比使用非晶矽的電晶體的截止電流，即10-12A左右低得多。像這樣，藉由使用被i型化或在實際上被i型化的氧化物半導體，可以得到具有極好截止電流特性的電晶體150。
再者，藉由降低氧化物半導體的載子，較佳消除該載子，而將電晶體中的氧化物半導體用作載子流過的通道(路徑)。結果，氧化物半導體為被高純度化的i型(本 質)半導體，沒有載子或者載子極少，從而可以在電晶體的截止狀態下使截止電流極低，這就是本實施例的技術思想。
另外，在將氧化物半導體用作通道(路徑)，並且以氧化物半導體本身不具有載子或者載子極少的方式進行高純度化而得到i型(本質)氧化物半導體的情況下，由源極電極或汲極電極供給載子。藉由適當地選擇氧化物半導體的電子親和力χ和費米能階，理想的是與本質費米能階一致的費米能階、源極及汲極的電極的功函數，可以從源極電極及汲極電極注入載子，而可以適當地製造n型電晶體及p型電晶體。
像這樣，藉由以儘量不包含氧化物半導體的主要成分以外的雜質，典型為氫、水、羥基或氫化物等的方式進行高純度化且使氧化物半導體具有單晶區域，可以使電晶體的工作優良。尤其是，可以提高開關比。另外，可以抑制BT測試前後的電晶體的臨界值電壓的變化量，而可以實現高可靠性。另外，可以抑制電特性的溫度依賴性。另外，已知的金屬氧化物為非晶狀態或多晶狀態的金屬氧化物，或者，藉由在1400℃左右的高溫下進行處理而得到單晶的金屬氧化物，但是，如上所述，藉由利用在形成具有平板狀的單晶區域的單組份氧化物半導體層之後以該單晶區域為晶種進行結晶生長的方法，可以在比較低溫下使用大面積基板製造具有單晶區域的氧化物半導體層。
本實施例可以與其他實施例所記載的結構適當地組合 而實施。
(實施例3)
在本實施例中，參照圖11A至11D說明與實施例1及實施例2不同的氧化物半導體堆疊110的製造方法。
與實施例2同樣，如圖11A所示，在基板100上形成絕緣層101。接著，在絕緣層101上形成第一多組份氧化物半導體層102，並且在第一多組份氧化物半導體層102上形成單組份氧化物半導體層104。
接著，與實施例1同樣，藉由進行第一熱處理，如圖11B所示，形成包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的單組份氧化物半導體層105。接著，在包含單晶區域的單組份氧化物半導體層105上形成第二多組份氧化物半導體層106。
接著，在第二多組份氧化物半導體層106上利用光刻步驟形成抗蝕劑掩罩之後，使用該抗蝕劑掩罩蝕刻包含單晶區域的第一多組份氧化物半導體層103、包含單晶區域的單組份氧化物半導體層105以及第二多組份氧化物半導體層106，以形成島狀的包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及第二多組份氧化物半導體層106a。然後，去除抗蝕劑掩罩(參照圖11C)。
接著，藉由進行第二熱處理，以包含單晶區域的單組份氧化物半導體層105a為晶種來進行第二多組份氧化物 半導體層106a的結晶生長，以形成包含單晶區域的第二多組份氧化物半導體層107a。藉由上述步驟，可以形成使用包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a而形成的氧化物半導體堆疊110。然後，藉由圖8E及圖9A至9D所示的步驟，可以形成圖1所示的電晶體150。
包含單晶區域的第二多組份氧化物半導體層的結晶性高，其蝕刻速度根據蝕刻條件而比被結晶化前的第二多組份氧化物半導體層慢。因此，藉由在進行第二熱處理之前將第二多組份氧化物半導體層蝕刻為島狀，可以縮短蝕刻時間。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例4)
在本實施例中，參照圖12A至12D說明與實施例1至實施例3不同的氧化物半導體堆疊110的製造方法。
與實施例2同樣，在基板100上形成絕緣層101。接著，在絕緣層101上形成第一多組份氧化物半導體層，並且在第一多組份氧化物半導體層上形成單組份氧化物半導體層。接著，與實施例1同樣，藉由進行第一熱處理，形成包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的單組份氧化物半導體層105(參照圖12A)。
接著，在包含單晶區域的單組份氧化物半導體層105上利用光刻步驟形成抗蝕劑掩罩之後，使用該抗蝕劑掩罩蝕刻包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的單組份氧化物半導體層105，以如圖12B所示那樣形成島狀的包含單晶區域的第一多組份氧化物半導體層103b及包含單晶區域的單組份氧化物半導體層105b。然後，去除抗蝕劑掩罩。
接著，在包含單晶區域的單組份氧化物半導體層105b和絕緣層101上形成第二多組份氧化物半導體層106。
接著，在第二多組份氧化物半導體層106上利用光刻步驟形成抗蝕劑掩罩之後，使用該抗蝕劑掩罩蝕刻包含單晶區域的第一多組份氧化物半導體層103b、包含單晶區域的單組份氧化物半導體層105b以及第二多組份氧化物半導體層106，以形成島狀的包含單晶區域的第一多組份氧化物半導體層103a、島狀的包含單晶區域的單組份氧化物半導體層105a以及島狀的第二多組份氧化物半導體層106a。然後，去除抗蝕劑掩罩(參照圖12C)。
接著，藉由進行第二熱處理，以包含單晶區域的單組份氧化物半導體層105a為晶種來進行第二多組份氧化物半導體層106a的結晶生長，以形成包含單晶區域的第二多組份氧化物半導體層107a。藉由上述步驟，可以形成使用包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單 晶區域的第二多組份氧化物半導體層107a而形成的氧化物半導體堆疊110(參照圖12D)。然後，藉由圖8E及圖9A至9D所示的步驟，可以形成圖1所示的電晶體150。
包含單晶區域的第二多組份氧化物半導體層的結晶性高，其蝕刻速度根據蝕刻條件而比被結晶化前的第二多組份氧化物半導體層慢。因此，藉由在進行第二熱處理之前將第二多組份氧化物半導體層蝕刻為島狀，可以縮短蝕刻時間。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例5)
在本實施例中，參照圖8A至8E及圖13A和13B說明包含單晶區域的第二多組份氧化物半導體層的製造方法與實施例1不同的方式。
與實施例2同樣，如圖8A所示，在基板100上形成絕緣層101。接著，在絕緣層101上形成第一多組份氧化物半導體層102，並且在第一多組份氧化物半導體層102上形成單組份氧化物半導體層104。
接著，與實施例1同樣，藉由進行第一熱處理，如圖13A所示那樣形成包含單晶區域的第一多組份氧化物半導體層103及包含單晶區域的單組份氧化物半導體層105。
接著，如圖13B所示，一邊在200℃至600℃，較佳 為200℃至550℃的溫度下加熱，一邊在包含單晶區域的單組份氧化物半導體層105上使用濺射法形成包含單晶區域的第二多組份氧化物半導體層107。包含單晶區域的第二多組份氧化物半導體層107成為六方晶的非纖鋅礦型結晶結構。這裏，因為一邊加熱一邊沉積第二多組份氧化物半導體層，所以以包含單晶區域的單組份氧化物半導體層105的表面的單晶區域為結晶生長的晶種來以其結晶軸與包含單晶區域的單組份氧化物半導體層105相同，尤其是其c軸方向相同的方式進行結晶生長(也稱為磊晶生長或軸向生長)，由此可以形成包含單晶區域的第二多組份氧化物半導體層107。結果，即使不進行第二熱處理，也可以形成其c軸方向與包含單晶區域的單組份氧化物半導體層105相同的被結晶化的包含單晶區域的第二多組份氧化物半導體層107。
然後，經過實施例1的步驟，可以製造電晶體150。
在本實施例中，因為可以減小熱處理次數，所以可以提高產率。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例6)
在實施例1至實施例5中，示出頂閘極結構的電晶體的製程，但是在本實施例中，參照圖14A至14E說明底閘極結構的電晶體的製程。
在本實施例中，作為基板100，使用玻璃基板，預先在650℃的溫度下對基板100進行6分鐘的熱處理兩次。藉由在形成電晶體之前對基板進行加熱，抑制由基板收縮產生的膜剝離或掩罩的位置偏差。接著，在具有絕緣表面的基板100上形成導電層之後，使用光掩罩進行光刻步驟而設置閘極電極400。
另外，也可以在基板100與閘極電極400之間設置實施例2所示的絕緣層101。絕緣層101可以提高基板100與閘極電極400之間的黏合性。
作為閘極電極400，可以適當地使用作為實施例1所示的閘極電極114示出的材料及製造方法。另外，當閘極電極400的端部具有傾斜度時，可以提高之後形成的絕緣層、半導體層以及導電層的覆蓋度，因此是較佳的。
接著，在閘極電極400上形成閘極絕緣層401。閘極絕緣層401可以適當地使用作為實施例1所示的閘極絕緣層112示出的材料及製造方法。
接著，在閘極絕緣層401上，與實施例1同樣形成第一多組份氧化物半導體層，並且在第一多組份氧化物半導體層上形成單組份氧化物半導體層，然後，進行第一熱處理，以形成包含單晶區域的第一多組份氧化物半導體層403及包含單晶區域的單組份氧化物半導體層405(參照圖14A)。
接著，在包含單晶區域的單組份氧化物半導體層405上，與實施例1同樣形成第二多組份氧化物半導體層，然 後，進行第二熱處理，以形成包含單晶區域的第二多組份氧化物半導體層407(參照圖14B)。
接著，在包含單晶區域的第二多組份氧化物半導體層407上，使用光刻步驟形成抗蝕劑掩罩，然後，進行蝕刻，以形成島狀的包含單晶區域的第一多組份氧化物半導體層403a、島狀的包含單晶區域的單組份氧化物半導體層405a以及島狀的包含單晶區域的第二多組份氧化物半導體層407a。
接著，在閘極絕緣層401、島狀的包含單晶區域的第一多組份氧化物半導體層403a、島狀的包含單晶區域的單組份氧化物半導體層405a以及島狀的包含單晶區域的第二多組份氧化物半導體層407a上形成用作源極電極及汲極電極的佈線408a及408b。佈線408a及408b可以與實施例1所示的佈線108a及108b同樣形成。
接著，在形成接觸氧化物半導體層的一部分的成為保護絕緣層的氧化物絕緣層412之後，也可以進行第三熱處理(參照圖14C)。
在本實施例中，作為氧化物絕緣層412，藉由濺射法形成厚度為300nm的氧化矽層。將形成時的基板溫度設定為室溫以上且300℃以下即可，在本實施例中將它設定為100℃。可以在稀有氣體(典型為氬)氛圍下、在氧氛圍下或者在稀有氣體(典型為氬)和氧的混合氛圍下藉由濺射法形成氧化矽層。此外，作為靶材可以使用氧化矽靶材或矽靶材。例如可以使用矽靶材在氧及氮氛圍下使用濺 射法形成氧化矽層。接觸結晶化的島狀的包含單晶區域的第一多組份氧化物半導體層403a、結晶化的島狀的包含單晶區域的單組份氧化物半導體層405a以及結晶化的島狀的包含單晶區域的第二多組份氧化物半導體層407a而形成的氧化物絕緣層412的厚度為10nm到500nm，典型地使用氧化矽層、氮氧化矽層、氧化鋁層或氧氮鋁層等。
另外，第三熱處理的溫度為200℃以上且450℃以下，較佳為250℃以上且350℃以下。藉由進行該熱處理，將氧供給給因第一熱處理及第二熱處理產生的氧缺陷，而可以進一步降低成為施主的氧缺陷，可以得到滿足化學計量比的結構，可以進一步使包含單晶區域的第一多組份氧化物半導體層403a、包含單晶區域的單組份氧化物半導體層405a以及包含單晶區域的第二多組份氧化物半導體層407ai型化或者在實際上i型化。
接著，在氧化物絕緣層412上形成絕緣層416。然後，也可以進行第四熱處理(參照圖14D)。絕緣層416可以與實施例2所示的絕緣層116同樣地形成。
在氮氛圍中，並且在150℃到450℃，較佳為250℃到440℃的溫度下進行第四熱處理。另外，可以在氧氛圍、稀有氣體氛圍或乾燥空氣氛圍中進行第四熱處理，而不侷限於氮氛圍。
藉由上述步驟，完成電晶體450，其中使用從包含單晶區域的單組份氧化物半導體層405a的結晶區域進行了結晶生長的包含單晶區域的第一多組份氧化物半導體層 403a及包含單晶區域的第二多組份氧化物半導體層407a。
接著，也可以在絕緣層416上形成層間絕緣層418(參照圖14E)。層間絕緣層418也可以使用利用濺射法或CVD法等而形成的氧化矽層、氮氧化矽層、氮化矽層、氧化鉿層、氧化鋁層、氧化鉭層等的包含無機絕緣材料的材料而形成。另外，作為層間絕緣層418的材料，也可以使用丙烯酸樹脂、聚醯亞胺、環氧樹脂等有機樹脂。另外，在本實施例中，採用氧化物絕緣層412、絕緣層416以及層間絕緣層418的疊層結構，但是所揭示的發明的一個方式不侷限於此。可以採用單層結構、兩層結構或四層以上的疊層結構。
另外，本實施例所示的電晶體的特徵之一在於：如圖14E所示，閘極電極400具有與佈線408a及408b重疊的區域。具有如下區域：佈線408a的端部與閘極絕緣層401的臺階，即在截面圖中佈線408a與閘極絕緣層的從平坦面變成傾斜面的變化點之間的區域(這裏，圖14E所示的LOV區域)。設置LOV區域，以不使載子流過在由閘極電極的端部而起的臺階部產生的氧化物半導體的晶界是重要的。
另外，也可以在氧化物絕緣層412上形成背閘極電極。圖15A和15B示出該情況的製程。在得到圖14C的狀態之後，形成到達閘極電極400的接觸孔，並且在氧化物絕緣層412上形成背閘極電極414(參照圖15A)。接 著，也可以在背閘極電極414和氧化物絕緣層412上形成絕緣層416，以進行第四熱處理。藉由上述步驟，可以得到圖15B所示的電晶體451。藉由將背閘極電極414設置在重疊於使用包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層而形成的通道形成區域的位置，由於背閘極起到鈍化層的作用而防止氫從外部侵入到通道形成區域中，可以降低BT測試(偏壓-熱應力測試)前後的電晶體451的臨界值電壓的變化量。
另外，背閘極電極414的電位也可以與電晶體451的閘極電極400的電位不同。另外，背閘極電極414的電位可以是GND、0V或浮動狀態。在此情況下，藉由不在形成背閘極電極414之前形成到達閘極電極400的接觸孔，可以使閘極電極400的電位與背閘極電極414的電位不同。
接著，藉由在絕緣層416上形成用來進行平坦化的層間絕緣層418，可以得到圖15B所示的截面結構。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例7)
在本實施例中，使用圖16示出通道停止結構的電晶體的結構。
因為本實施例只是其一部分與實施例6不同，所以這 裏省略詳細的說明。
以下，依次說明步驟。與實施例6同樣，在基板100上形成閘極電極400和閘極絕緣層402。接著，與實施例6同樣，在閘極絕緣層402上形成第一多組份氧化物半導體層，在第一多組份氧化物半導體層上形成單組份氧化物半導體層，藉由進行第一熱處理，使第一多組份氧化物半導體層及單組份氧化物半導體層結晶化，以形成包含單晶區域的第一多組份氧化物半導體層及包含單晶區域的單組份氧化物半導體層。接著，與實施例6同樣，形成第二多組份氧化物半導體層，藉由進行第二熱處理，使第二多組份氧化物半導體層結晶化，以形成包含單晶區域的第二多組份氧化物半導體層。
接著，形成氧化物絕緣層，進行第三熱處理。氧化物絕緣層使用與實施例6所示的氧化物絕緣層412相同的材料。另外，第三熱處理的條件與實施例6所示的第三熱處理相同，將氧供給給包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層，來減少包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層中的氧缺陷。
接著，使用光刻步驟在氧化物絕緣層上形成抗蝕劑掩罩，選擇性地進行蝕刻，以形成島狀的包含單晶區域的第一多組份氧化物半導體層403a、島狀的包含單晶區域的 單組份氧化物半導體層405a以及島狀的包含單晶區域的第二多組份氧化物半導體層407a。與此同時，氧化物絕緣層也成為島狀。
接著，去除抗蝕劑掩罩，使用光刻步驟形成抗蝕劑掩罩，並且選擇性地進行蝕刻，以形成島狀的氧化物絕緣層420。
接著，在島狀氧化物絕緣層420、島狀的包含單晶區域的第一多組份氧化物半導體層403a、島狀的包含單晶區域的單組份氧化物半導體層405a以及島狀的包含單晶區域的第二多組份氧化物半導體層407a上，與實施例1同樣形成佈線408a及408b。
接著，在佈線408a及408b和島狀氧化物絕緣層420上形成絕緣層416。然後，也可以進行第四熱處理。另外，只要第四熱處理的條件也與實施例6所示的第四熱處理相同，即可。
藉由上述步驟，完成包括包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層的通道停止型電晶體452。
接著，在絕緣層416上形成用來平坦化的層間絕緣層418，而可以得到圖16所示的截面結構。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例8)
在本實施例中，參照圖17說明可以應用於實施例6及實施例7的結構。
本實施例的特徵在於：包含單晶區域的第一多組份氧化物半導體層403b、包含單晶區域的單組份氧化物半導體層405b以及包含單晶區域的第二多組份氧化物半導體層407b的面積小於閘極電極400，並且其全部重疊於閘極電極400。因此，藉由使用具有遮光性的金屬元素或合金形成閘極電極400，可以減少來自基板100一側的外光向包含單晶區域的第一多組份氧化物半導體層403b、包含單晶區域的單組份氧化物半導體層405b以及包含單晶區域的第二多組份氧化物半導體層407b的照射。另外，因為包含單晶區域的第一多組份氧化物半導體層403b、包含單晶區域的單組份氧化物半導體層405b以及包含單晶區域的第二多組份氧化物半導體層407b只重疊於其端部以外的閘極電極400的平坦的部分，所以其成為平坦的形狀。結果，因為垂直於表面的c軸方向都平行，所以不容易形成晶界，而在實際上成為結晶性優良的單晶結構。
經過上述步驟，成為包括在實際上具有單晶結構的第一多組份氧化物半導體層、單組份氧化物半導體層以及第二多組份氧化物半導體層的電晶體。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例9)
在本實施例中，作為將在上述實施例中說明的半導體裝置用於半導體積體電路時的一個方式，參照圖18說明利用其與使用另一半導體材料的半導體裝置的疊層結構而形成的半導體裝置。
圖18是示出根據本實施例的半導體裝置的結構的一個方式的截面圖。圖18所示的半導體裝置在下部具有使用氧化物半導體以外的材料(例如，矽)的電晶體250並且在上部具有使用氧化物半導體的電晶體150。使用氧化物半導體的電晶體150是圖1所示的電晶體150。另外，雖然在電晶體250及電晶體150都是n型電晶體的情況下進行說明，但是也可以使用p型電晶體。尤其是，電晶體250容易為p型。
電晶體250包括：設置在包含半導體材料的基板200中的通道形成區216；以夾有通道形成區216的方式設置的雜質區域214及高濃度雜質區域220(它們也總稱為雜質區域)；設置在通道形成區216上的閘極絕緣層208a；設置在閘極絕緣層208a上的閘極電極210a；電連接於雜質區域214的用作源極電極及汲極電極的佈線230a及230b(參照圖18)。
這裏，在閘極電極210a的側面設置有側壁絕緣層218。另外，在從垂直於基板200的主平面的方向來看不重疊於側壁絕緣層218的區域中具有高濃度雜質區域220和接觸高濃度雜質區域220的金屬化合物區域224。另 外，在基板200上，以圍繞電晶體250的方式設置有元件分離絕緣層206，並且，覆蓋電晶體250地設置有層間絕緣層226及層間絕緣層228。佈線230a及230b藉由形成在層間絕緣層226、層間絕緣層228以及絕緣層234中的開口電連接於金屬化合物區域224。就是說，佈線230a及230b隔著金屬化合物區域224電連接於高濃度雜質區域220及雜質區域214。
電晶體150包括：設置在絕緣層101上的包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a；用作源極電極及汲極電極的佈線108a及108b，該佈線108a及108b設置在包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a上，並電連接於包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a；閘極絕緣層112，該閘極絕緣層112設置為覆蓋包含單晶區域的第一多組份氧化物半導體層103a、包含單晶區域的單組份氧化物半導體層105a以及包含單晶區域的第二多組份氧化物半導體層107a和佈線108a及108b；以及閘極電極114，該閘極電極114設置在閘極絕緣層112上的重疊於包含單晶區域的第二多組份氧化物半導體層107a的區域中。
另外，在電晶體150上設置有絕緣層116及層間絕緣層118。這裏，在閘極絕緣層112、絕緣層116以及層間絕緣層118中設置有到達佈線108a及108b的開口，並且佈線254d及254e分別形成為藉由該開口接觸佈線108a及108b。另外，與佈線254d及254e同樣，佈線254a、254b以及254c分別形成為藉由設置在閘極絕緣層112、絕緣層116以及層間絕緣層118中的開口接觸佈線236a、236b以及236c。
另外，在層間絕緣層118上設置有絕緣層256，並且佈線258a、258b、258c以及258d設置為埋入該絕緣層256中。這裏，佈線258a接觸佈線254a，佈線258b接觸佈線254b，佈線258c接觸佈線254c及254d，並且佈線258d接觸佈線254e。
就是說，電晶體150的佈線108a隔著佈線230c、236c、254c、258c以及254d電連接於另一元件(使用氧化物半導體以外的材料的電晶體等)。再者，電晶體150的佈線108b隔著佈線254e及258d電連接於另一元件。另外，連接的佈線(佈線230c、236c、254c、258c以及254d等)的結構不侷限於上述，而可以適當地追加或省略等。
另外，較佳將包含銅的材料用於各種佈線(例如，佈線258a、258b、258c以及258d等)的一部分。藉由將包含銅的材料用於各種佈線的一部分，可以提高導電性。包含銅的電極或佈線可以藉由所謂的鑲嵌步驟等而形成。
如上所述，在本實施例中，雖然說明了採用疊層結構的半導體裝置的典型的一個方式，但是所揭示的發明的一個方式不侷限於此。例如，可以適當地改變電晶體的結構、絕緣層的個數或配置、電極或佈線的個數或連接關係等。例如，作為電極的連接關係的一個例子，可以採用電晶體250的閘極電極210a與電晶體150的佈線108a或108b電連接的結構。
像這樣，藉由採用一體地具備使用氧化物半導體以外的材料的電晶體和使用氧化物半導體的電晶體的結構，可以實現被要求與使用氧化物半導體的電晶體不同的電特性的半導體裝置。
如上所述，本實施例所示的結構、方法等可以與其他的實施例所示的結構、方法等適當地組合而使用。
(實施例10)
在本實施例中，作為根據所揭示的發明的一個方式的半導體裝置的具體方式，說明用作記憶體裝置的半導體裝置的結構。這裏，說明包括如下兩種電晶體的半導體裝置：一是使用包含單晶區域的第一多組份氧化物半導體層、包含單晶區域的單組份氧化物半導體層以及包含單晶區域的第二多組份氧化物半導體層(以下稱為氧化物半導體堆疊)的電晶體；二是使用氧化物半導體堆疊以外的材料(例如，矽)的電晶體。
在圖19所示的半導體裝置中，電晶體300的閘極電 極與電晶體302的源極電極和汲極電極中的一方電連接。另外，第一佈線(1st Line：也稱為源極線)和電晶體300的源極電極電連接，第二佈線(2nd Line：也稱為位線)和電晶體300的汲極電極電連接。並且，第三佈線(3rd Line：也稱為第一信號線)與電晶體302的源極電極和汲極電極中的另一方電連接，第四佈線(4th Line：也稱為第二信號線)和電晶體302的閘極電極電連接。這裏，電晶體300使用氧化物半導體堆疊以外的材料(例如，矽)，而電晶體302使用氧化物半導體堆疊。在圖19中，OS tr表示電晶體302。
使用氧化物半導體以外的材料的電晶體300可以進行充分的高速工作，因此藉由使用該使用氧化物半導體以外的材料的電晶體300而可以進行高速的儲存內容的讀出等。另外，使用氧化物半導體堆疊的電晶體302具有截止電流極小的特徵。因此，藉由使電晶體302成為截止狀態，可以在極長時間內保持電晶體300的閘極電極的電位。
藉由將電晶體302的源極電極或汲極電極電連接於電晶體300的閘極電極，使其起到與用作非易失性記憶元件的浮動閘極型電晶體的浮動閘極相等的作用。因此，在本實施例中，將電晶體302的源極電極或汲極電極與電晶體300的閘極電極電連接的部分稱為浮動閘極部FG。該浮動閘極部FG可以被看作埋入絕緣物中的(所謂的浮動狀態)，而在浮動閘極部FG中保持電荷。因為電晶體302 的截止電流為使用矽半導體而形成的電晶體300的十萬分之一以下，所以可以忽略儲存在浮動閘極部FG中的電荷因電晶體302的洩漏而消失的問題。
藉由採用這種結構，可以避免在現有的浮動閘極型電晶體中存在的由將電子注入到浮動閘極時的穿隧電流而使閘極絕緣層(穿隧絕緣層)退化的問題。因此，在圖19所示的半導體裝置中，在原理上可以忽略寫入次數的限制。
另外，也可以將電容器提供到浮動閘極部FG。藉由將電容器提供到浮動閘極部FG，電荷的保持變容易，而且，對起因於各佈線的電位變動的浮動閘極部FG的電位變動的抑制變容易。
在圖19所示的半導體裝置中，藉由發揮可以保持電晶體300的閘極電極的電位的特徵，如下所述那樣可以進行資訊寫入、保持和讀出。
首先，說明資訊的寫入及保持。首先，藉由將第四佈線的電位設定為使電晶體302成為導通狀態的電位，使電晶體302成為導通狀態。由此，將第三佈線的電位施加到電晶體300的閘極電極(寫入)。然後，藉由將第四佈線的電位設定為使電晶體302成為截止狀態的電位，使電晶體302成為截止狀態，而保持電晶體300的閘極電極的電位(保持)。
因為電晶體302的截止電流極小，所以在長時間內保持電晶體300的閘極電極的電位。例如，在電晶體300的 閘極電極的電位為使電晶體300成為導通狀態的電位的情況下，在長時間內保持電晶體300的導通狀態。另外，在電晶體300的閘極電極的電位為使電晶體300成為截止狀態的電位的情況下，在長時間內保持電晶體300的截止狀態。
下面，說明資訊的讀出。如上所述，當在保持電晶體300的導通狀態或截止狀態的狀態下將預定的電位(恒定電位)施加到第一佈線時，第二佈線的電位根據電晶體300的導通狀態或截止狀態而不同。
如上所述，藉由在保持資訊的狀態下對第一佈線的電位和第二佈線的電位進行比較，可以讀出資訊。
下面，說明資訊的重寫。與上述資訊的寫入及保持同樣，進行資訊的重寫。就是說，藉由將第四佈線的電位設定為使電晶體302成為導通狀態的電位，使電晶體302成為導通狀態。由此，將第三佈線的電位(根據新的資訊的電位)施加到電晶體300的閘極電極。然後，藉由將第四佈線的電位設定為使電晶體302成為截止狀態的電位，使電晶體302成為截止狀態，而處於保持新的資訊的狀態。
如上所述，根據所揭示的發明的半導體裝置可以藉由再次進行資訊的寫入而直接重寫資訊。由此，不需要快閃記憶體等所需要的抹除工作，而可以抑制起因於抹除工作的工作速度的降低。就是說，可以實現半導體裝置的高速工作。
另外，根據本實施例的半導體裝置因電晶體302的低 截止電流特性而可以在極長時間內保持資訊。就是說，不需要進行DRAM等所需要的刷新工作，而可以抑制耗電量。另外，可以將其實際上用作非易失性半導體裝置。
另外，因為根據電晶體302的開關工作而進行資訊寫入等，所以不需要高電壓，也沒有元件退化的問題。再者，根據電晶體的導通或截止而進行資訊寫入或抹除，而也可以容易實現高速工作。
另外，使用氧化物半導體以外的材料的電晶體可以進行充分的高速工作，因此，藉由利用該電晶體，可以進行高速的儲存內容的讀出。
另外，上述說明關於使用以電子為載子的n型電晶體(n通道型電晶體)的情況，但是，當然可以使用以電洞為載子的p型電晶體代替n型電晶體。
根據本實施例的半導體裝置例如可以使用上述實施例所示的電晶體的疊層結構而形成。當然，電晶體的疊層結構不需要侷限於上述實施例所示的電晶體的結構。例如，也可以在同一面上形成電晶體300和電晶體302。另外，因為根據本實施例的半導體裝置利用電晶體302的低截止電流，所以不需要特別限定電晶體300。例如，在本實施例中，使用氧化物半導體以外的材料形成電晶體300，但是也可以使用氧化物半導體。
另外，在本實施例中，說明了最小單位的半導體裝置，但是半導體裝置的結構不侷限於此。藉由適當地連接多個半導體裝置，可以構成更高度的半導體裝置。例如， 藉由使用上述多個半導體裝置，可以構成用作NAND型或NOR型記憶體裝置的半導體裝置。佈線的結構也不侷限於圖19，而可以適當地改變。
本實施例所示的結構、方法等可以與其他的實施例所示的結構、方法等適當地組合而使用。
(實施例11)
在本實施例中，對製造包含在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的電晶體並且將該電晶體用於像素部以及驅動電路來製造具有顯示功能的半導體裝置(也稱為顯示裝置)的情況進行說明。另外，也可以將驅動電路的一部分或全部一體地形成在與像素部同一基板上來形成系統整合型面板(system on panel)。
在本實施例中，作為本發明的一個方式的半導體裝置，示出液晶顯示裝置。首先，參照圖20A和20B說明相當於半導體裝置的一個方式的液晶顯示面板的外觀及截面。圖20A和20B分別相當於一種面板的俯視圖，其中利用密封材料4005將形成在第一基板4001上的包含在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的電晶體4010、4011及液晶元件4013密封在與第二基板4006之間；沿著圖20A的M-N的截面圖。
提供密封材料4005以便使其包圍設置於第一基板4001上的像素部4002、信號線驅動電路4003及掃描線驅動電路4004。將第二基板4006設置於像素部4002、信號 線驅動電路4003及掃描線驅動電路4004之上。因而，像素部4002、信號線驅動電路4003及掃描線驅動電路4004與液晶層4008由第一基板4001、密封材料4005及第二基板4006密封在一起。
另外，設置在第一基板4001上的像素部4002、信號線驅動電路4003和掃描線驅動電路4004包括多個電晶體。在圖20B中例示像素部4002所包括的電晶體4010和掃描線驅動電路4004所包括的電晶體4011。在電晶體4010、4011上設置有絕緣層4014、4020和4021。
可以將實施例6所示的包含在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的電晶體用於電晶體4010、4011。在本實施例中，電晶體4010、4011是n通道型電晶體。
在絕緣層4021上的重疊於驅動電路用電晶體4011的在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的通道形成區的位置設置有導電層4040。藉由在與在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的通道形成區重疊的部分中設置導電層4040，作為其效果之一，導電層4040起到鈍化層的作用而防止氫從外部侵入到通道形成區域中，可以減小BT測試前後電晶體4011的臨界值電壓的偏移量。此外，導電層4040的電位既可以與電晶體4011的閘極電極的電位相同，又可以與電晶體4011的閘極電極的電位不同。並且，可以將導電層4040用作第二閘極電極。此外，導電層4040的電位也可 以為GND、0V或浮動狀態。
另外，液晶元件4013所具有的像素電極4030與電晶體4010電連接。並且，液晶元件4013的對置電極4031形成在第二基板4006上。液晶元件4013對應於其中像素電極4030、對置電極4031、以及液晶層4008相互重疊的區域。要注意，像素電極4030和對置電極4031分別設置有起取向膜作用的絕緣層4032和絕緣層4033。液晶層4008被夾在像素電極4030與對置電極4031之間，其中還有絕緣層4032和4033。
作為液晶層4008，使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等的液晶材料。這些液晶材料根據條件呈現出膽固醇相、近晶相、立方相、手性向列相、均質相等。
另外，作為第二基板4006，可以使用玻璃、塑膠。
此外，藉由對絕緣層選擇性地進行蝕刻而得到的柱狀間隔物4035是為控制像素電極4030和對置電極4031之間的距離(單元間隙)而設置的。注意，還可以使用球狀間隔物。另外，對置電極4031與設置在與電晶體4010同一絕緣基板上的共用電位線電連接。另外，使用共用連接部，可以藉由配置在一對基板間的導電粒子，使對置電極4031與共用電位線電連接。注意，導電粒子包含在密封材料4005中。
另外，還可以使用不使用取向膜的顯示藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升 時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而較佳將混合有5wt.%以上的手性試劑的液晶組成物用於液晶層4008。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，即為1msec以下，並且其具有光學各向同性，所以不需要取向處理，從而視角依賴性低。
另外，當使用顯示藍相的液晶時，由於不需要對取向膜進行摩擦處理，因此可以防止由於摩擦處理而引起的靜電放電(electrostatic discharge damage)，並可以降低製程中的液晶顯示裝置的不良及損傷。從而，可以提高液晶顯示裝置的生產率。使用氧化物半導體堆疊的電晶體特別具有電晶體的電特性可由於靜電的影響而明顯波動並且偏離設計範圍的可能性。由此，將藍相的液晶材料用於具有使用氧化物半導體堆疊的電晶體的液晶顯示裝置中更為有效。
另外，雖然本實施例示出的液晶顯示裝置為透射型液晶顯示裝置的例子，但是也可以為反射型液晶顯示裝置或半透射型液晶顯示裝置。
此外，雖然在本實施例所示的液晶顯示裝置中示出在基板的外側(可見一側)設置偏光片，在基板的內側按順序設置著色層、用於顯示元件的電極的結構，但是也可以將偏光片設置在基板的內側。另外，偏光片和著色層的疊層結構不侷限於本實施例的結構，而根據偏光片及著色層的材料及製程條件適當地設定，即可。此外，根據需要可 設置起黑矩陣作用的擋光層。
另外，在本實施例中，使用用作保護層或平坦化絕緣層的絕緣層(絕緣層4020、絕緣層4014、絕緣層4021)覆蓋電晶體，以減少電晶體的表面凹凸並且提高電晶體的可靠性。注意，保護層是為了防止懸浮在大氣中的有機物或金屬物、水蒸氣等污染雜質的侵入，因而較佳是緻密的。利用濺射法並使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層或氮氧化鋁層的單層或疊層而形成保護層即可。
這裏，作為保護層，形成絕緣層的疊層。這裏，作為第一層的絕緣層4020，使用濺射法形成氧化矽層。藉由使用氧化矽層作為保護層，可以將氧添加到接觸保護層的氧化物半導體層中而減少氧缺陷。
另外，作為保護層的第二層，形成絕緣層4014。這裏，作為第二層的絕緣層4014，使用電漿CVD法形成氮化物絕緣層之一的氮化矽層，然後，進行熱處理。另外，藉由作為保護層形成氮化矽層，可以抑制鈉等的離子侵入到半導體區中改變電晶體的電特性。
另外，形成絕緣層4021作為平坦化絕緣層。作為絕緣層4021，可以使用丙烯酸樹脂等的有機材料。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷基樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣層，來形成絕緣層4021。
像素電極4030和對置電極4031可以使用透光導電材料諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或添加了氧化矽的氧化銦錫等。
此外，提供給形成在同一基板上的信號線驅動電路4003和掃描線驅動電路4004或像素部4002的各種信號及電位，由FPC4018提供。
在本實施例中，連接端子電極4015由與液晶元件4013所具有的像素電極4030相同的導電層形成，並且端子電極4016由與電晶體4010、4011的源極電極及汲極電極相同的導電層形成。
連接端子電極4015藉由各向異性導電層4019與FPC4018所具有的端子電連接。
另外，根據需要，對應於各像素而設置有濾色片。另外，在第一基板4001和第二基板4006的外側設置偏光片或擴散板。另外，背光燈的光源包括冷陰極管或LED，而成為液晶顯示模組。
液晶顯示模組可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、MVA(Multi-domain Vertical Alignment：多疇垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向構型)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微胞)模式、OCB(Optical Compensated Birefringence：光學補償雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式等。
藉由上述步驟，可以製造液晶顯示裝置。另外，雖然圖20A和20B示出的液晶顯示裝置為透射型液晶顯示裝置，但是本發明也可以應用於半透射型液晶顯示裝置或反射型液晶顯示裝置。
因為使用實施例6所示的包含在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的電晶體具有高場效應遷移率，所以如本實施例那樣藉由使用該電晶體製造液晶顯示裝置而可以實現顯示特性優良的液晶顯示裝置。再者，在本實施例中，藉由在進行靜態影像顯示時以停止供給給信號線或掃描線的信號的輸出的方式使驅動電路部工作，不僅可以抑制像素部的耗電量而且還可以抑制驅動電路部的耗電量。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例12)
接著，參照圖21A和21B說明相當於半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截面。圖21A和21B分別相當於一種面板的平面圖，其中利用密封材料在第一基板與第二基板之間密封形成在第一基板上的包含在垂直於表面的方向上具有c軸取向的氧化 物半導體堆疊的電晶體及發光元件如電致發光元件(也稱為EL元件)等；沿著圖21A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。如此用氣密性好和排氣少的保護膜或覆蓋材料包裝(密封)顯示器件，以便使顯示器件不暴露在外部空氣中是較佳的。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個電晶體。在圖21B中，例示包括在像素部4502中的電晶體4510和包括在信號線驅動電路4503a中的電晶體4509。
可以將實施例6所示的包含在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的遷移率高的電晶體用於電晶體4509、4510。在本實施例中，電晶體4509、4510是n通道型電晶體。
在絕緣層4544上，在與用於驅動電路的電晶體4509的氧化物半導體堆疊的通道形成區重疊的位置上設置有導電層4540。另外，導電層4540的電位可以與電晶體4509 的閘極電極相同或不同，並且也可以將導電層4540用作第二閘極電極。另外，導電層4540的電位可以是GND、0V或浮動狀態。
在電晶體4509中，作為保護絕緣層，形成有接觸包含通道形成區的氧化物半導體堆疊的絕緣層4541。絕緣層4541可以使用與實施例6所示的氧化物絕緣層412同樣的材料及方法形成。此外，在絕緣層4541上形成有保護絕緣層4514。保護絕緣層4514可以使用與實施例6所示的絕緣層416同樣的材料及方法形成。這裏，藉由PCVD法形成氮化矽層作為保護絕緣層4514。
另外，在保護絕緣層4514上形成用作降低電晶體的表面凹凸的平坦化絕緣層的絕緣層4544。只要使用與實施例11所示的絕緣層4021同樣的材料及方法形成絕緣層4544，即可。在此，作為絕緣層4544，使用丙烯酸樹脂。
另外，發光元件4511具有的作為像素電極的第一電極4517電連接於電晶體4510的源極電極或汲極電極。注意，雖然發光元件4511的結構是第一電極4517、EL層4512、第二電極4513的疊層結構，但是不侷限於所示出的結構。可以根據從發光元件4511發光的方向等適當地改變發光元件4511的結構。
分隔壁4520使用有機樹脂層或無機絕緣層而形成。特別較佳的是，以如下條件形成分隔壁4520：使用感光性的材料，並在第一電極4517上形成開口部，並且使該 開口部的側壁成為具有連續曲率的傾斜面。
EL層4512既可以由單層構成，又可以由多個層的疊層構成。
也可以在第二電極4513及分隔壁4520上形成保護層，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護層，可以形成氮化矽層、氮氧化矽層、DLC層等。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
由與發光元件4511中所包括的第一電極4517相同的導電層形成連接端子電極4515，而由與電晶體4509和4510中包括的源極電極和汲極電極相同的導電層形成端子電極4516。
連接端子電極4515藉由各向異性導電層4519電連接到FPC4518a所具有的端子。
位於從發光元件4511的光的取出方向的第二基板4506需要具有透光性。在這種情況下，使用透光材料，如玻璃板、塑膠板、聚酯膜或丙烯酸樹脂膜。
此外，作為填料4507，除了氮或氬等惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂，可以使用丙烯酸樹脂、環氧樹脂等。例如，使用氮作為填料。
另外，如果需要，可以在發光元件的出射表面上適當地設置諸如偏光片、圓偏光片(包括橢圓偏光片)、相位 差板(λ/4板，λ/2板)、以及濾色片等的光學膜。
藉由上述步驟，可以製造發光顯示裝置(顯示面板)。
因為使用實施例6所示的包含在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的電晶體具有高場效應遷移率，所以如本實施例那樣藉由使用該電晶體製造發光顯示裝置而可以實現顯示特性優良的發光顯示裝置。再者，在本實施例中，藉由在進行靜態影像顯示時以停止供給給信號線或掃描線的信號的輸出的方式使驅動電路部工作，不僅可以抑制像素部的耗電量而且還可以抑制驅動電路部的耗電量。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例13)
在本實施例中，作為半導體裝置的一個方式，示出電子紙。
根據實施例6所示的方法而得到的包含在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的電晶體可以應用於利用電連接於切換元件的元件驅動電子墨水的電子紙。電子紙也被稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性、耗電量比其他的顯示裝置小、可形成為薄且輕的形狀。
作為電泳顯示器，有各種方式，例如，可以是如下結 構：在溶劑或溶質中分散有包含具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊，並且藉由對微膠囊施加電場使微膠囊中的粒子向相互相反的方向移動，以僅顯示集中在一方的粒子的顏色。注意，第一粒子或第二粒子包含染料，並且在沒有電場的情況下不移動。第一粒子的顏色和第二粒子的顏色不同(包括無色)。
這樣，電泳顯示器是利用介電電泳效應的顯示器。在該介電電泳效應中，介電常數高的物質移動到高電場區域。
在溶劑中分散有上述微膠囊的材料被稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，藉由使用濾色片或具有色素的粒子可以進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微膠囊以使微膠囊夾在兩個電極之間，而完成主動矩陣型顯示裝置，並且當對微膠囊施加電場時可以進行顯示。例如，可以使用利用實施例6所示的包含在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的電晶體而得到的主動矩陣基板。
此外，作為微膠囊中的第一粒子及第二粒子，可以使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料而形成。
在圖22中，作為半導體裝置的一個方式示出主動矩 陣型電子紙。用於半導體裝置的電晶體581可以與實施例6所示的電晶體同樣地製造，並且該電晶體581是包含在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的遷移率高的電晶體。另外，絕緣層584是氮化物絕緣層。
圖22的電子紙是採用扭轉球顯示系統的顯示裝置的一個方式。扭轉球顯示系統指的是一種方法，其中各個著色為黑色和白色的球狀粒子被安排在作為用於顯示元件的電極的第一電極與第二電極之間，而且在第一電極與第二電極之間產生電位差以控制球狀粒子取向從而實現顯示。
形成在第一基板580上的電晶體581是底閘極結構的電晶體，並被接觸半導體層的絕緣層583覆蓋。電晶體581的源極電極或汲極電極在形成於絕緣層583、584和585中的開口中電連接於第一電極587。在第一電極587和第二電極588之間存在有空腔594。在空腔594內充滿著具有黑色區590a及白色區590b的球形粒子和液體。此外，空腔594的周圍被樹脂等的填充材料595填充(參照圖22)。
另外，第一電極587相當於像素電極，形成於第二基板596的第二電極588相當於共用電極。第二電極588與設置在與電晶體581同一絕緣基板上的共用電位線電連接。可以使用共用連接部並藉由配置在一對基板之間的導電性粒子來電連接第二電極588和共用電位線。
此外，還可以使用電泳元件，而不是扭轉球。使用直徑為10μm至200μm左右的用透明液體、帶正電白色微粒 和帶負電黑色微粒填充並且密封的微膠囊。在由第一電極和第二電極將電場施加到設置於第一電極和第二電極之間的微膠囊時，白色微粒和黑色微粒朝著彼此相反的方向移動，使得能夠顯示白色或黑色。利用這種原理的顯示元件就是一種電泳顯示元件，通常被稱為電子紙。另外，可以使用顯示RGB(R表示紅色，G表示綠色，B表示藍色)中的任一顏色的微粒代替黑色微粒，以實現彩色顯示。
藉由上述步驟，可以製造電子紙。
在本實施例中，藉由使用實施例6所示的包含在垂直於表面的方向上具有c軸取向的氧化物半導體堆疊的電晶體，製造所謂的電子紙。因為該電晶體具有高場效應遷移率，所以藉由使用該電晶體製造電子紙而可以實現顯示特性優良的電子紙。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例14
本發明說明所揭示的半導體裝置可以應用於各種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數碼攝像機、數碼相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
在本實施例中，參照圖23A至23E和圖24說明安裝 有根據實施例11至13中的任一實施例而得到的顯示裝置的電子裝置的方式。
圖23A是作為一個部件至少安裝有顯示裝置而製造的筆記本型個人電腦，其由主體3001、外殼3002、顯示部3003以及鍵盤3004等構成。注意，筆記本型個人計算機具有實施例11所示的液晶顯示裝置。
圖23B是作為一個部件至少安裝有顯示裝置而製造的可攜式資訊終端(PDA)，在主體3021上設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，作為操作用附屬部件，有觸控筆3022。注意，可攜式資訊終端具有實施例12所示的發光顯示裝置。
圖23C是作為一個部件安裝有實施例13所示的電子紙而製造的電子書閱讀器。圖23C示出電子書閱讀器的一個方式。例如，電子書閱讀器2700由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉動作。藉由這種結構，可以進行如紙的書籍那樣的動作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示單一畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖23C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖23C中的顯示部2707)中可以顯示影像。
此外，在圖23C中示出外殼2701具備操作部等的一個方式。例如，在外殼2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與外殼的顯示部分相同的平面上可以設置鍵盤、指示裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
圖23D是作為一個部件至少安裝有顯示裝置而製造的可攜式電話機，由外殼2800和外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指示裝置2806、照相用透鏡2807、外部連接端子2808等。另外，外殼2800具備進行可攜式電話機的充電的太陽電池元件2810、外部記憶體插槽2811等。另外，在外殼2801內組裝有天線。
另外，顯示面板2802具備觸控螢幕，圖23D使用虛線示出被顯示出來的多個操作鍵2805。另外，安裝有用來使由太陽電池元件2810輸出的電壓上升直到成為各電路所需要的電壓的升壓電路。
顯示面板2802的顯示方向根據使用方式而適當地變化。另外，由於在與顯示面板2802同一面上具備照相用 透鏡2807，所以可以進行視訊電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行視訊通話、記錄、播放等。再者，外殼2800和外殼2801滑動而可以處於如圖23D那樣的展開狀態和重疊狀態，可以進行適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種纜線如USB纜線等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入到外部記憶體插槽2811中，可以對應更大量資料的保存及移動。
另外，除了上述功能以外，還可以具備紅外線通訊功能、電視接收功能等。
圖23E是作為一個部件至少安裝有顯示裝置而製造的數位相機，包括主體3051、顯示部A 3057、目鏡部3053、操作開關3054、顯示部B 3055、電池3056等。
圖24示出電視機的一個方式。在電視機9600中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示節目影像。此外，在此示出利用支架9605支撐外殼9601的結構。
可以藉由利用外殼9601所具備的操作開關、另外提供的遙控器9610進行電視機9600的操作。藉由利用遙控器9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的映射進行操作。此外，也可以採用在遙控器9610中設置顯示從該遙控器9610輸出的資訊的顯示部9607的結構。
另外，電視機9600採用具備接收器及數據機等的結構。可以利用接收器來接收通常的電視廣播。另外，當藉由數據機將電視機9600有線或無線地連接到通信網路時，可以進行單向的(從發送者到接收者)或者雙向的(發送者和接收者之間或接收者之間)資料通信。
在顯示部9603中，作為像素的切換元件配置實施例6所示的多個電晶體，作為形成在與該顯示部9603同一絕緣基板上的驅動電路，配置實施例6所示的遷移率高的電晶體。
本實施例可以與實施例1至13中的任一實施例自由地組合。
100‧‧‧基板
103a‧‧‧多組份氧化物半導體層
105a‧‧‧單組份氧化物半導體層
107a‧‧‧多組份氧化物半導體層
108a‧‧‧佈線
108b‧‧‧佈線
110‧‧‧氧化物半導體堆疊
112‧‧‧閘極絕緣層
114‧‧‧閘極電極
116‧‧‧絕緣層
150‧‧‧電晶體

Claims (15)

  1. 一種半導體裝置之製造方法，包括如下步驟：在基板之上形成第一絕緣膜；在該第一絕緣膜之上形成與該第一絕緣膜接觸的第一氧化物半導體層；在該第一氧化物半導體層之上形成第二氧化物半導體層；在該第二氧化物半導體層之上形成第三氧化物半導體層；在包含氧的氛圍中對該第一絕緣膜、該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層進行熱處理；以及在該第三氧化物半導體層之上形成與該第三氧化物半導體層接觸的第二絕緣膜。
  2. 一種半導體裝置之製造方法，包括如下步驟：在基板之上形成第一絕緣膜；在該第一絕緣膜之上形成與該第一絕緣膜接觸的第一氧化物半導體層；在該第一氧化物半導體層之上形成第二氧化物半導體層；在該第二氧化物半導體層之上形成第三氧化物半導體層；在包含氧的氛圍中對該第一絕緣膜、該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層 進行第一熱處理；形成第二絕緣膜在該第三氧化物半導體層之上且與該第三氧化物半導體層接觸；以及在形成該第二絕緣膜的步驟之後進行第二熱處理。
  3. 一種半導體裝置之製造方法，包括如下步驟：在基板之上形成第一絕緣膜；在該第一絕緣膜之上形成與該第一絕緣膜接觸的第一氧化物半導體層；在該第一氧化物半導體層之上形成第二氧化物半導體層；在該第二氧化物半導體層之上形成第三氧化物半導體層；蝕刻該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層以形成島狀氧化物半導體層；以及在包含氧的氛圍中對該第一絕緣膜及該島狀氧化物半導體層進行熱處理；以及在該第三氧化物半導體層之上形成與該第三氧化物半導體層接觸的第二絕緣膜。
  4. 一種半導體裝置之製造方法，包括如下步驟：在基板之上形成第一絕緣膜；在該第一絕緣膜之上形成與該第一絕緣膜接觸的第一氧化物半導體層；在該第一氧化物半導體層之上形成第二氧化物半導體 層；在該第二氧化物半導體層之上形成第三氧化物半導體層；在該第三氧化物半導體層之上形成與該第三氧化物半導體層接觸的第二絕緣膜；以及在形成該第二絕緣膜的步驟之後在包含氧或氮的氛圍中進行熱處理。
  5. 一種半導體裝置之製造方法，包括如下步驟：在絕緣表面之上形成與該絕緣表面接觸的第一氧化物半導體層；在該第一氧化物半導體層之上形成第二氧化物半導體層；在該第二氧化物半導體層之上形成第三氧化物半導體層；在包含氧的氛圍中對該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層進行熱處理；以及形成第二絕緣膜在該第三氧化物半導體層之上且與該第三氧化物半導體層接觸。
  6. 一種半導體裝置之製造方法，包括如下步驟：在絕緣表面之上形成與該絕緣表面接觸的第一氧化物半導體層；在該第一氧化物半導體層之上形成第二氧化物半導體層； 在該第二氧化物半導體層之上形成第三氧化物半導體層；在該第三氧化物半導體層之上形成與該第三氧化物半導體層接觸的第二絕緣膜；以及在形成該第二絕緣膜的步驟之後在包含氧或氮的氛圍中進行熱處理。
  7. 根據申請專利範圍第1至6項中任一項之半導體裝置之製造方法，其中，藉由濺射法形成該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層的每一者。
  8. 根據申請專利範圍第1至6項中任一項之半導體裝置之製造方法，其中，該第二氧化物半導體層包含c軸實質垂直於該第二氧化物半導體層之表面的結晶結構。
  9. 根據申請專利範圍第1至4項中任一項之半導體裝置之製造方法，其中，在加熱該基板的同時形成該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層的每一者。
  10. 根據申請專利範圍第1、3及5項中任一項之半導體裝置之製造方法，其中，在高於或等於100℃且低於或等於500℃的溫度下進行該熱處理。
  11. 根據申請專利範圍第2項之半導體裝置之製造方法，其中，在高於或等於100℃且低於或等於500℃的溫度下進行該第一熱處理。
  12. 根據申請專利範圍第4或6項之半導體裝置之製 造方法，其中，在高於或等於200℃且低於或等於450℃的溫度下進行該熱處理。
  13. 根據申請專利範圍第1至6項中任一項之半導體裝置之製造方法，還包括如下步驟：形成電連接到該第二氧化物半導體層的源極電極及汲極電極，其中，該源極電極及該汲極電極的每一者包含銅。
  14. 根據申請專利範圍第1至6項中任一項之半導體裝置之製造方法，其中，該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層的每一者包含鋅，且其中，在該第一氧化物半導體層中鋅的成分比與在該第二氧化物半導體層中鋅的成分比不同。
  15. 根據申請專利範圍第1至6項中任一項之半導體裝置之製造方法，其中，該第一氧化物半導體層及該第三氧化物半導體層的每一者包含銦、鎵、錫、鋁、鎂及鋅中的至少一種。
TW105111491A 2009-12-28 2010-12-23 半導體裝置之製造方法 TWI595569B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009296825 2009-12-28

Publications (2)

Publication Number Publication Date
TW201628098A TW201628098A (zh) 2016-08-01
TWI595569B true TWI595569B (zh) 2017-08-11

Family

ID=44186323

Family Applications (5)

Application Number Title Priority Date Filing Date
TW106117659A TWI631630B (zh) 2009-12-28 2010-12-23 半導體裝置之製造方法
TW105111491A TWI595569B (zh) 2009-12-28 2010-12-23 半導體裝置之製造方法
TW101132340A TWI505377B (zh) 2009-12-28 2010-12-23 半導體裝置
TW104125597A TWI545659B (zh) 2009-12-28 2010-12-23 半導體裝置
TW099145535A TWI540646B (zh) 2009-12-28 2010-12-23 半導體裝置之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106117659A TWI631630B (zh) 2009-12-28 2010-12-23 半導體裝置之製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW101132340A TWI505377B (zh) 2009-12-28 2010-12-23 半導體裝置
TW104125597A TWI545659B (zh) 2009-12-28 2010-12-23 半導體裝置
TW099145535A TWI540646B (zh) 2009-12-28 2010-12-23 半導體裝置之製造方法

Country Status (6)

Country Link
US (5) US8530285B2 (zh)
JP (8) JP5715814B2 (zh)
KR (4) KR101436120B1 (zh)
CN (5) CN105023942B (zh)
TW (5) TWI631630B (zh)
WO (1) WO2011081009A1 (zh)

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101266B2 (en) * 2009-10-12 2021-08-24 Monolithic 3D Inc. 3D device and devices with bonding
US11605630B2 (en) * 2009-10-12 2023-03-14 Monolithic 3D Inc. 3D integrated circuit device and structure with hybrid bonding
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101872678B1 (ko) 2009-12-28 2018-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101805378B1 (ko) 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US9659600B2 (en) * 2014-07-10 2017-05-23 Sap Se Filter customization for search facilitation
JP5396415B2 (ja) 2011-02-23 2014-01-22 株式会社東芝 半導体装置
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR20190039345A (ko) * 2011-06-17 2019-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8956929B2 (en) * 2011-11-30 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5981711B2 (ja) * 2011-12-16 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6055596B2 (ja) * 2012-01-17 2016-12-27 旭化成エレクトロニクス株式会社 ホール素子
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
JP5693479B2 (ja) * 2012-01-27 2015-04-01 株式会社東芝 表示装置の製造方法
US9196741B2 (en) * 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2013168687A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013247143A (ja) * 2012-05-23 2013-12-09 Semiconductor Energy Lab Co Ltd 半導体装置
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8872174B2 (en) * 2012-06-01 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR102243843B1 (ko) 2012-08-03 2021-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 적층막 및 반도체 장치
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6074985B2 (ja) 2012-09-28 2017-02-08 ソニー株式会社 半導体装置、固体撮像装置、および半導体装置の製造方法
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR102102589B1 (ko) 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9305941B2 (en) * 2012-11-02 2016-04-05 Apple Inc. Device and method for improving AMOLED driving
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
JP6317059B2 (ja) * 2012-11-16 2018-04-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6121149B2 (ja) * 2012-11-28 2017-04-26 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
KR102526635B1 (ko) * 2012-11-30 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
JP2014135478A (ja) 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6113500B2 (ja) * 2012-12-27 2017-04-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102370239B1 (ko) * 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102264971B1 (ko) * 2013-05-20 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102282108B1 (ko) 2013-06-13 2021-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI520347B (zh) 2013-06-19 2016-02-01 中華映管股份有限公司 氧化物半導體薄膜電晶體及其製造方法
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9006736B2 (en) 2013-07-12 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015041388A (ja) * 2013-08-20 2015-03-02 株式会社半導体エネルギー研究所 記憶装置、及び半導体装置
US9716003B2 (en) * 2013-09-13 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20150287793A1 (en) * 2014-04-03 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
WO2015159179A1 (en) * 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN103996717B (zh) 2014-05-07 2015-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9705004B2 (en) * 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
KR102334986B1 (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
US20160240563A1 (en) * 2015-02-13 2016-08-18 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
KR102653836B1 (ko) * 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008167B2 (en) * 2015-03-03 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and program
US20160260392A1 (en) * 2015-03-03 2016-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and program
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
JP6039150B2 (ja) * 2015-08-18 2016-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体装置
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017115209A1 (ja) * 2015-12-28 2017-07-06 株式会社半導体エネルギー研究所 酸化物およびその作製方法
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
FR3049761B1 (fr) * 2016-03-31 2018-10-05 Soitec Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
CN108886059A (zh) * 2016-04-04 2018-11-23 株式会社神户制钢所 薄膜晶体管
CN109075209B (zh) 2016-05-20 2022-05-27 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
KR102330605B1 (ko) 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI602306B (zh) * 2016-07-05 2017-10-11 Innolux Corp 陣列基板結構與顯示裝置
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
JP2018101740A (ja) 2016-12-21 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
TWI623171B (zh) * 2016-12-23 2018-05-01 宏碁股份有限公司 觸控及充電元件與電子裝置
US10229591B2 (en) * 2017-08-02 2019-03-12 Kidong Co., Ltd. Traffic sign board easily identifiable during day and night
JP2019049595A (ja) * 2017-09-08 2019-03-28 株式会社Ｊｏｌｅｄ 表示装置
JP7275112B2 (ja) 2018-04-20 2023-05-17 株式会社半導体エネルギー研究所 半導体装置
CN109256429B (zh) * 2018-08-03 2021-01-26 Tcl华星光电技术有限公司 氧化物半导体薄膜晶体管及其制作方法
US10749036B2 (en) * 2018-08-03 2020-08-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Oxide semiconductor thin film transistor having spaced channel and barrier strips and manufacturing method thereof
KR102276296B1 (ko) * 2018-12-10 2021-07-13 한양대학교 산학협력단 단결정 반도체층 제조방법, 단결정 반도체층을 포함하는 구조체, 및 상기 구조체를 포함하는 반도체 소자
TWI681537B (zh) * 2019-05-30 2020-01-01 旺宏電子股份有限公司 半導體結構與連線結構的製作方法
JP2020198343A (ja) * 2019-05-31 2020-12-10 キオクシア株式会社 半導体装置及び半導体記憶装置
KR20210085942A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN113838801A (zh) * 2020-06-24 2021-12-24 京东方科技集团股份有限公司 半导体基板的制造方法和半导体基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
TW200901528A (en) * 2007-02-16 2009-01-01 Idemitsu Kosan Co Semiconductor, semiconductor device, complementary transistor circuit device
US20090038882A1 (en) * 2007-08-08 2009-02-12 Getzner Werkstoffe Holding Gmbh Angled connector
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ

Family Cites Families (187)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01249607A (ja) * 1988-03-30 1989-10-04 Furukawa Electric Co Ltd:The 酸化物超電導体膜の製造方法
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JPH0818915B2 (ja) * 1989-04-18 1996-02-28 住友大阪セメント株式会社 酸化物超伝導多結晶薄膜の作成法
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
DE69125260T2 (de) * 1990-12-28 1997-10-02 Sharp Kk Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
KR950003939B1 (ko) * 1990-12-28 1995-04-21 샤프 가부시끼가이샤 액티브매트리스 기판의 제조 방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JPH1140772A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002050704A (ja) * 2000-08-01 2002-02-15 Sony Corp メモリ素子およびその製造方法並びに集積回路
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100405080B1 (ko) * 2001-05-11 2003-11-10 엘지.필립스 엘시디 주식회사 실리콘 결정화방법.
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4298194B2 (ja) * 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4635410B2 (ja) 2002-07-02 2011-02-23 ソニー株式会社 半導体装置及びその製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7315466B2 (en) * 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4988179B2 (ja) 2005-09-22 2012-08-01 ローム株式会社 酸化亜鉛系化合物半導体素子
JP4907942B2 (ja) 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP4904789B2 (ja) * 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
KR101186297B1 (ko) * 2006-01-21 2012-09-27 아주대학교산학협력단 ＺｎＯ 필름 및 이를 이용한 ＴＦＴ의 제조방법
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008004666A (ja) * 2006-06-21 2008-01-10 Ftl:Kk ３次元半導体デバイスの製造方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI377533B (en) 2007-06-01 2012-11-21 Chimei Innolux Corp Liquid crystal display
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US7965964B2 (en) 2007-08-22 2011-06-21 Kabushiki Kaisha Toshiba Developing roller, developing apparatus, and image forming apparatus
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010087223A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI478356B (zh) 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105097946B (zh) 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
JP5403464B2 (ja) 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20210048590A (ko) 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101803553B1 (ko) 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101833198B1 (ko) 2009-12-04 2018-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470303B1 (ko) 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101830195B1 (ko) 2009-12-18 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그것의 제작 방법
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011077925A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
KR101597214B1 (ko) 2010-01-14 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI416737B (zh) 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
TW200901528A (en) * 2007-02-16 2009-01-01 Idemitsu Kosan Co Semiconductor, semiconductor device, complementary transistor circuit device
US20090038882A1 (en) * 2007-08-08 2009-02-12 Getzner Werkstoffe Holding Gmbh Angled connector
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ

Also Published As

Publication number Publication date
KR20180037333A (ko) 2018-04-11
TW201250863A (en) 2012-12-16
CN109390215A (zh) 2019-02-26
CN105023942A (zh) 2015-11-04
CN102903758B (zh) 2015-06-03
JP6847177B2 (ja) 2021-03-24
JP7305834B2 (ja) 2023-07-10
JP2021103778A (ja) 2021-07-15
KR101883802B1 (ko) 2018-07-31
JP2023126275A (ja) 2023-09-07
JP2018037686A (ja) 2018-03-08
TW201732953A (zh) 2017-09-16
US8530285B2 (en) 2013-09-10
US8686425B2 (en) 2014-04-01
JP2016201564A (ja) 2016-12-01
KR101921619B1 (ko) 2018-11-26
TWI540646B (zh) 2016-07-01
KR20180087461A (ko) 2018-08-01
US9054134B2 (en) 2015-06-09
US20150118790A1 (en) 2015-04-30
KR20120106873A (ko) 2012-09-26
TW201543580A (zh) 2015-11-16
TW201137993A (en) 2011-11-01
TWI505377B (zh) 2015-10-21
US20180145153A1 (en) 2018-05-24
CN102903758A (zh) 2013-01-30
JP2015133515A (ja) 2015-07-23
TW201628098A (zh) 2016-08-01
CN102668098B (zh) 2015-07-22
JP2022100318A (ja) 2022-07-05
US10141425B2 (en) 2018-11-27
CN104867984A (zh) 2015-08-26
JP5982522B2 (ja) 2016-08-31
KR101436120B1 (ko) 2014-09-01
JP2011155249A (ja) 2011-08-11
KR20130091785A (ko) 2013-08-19
US20120305913A1 (en) 2012-12-06
CN102668098A (zh) 2012-09-12
CN104867984B (zh) 2018-11-06
US20140193946A1 (en) 2014-07-10
JP6596058B2 (ja) 2019-10-23
CN105023942B (zh) 2018-11-02
TWI545659B (zh) 2016-08-11
CN109390215B (zh) 2023-08-15
TWI631630B (zh) 2018-08-01
WO2011081009A1 (en) 2011-07-07
JP7049498B2 (ja) 2022-04-06
JP2020014014A (ja) 2020-01-23
US9859401B2 (en) 2018-01-02
JP5715814B2 (ja) 2015-05-13
JP6251781B2 (ja) 2017-12-20
US20110156026A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP7305834B2 (ja) 半導体装置
TWI555056B (zh) 半導體裝置及其製造方法