CN106057910A - 一种薄膜晶体管、阵列基板及其制作方法 - Google Patents

一种薄膜晶体管、阵列基板及其制作方法 Download PDF

Info

Publication number
CN106057910A
CN106057910A CN201610601472.1A CN201610601472A CN106057910A CN 106057910 A CN106057910 A CN 106057910A CN 201610601472 A CN201610601472 A CN 201610601472A CN 106057910 A CN106057910 A CN 106057910A
Authority
CN
China
Prior art keywords
active layer
ion
tft
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610601472.1A
Other languages
English (en)
Inventor
胡合合
宁策
王珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610601472.1A priority Critical patent/CN106057910A/zh
Publication of CN106057910A publication Critical patent/CN106057910A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及半导体技术领域，尤其涉及一种薄膜晶体管、阵列基板及其制作方法，用以改善现有技术中由于湿刻工艺而导致TFT特性及稳定性下降的问题。本申请在制作薄膜晶体管的过程中，尤其是在形成源极和漏极之后，通过对暴露出的有源层的表面进行离子注入，可实现对有源层的离子补偿，从而有效改善由于湿刻工艺而导致TFT特性及稳定性下降的问题，保证形成的TFT的稳定性。

Description

一种薄膜晶体管、阵列基板及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种薄膜晶体管、阵列基板及其制作方法。
背景技术
氧化物半导体技术是氧化物方向提升竞争力的重要技术，但是在氧化物半导体技术的开发过程中，TFT特性及稳定性的提升是一大难点。经研究分析，作为有源层的氧化物膜层在湿刻之后均存在表面金属离子损失的情况。这种表面金属离子成分的变化会大大恶化背沟道的特性，导致TFT特性及稳定性变差。
发明内容
本发明实施例提供一种薄膜晶体管、阵列基板及其制作方法，用以改善现有技术中由于湿刻工艺而导致TFT特性及稳定性下降的问题。
本发明实施例采用以下技术方案：
一种薄膜晶体管的制作方法，所述方法包括：
在基底上形成栅极；
在所述基底之上依次形成栅绝缘层以及有源层，其中，所述有源层为透明非晶氧化物半导体材质；
在所述有源层之上形成源极和漏极，对暴露出的有源层的表面进行离子注入。
通过该方案，对进行湿刻工艺后暴露出的有源层的表面进行离子注入，使背沟道离子成分得到补偿，可有效提高半导体氧化物TFT的特性和稳定性。
可选地，还包括：对注入离子后的有源层进行退火处理。
通过该方案，对注入离子后的有源层进行退火处理，提升注入的离子与有源层的离子的结合力，保证形成的TFT的稳定性。
可选地，对注入离子后的有源层进行退火处理，具体包括：采用高温退火工艺或准分子激光退火工艺对注入离子后的有源层进行退火处理。
通过该方案，退火处理的方式较为灵活。
可选地，所述退火处理所需的时间为10min-60min；所需的温度为400℃-600℃。
该退火环境能够保证有源层与注入的离子的有效结合。
可选地，在所述有源层之上形成源极和漏极，具体包括：在所述有源层之上沉积一缓冲层，在所述缓冲层之上沉积一金属膜层；对所述金属膜层进行湿刻工艺，形成所需的源极和漏极。
通过该方案，在形成源极和漏极之前形成一缓冲层，有利于加强膜层之间的粘附力。
可选地，所述有源层具体为铟镓锌氧化物；对暴露出的有源层的表面进行离子注入，具体包括：
将薄膜晶体管置于真空腔室中，采用杂质离子气体源对有源层暴露出的表面进行离子注入，其中，所述杂质离子至少包括：In离子、Ca离子、Zn离子。
通过该方案，能够根据有源层的具体材质补偿缺失的离子，保证有源层中离子的完整性，进而保证TFT特性。
可选地，所述In离子的注入量与有源层的摩尔质量之比为1％-2％；所述Ca离子的注入量与有源层的摩尔质量之比为2％-4％；所述Zn离子的注入量与有源层的摩尔质量之比为6％-8％。
通过该方案，对有源层注入预设摩尔质量比例的杂质离子，使得有源层中离子含量保持平衡，进而保证TFT特性。
一种薄膜晶体管，利用所述的方法制作而成。
通过该方案，可有效提高半导体氧化物TFT的特性和稳定性。
一种阵列基板，包括所述的薄膜晶体管。
通过该方案，可有效提高TFT的特性和稳定性，进而提升阵列基板的稳定性。
一种显示装置，包括所述的阵列基板。
通过该方案，可有效提高TFT的特性和稳定性，进而，保证显示装置的显示品质。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的薄膜晶体管的制作方法的流程示意图之一；
图2为为本发明实施例提供的薄膜晶体管的制作方法的流程示意图之二；
图3(a)-图3(e)为薄膜晶体管的制作工艺流程图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面通过具体的实施例对本发明所涉及的技术方案进行详细描述，本发明包括但并不限于以下实施例。
如图1所示，为本发明实施例提供的一种薄膜晶体管的制作方法的流程示意图，该方法主要包括以下步骤：
步骤11：在基底上形成栅极。
参照图3(a)所示，首先，提供一基底21，该基底21可以为玻璃基底或柔性基底。当基板21的洁净度不满足要求时，需要对基板21进行预清洗。
进一步，参照图3(b)所示，在基底21上沉积一金属膜层，并采用构图工艺形成栅极22。具体地，采用溅射法(Sputter)沉积一层金属或合金层，厚度为所述金属或合金层可以由金属钼(Mo)、金属铝(Al)、金属铜(Cu)、金属钨(W)或者金属钼(Mo)、金属铝(Al)、金属铜(Cu)、金属钨(W)中至少两种合金形成，然后通过构图工艺形成栅极22图形。其实，在沉积金属膜层之前，还可以在基底21之上先形成一缓冲层，以提升相邻膜层之间的粘附力。
步骤12：在基底之上依次形成栅绝缘层以及有源层，其中，有源层为透明非晶氧化物半导体材质。
参照图3(c)所示，在形成有栅极22的基底21之上形成一覆盖整个基底21的栅绝缘层23(Gate Insulator，GI)，具体地，可采用PECVD沉积一层栅极绝缘层23，厚度为材料可以是SiNx的单层或者是SiNx和SiOx的叠层。之后，在该栅绝缘层23之上形成一透明非晶氧化物半导体膜层，并对该透明非晶氧化物半导体膜层进行构图工艺，形成所需的有源层24。
步骤13：在有源层之上形成源极和漏极，对暴露出的有源层的表面进行离子注入。
参照图3(d)所示，在有源层24之上形成一金属膜层，具体地，可通过溅射或者热蒸镀的方法沉积金属或合金层，厚度为材料可以选用Mo、Al、Cu、W等金属，或者是几种金属的合金，经过构图工艺以后形成如图3(d)所示的源极25、漏极26。
之后，参照图3(e)所示，可在形成源极25、漏极26之后，可对暴露出的有源层24的表面进行离子注入。图示中箭头所示的方向为离子注入时的注入方向，此时注入有源层中的离子为未激活的离子，即离子不能够起到施主或受主的作用。
通过该技术方案，在采用湿刻工艺形成源极和漏极之后，不可避免地对有源层进行损伤，导致暴露出的有源层的表面的离子流失所造成的TFT特性下降，而本申请在形成源极和漏极之后，通过对暴露出的有源层的表面进行离子注入，可实现对有源层的离子补偿，从而有效改善由于湿刻工艺而导致TFT特性及稳定性下降的问题，保证形成的TFT的稳定性。
进一步，在本发明实施例中，参照图2所示，在执行步骤13之后，该方法还包括：
步骤14：对注入离子后的有源层进行退火处理。
通过该步骤14的处理，对注入离子后的有源层进行退火工艺，提升注入的离子与有源层的离子的结合力，保证形成的TFT的稳定性。
可选地，该步骤14具体执行为：采用高温退火工艺或准分子激光退火工艺对注入离子后的有源层进行退火处理。从而，提升退火处理的灵活性，以供更多的退火处理选择余地。
可选地，在本发明实施例中，退火处理所需的时间为10min-60min；所需的温度为400℃-600℃。其实，所需的时间和温度可根据具体的有源层的材质或是进行湿刻所造成的离子损失进行合理选择。该退火环境能够保证有源层与注入的离子的有效结合。
可选地，步骤13中在有源层之上形成源极和漏极的操作具体执行为：在有源层之上沉积一缓冲层，在缓冲层之上沉积一金属膜层；对金属膜层进行湿刻工艺，形成所需的源极和漏极。其中，缓冲层的存在作为可选方案，目的是提升相邻膜层之间的粘附力。而对金属膜层进行湿刻工艺，具体地，可以按照现有的方案首先对金属膜层进行掩膜、曝光等操作，然后将其置于相应的刻蚀液中进行图案化的溶解，形成所需的图案化的源极和漏极。
需要说明的是，在本发明实施例中，有源层的材质为透明非晶氧化物半导体，例如可以为氧化锌ZnO、氧化铟镓锌锡IGZTO、氧化铟锡锌ITZO等，本发明并不一一列举。
可选地，有源层具体为铟镓锌氧化物；那么，对暴露出的有源层的表面进行离子注入，具体可执行为：将形成有源极和漏极的薄膜晶体管置于真空腔室中，采用杂质离子气体源对有源层暴露出的表面进行离子注入，其中，杂质离子至少包括：In离子、Ca离子、Zn离子。其实，考虑到该有源层的材质为铟镓锌氧化物，那么，在进行湿刻完成之后，流失较多的离子为In离子、Ca离子、Zn离子，因此，主要对有源层进行这些离子的注入操作，以进行补偿。
进一步，可根据各类离子的流失量，对有源层进行合理的离子注入，可选地，针对有源层为铟镓锌氧化物的情况，In离子的注入量与有源层的摩尔质量之比为1％-2％；Ca离子的注入量与有源层的摩尔质量之比为2％-4％；Zn离子的注入量与有源层的摩尔质量之比为6％-8％。
同理，本发明实施例还提供了一种薄膜晶体管，利用上述任一制作方法制作而成。
此外，本发明实施例还提供了一种阵列基板，包括上述所涉及的薄膜晶体管，此外，还包括公共电极、像素电极、平坦化层等膜层结构，这些膜层结构与现有技术相同，在此不做赘述。
同时，本发明实施例提供了一种显示装置，包括上述涉及的阵列基板。该显示装置可以为液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于，所述方法包括：
在基底上形成栅极；
在所述基底之上依次形成栅绝缘层以及有源层，其中，所述有源层为透明非晶氧化物半导体材质；
在所述有源层之上形成源极和漏极，对暴露出的有源层的表面进行离子注入。
2.如权利要求1所述的方法，其特征在于，还包括：对注入离子后的有源层进行退火处理。
3.如权利要求2所述的方法，其特征在于，对注入离子后的有源层进行退火处理，具体包括：
采用高温退火工艺或准分子激光退火工艺对注入离子后的有源层进行退火处理。
4.如权利要求3所述的方法，其特征在于，所述退火处理所需的时间为10min-60min；所需的温度为400℃-600℃。
5.如权利要求1或2所述的方法，其特征在于，在所述有源层之上形成源极和漏极，具体包括：
在所述有源层之上沉积一缓冲层，在所述缓冲层之上沉积一金属膜层；
对所述金属膜层进行湿刻工艺，形成所需的源极和漏极。
6.如权利要求2所述的方法，其特征在于，所述有源层具体为铟镓锌氧化物；
对暴露出的有源层的表面进行离子注入，具体包括：
将薄膜晶体管置于真空腔室中，采用杂质离子气体源对有源层暴露出的表面进行离子注入，其中，所述杂质离子至少包括：In离子、Ca离子、Zn离子。
7.如权利要求6所述的方法，其特征在于，
所述In离子的注入量与有源层的摩尔质量之比为1％-2％；
所述Ca离子的注入量与有源层的摩尔质量之比为2％-4％；
所述Zn离子的注入量与有源层的摩尔质量之比为6％-8％。
8.一种薄膜晶体管，其特征在于，利用权利要求1-7任一项所述的方法制作而成。
9.一种阵列基板，其特征在于，包括权利要求8所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
CN201610601472.1A 2016-07-27 2016-07-27 一种薄膜晶体管、阵列基板及其制作方法 Pending CN106057910A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610601472.1A CN106057910A (zh) 2016-07-27 2016-07-27 一种薄膜晶体管、阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610601472.1A CN106057910A (zh) 2016-07-27 2016-07-27 一种薄膜晶体管、阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN106057910A true CN106057910A (zh) 2016-10-26

Family

ID=57418627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610601472.1A Pending CN106057910A (zh) 2016-07-27 2016-07-27 一种薄膜晶体管、阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN106057910A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117074A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105118864A (zh) * 2015-08-14 2015-12-02 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117074A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105118864A (zh) * 2015-08-14 2015-12-02 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示器件

Similar Documents

Publication Publication Date Title
CN108231795A (zh) 阵列基板、制作方法、显示面板及显示装置
CN107004721B (zh) 薄膜晶体管阵列基板
CN108493195B (zh) 柔性tft背板的制作方法及柔性tft背板
CN105529301B (zh) 阵列基板的制造方法、阵列基板和显示装置
CN103681751A (zh) 薄膜晶体管阵列基板及其制造方法
KR20130033368A (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
JP2014123723A (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置
CN105390443B (zh) Tft基板的制作方法
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
CN102646676A (zh) 一种tft阵列基板
CN106449667A (zh) 阵列基板及其制作方法、显示装置
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
US8975124B2 (en) Thin film transistor, array substrate and preparation method thereof
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
US10367066B2 (en) Thin film transistor and method for manufacturing the same
TWI258048B (en) Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
CN105304651B (zh) 阵列基板、显示器及阵列基板的制备方法
KR20140025577A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
CN107170811A (zh) 一种金属氧化物薄膜晶体管结构背板及其制备方法
CN102254861B (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
CN102709185A (zh) 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN104377246A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161026

RJ01 Rejection of invention patent application after publication