CN115940872B - 一种用于晶体振荡器的基座及晶体振荡器 - Google Patents
一种用于晶体振荡器的基座及晶体振荡器 Download PDFInfo
- Publication number
- CN115940872B CN115940872B CN202211590630.XA CN202211590630A CN115940872B CN 115940872 B CN115940872 B CN 115940872B CN 202211590630 A CN202211590630 A CN 202211590630A CN 115940872 B CN115940872 B CN 115940872B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrically connected
- base
- bonding pad
- crystal oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 230000007704 transition Effects 0.000 claims description 22
- 230000010355 oscillation Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 229910000833 kovar Inorganic materials 0.000 claims description 15
- 238000004806 packaging method and process Methods 0.000 claims description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 238000007747 plating Methods 0.000 description 137
- 239000010453 quartz Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本发明提供了一种用于晶体振荡器的基座及晶体振荡器,基座包括基座主体,基座主体包括由下至上层叠设置的底层、凹槽层以及载台层,底层包括引脚端以及与引脚端电连接的第一连接部,凹槽层包括第一焊盘组、第二焊盘组、与第一焊盘组电连接的第二连接部以及与第二焊盘组电连接的第三连接部,载台层包括第三焊盘组以及与第三焊盘组电连接的第四连接部,第二连接部与第一连接部电连接,第四连接部与第三连接部电连接,其中,第一连接部、第二连接部、第三连接部以及第四连接部均位于基座主体的棱边上;本发明在减小基座内部产生的寄生电容的同时,极大的增加了基座的结构强度。
Description
技术领域
本发明涉及晶体谐振器技术领域,尤其涉及一种用于晶体振荡器的基座及晶体振荡器。
背景技术
晶体谐振器通常有压电石英晶片及封装外壳构成,其中压电石英晶片为长方形或圆形,封装外壳材料为陶瓷、玻璃、金属等。压电石英晶片上下两面蒸镀电极,并由导电胶固定在封装外壳中,电极通过密封封装的引线,与封装外壳的基座引脚相连。交流电压通过引脚连通石英晶片的上下电极,使石英晶片产生逆压电效应,从而产生振荡。
随着信息技术的发展,通信领域频率产生与频率控制的石英晶体器件向小尺寸、高频率、高稳定性发展。为满足智能穿戴应用需求,当前石英晶体器件主流为表面贴装器件形式,主要由封装上盖、可伐环、基座、以及晶片组成,整体外形尺寸范围在1mm至2mm之间,厚度范围在0.3mm至0.7mm之间,同时为了节省电子印刷电路板上空间,石英晶体器件也逐步从晶体谐振器向着晶体振荡器发展;然而,现有的晶体振荡器在基座内部多采用金属插梢设计以将晶片、芯片以及引脚端进行电连接,导致基座内部产生很大的寄生电容,从而使晶体振荡器的电学性能受到影响。
因此,亟需一种用于晶体振荡器的基座及晶体振荡器以解决上述技术问题。
发明内容
本发明的目的在于,提供一种用于晶体振荡器的基座及晶体振荡器,用于减小现有技术的晶体谐振器中基座内部的寄生电容过大的技术问题。
为解决上述技术问题,本发明提供了一种用于晶体振荡器的基座,包括基座主体,基座主体包括由下至上层叠设置的底层、凹槽层以及载台层,底层包括引脚端以及与引脚端电连接的第一连接部,凹槽层包括第一焊盘组、第二焊盘组、与第一焊盘组电连接的第二连接部以及与第二焊盘组电连接的第三连接部,载台层包括第三焊盘组以及与第三焊盘组电连接的第四连接部;
其中,第一连接部、第二连接部、第三连接部以及第四连接部均位于基座主体的棱边上;第二连接部与第一连接部电连接,第四连接部与第三连接部电连接。
在本发明实施例所提供的用于晶体振荡器的基座中,引脚端位于底层远离凹槽层的一侧,引脚端包括第一引脚、第二引脚、第三引脚、第四引脚以及第五引脚,第一引脚用于连接电源端,第二引脚用于输入使能信号,第三引脚用于连接接地端,第四引脚以及第五引脚用于输出一组频率相等且相位相反的差分信号。
在本发明实施例所提供的用于晶体振荡器的基座中,基座主体还包括设置于载台层上远离凹槽层一侧的过渡层;
其中,过渡层包括基座层以及内嵌于基座层内的绝缘层,绝缘层具有镂空部,镂空部用于提供放置晶片的空间。
在本发明实施例所提供的用于晶体振荡器的基座中,基座还包括设置于基座主体上的可伐环,可伐环设置于过渡层上且覆盖镂空部;
其中,基座主体还包括第一金属层,第一金属层贯穿绝缘层以及载台层,可伐环通过第一金属层与第三引脚电连接。
在本发明实施例所提供的用于晶体振荡器的基座中,基座主体还包括第二金属层,凹槽层还包括第四焊盘组,第四焊盘组具有第一通孔,第二金属层填充第一通孔;
其中,第四焊盘组通过第二金属层与第三引脚电连接。
在本发明实施例所提供的用于晶体振荡器的基座中,第一连接部、第二连接部、第三连接部以及第四连接部均具有凹槽,凹槽的开口方向为远离基座主体的方向。
相应地,本发明实施例还提供一种晶体振荡器,包括如上任一项的基座、芯片、晶片以及封装盖板,芯片设置于底层上,晶片设置于载台层上,封装盖板设置于基座主体上;
其中,芯片通过第一焊盘组与引脚端电连接,芯片通过第二焊盘组与第三焊盘组电连接;晶片通过导电银胶与第三焊盘组电连接。
在本发明实施例所提供的晶体振荡器中,晶片包括基片,基片具有焊盘部、过渡部以及震荡部,焊盘部通过过渡部与震荡部连接,震荡部的厚度小于焊盘部的厚度;
其中,震荡部上设置有第一电极以及第二电极,第一电极位于过渡部与基片之间,第二电极位于底层与基片之间。
在本发明实施例所提供的晶体振荡器中,焊盘部上设置有第一焊盘以及第二焊盘,第一焊盘位于基片上与第一电极的同一面,第二焊盘位于基片上与第二电极的同一面;
其中,第一电极通过第一焊盘与第三焊盘组中的第三焊盘电连接,第二电极通过第一焊盘与第三焊盘组中的第四焊盘电连接。
在本发明实施例所提供的晶体振荡器中,芯片为差分高频集成电路芯片,晶片为基于光刻工艺制备的基频晶片。
本发明的有益效果是:区别于现有技术的情况,本发明提供了一种用于晶体振荡器的基座及晶体振荡器,基座包括基座主体,基座主体包括由下至上层叠设置的底层、凹槽层以及载台层,底层包括引脚端以及与引脚端电连接的第一连接部,凹槽层包括第一焊盘组、第二焊盘组、与第一焊盘组电连接的第二连接部以及与第二焊盘组电连接的第三连接部,载台层包括第三焊盘组以及与第三焊盘组电连接的第四连接部,第二连接部与第一连接部电连接,第四连接部与第三连接部电连接,其中,第一连接部、第二连接部、第三连接部以及第四连接部均位于基座主体的棱边上;本发明提供的基座通过将第一连接部、第二连接部、第三连接部以及第四连接部均位于基座主体的棱边上,以使引脚端与第一焊盘组之间的内部电路在基座主体的棱边上电连接,以及使第二焊盘组与第三焊盘组之间的内部电路在基座主体的棱边上电连接,能够避免现有基座内部通过金属插梢将晶片、芯片以及引脚端进行电连接的设计,减小了基座内部产生的寄生电容的同时,极大的增加了基座的结构强度;另一方面通过在基座主体的棱边处进行内外电路连接,可以有效防止焊锡脱落,增加产品的可焊性。
附图说明
图1是本发明实施例提供的用于晶体振荡器的基座的俯视图;
图2是本发明实施例提供的用于晶体振荡器的基座的侧视图;
图3A是本发明实施例提供的用于晶体振荡器的基座中过渡层的俯视图;
图3B是本发明实施例提供的用于晶体振荡器的基座中载台层的俯视图;
图3C是本发明实施例提供的用于晶体振荡器的基座中凹槽层的俯视图;
图3D是本发明实施例提供的用于晶体振荡器的基座中底层靠近凹槽层的一面的俯视图;
图3E是本发明实施例提供的用于晶体振荡器的基座中底层远离凹槽层的一面的俯视图;
图4是本发明实施例提供的晶体振荡器的俯视透视图;
图5是本发明实施例提供的晶体振荡器中晶片的结构示意图。
具体实施方式
下面将结合本发明实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,均属于本发明保护的范围。
请参阅图1至图3E,本发明提供了一种用于晶体振荡器1000的基座100及晶体振荡器1000,基座100包括基座主体2,基座主体2包括由下至上层叠设置的底层204、凹槽层203以及载台层202,底层204包括引脚端2041以及与引脚端2041电连接的第一连接部205,凹槽层203包括第一焊盘组2031、第二焊盘组2032、与第一焊盘组2031电连接的第二连接部206以及与第二焊盘组2032电连接的第三连接部207,载台层202包括第三焊盘组2021以及与第三焊盘组2021电连接的第四连接部208,第二连接部206与第一连接部205电连接,第四连接部208与第三连接部207电连接;
其中,第一连接部205、第二连接部206、第三连接部207以及第四连接部208均位于基座主体2的棱边上。
本发明提供的基座100通过将第一连接部205、第二连接部206、第三连接部207以及第四连接部208均位于基座主体2的棱边上,以使引脚端2041与第一焊盘组2031之间的内部电路在基座主体2的棱边上电连接,以及使第二焊盘组2032与第三焊盘组2021之间的内部电路在基座主体2的棱边上电连接,能够避免现有基座100内部通过金属插梢将晶片200、芯片300以及引脚端2041进行电连接的设计,减小了基座100内部产生的寄生电容的同时,极大的增加了基座100的结构强度;另一方面通过在基座主体2的棱边处进行内外电路连接,可以有效防止焊锡脱落,增加产品的可焊性。
现结合具体实施例对本申请的技术方案进行描述。
请参阅图1以及图2,图1是本发明实施例提供的用于晶体振荡器1000的基座100的俯视图;图2是本发明实施例提供的用于晶体振荡器1000的基座100的侧视图;其中,本发明提供的用于晶体振荡器1000的基座100包括基座主体2以及设置于基座主体2上的可伐环1,基座主体2主要由3225-6P型号的基座100为基础改进而成;可伐环1的材质为金属合金,可伐环1用于将基座主体2与封装盖板400连接,以使基座主体2内部容易达成封闭空间。
具体地,基座主体2包括由下至上层叠设置的底层204、凹槽层203、载台层202以及过渡层201;其中,过渡层201用于保证晶片200搭载后不会与封装盖板400接触,保证了晶体振荡器1000产品内部晶片200与封装盖板400的距离;载台层202用于搭载晶片200,连接振荡源,同时载台层202的一端设置有晶体检测点以直接连接晶片200的两端,确保上述基座100制备的成品可以直接检测晶片200的特性;凹槽层203在给芯片300留下足够空间的同时,在四周设置的第一焊盘组2031和第二焊盘组2032,可以兼容市面上大多数的芯片300,并通过第一焊盘组2031和第二焊盘组2032与金线600搭载连接芯片300与晶片200,底层204用于承载芯片300以及设置引脚端2041,并且底层204的内部电路将引脚端2041与第一焊盘组2031电连接。
请参阅图3A,图3A是本发明实施例提供的用于晶体振荡器1000的基座100中过渡层201的俯视图;其中,过渡层201包括基座层101以及内嵌于基座层101内的绝缘层2011,绝缘层2011具有镂空部20111,镂空部20111用于提供放置晶片200的空间,防止晶片200与封装盖板400接触。
具体地,基座层101的材质主要是陶瓷或者石英,绝缘层2011的材质为陶瓷;镂空部20111的形状为长方形,镂空部20111的四个角设置为圆角。
在本发明实施例中,在过渡层201的右下角设置有一小尺寸的第二通孔17,第二通孔17用于填充第一金属层,以使第一金属层贯穿过渡层201。
请参阅图3B,图3B是本发明实施例提供的用于晶体振荡器1000的基座100中载台层202的俯视图;其中,载台层202包括第三焊盘组2021以及与第三焊盘组2021电连接的第四连接部208;
在本发明实施例中,第三焊盘组2021靠近基座主体2中一个短侧边设置,第三焊盘组2021包括间隔设置的第三焊盘3以及第四焊盘4,第四连接部208包括第一侧边镀层18以及与第一侧边镀层18间隔设置的第二侧边镀层19,第三焊盘3与第一侧边镀层18在载台层202的上表面电连接,第四焊盘4与第二侧边镀层19在载台层202的上表面电连接。
具体地,第三焊盘3以及第四焊盘4分别用于电连接晶片200的两个电极;第一侧边镀层18以及第二侧边镀层19位于基座主体2的同一棱边上。
进一步地,第三焊盘3、第四焊盘4、第一侧边镀层18以及第二侧边镀层19均为同种材料的金属膜层经光刻工艺制备而成。其中,第三焊盘3、第四焊盘4、第一侧边镀层18以及第二侧边镀层19均包括镀铬膜层和镀金膜层,镀铬膜层的厚度范围在10nm至50nm之间,镀金膜层的厚度范围在10nm至50nm之间。
在本发明实施例中,第一侧边镀层18以及第二侧边镀层19均具有凹槽,凹槽的开口方向为远离基座主体2的方向。设置凹槽的目的是为了在凹槽内点胶,以方便外部检测设备通过第一侧边镀层18以及第二侧边镀层19连接至晶片200的电极的两个电极,进而对晶片200的性能进行测试。
在本发明实施例中,载台层202还包括第三侧边镀层16以及第四侧边镀层15,第三侧边镀层16以及第四侧边镀层15位于载台层202的另一短侧边上,且第三侧边镀层16与第一侧边镀层18对称设置,第四侧边镀层15与第二侧边镀层19对称设置;
其中,第三侧边镀层16以及第四侧边镀层15均不与其他结构电连接,设置第三侧边镀层16以及第四侧边镀层15的目的是为了确保载台层202内部的受应力影响均匀。
在本发明实施例中,载台层202的基座层101内部还设置有镂空的载台腔2022,载台腔2022用于给晶片200提供振动空间。基座层101还包括晶片承载台14,晶片承载台14的长度方向与载台层202的长度方向平行,晶片承载台14位于与第三侧边镀层16同一侧的短侧边上,且由短侧边向载台腔2022延伸;
其中,晶片承载台14用于当晶片200在第三焊盘3以及第四焊盘4上点胶后下塌的同时也不影响到晶片200振动。
在本发明实施例中,在载台层202的右下角设置有一小尺寸的第三通孔20,第三通孔20位于第二通孔17的正下方;第三通孔20用于填充第一金属层,以使第一金属层贯穿载台层202。
请参阅图3C,图3C是本发明实施例提供的用于晶体振荡器1000的基座100中凹槽层203的俯视图;其中,凹槽层203包括第二焊盘组2032以及与第二焊盘组2032电连接的第三连接部207。
在本发明实施例中,第二焊盘组2032靠近基座主体2中一个短侧边设置,第二焊盘组2032包括间隔设置的第五焊盘5以及第六焊盘6,第三连接部207包括第五侧边镀层2071以及与第五侧边镀层2071间隔设置的第六侧边镀层2072,第五焊盘5与第五侧边镀层2071在凹槽层203的上表面电连接,第六焊盘6与第六侧边镀层2072在凹槽层203的上表面电连接。
具体地,第五焊盘5以及第六焊盘6分别用于电连接芯片300的两个焊盘端;第五侧边镀层2071以及第六侧边镀层2072位于凹槽层203的同一侧边上。
在本发明实施例中,第五侧边镀层2071与第一侧边镀层18电连接,第六侧边镀层2072与第二侧边镀层19电连接,这样设置可以使芯片300的两个焊盘端与晶片200的两个电极电连接;
具体地,第五侧边镀层2071在第一侧边镀层18上的正投影与第一侧边镀层18重合;第六侧边镀层2072在第二侧边镀层19上的正投影与第二侧边镀层19重合。
在本发明实施例中,凹槽层203还包括第一焊盘组2031以及与第一焊盘组2031电连接的第二连接部206,第一焊盘组2031靠近基座主体2中的其他三个侧边设置,第一焊盘组2031包括间隔设置的第七焊盘7、第八焊盘8、第九焊盘9、第十焊盘10、第十一焊盘11以及第十二焊盘12,第二连接部206包括第七侧边镀层35、第八侧边镀层40、第九侧边镀层36、第十侧边镀层37、第十一侧边镀层39以及第十二侧边镀层38;
其中,第七焊盘7与第七侧边镀层35在凹槽层203的上表面电连接,第八焊盘8与第八侧边镀层40在凹槽层203的上表面电连接,第九焊盘9与第九侧边镀层36在凹槽层203的上表面电连接,第十焊盘10与第十侧边镀层37在凹槽层203的上表面电连接,第十一焊盘11与第十一侧边镀层39在凹槽层203的上表面电连接,第十二焊盘12与第十二侧边镀层38在凹槽层203的上表面电连接。
具体地,第七侧边镀层35、第九侧边镀层36、第十侧边镀层37以及第十二侧边镀层38分别设置于凹槽层203的四个角上,第八侧边镀层40以及第十一侧边镀层39分别设置于凹槽层203的两个长侧边上。
进一步地,第七焊盘7、第九焊盘9、第十焊盘10、第十一焊盘11以及第十二焊盘12分别用于电连接芯片300的其他五个焊盘端;第七侧边镀层35、第八侧边镀层40、第九侧边镀层36、第十侧边镀层37、第十一侧边镀层39以及第十二侧边镀层38分别用于电连接底层204设置的引脚端2041,从而将芯片300与引脚端2041电连接。
在本发明实施例中,第一金属层与第九焊盘9和第九侧边镀层36分别电连接,第一金属层为金属插梢设计,用于将第九侧边镀层36与可伐环1电连接。
在本发明实施例中,凹槽层203还包括第四焊盘组2033,第四焊盘组2033包括第十三焊盘13,第十三焊盘13位于第七焊盘7与第八焊盘8之间;第十三焊盘13和第八焊盘8为备用焊盘,主要用于与其他七个焊盘一起保证芯片300电路连接的多样性,可兼容市面上各种各样的芯片300。
具体地,第十三焊盘13具有第一通孔34,第二金属层填充第一通孔34,第二金属层也为金属插梢设计;
其中,第十三焊盘13通过第二金属层分别与底层204上的固晶层21和第九侧边镀层36电连接。
在本发明实施例中,凹槽层203的基座层101内部还设置有方形通孔2034,第五焊盘5、第六焊盘6、第七焊盘7、第十三焊盘13、第八焊盘8、第九焊盘9、第十焊盘10、第十一焊盘11以及第十二焊盘12沿逆时针方向围绕方形通孔2034设置;方形通孔2034用于保证芯片300的固晶空间。
进一步地,第一焊盘组2031、第二焊盘组2032、第四焊盘组2033、第二连接部206以及第三连接部207均为同种材料的金属膜层经光刻工艺制备而成。其中,第一焊盘组2031、第二焊盘组2032、第四焊盘组2033、第二连接部206以及第三连接部207均包括镀铬膜层和镀金膜层,镀铬膜层的厚度范围在10nm至50nm之间,镀金膜层的厚度范围在10nm至50nm之间。
在本发明实施例中,第五侧边镀层2071、第六侧边镀层2072、第七侧边镀层35、第八侧边镀层40、第九侧边镀层36、第十侧边镀层37、第十一侧边镀层39以及第十二侧边镀层38均具有凹槽,凹槽的开口方向为远离基座主体2的方向。设置凹槽的目的是为了在凹槽内点胶,以方便外部检测设备对芯片300的性能进行测试。
具体地,由于凹槽层203中的第一焊盘组2031与位于棱边上的第二连接部206进行连接,以及凹槽层203中的第二焊盘组2032与位于棱边上的第三连接部207进行连接,可以极大的减少基座100内部的寄生电容对检测晶片200或者芯片300性能时造成的影响。
请参阅图3D以及图3E,图3D是本发明实施例提供的用于晶体振荡器1000的基座100中底层204靠近凹槽层203的一面的俯视图;图3E是本发明实施例提供的用于晶体振荡器1000的基座100中底层204远离凹槽层203的一面的俯视图。
请参阅图3D,在底层204靠近凹槽层203的一面上,底层204包括基座层101以及位于基座层101的中心区域的固晶层21,固晶层21用于铺满整个芯片300的固晶区域,同时固晶层21也与第九侧边镀层36电连接。
请参阅图3E,引脚端2041设置于底层204远离凹槽层203的一侧,引脚端2041包括第一引脚22、第二引脚27、第三引脚25、第四引脚23以及第五引脚24,第一引脚22用于连接电源端,第二引脚27用于输入使能信号,第三引脚25用于连接接地端,第四引脚23以及第五引脚24用于输出一组频率相等且相位相反的差分信号;
在本发明实施例中,底层204还包括与引脚端2041电连接的第一连接部205,第一连接部205包括间隔设置的第十三侧边镀层41、第十四侧边镀层46、第十五侧边镀层44、第十六侧边镀层42、第十七侧边镀层43以及第十八侧边镀层45,第十三侧边镀层41与第十二侧边镀层38电连接,第十四侧边镀层46与第七侧边镀层35电连接,第十五侧边镀层44与第九侧边镀层36电连接,第十六侧边镀层42与第十一侧边镀层39电连接,第十七侧边镀层43与第十侧边镀层37电连接,第十八侧边镀层45与第八侧边镀层40电连接。
其中,第十三侧边镀层41在第十二侧边镀层38的正投影与第十二侧边镀层38重合,第十四侧边镀层46在第七侧边镀层35的正投影与第七侧边镀层35重合,第十五侧边镀层44在第九侧边镀层36的正投影与第九侧边镀层36重合,第十六侧边镀层42在第十一侧边镀层39的正投影与第十一侧边镀层39重合,第十七侧边镀层43在第十侧边镀层37的正投影与第十侧边镀层37重合,第十八侧边镀层45在第八侧边镀层40的正投影与第八侧边镀层40重合。
在本发明实施例中,基座100还包括备用引脚端2041,备用引脚端2041包括第六引脚26,第六引脚26通过第八侧边镀层40与第八焊盘8电连接,第六引脚26在本发明中为备用引脚,用于兼容不同种类的芯片300。
具体地,第一引脚22通过第十二侧边镀层38与第十二焊盘12电连接,第二引脚27通过第七侧边镀层35与第七焊盘7电连接,第三引脚25通过第九侧边镀层36与第九焊盘9电连接,第四引脚23通过第十一侧边镀层39与第十一焊盘11电连接,第五引脚24通过第十侧边镀层37与第十焊盘10电连接,上述设计可以保证产品的可焊性。
其中,由于第十三焊盘13通过第二金属层分别与固晶层21和第九侧边镀层36电连接,从而使第十三焊盘13和固晶层21分别与接地端连接,能够达到更好的电磁屏蔽的同时也能平均晶体振荡器1000的受热。
具体地,由于可伐环1通过第一金属层与第九侧边镀层36电连接,从而使可伐环1与接地端连接,能够达到更好的接地屏蔽以减少外界电磁干扰。
请参阅图4,图4是本发明实施例提供的晶体振荡器1000的俯视透视图;其中,晶体振荡器1000包括上述的基座100、芯片300、晶片200以及封装盖板400,芯片300设置于底层204上,晶片200设置于载台层202上,封装盖板400设置于基座主体2上;
其中,芯片300通过第一焊盘组2031与引脚端2041电连接,芯片300通过第二焊盘组2032与第三焊盘组2021电连接;晶片200通过导电银胶500与第三焊盘组2021电连接。
具体地,芯片300的部分焊盘端通过金线600与第一焊盘组2031电连接;由于第一焊盘组2031与底层204背面的引脚端2041电连接,从而使得芯片300与引脚端2041电连接;芯片300的剩余部分焊盘端通过另一部分金线600与第二焊盘组2032电连接,由于第二焊盘组2032与第三焊盘组2021电连接,从而使得芯片300与晶片200的电极端电连接。
具体地,封装盖板400的材质也为金属合金,封装盖板400、可伐环1通过第一金属层与第三引脚25电连接,可以通过导电连接形成接地屏蔽减少外界电磁干扰。
请参阅图5,图5是本发明实施例提供的晶体振荡器1000中晶片200的结构示意图;其中,晶片200包括基片31,基片31具有焊盘部、过渡部以及震荡部,焊盘部通过过渡部与震荡部连接,震荡部的厚度小于焊盘部的厚度;
其中,震荡部上设置有电极端32,电极端32包括第一电极以及第二电极,第一电极位于过渡部与基片31之间,第二电极位于底层204与基片31之间。
具体地,焊盘部上设置有第一焊盘29以及第二焊盘33,第一焊盘29位于基片31上与第一电极的同一面,第二焊盘33位于基片31上与第二电极的同一面;
其中,第一电极通过第一焊盘29与第三焊盘组2021中的第三焊盘3电连接,第二电极通过第一焊盘29与第三焊盘组2021中的第四焊盘4电连接。
在本发明实施例中,焊盘部与震荡部之间形成有震荡腔30,震荡腔30用于给晶片200提供振动空间。采用震荡腔30的设计可以保证震荡部的厚度达到频率要求,震荡部设置于震荡腔30内部,用于提供设计目标频率。
进一步的,外界的交流电压通过晶片200的第一电极,以及通过晶片200的第二电极,使晶片200产生逆压电效应,从而在晶片200的震荡部产生振荡。
在本发明实施例中,芯片300为差分高频集成电路芯片;在高频钟振中,单输出的场频极易收到外界的干扰而导致输出频率与波形偏移和失真,通过采用差分高频集成电路芯片,以输出差分双输出信号,差分双输出信号为两个频率相同且相位相反的信号,这两个信号的差值,为电路有效输入信号,如果外部存在干扰信号,会对两个输入信号产生相同的干扰,通过二者之差,干扰信号的有效输入为零,这就达到了抗共模干扰的目的。
本发明实施例中的晶片200采用自主研制的基于光刻工艺制备的基频晶片;其通过20MHz至30MHz的石英晶片200通过光刻工艺制备而成。
本发明实施例提供的晶体振荡器1000的具体制造过程如下:
首先提供本发明实施例的基座100;之后,将芯片300通过导电银胶500接着和干燥固定在基座100中底层204的固晶层21上;之后,经过清洗后采用金线600使芯片300与基座100电路连接从而连接内外电路;之后,晶片200通过导电阴胶与载台层202中的第三焊盘3和第四焊盘4固定接着;最后,调整频率后再通过电流封焊将封装盖板400与可伐环1在高真空状态下进行熔融焊接以达到内部真空环境,从而得到本发明的晶体振荡器1000。
本发明提供的用于晶体振荡器1000的基座100及晶体振荡器1000相比现有技术,具有以下几个优点:
第一、晶体振荡源选用基频晶片200取代泛音晶片200,减少了芯片300内部的抑制电路,节省消耗电流,降低了功耗;
第二、相位噪声好,晶体振荡源的振荡能量集中,频率更稳定;
第三、基座100结构采用四层瓷体结构,减少基座100的结合层面,同时采用多个侧边金属镀层进行内外电路连接,减少内部金属插梢,极大的增加了产品结构强度,同时,采用多个侧边金属镀层可以有效防止焊锡脱落,增加产品可焊性;
第四、差分高频集成电路芯片300的一个差分信号输出端通过第十一侧边镀层39与第四引脚23电连接,差分高频集成电路芯片300的另一个差分信号输出端通过第十侧边镀层37与第五引脚24电连接;由于第十一侧边镀层39和第十侧边镀层37均为侧边凹槽结构,从而使差分高频集成电路芯片300的两个差分输出端有着更接近的负载,进一步减小了基座100给差分信号带来的影响;
第五、基座100结构采用四层瓷体结构,进一步减小了基座100内的电路连接,减小了基座100的寄生电容,为产品的输出提供了一个更好的环境。
综上,区别于现有技术的情况,本发明提供了一种用于晶体振荡器1000的基座100及晶体振荡器1000,基座100包括基座主体2,基座主体2包括由下至上层叠设置的底层204、凹槽层203以及载台层202,底层204包括引脚端2041以及与引脚端2041电连接的第一连接部205,凹槽层203包括第一焊盘组2031、第二焊盘组2032、与第一焊盘组2031电连接的第二连接部206以及与第二焊盘组2032电连接的第三连接部207,载台层202包括第三焊盘组2021以及与第三焊盘组2021电连接的第四连接部208,第二连接部206与第一连接部205电连接,第四连接部208与第三连接部207电连接,其中,第一连接部205、第二连接部206、第三连接部207以及第四连接部208均位于基座主体2的棱边上;本发明提供的基座100通过将第一连接部205、第二连接部206、第三连接部207以及第四连接部208均位于基座主体2的棱边上,以使引脚端2041与第一焊盘组2031之间的内部电路在基座主体2的棱边上电连接,以及使第二焊盘组2032与第三焊盘组2021之间的内部电路在基座主体2的棱边上电连接,能够避免现有基座100内部通过金属插梢将晶片200、芯片300以及引脚端2041进行电连接的设计,减小了基座100内部产生的寄生电容的同时,极大的增加了基座100的结构强度;另一方面通过在基座主体2的棱边处进行内外电路连接,可以有效防止焊锡脱落,增加产品的可焊性。
需要说明的是,以上各实施例均属于同一发明构思,各实施例的描述各有侧重,在个别实施例中描述未详尽之处,可参考其他实施例中的描述。以上实施例仅表达了本发明的实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种晶体振荡器,其特征在于,包括基座、芯片、晶片以及封装盖板,所述基座包括基座主体,所述基座主体包括由下至上层叠设置的底层、凹槽层以及载台层,所述底层包括引脚端以及与所述引脚端电连接的第一连接部,所述凹槽层包括第一焊盘组、第二焊盘组、与所述第一焊盘组电连接的第二连接部以及与所述第二焊盘组电连接的第三连接部,所述载台层包括第三焊盘组以及与所述第三焊盘组电连接的第四连接部;
其中,所述第一连接部、所述第二连接部、所述第三连接部以及所述第四连接部均位于所述基座主体的棱边上;所述第二连接部与所述第一连接部电连接,所述第四连接部与所述第三连接部电连接;
其中,所述芯片设置于所述底层上,所述晶片设置于所述载台层上,所述封装盖板设置于所述基座主体上;所述芯片通过所述第一焊盘组与所述引脚端电连接,所述芯片通过所述第二焊盘组与所述第三焊盘组电连接;所述晶片通过导电银胶与所述第三焊盘组电连接。
2.根据权利要求1所述的晶体振荡器,其特征在于,所述引脚端位于所述底层远离所述凹槽层的一侧,所述引脚端包括第一引脚、第二引脚、第三引脚、第四引脚以及第五引脚,所述第一引脚用于连接电源端,所述第二引脚用于输入使能信号,所述第三引脚用于连接接地端,所述第四引脚以及所述第五引脚用于输出一组频率相等且相位相反的差分信号。
3.根据权利要求2所述的晶体振荡器,其特征在于,所述基座主体还包括设置于所述载台层上远离所述凹槽层一侧的过渡层;
其中,所述过渡层包括基座层以及内嵌于所述基座层内的绝缘层,绝缘层具有镂空部,镂空部用于提供放置晶片的空间。
4.根据权利要求3所述的晶体振荡器,其特征在于,所述基座还包括设置于所述基座主体上的可伐环,所述可伐环设置于所述过渡层上且覆盖所述镂空部;
其中,所述基座主体还包括第一金属层,所述第一金属层贯穿所述绝缘层以及所述载台层,所述可伐环通过所述第一金属层与所述第三引脚电连接。
5.根据权利要求3所述的晶体振荡器,其特征在于,所述基座主体还包括第二金属层,所述凹槽层还包括第四焊盘组,所述第四焊盘组具有第一通孔,所述第二金属层填充所述第一通孔;
其中,所述第四焊盘组通过所述第二金属层与所述第三引脚电连接。
6.根据权利要求1所述的晶体振荡器,其特征在于,所述第一连接部、所述第二连接部、所述第三连接部以及所述第四连接部均具有凹槽,所述凹槽的开口方向为远离所述基座主体的方向。
7.根据权利要求1所述的晶体振荡器,其特征在于,所述晶片包括基片,所述基片具有焊盘部、过渡部以及震荡部,所述焊盘部通过所述过渡部与所述震荡部连接,所述震荡部的厚度小于所述焊盘部的厚度;
其中,所述震荡部上设置有第一电极以及第二电极,所述第一电极位于所述过渡部与所述基片之间,所述第二电极位于所述底层与所述基片之间。
8.根据权利要求7所述的晶体振荡器,其特征在于,所述焊盘部上设置有第一焊盘以及第二焊盘,所述第一焊盘位于所述基片上与所述第一电极的同一面,所述第二焊盘位于所述基片上与所述第二电极的同一面;
其中,所述第一电极通过所述第一焊盘与所述第三焊盘组中的第三焊盘电连接,所述第二电极通过所述第一焊盘与所述第三焊盘组中的第四焊盘电连接。
9.根据权利要求1所述的晶体振荡器,其特征在于,所述芯片为差分高频集成电路芯片,所述晶片为基于光刻工艺制备的基频晶片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211590630.XA CN115940872B (zh) | 2022-12-12 | 2022-12-12 | 一种用于晶体振荡器的基座及晶体振荡器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211590630.XA CN115940872B (zh) | 2022-12-12 | 2022-12-12 | 一种用于晶体振荡器的基座及晶体振荡器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115940872A CN115940872A (zh) | 2023-04-07 |
CN115940872B true CN115940872B (zh) | 2024-03-08 |
Family
ID=86653677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211590630.XA Active CN115940872B (zh) | 2022-12-12 | 2022-12-12 | 一种用于晶体振荡器的基座及晶体振荡器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115940872B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005244501A (ja) * | 2004-02-25 | 2005-09-08 | Seiko Epson Corp | 圧電発振器 |
JP2006266888A (ja) * | 2005-03-24 | 2006-10-05 | Citizen Watch Co Ltd | 振動体装置、角速度センサー、及び発振装置 |
JP2007060320A (ja) * | 2005-08-24 | 2007-03-08 | Epson Toyocom Corp | 表面実装型圧電発振器用パッケージ、表面実装型圧電発振器 |
CN101093823A (zh) * | 2002-04-30 | 2007-12-26 | 株式会社瑞萨科技 | 半导体器件和电子设备 |
JP2009239413A (ja) * | 2008-03-26 | 2009-10-15 | Epson Toyocom Corp | 圧電発振器 |
CN101740633A (zh) * | 2008-11-07 | 2010-06-16 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
CN102339812A (zh) * | 1999-07-22 | 2012-02-01 | 株式会社半导体能源研究所 | 接触结构及半导体器件 |
JP2015195593A (ja) * | 2015-06-22 | 2015-11-05 | セイコーNpc株式会社 | 水晶発振器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8384486B2 (en) * | 2007-07-18 | 2013-02-26 | Seiko Epson Corporation | Piezoelectric oscillator and transmitter |
-
2022
- 2022-12-12 CN CN202211590630.XA patent/CN115940872B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102339812A (zh) * | 1999-07-22 | 2012-02-01 | 株式会社半导体能源研究所 | 接触结构及半导体器件 |
CN101093823A (zh) * | 2002-04-30 | 2007-12-26 | 株式会社瑞萨科技 | 半导体器件和电子设备 |
JP2005244501A (ja) * | 2004-02-25 | 2005-09-08 | Seiko Epson Corp | 圧電発振器 |
JP2006266888A (ja) * | 2005-03-24 | 2006-10-05 | Citizen Watch Co Ltd | 振動体装置、角速度センサー、及び発振装置 |
JP2007060320A (ja) * | 2005-08-24 | 2007-03-08 | Epson Toyocom Corp | 表面実装型圧電発振器用パッケージ、表面実装型圧電発振器 |
JP2009239413A (ja) * | 2008-03-26 | 2009-10-15 | Epson Toyocom Corp | 圧電発振器 |
CN101740633A (zh) * | 2008-11-07 | 2010-06-16 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
JP2015195593A (ja) * | 2015-06-22 | 2015-11-05 | セイコーNpc株式会社 | 水晶発振器 |
Also Published As
Publication number | Publication date |
---|---|
CN115940872A (zh) | 2023-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9237668B2 (en) | Electronic component package and piezoelectric resonator device | |
US7095161B2 (en) | Piezoelectric resonator | |
US6587008B2 (en) | Piezoelectric oscillator and a method for manufacturing the same | |
KR100363652B1 (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
JP6020663B2 (ja) | 発振器 | |
CN115940872B (zh) | 一种用于晶体振荡器的基座及晶体振荡器 | |
JP2004297620A (ja) | 表面実装型温度補償水晶発振器 | |
JP4479413B2 (ja) | 圧電発振器 | |
CN212447332U (zh) | 一种车载用小型化压电振动器件的基座结构 | |
CN110868178B (zh) | 一种谐振器封装系统 | |
CN115996034B (zh) | 一种用于时钟模块的基座及时钟模块 | |
JP2012049874A (ja) | 表面実装型圧電発振器の搭載構造 | |
CN116192087B (zh) | 一种音叉晶片及音叉晶体谐振器 | |
JP2015195593A (ja) | 水晶発振器 | |
CN110784189A (zh) | 一种smd谐振器及其加工方法 | |
JP2002134639A (ja) | 高周波電子部品用パッケージおよびそれを用いた高周波電子部品 | |
RU195681U1 (ru) | Конструкция тактового пьезоэлектрического генератора | |
CN217693273U (zh) | 一种一体化的温补晶体振荡器基座 | |
CN210578462U (zh) | 一种smd谐振器 | |
JP3234126U (ja) | 超小型水晶発振器 | |
CN210578455U (zh) | 一种表面安装谐振器 | |
CN214959470U (zh) | 一种石英谐振器基座结构 | |
JP2012235203A (ja) | 水晶発振器及びその組立方法 | |
JP2003133887A (ja) | 水晶発振子 | |
JP4071889B2 (ja) | 水晶発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |