KR20160082173A - 박막 트랜지스터 및 이를 포함하는 표시 장치 - Google Patents

박막 트랜지스터 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20160082173A
KR20160082173A KR1020140195693A KR20140195693A KR20160082173A KR 20160082173 A KR20160082173 A KR 20160082173A KR 1020140195693 A KR1020140195693 A KR 1020140195693A KR 20140195693 A KR20140195693 A KR 20140195693A KR 20160082173 A KR20160082173 A KR 20160082173A
Authority
KR
South Korea
Prior art keywords
channel layer
layer
channel
electrode
drain electrode
Prior art date
Application number
KR1020140195693A
Other languages
English (en)
Inventor
양신혁
김은현
김태영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140195693A priority Critical patent/KR20160082173A/ko
Priority to US14/832,606 priority patent/US20160190328A1/en
Priority to CN201510844004.2A priority patent/CN105742340A/zh
Priority to EP15200428.9A priority patent/EP3041054A1/en
Publication of KR20160082173A publication Critical patent/KR20160082173A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

개시된 박막 트랜지스터는 기판 위에 배치된 게이트 전극, 상기 게이트 전극과 중첩하는 채널, 상기 채널과 전기적으로 연결된 소스 전극, 상기 채널과 전기적으로 연결되며, 상기 소스 전극과 이격된 드레인 전극을 포함하며, 상기 채널은 상기 소스 전극 및 상기 드레인 전극과 접촉하는 제1 채널층과 상기 제1 채널층 위에 배치되며, 상기 소스 전극 및 상기 드레인 전극과 이격된 제2 채널층을 포함한다.

Description

박막 트랜지스터 및 이를 포함하는 표시 장치{THIN FILM TRANSISTOR AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 박막 트랜지스터에 관한 것으로, 보다 상세하게는 박막 트랜지스터 및 이를 포함하는 표시장치에 관한 것이다.
박막 트랜지스터를 포함하는 기판은 플라즈마 표시장치나 액정 표시장치 및 유기 발광 표시장치 등에서 표시장치의 각 화소를 동작하기 위한 장치로서 이용될 수 있다.
박막 트랜지스터의 채널은 비정질 실리콘, 폴리실리콘, 산화물 반도체 등을 포함할 수 있다.
상기 표시장치가 대형화되고 고해상도가 요구됨에 따라, 상기 박막 트랜지스터의 성능을 향상시킬 필요가 있으며, 이를 위하여, 채널의 전자이동도를 향상시키기 위한 연구가 지속적으로 이루어지고 있다.
본 발명의 일 실시예는 전류 특성이 향상된 박막 트랜지스터를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예는 상기 박막 트랜지스터를 포함하는 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 박막 트랜지스터는 기판 위에 배치된 게이트 전극, 상기 게이트 전극과 중첩하는 채널, 상기 채널과 전기적으로 연결된 소스 전극, 상기 채널과 전기적으로 연결되며, 상기 소스 전극과 이격된 드레인 전극을 포함하며, 상기 채널은 상기 소스 전극 및 상기 드레인 전극과 접촉하는 제1 채널층과 상기 제1 채널층 위에 배치되며, 상기 소스 전극 및 상기 드레인 전극과 이격된 제2 채널층을 포함한다.
본 발명의 일 실시예에 따르면, 높은 전류 레벨을 가지는 박막 트랜지스터를 제작이 가능하다. 또한, 서로 다른 크기를 갖는 상기 채널층들을 추가적인 마스크를 사용하지 않고 형성할 수 있다. 따라서, 표시장치의 표시품질이 향상될 수 있으며, 제조 공정의 효율이 개선될 수 있다.
도 1은 본 발명의 일 시시예에 따른 표시기판을 도시한 개략적인 평면도이다.
도 2는 도1의 I-I 절단선에 따른 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3은 도 1의 A 부분의 확대도이다.
도 4은 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 6는 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 10 내지 도 18은 본 발명의 일 실시예에 따른 표시기판의 제조방법을 나타내는 단면도들이다.
이하, 본 발명의 예시적인 실시예들에 따른 박막 트랜지스터 및 이를 포함하는 표시장치에 대하여 첨부된 도면들을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시기판을 부분적으로 도시한 개략적인 평면도이다. 도 2는 도1의 I-I 절단선에 따른 본 발명의 일 시시예에 따른 표시장치의 단면도이다. 도 3은 도 1의 A 부분의 확대도이다.
도 1 내지 3을 참조하면, 표시장치(300)는 제1 표시기판(100), 액정층(LC) 및 제2 표시기판(200)을 포함할 수 있다.
상기 제1 표시기판(100)은 제1 절연기판(101), 버퍼층(102), 게이트 배선(GL), 데이터 배선(DL), 게이트 전극(103), 채널층(CH), 제1 절연층(104), 식각방지층(107), 소스 전극(108), 드레인 전극(109), 제2 절연층(110), 제3 절연층(111) 및 화소 전극(112)을 포함할 수 있다.
상기 제1 절연기판(101)은 유리, 석영 또는 가요성을 가지는 플라스틱 등을 포함할 수 있다. 상기 플라스틱 기판은, 기판 위에서 안정적으로 박막 트랜지스터 형성 공정을 수행 할 수 있도록, 내열성이 우수한 폴리머를 포함할 수 있다. 상기 절연기판(101)이 플라스틱을 포함하는 경우, 상기 플라스틱은 폴리에틸렌테트라프탈레이트, 폴리에틸렌나프탈레이트, 폴리에테르에테르케톤 등을 포함할 수 있다. 또한, 상기 절연기판(101)은 내열성 증가를 위하여 폴리카보네이트, 폴리아릴레이트, 폴리에테르술폰, 폴리이미드 등을 포함할 수 있다.
상기 게이트 배선(GL)은 제1 방향(D1)을 따라 연장된다. 상기 게이트 전극(103)은 상기 게이트 배선(GL)과 전기적으로 연결된다. 상기 게이트 전극(103)은 상기 게이트 배선(GL)과 동일한 층 또는 다른 층으로부터 형성될 수 있다. 일 실시예에서, 상기 게이트 전극(103)은 상기 게이트 배선(GL)으로부터 돌출될 수 있다. 다른 실시예에서, 상기 게이트 전극(103)은 상기 게이트 배선(GL)으로부터 돌출되지 않고, 상기 게이트 배선(GL)의 일부가 상기 채널층(CH)과 중첩하여 게이트 전극의 역할을 할 수 있다.
상기 게이트 전극(103)에는 상기 게이트 배선(GL)을 통하여 게이트 구동 신호가 인가된다. 상기 게이트 구동 신호에 의해 상기 채널층(CH)이 턴 온/오프 된다.
상기 데이터 배선(DL)은, 상기 제1 방향(D1)과 다른 제2 방향(D2)을 따라 연장된다. 상기 제1 방향(D1)과 제2 방향(D2)은 실질적으로 수직일 수 있다.
일 실시예에서, 상기 소스 전극(108)은 상기 데이터 배선(DL)으로부터 돌출될 수 있다. 다른 실시예에서, 상기 소스 전극(108)은 상기 데이터 배선(DL)으로부터 돌출되지 않고, 상기 데이터 배선(DL)의 일부가 상기 소스 전극(108)의 역할을 할 수 있다.
상기 소스 전극(108)에는, 상기 데이터 배선(DL)을 통하여 데이터 구동 신호가 인가될 수 있다. 상기 데이터 구동 신호는 상기 채널층(CH) 및 상기 드레인 전극(109)을 통하여, 상기 화소 전극(112)에 화소 전압을 인가할 수 있다.
상기 게이트 전극(103)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 망간(Mn), 이들의 합금, 이들의 화합물, 이들의 조합 등을 포함할 수 있다.
상기 게이트 전극(103)은 단일층 구조 또는 서로 다른 금속층들을 포함하는 다층 구조를 가질 수 있다. 예를 들어, 상기 게이트 전극(103)은 이중층 또는 삼중층 구조를 가질 수 있다. 예를 들어, 상기 게이트 전극(103)은 구리/티타늄의 이중층 구조 또는 알루미늄/몰리브덴/알루미늄의 삼중층 구조를 가질 수도 있다. 또한, 상기 게이트 전극(103)은 금속층 및 금속 산화물층을 포함하는 다층 구조를 가질 수도 있다.
상기 절연기판(101)과 상기 게이트 전극(103) 사이에는 상기 절연기판(101)에 수분이나 불순물이 침투되는 것을 방지하고 표면을 평탄화하기 위해 상기 버퍼층(102)이 구비될 수 있다. 상기 버퍼층(102)은 상기 절연기판(101) 상부의 전면 혹은 일부에 배치될 수 있다.
상기 버퍼층(102)은 실리콘옥사이드(SiOx) 또는 실리콘나이트라이드(SiNx)를 포함하여 CVD(Chemical Vapor Deposition) 방법 등 다양한 증착 방법으로, 단일층 또는 복수층으로 형성될 수 있다.
상기 게이트 전극(103) 위에는 상기 제1 절연층(104)이 배치될 수 있다. 상기 제1 절연층(104)은 실리콘옥사이드(SiOx) 또는 실리콘나이트라이드(SiNx)를 포함하는 절연물질을 포함할 수 있다. 상기 제1 절연층(104)은 상기 절연기판(102) 위에 전체적으로 배치될 수 있고 부분적으로도 배치될 수 있다. 상기 제1 절연층(104)은 단일층 구조 또는 서로 다른 절연물질을 포함하는 다층 구조를 가질 수 있다. 예를 들어, 상기 제1 절연층(104)은 이중층 또는 삼중층 구조를 가질 수 있다. 예를 들어, 상기 제1 절연층(104)은 실리콘옥사이드/실리콘나이트라이드의 이중층 구조 또는 실리콘나이트라이드/실리콘옥사이드/실리콘나이트라이드의 삼중층 구조를 가질 수 있다.
상기 제1 절연층(104) 위에는 상기 채널층(CH)이 배치될 수 있다. 상기 채널층(CH)은 상기 게이트 전극(103)과 중첩한다.
본 발명의 일 실시예에 따른 상기 채널층(CH)은 제1 채널층(105) 및 제2 채널층(106)을 포함할 수 있다.
상기 제1 채널층(105) 위에 상기 제2 채널층(106)이 배치될 수 있다. 따라서, 상기 제2 채널층(106)의 하면은 상기 제1 채널층(105)과 접촉한다.
평면도 상에서, 상기 제2 채널층(106)의 면적은 상기 제1 채널층(105)의 면적보다 작을 수 있다. 또한, 상기 제2 채널층(106)의 상기 제2 방향(D2)에 따른 길이는, 상기 제1 채널층(105)의 상기 제2 방향에 따른 길이보다 작을 수 있다. 또는, 상기 제2 채널층(106)의 상기 제1 방향(D1)에 따른 길이는, 상기 제1 채널층(105)의 상기 제1 방향(D1)에 따른 길이보다 작을 수도 있다.
일 실시예에서, 평면도 상에서 상기 제1 채널층(105)의 크기는 상기 제2 채널층(106)의 크기보다 클 수 있다. 일 실시예에서, 상기 제2 채널층(106)의 외곽선은 상기 제1 채널층(105)의 외곽선으로부터 전체적으로 이격되어 있을 수 있다.
또한, 상기 제2 채널층(106)의 하면은 상기 제1 채널층(105)의 하면에 의해 전체적으로 커버될 수 있다.
상기 채널층(CH)은 약 55㎚ ~ 약 100㎚의 두께를 가질 수 있다. 상기 제1 채널층(105)의 두께는 약 25㎚ ~ 약 50nm일 수 있으며, 상기 제2 채널층(106)의 두께는 약 30 ㎚ ~ 약 50㎚일 수 있다. 상기 채널층(CH)의 두께는 상기 채널층(CH)이 사용되는 표시장치의 구조에 따라 다를 수 있다. 예를 들면 액정표시장치의 경우 제1 채널층(105)의 두께는 약 25㎚ ~ 약 35㎚ 일 수 있으며, 제2 채널층(106)의 두께는 약 30㎚ ~ 약 50㎚ 일 수 있다. 예를 들면 유기발광표시장치의 경우 제1 채널층(105)의 두께는 약 35㎚ ~ 약 50㎚일 수 있으며, 제2 채널층(106)의 두께는 제1 채널층(106) 두께와 실질적으로 동일할 수 있다
도 2에서 도시한 바와 같이, 상기 채널층(CH)의 단면은 실질적으로 테이퍼 형상을 가질 수 있다. 예를 들어, 상기 채널층(CH)은 상단부의 폭이 하단부의 폭보다 작을 수 있다.
상기 제1 채널층(105)과 상기 제2 채널층(106)의 테이퍼 각은 서로 다를 수 있으며, 예를 들어, 상기 제2 채널층(106)의 테이퍼 각이 상기 제1 채널층(105)의 테이퍼 각 보다 작을 수 있다. 상기 테이퍼 각은 각 채널층의 측면과 하면에 의해 형성되는 각으로 정의될 수 있다.
상기 제2 채널층(106)의 테이퍼 각이 상기 제1 채널층(105)의 테이퍼 각 보다 작으면 채널층(CH)의 상부막 형성 공정에서 단선 불량이 줄어들 수 있다. 다른 실시예에서, 상기 채널층(CH) 형성 시 상기 채널층(CH)의 재료 및 공정조건 등에 따라 상기 제1 채널층(105)과 상기 제2 채널층(106)의 테이퍼 각은 실질적으로 동일할 수도 있다.
상기 채널층(CH)은 산화물을 포함할 수 있다. 예를 들어, 상기 채널층(CH)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 아연(Zn), 주석(Sn), 하프늄(Hf) 또는 지르코늄(Zr) 등을 바탕으로 하는 산화물, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 상기 채널층(CH)은 알루미늄-아연 산화물(AZO), 인듐-아연-주석 산화물(IZTO), 알루미늄-아연-주석 산화물(AZTO) 등을 포함할 수 있다.
일 실시예에서, 상기 제1 채널층(105)과 상기 제2 채널층(106)은 서로 다른 산화물을 포함할 수 있다.
상기 제1 채널층(105)은 주석(Sn) 또는 알루미늄(Al) 중 선택된 적어도 하나를 포함할 수 있다.
주석(Sn) 또는 알루미늄(Al)을 포함하는 상기 제1 채널층(105)은, 상기 제2 채널층(106) 보다 높은 식각 저항성을 가질 수 있다. 예를 들어, 상기 제1 채널층(105)의 알루미늄(Al)의 함량이 높을수록 높은 식각 저항성을 가질 수 있다. 따라서, 동일한 식각 공정을 통하여, 상기 제1 채널층(105) 및 상기 제2 채널층(106)이 형성될 수 있다. 상기 제2 채널층(106)은 상기 제1 채널층(105)의 식각 저항성보다 더 낮은 식각 저항성을 가지는 물질을 포함할 수 있다. 일 예로, 상기 제2 채널층(106)은 인듐(In) 또는 아연(Zn) 등을 바탕으로 하는 산화물을 포함할 수 있다. 구체적으로, 상기 제2 채널층(106)은 인듐 아연 산화물(IZO), 알루미늄 아연 산화물(AZO) 등을 포함할 수 있다. 상기 제1 채널층(105) 및 상기 제2 채널층(106)이 모두 알루미늄을 포함하는 경우, 상기 제1 채널층(105)의 알루미늄 함량이 상기 제2 채널층(106) 보다 높은 것이 바람직하다.
상기 제2 채널층(106)의 캐리어 농도는 상기 제1 채널층(105)의 캐리어 농도보다 클 수 있다. 예를 들어 상기 제1 채널층(105)의 캐리어 농도는 약 1016㎤ ~ 약 1018㎤ 일 수 있고, 상기 제2 채널층(106)의 캐리어 농도는 약 1018㎤ ~ 약 1021㎤ 일 수 있다. 예를 들면, 상기 제2 채널층(106)의 캐리어 농도는 약 1019㎤ ~ 약 1020㎤ 일 수 있다.
상기 제2 채널층(106)의 캐리어 농도가 상기 제1 채널층(105)의 캐리어 농도보다 크면, 전자이동이 빠른 구간이 형성되어, 박막 트랜지스터의 전류 레벨이 증가한다. 따라서, 표시품질이 향상된 표시장치를 제작할 수 있다.
상기 채널층(CH) 위에는 상기 식각방지층(107)을 구비할 수 있다.
상기 식각방지층(107)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx) 등의 절연 물질을 포함할 수 있다.
상기 식각방지층(107)은 상기 채널층(CH) 및 상기 제1 절연층(104)을 커버할 수 있다. 상기 식각방지층(107)은 상기 채널층(CH)을 부분적으로 커버할 수 있다. 상기 식각방지층(107)에 의해 커버되지 않는 상기 채널층(CH)의 영역은, 상기 소스 전극(108) 및 상기 드레인 전극(109)과 접촉할 수 있다. 예를 들어, 상기 제2 채널층(106)은 상기 식각 방지층(107)에 의해 전체적으로 커버되고, 상기 제1 채널층(105)의 일부가 상기 소스 전극(108) 및 상기 드레인 전극(109)과 접촉할 수 있다. 상기 식각방지층(107)은 상기 소스 전극(108) 및 상기 드레인 전극(109)을 형성할 때 상기 채널층(CH)을 보호할 수 있다.
상기 식각방지층(107) 위에는 상기 소스 전극(108) 및 상기 드레인 전극(109)이 배치될 수 있다.
상기 소스 전극(108)은 상기 채널층(CH)과 중첩될 수 있다. 상기 소스 전극(108)은 상기 제1 채널층(105)과 접촉하고, 상기 제2 채널층(106)과 이격될 수 있다.
상기 드레인 전극(109)은 상기 소스 전극(108)과 이격될 수 있다. 상기 드레인 전극(109)은 상기 제1 채널층(105)과 접촉하고, 상기 제2 채널층(106)과 이격될 수 있다.
상기 소스 전극(108) 또는 상기 드레인 전극(109)이, 캐리어 농도가 높은 상기 제2 채널층(106)과 접촉하는 경우, 쇼트가 발생하여 박막트랜지스터의 성능이 저하될 수 있다.
상기 소스 전극(108) 및 상기 드레인 전극(109) 위에 상기 제2 절연층(110)이 배치될 수 있다.
상기 제2 절연층(110)은 무기물질 또는 유기물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(110)은 실리콘옥사이드, 실리콘나이트라이드, 아크릴계 수지 등을 포함할 수 있다.
상기 제2 절연층(110)은 상기 드레인 전극(109)을 부분적으로 커버할 수 있다. 상기 제2 절연층(110)에 의해 커버되지 않은 부분은 상기 화소 전극(112)과 접촉할 수 있다.
상기 제2 절연층(110)과 상기 화소 전극(112) 사이에 상기 제3 절연층(111)이 배치될 수 있다.
상기 제3 절연층(111)은 유기물질 및 무기물질을 포함할 수 있으며, 실질적으로 평탄한 상부를 가질 수 있다. 예를 들면, 제3 절연층(111)은 실리콘옥사이드, 실리콘나이트라이드, 아크릴계 수지, 고분자 수지 등을 포함할 수 있다.
상기 화소 전극(112)은 상기 드레인 전극(109)과 접촉하며 상기 제3 절연층(111) 위에 배치될 수 있다.
상기 화소 전극(112)은 투명한 도전성 물질을 포함한다. 예를 들어, 상기 화소 전극(112)은 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 인듐 갈륨 산화물(IGO), 주석 산화물(SnOx) 또는 아연 산화물(ZnOx) 등을 포함할 수 있다.
상기 화소전극(112) 위에 상기 제1 배향층(AL1)이 배치될 수 있다. 상기 제1 배향층(AL1)은 인접하는 액정을 일정한 방향으로 배향시킨다. 상기 제1 배향층(AL1)은 고분자, 예를 들어, 폴리이미드, 실리콘산화물 등을 포함할 수 있다.
상기 제2 표시기판(200)은 제2 절연기판(201), 광차단층(BM), 색필터(CF), 공통전극(CE), 제2 배향층(AL2)을 포함할 수 있다.
상기 제2 절연기판(201)은 상기 제1 절연기판(101)과 실질적으로 동일한 물질을 포함할 수 있다.
상기 광차단층(BM)은 상기 제2 절연기판(201) 일면에 배치된다. 상기 광차단층(BM)은 광을 차단하기 위해 적절한 위치에 배치될 수 있다. 예를 들어, 상기 광차단층(BM)은 상기 데이터 배선(DL), 상기 게이트 배선(GL) 및 박막 트랜지스터 중 적어도 하나와 중첩할 수 있으며, 광을 차단한다.
상기 광차단층(BM)은 카본 블랙(Carbon Black) 또는 적색안료, 청색안료, 녹색안료의 혼합물을 포함할 수 있다.
상기 색필터(CF)는 상기 제2 절연기판(201)의 일면에 배치된다. 상기 색필터(CF)는 상기 광차단층(BM)과 부분적으로 중첩할 수 있다. 상기 색필터(CF)는 광원(LS)으로부터 발생되어 상기 액정층(LC)을 투과한 광에 색을 제공한다. 상기 색필터(CF)는 적색 색필터, 녹색 색필터, 청색 색필터, 황색(yellow) 색필터 등을 포함할 수 있다. 상기 색필터(CF)는 상기 화소 전극(112)과 중첩할 수 있으며, 서로 다른 색을 가지는 색필터(CF)들이 인접할 수 있다. 일 실시예에서, 인접하는 색필터(CF)들은 서로 중첩하고, 중첩하는 영역은 상기 광차단층(BM) 일면에 배치될 수 있으나, 다른 실시예에서, 인접하는 색필터들은 서로 이격될 수도 있다.
상기 색필터(CF)는 적색 안료, 청색 안료, 녹색 안료, 황색 안료 또는 염료를 포함할 수 있다.
상기 색필터(CF) 일면에는 상기 공통전극(CE)이 배치될 수 있다. 상기 공통전극(CE)은 상기 제2 절연기판(201)의 일면에 전면 혹은 부분적으로 배치될 수 있다.
상기 공통전극(CE)은 투명한 도전성 물질을 포함할 수 있다. 예를 들면 상기 공통전극(CE)은 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 주석 산화물(SnOx) 또는 아연 산화물(ZnOx) 등을 포함할 수 있다.
본 발명의 일 실시예에서는 상기 제2 표시기판(200)이 상기 광차단층(BM)과 상기 색필터(CF)를 포함하는 구조를 설명하였으나, 상기 광차단층(BM) 과 상기 색필터(CF) 중 적어도 하나는 상기 제1 표시기판(100)에 포함되는 구조를 가질 수도 있다.
상기 공통전극(CE) 일면에 상기 제2 배향층(AL2)이 배치될 수 있다. 상기 제2 배향층(AL2)은 인접하는 액정을 일정한 방향으로 배향시킨다. 상기 제2 배향층(AL2)은 고분자, 예를 들어, 폴리이미드, 실리콘산화물 등을 포함할 수 있다. 상기 제2 배향층(AL2)은 상기 제1 배향층(AL1)과 실질적으로 동일한 물질을 포함할 수 있으나, 배향 방향 및 배향 정도의 조절이 필요한 경우 서로 다른 물질을 포함할 수 있다.
상기 제1 절연기판(101)과 상기 제2 절연기판(201) 사이에 상기 액정층(LC)이 배치될 수 있다. 상기 액정층(LC)은 광학이방성을 가지는 액정을 포함할 수 있다. 상기 액정은 인가되는 신호에 따라 상기 광원(LS)으로부터 발생되는 광의 투과를 조절할 수 있다.
상기 제1 절연기판(101) 아래에 상기 광원(LS)이 배치될 수 있다. 상기 광원(LS)은 표시기판에 광을 제공한다. 상기 광원(LS)은 백라이트 어셈블리일 수 있으며, 직하형 백라이트 어셈블리 또는 에지형 백라이트 어셈블리가 사용될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 4를 참조하면, 표시기판(400)은 절연기판(401), 버퍼층(402), 게이트 전극(403), 제1 절연층(404), 소스 전극(408), 드레인 전극(409), 채널층(CH), 제2 절연층(410), 제3 절연층(411), 화소 전극(412) 및 배향막(AL1)을 포함할 수 있다. 상기 표시기판(400)은, 식각방지층을 포함하지 않은 것을 제외하고는, 도 2에 도시된 제1 표시기판(100)과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략될 수 있다.
상기 채널층(CH)은 제1 채널층(405) 및 제2 채널층(406)을 포함할 수 있다.
상기 제2 채널층(406)의 캐리어 농도는 상기 제1 채널층(405)의 캐리어 농도보다 클 수 있다. 상기 제2 채널층(406)의 캐리어 농도가 상기 제1 채널층(405)의 캐리어 농도보다 크면, 전자이동이 빠른 구간이 형성되어, 박막 트랜지스터의 전류 레벨이 증가한다. 따라서, 표시품질이 향상된 표시장치를 제작할 수 있다.
상기 채널층(CH) 위에는 상기 소스 전극(408) 및 상기 드레인 전극(409)이 배치될 수 있다. 상기 소스 전극(408)은 상기 채널층(CH)과 중첩될 수 있다. 상기 소스 전극(408)은 상기 제1 채널층(405)과 접촉하고 상기 제2 채널층(406)과 이격될 수 있다.
상기 드레인 전극(409)은 상기 소스 전극(408)과 이격될 수 있다. 상기 드레인(409) 전극은 상기 제1 채널층(405)과 접촉하고 상기 제2 채널층(406)과 이격될 수 있다.
상기 소스 전극(408) 및 상기 드레인 전극(409) 위에는 상기 제2 절연층(410)이 배치될 수 있다. 상기 제2 절연층(410)은 무기물질 또는 유기물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(410)은 실리콘옥사이드, 실리콘나이트라이드, 아크릴계 수지 등을 포함할 수 있다.
상기 제2 절연층(410)은 상기 드레인 전극(409)을 부분적으로 커버할 수 있다. 상기 제2 절연층(410)에 의해 커버되지 않은 부분은 상기 화소 전극(412)과 접촉할 수 있다.
상기 제2 절연층(410) 위에 상기 제3 절연층(411)이 배치될 수 있다. 상기 화소 전극(412)은 상기 제3 절연층(511)에 형성된 콘택홀을 통하여 상기 드레인 전극(409)과 접촉할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 5를 참조하면, 표시기판(500)은 절연기판(501), 버퍼층(502), 채널층(CH), 식각방지층(507), 소스 전극(508), 드레인 전극(509), 제1 절연층(510), 게이트 전극(503), 제2 절연층(511), 화소 전극(512) 및 배향막(AL1)을 포함할 수 있다.
상기 표시기판(500)은 게이트 전극(503)의 배치를 제외하고는, 도2에 도시된 제1 표시기판(100)과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략될 수 있다.
상기 절연기판(501) 위에는 상기 채널층(CH)이 배치될 수 있다.
상기 채널층(CH)은 제1 채널층(505) 및 제2 채널층(506)을 포함할 수 있다.
상기 제2 채널층(506)의 캐리어 농도는 상기 제1 채널층(505)의 캐리어 농도보다 클 수 있다. 상기 제2 채널층(506)의 캐리어 농도가 상기 제1 채널층(505)의 캐리어 농도보다 크면, 전자이동이 빠른 구간이 형성되어, 박막 트랜지스터의 전류 레벨이 증가한다. 따라서, 표시품질이 향상된 표시장치를 제작할 수 있다.
상기 채널층(CH) 위에는 상기 식각방지층(507)이 배치될 수 있다.
상기 식각방지층(507)은 상기 채널층(CH)을 부분적으로 커버할 수 있다. 상기 식각방지층(507)에 의해 커버되지 않는 상기 채널층(CH)의 영역은, 상기 소스 전극(508) 및 상기 드레인 전극(509)과 접촉할 수 있다. 예를 들어, 상기 제2 채널층(506)은 상기 식각 방지층(507)에 의해 전체적으로 커버되고, 상기 제1 채널층(505)의 일부가 상기 소스 전극(508) 및 상기 드레인 전극(509)과 접촉할 수 있다. 상기 식각방지층(507)은 상기 소스전극(508) 및 상기 드레인 전극(509)을 형성할 때 상기 채널층(CH)을 보호할 수 있다.
상기 식각방지층(507) 위에는 상기 소스 전극(508) 및 상기 드레인 전극(509)이 배치될 수 있다.
상기 소스 전극(508)은 상기 채널층(CH)과 중첩될 수 있다. 상기 소스 전극(508)은 상기 제1 채널층(505)과 접촉하고, 상기 제2 채널층(506)과 이격될 수 있다.
상기 드레인 전극(509)은 상기 소스 전극(508)과 이격될 수 있다. 상기 드레인 전극(509)은 상기 제1 채널층(505)과 접촉하고, 상기 제2 채널층(506)과 이격될 수 있다.
상기 소스 전극(508) 또는 상기 드레인 전극(509)이 캐리어 농도가 높은 상기 제2 채널층(506)과 접촉하는 경우 쇼트가 발생하여 박막트랜지스터의 성능이 저하될 수 있다.
상기 소스 전극(508) 및 상기 드레인 전극(509) 위에 상기 제1 절연층(510)이 배치될 수 있다.
상기 제1 절연층(510)은 상기 드레인 전극(509)을 부분적으로 커버할 수 있다. 상기 제1 절연층(510)에 의해 커버되지 않은 부분은 상기 화소 전극(512)과 접촉할 수 있다.
상기 제1 절연층(510) 위에 상기 게이트 전극(503)이 배치될 수 있다. 상기 게이트 전극(503)은 상기 채널층(CH)과 중첩할 수 있다.
상기 게이트 전극(503) 위에 상기 제2 절연층(511)이 배치될 수 있다. 상기 화소 전극(512)은 상기 제2 절연층(511)에 형성된 콘택홀을 통하여 상기 드레인 전극(509)과 접촉할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 6을 참조하면, 표시기판(600)은 절연기판(601), 버퍼층(602), 채널층(CH), 소스 전극(608), 드레인 전극(609), 제1 절연층(610), 게이트 전극(603), 제2 절연층(611), 화소 전극(612) 및 배향층(AL1)을 포함할 수 있다.
상기 표시기판(600)은 식각방지층을 포함하지 않는 것을 제외하고는, 도5에 도시된 표시기판(500)과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략될 수 있다.
상기 절연기판(601) 위에는 상기 채널층(CH)이 배치될 수 있다.
상기 채널층(CH)은 제1 채널층(605) 및 제2 채널층(606)을 포함할 수 있다.
상기 제2 채널층(606)의 캐리어 농도는 상기 제1 채널층(605)의 캐리어 농도보다 클 수 있다. 상기 제2 채널층(606)의 캐리어 농도가 상기 제1 채널층(605)의 캐리어 농도보다 크면, 전자이동이 빠른 구간이 형성되어, 박막 트랜지스터의 전류 레벨이 증가한다. 따라서, 표시품질이 향상된 표시장치를 제작할 수 있다.
상기 채널층(CH) 위에는 상기 소스 전극(608) 및 상기 드레인 전극(609)이 배치될 수 있다.
상기 소스 전극(608)은 상기 채널층(CH)과 중첩될 수 있다. 상기 소스 전극(608)은 상기 제1 채널층(605)과 접촉하고, 상기 제2 채널층(606)과 이격될 수 있다.
상기 드레인 전극(609)은 상기 소스 전극(608)과 이격될 수 있다. 상기 드레인 전극(609)은 상기 제1 채널층(605)과 접촉하고, 상기 제2 채널층(606)과 이격될 수 있다.
상기 소스 전극(608) 또는 상기 드레인 전극(609)이 캐리어 농도가 높은 상기 제2 채널층(606)과 접촉하는 경우 쇼트가 발생하여 박막트랜지스터의 성능이 저하될 수 있다.
상기 소스 전극(608) 및 상기 드레인 전극(609) 위에 상기 제1 절연층(610)이 배치될 수 있다.
상기 제1 절연층(610)은 상기 드레인 전극(609)을 부분적으로 커버할 수 있다. 상기 제1 절연층(610)에 의해 커버되지 않은 부분은 상기 화소 전극(612)과 접촉할 수 있다.
상기 제1 절연층(610) 위에 상기 게이트 전극(603)이 배치될 수 있다. 상기 게이트 전극(603)은 상기 채널층(CH)과 중첩할 수 있다.
상기 게이트 전극(603) 위에 제2 절연층(611)이 배치될 수 있다. 상기 화소 전극(612)은 상기 제2 절연층(611)에 형성된 콘택홀을 통하여 상기 드레인 전극(609)과 접촉할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 7을 참조하면, 표시기판(700)은 절연기판(701), 버퍼층(702), 소스 전극(708), 드레인 전극(709), 채널층(CH), 제1 절연층(710), 게이트 전극(703), 제2 절연층(711) 및 화소 전극(712)을 포함할 수 있다.
상기 절연기판(701) 위에는 상기 소스 전극(708) 및 상기 드레인 전극(709)이 배치될 수 있다. 상기 드레인 전극(709)은 상기 소스 전극(708)과 이격되어 배치될 수 있다.
상기 절연기판(701) 위에는 상기 채널층(CH)이 배치될 수 있다.
상기 채널층(CH)은 제1 채널층(705) 및 제2 채널층(706)을 포함할 수 있다.
상기 제2 채널층(706)의 캐리어 농도는 상기 제1 채널층(705)의 캐리어 농도보다 클 수 있다. 상기 제2 채널층(706)의 캐리어 농도가 상기 제1 채널층(705)의 캐리어 농도보다 크면, 전자이동이 빠른 구간이 형성되어, 박막 트랜지스터의 전류 레벨이 증가한다. 따라서, 표시품질이 향상된 표시장치를 제작할 수 있다.
상기 소스 전극(708)은 상기 채널층(CH)과 중첩될 수 있다. 상기 소스 전극(608)은 상기 제1 채널층(705)과 접촉하고, 상기 제2 채널층(706)과 이격될 수 있다. 상기 제1 채널층(705)은 상기 소스 전극(708)의 상면의 적어도 일부를 커버할 수 있다.
상기 드레인 전극(709)은 상기 제1 채널층(705)과 접촉하고, 상기 제2 채널층(706)과 이격될 수 있다. 상기 제1 채널층(705)은 상기 드레인 전극(709)의 상면의 적어도 일부를 커버할 수 있다.
상기 소스 전극(708) 또는 상기 드레인 전극(709)이 캐리어 농도가 높은 상기 제2 채널층(706)과 접촉하는 경우 쇼트가 발생하여 박막트랜지스터의 성능이 저하될 수 있다.
상기 소스 전극(708) 및 상기 드레인 전극(709) 위에 상기 제1 절연층(710)이 배치될 수 있다.
상기 제1 절연층(710)은 상기 드레인 전극(709)을 부분적으로 커버할 수 있다. 상기 제1 절연층(710)에 의해 커버되지 않은 부분은 상기 화소 전극(712)과 접촉할 수 있다.
상기 제1 절연층(710) 위에 상기 게이트 전극(703)이 배치될 수 있다. 상기 게이트 전극(703)은 상기 채널층(CH)과 중첩할 수 있다.
상기 게이트 전극(703) 위에 상기 제2 절연층(711)이 배치될 수 있다. 상기 화소 전극(712)은 상기 제2 절연층(711)에 형성된 콘택홀을 통하여 상기 드레인 전극(709)과 접촉할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 8을 참조하면, 표시기판(800)은 절연기판(801), 버퍼층(802), 게이트 전극(803), 제1 절연층(804), 채널층(CH), 식각방지층(807), 소스 전극(808), 드레인 전극(809), 제2 절연층(810), 제3 절연층(811), 제1 전극(812), 격벽(813), 발광층(814), 제2 전극(815)을 포함할 수 있다.
상기 표시기판(800)은 배향층(AL1)을 포함하지 않고, 격벽(813), 발광층(814), 제2 전극(815)을 더 포함하는 것을 제외하고는 도 2에 도시된 제1 표시기판(100)과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 생략될 수 있다.
상기 절연기판(801) 위에는 상기 채널층(CH)이 배치될 수 있다.
상기 채널층(CH)은 제1 채널층(805) 및 제2 채널층(806)을 포함할 수 있다.
상기 제2 채널층(806)의 캐리어 농도는 상기 제1 채널층(805)의 캐리어 농도보다 클 수 있다. 상기 제2 채널층(806)의 캐리어 농도가 상기 제1 채널층(805)의 캐리어 농도보다 크면, 전자이동이 빠른 구간이 형성되어, 박막 트랜지스터 전류 레벨이 증가한다. 따라서, 표시품질이 향상된 표시장치를 제작할 수 있다.
상기 제3 절연층(811) 위에는 상기 격벽(813)이 배치될 수 있다. 상기 격벽(813)은 유기물질, 무기물질 등을 포함할 수 있다. 예를 들면, 상기 격벽(813)은 폴리아크릴계 수지, 폴리이미드계 수지, 페놀 수지 및 실리콘 화합물 등을 포함할 수 있다.
상기 격벽(813)은 상기 제1 전극(812)과 부분적으로 중첩할 수 있으나, 다른 실시예에서는 상기 격벽(813)과 상기 제1 전극(812)은 중첩하지 않을 수도 있다.
상기 제1 전극(812) 위에는 상기 발광층(814)이 배치될 수 있다. 상기 발광층(814)은 상기 격벽(813)과 중첩될 수도 있고, 중첩되지 않을 수도 있다. 일 실시예에서 상기 발광층(814)은 상기 격벽(813)과 부분적으로 중첩하는 것을 설명하였으나, 다른 실시예에서는 상기 격벽(813) 전면을 커버할 수 있다.
상기 발광층(814)은 정공 주입층, 정공 수송층, 유기발광층, 전자 수송층, 전자 주입층 등의 기능층 중 적어도 하나 이상의 층을 단층 또는 다층의 구조로 포함할 수 있다.
예를들어, 상기 발광층(814)은 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지다인(N,N-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(Tris-(8-hydroxyquinoline)aluminum), 폴리 에틸렌다이옥시사이오펜(poly(3,4-ethylenedioxythiophene)이나, 폴리아닐린(polyaniline)계, 폴리페닐린바이닐린(poly-phenylenevinylene)계 및 폴리플루오렌(polyfluorene)계 등의 물질을 포함할 수 있다.
상기 발광층(814)은 적색, 녹색, 청색을 발광하는 저분자 또는 고분자 유기물을 적어도 하나 포함할 수 있다. 다른 실시예에서 상기 발광층(814)이 백색을 발광하는 경우, 상기 발광층(814)은 적색발광층, 녹색발광층, 청색발광층을 포함하는 다층구조를 포함할 수 있거나, 적색, 녹색, 청색 발광물질을 포함하는 단층구조를 포함할 수 있다.
상기 발광층(814)의 유기물은 진공증착 방법에 의해 형성될 수 있다.
상기 발광층(814) 위에는 상기 제2 전극(815)이 배치될 수 있다. 상기제2 전극(815)은 상기 격벽(813) 및 상기 발광층(814)을 커버하도록 배치될 수 있다. 상기 제1 전극(812)은 애노드 기능을 하고, 상기 제2 전극(815)은 캐소드 기능을 할 수 있으나 기능은 서로 바뀔 수 있다.
상기 제1 전극(812)과 상기 제2 전극(815)은 전면발광 또는 배면발광등 상기 표시기판(800)의 발광 타입에 따라 투과물질 또는 반사물질을 포함할 수 있다. 상기 제1 전극(812)이 투과물질을 포함하는 경우, 상기 제1 전극(812)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 아연 주석 산화물(ZTO), 아연 산화물(ZnOx), 주석 산화물(InOx) 등을 포함할 수 있다. 상기 제1 전극(815)이 반사물질을 포함하는 경우, 상기 투과물질과 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 화합물을 더 포함할 수 있다. 또한, 상기 제2 전극(815)도 투과물질 및 반사물질을 포함할 수 있다. 예를 들어, 상기 제2 전극(815)은 리튬(Li), 칼슘(Ca), 불화리튬/칼슘(LiF/Ca), 불화리튬/알루미늄(LiF/Al), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti)등의 금속, 이들의 화합물 등을 포함 할 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시기판의 단면도이다.
도 9를 참조하면, 표시기판(900)은 절연기판(901), 버퍼층(902), 채널층(CH), 식각방지층(907), 소스 전극(908), 드레인 전극(909), 제1 절연층(910), 게이트 전극(903), 제2 절연층(911), 제1 전극(912), 격벽(913), 발광층(914), 제2 전극(915)을 포함할 수 있다.
상기 표시기판(900)은 배향층(AL1)을 포함하지 않고, 격벽(913), 발광층(914), 제2 전극(915)을 더 포함하는 것을 제외하고는 도 5에 도시된 표시기판(500)과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 생략될 수 있다.
상기 절연기판(801) 위에는 상기 채널층(CH)이 배치될 수 있다.
상기 채널층(CH)은 제1 채널층(805) 및 제2 채널층(806)을 포함할 수 있다.
상기 제2 채널층(806)의 캐리어 농도는 상기 제1 채널층(805)의 캐리어 농도보다 클 수 있다. 상기 제2 채널층(806)의 캐리어 농도가 상기 제1 채널층(805)의 캐리어 농도보다 크면 전자이동이 빠른 구간이 형성되어, 박막 트랜지스터의 전류 레벨이 증가한다. 따라서, 표시품질이 향상된 표시장치를 제작할 수 있다.
도 10 내지 도 18은 본 발명의 일 실시예에 따른 표시기판의 제조방법을 나타내는 단면도들이다.
도 10을 참조하면 제1 절연기판(101) 위에 버퍼층(102)이 형성되고, 상기 제1 절연기판(101) 위에 게이트 전극(103)을 형성한다. 상기 게이트 전극(103)을 커버하도록 제1 절연층(104)이 형성된다. 상기 제1 절연층(104)은 절연성 물질을 포함할 수 있다.
도 11을 참조하면 상기 제1 절연층(104) 위에 채널층(CH)이 형성된다. 상기 채널층(CH)은 제1 채널층(105) 및 제2 채널층(106)을 포함한다. 상기 제1 채널층(105) 및 제2 채널층(106)은 연속적으로 증착되어 형성될 수 있다. 상기 제2 채널층(106)의 캐리어 농도는 상기 제1 채널층(105)의 캐리어 농도보다 높을 수 있다.
도 12 내지 13을 참조하면 상기 채널층(CH)은 포토레지스트(PR)을 이용하여 패터닝 한다. 상기 포토레지스트(PR)는 광에 반응하는 유기물질을 포함할 수 있다. 상기 포토레지스트(PR)를 상기 채널층(CH) 위에 적층한 후 마스크로 노광하고 현상하여 패턴을 형성한다. 상기 패턴된 포토레지스트(PR)를 마스크로 이용하여, 상기 채널층(CH)을 패터닝 한다. 상기 채널층(CH)은 식각액에 의해 패터닝될 수 있다.
상기 제1 채널층(105)과 상기 제2 채널층(106)은 서로 다른 물질을 포함하여 형성될 수 있다. 따라서 상기 채널층(CH)을 형성할 때 2종 이상의 식각액이 사용될 수 있고, 식각액의 조성물에 따라 1종의 식각액이 사용될 수 있다.
일 실시예에서, 상기 제1 채널층(105)은 주석(Sn) 또는 알루미늄(Al) 중 선택된 적어도 하나 포함할 수 있으며, 예를 들어, 알루미늄-아연 산화물(AZO), 인듐-아연-주석 산화물(IZTO), 알루미늄-아연-주석 산화물(AZTO) 등을 포함할 수 있다. 주석(Sn) 또는 알루미늄(Al)을 포함하는 상기 제1 채널층(105)은, 상기 제2 채널층(106) 보다 높은 식각 저항성을 가질 수 있다. 예를 들어, 상기 제1 채널층(105)의 알루미늄(Al)의 함량이 높을수록 높은 식각 저항성을 가질 수 있다.
상기 제2 채널층(106)은 상기 제1 채널층(105)의 식각 저항성보다 더 낮은 식각 저항성을 가지는 물질을 포함할 수 있다. 일 예로, 상기 제2 채널층(106)은 인듐(In) 또는 아연(Zn) 등을 바탕으로 하는 산화물을 포함할 수 있다. 구체적으로, 상기 제2 채널층(106)은 인듐 아연 산화물(IZO), 알루미늄 아연 산화물(AZO) 등을 포함할 수 있다.
예를 들어, 상기 제1 채널층(105)이 주석(Sn)을 포함하는 경우 상기 식각액은 플로린(F)을 포함하는 불산(HF) 또는 암모늄 바이플로라이드(ammonium bifluoride)을 포함하거나, 옥살산(oxalic acid)을 포함할 수 있다.
상기 제2 채널층(106)의 식각율이 상기 제1 채널층(105)의 식각율보다 큰 경우, 상기 제2 채널층(106)과 상기 제1 채널층(105)이 식각액에 노출되었을 때, 상기 제2 채널층(106)이 더 많이 식각될 수 있다. 따라서, 추가적인 마스크 없이 동일한 패터닝 공정을 통하여, 도 13에 도시된 것과 같이, 제1 채널층(105) 보다 작은 제2 채널층(106)을 형성할 수 있다.
도 14를 참조하면 상기 채널층(CH)을 커버하도록 식각방지층(107)이 형성된다. 상기 식각방지층(107)은 상기 제1 채널층(105)을 부분적으로 커버하고, 상기 제2 채널층(106)은 전체적으로 커버하도록 형성될 수 있다. 상기 식각방지층(107)은 소스전극 및 드레인 전극을 형성할 때 상기 채널층(CH)을 보호할 수 있다.
도 15를 참조하면 상기 게이트 전극(103)에 중첩하도록 소스 전극(108) 및 드레인 전극(109)이 형성된다. 상기 소스 전극(108)은 상기 드레인 전극(109)과 이격되어 있으며, 상기 소스 전극(108) 및 드레인 전극(109)은 상기 제1 채널층(105)과 접촉할 수 있다. 상기 소스 전극(108) 및 드레인 전극(109)은 실질적으로 동일한 금속층으로부터 형성될 수 있다.
도 16를 참조하면 상기 소스 전극(108) 및 드레인 전극(109)이 형성된 상기 절연기판((101) 위에 제2 절연층(110)이 형성된다. 상기 제2 절연층(110)은 무기물질 또는 유기물질을 포함할 수 있으며, 실질적으로 평탄한 상부를 가질 수 있다. 예를 들면, 상기 제2 절연층(110)은 실리콘옥사이드, 실리콘나이트라이드, 아크릴계 수지, 고분자 수지 등을 포함할 수 있다.
도 17을 참조하면 상기 제2 절연층(110)이 형성된 상기 절연기판(101) 위에 제3 절연층(111)이 형성된다. 상기 제3 절연층(111)은 유기물질 및 무기물질을 포함할 수 있으며, 실질적으로 평탄한 상부를 가질 수 있다. 예를 들면, 제3 절연층(111)은 실리콘옥사이드, 실리콘나이트라이드, 아크릴계 수지, 고분자 수지 등을 포함할 수 있다.
상기 제2 절연층(110) 및 상기 제3 절연층(111)을 통하여 상기 드레인 전극(109)이 노출되도록 콘택홀이 형성될 수 있다.
도 18을 참조하면 상기 콘택홀이 형성된 상기 절연기판(101) 위에 제1 전극(112)이 형성된다. 상기 제1 전극(112)은 상기 콘택홀을 통해 상기 드레인 전극(109)에 접촉될 수 있다.
이와 같이 본 일 실시예에 따른 표시기판의 제조방법에 따르면, 높은 전류 레벨을 가지는 박막 트랜지스터를 제작이 가능하다. 따라서, 표시품질이 향상된 표시장치를 제작할 수 있다.
또한, 상기 표시기판의 제조방법에 따르면, 서로 다른 크기를 갖는 상기 제1 채널층(105)과 상기 제2 채널층(106)을 추가적인 마스크를 사용하지 않고 형성할 수 있다.
본 발명의 일 실시예는 액정표시장치, 유기발광장치와 같은 표시장치 또는 박막 트랜지스터를 포함하는 각종 전자장치 등에 사용될 수 있다.

Claims (20)

  1. 기판;
    상기 기판 위에 배치된 게이트 전극;
    상기 게이트 전극과 중첩하는 채널;
    상기 채널과 전기적으로 연결된 소스 전극;
    상기 채널과 전기적으로 연결되며, 상기 소스 전극과 이격된 드레인 전극을 포함하며,
    상기 채널은,
    상기 소스 전극 및 상기 드레인 전극과 접촉하는 제1 채널층; 및
    상기 제1 채널층 위에 배치되며, 상기 소스 전극 및 상기 드레인 전극과 이격된 제2 채널층을 포함하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 채널은 상기 게이트 전극 위에 배치되는 것을 특징으로 하는 박막 트랜지스터.
  3. 제2항에 있어서, 상기 소스 전극 및 상기 드레인 전극은, 상기 제1 채널층의 상면의 적어도 일부와 접촉하는 것을 특징으로 하는 박막 트랜지스터.
  4. 제3항에 있어서, 상기 채널을 커버하는 식각 방지층을 더 포함하고, 상기 소스 전극 및 상기 드레인 전극은 상기 식각 방지층 위에 배치되는 것을 특징으로 하는 박막 트랜지스터.
  5. 제2항에 있어서, 상기 소스 전극 및 상기 드레인 전극은, 상기 제1 채널층의 상면의 적어도 일부 및 측면의 적어도 일부와 접촉하는 것을 특징으로 하는 박막 트랜지스터.
  6. 제5항에 있어서, 상기 채널, 상기 소스 전극 및 상기 드레인 전극을 커버하는 절연층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터.
  7. 제1항에 있어서, 상기 채널은 상기 게이트 전극 아래에 배치되는 것을 특징으로 하는 박막 트랜지스터.
  8. 제7항에 있어서, 상기 소스 전극 및 상기 드레인 전극은, 상기 제1 채널층의 상면의 적어도 일부와 접촉하는 것을 특징으로 하는 박막 트랜지스터.
  9. 제8항에 있어서, 상기 채널을 커버하는 식각 방지층을 더 포함하고, 상기 소스 전극 및 상기 드레인 전극은 상기 식각 방지층 위에 배치되는 것을 특징으로 하는 박막 트랜지스터.
  10. 제7항에 있어서, 상기 소스 전극 및 상기 드레인 전극은, 상기 제1 채널층의 상면의 적어도 일부 및 측면의 적어도 일부와 접촉하는 것을 특징으로 하는 박막 트랜지스터.
  11. 제1항에 있어서, 상기 제2 채널층의 캐리어 농도는 상기 제1 채널층의 캐리어 농도보다 큰 것을 특징으로 하는 박막 트랜지스터.
  12. 제11항에 있어서, 상기 제1 채널층은 주석(Sn) 산화물 및 알루미늄(Al) 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하고, 상기 제2 채널층은 인듐(In) 산화물 및 아연(Zn) 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  13. 제1항에 있어서, 평면도 상에서, 상기 제1 채널층은 상기 제2 채널층을 둘러싸는 것을 특징으로 하는 박막 트랜지스터.
  14. 제1항에 있어서, 상기 제1 채널층의 테이퍼각은 상기 제2 채널층의 테이퍼각보다 더 큰 것을 특징으로 하는 박막 트랜지스터.
  15. 게이트 전극, 상기 게이트 전극과 중첩하는 채널, 상기 채널과 전기적으로 연결된 소스 전극, 상기 채널과 전기적으로 연결되며, 상기 소스 전극과 이격된 드레인 전극, 상기 드레인 전극과 전기적으로 연결된 화소 전극을 포함하는 제1기판;
    상기 제1 기판과 대향하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층을 포함하고, 상기 채널은,
    상기 소스 전극 및 상기 드레인 전극과 접촉하는 제1 채널층; 및
    상기 제1 채널층 위에 배치되며, 상기 소스 전극 및 상기 드레인 전극과 이격된 제2 채널층을 포함하는 액정 표시 장치.
  16. 제15항에 있어서, 상기 제2 채널층의 캐리어 농도는 상기 제1 채널층의 캐리어 농도보다 큰 것을 특징으로 하는 액정표시장치.
  17. 제16항에 있어서, 상기 제1 채널층은 주석(Sn) 산화물 및 알루미늄(Al) 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하고, 상기 제2 채널층은 인듐(In) 산화물 및 아연(Zn) 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  18. 게이트 전극, 상기 게이트 전극과 중첩하는 채널, 상기 채널과 전기적으로 연결된 소스 전극, 상기 채널과 전기적으로 연결되며, 상기 소스 전극과 이격된 드레인 전극, 상기 드레인 전극과 전기적으로 연결된 제1 전극, 및 상기 제1 전극 위에 배치된 발광층, 및 상기 발광층 위에 배치된 제2 전극을 포함하고,
    상기 채널은
    상기 소스 전극 및 상기 드레인 전극과 접촉하는 제1 채널층; 및
    상기 제1 채널층 위에 배치되며, 상기 소스 전극 및 상기 드레인 전극과 이격된 제2 채널층을 포함하는 유기발광표시장치.
  19. 제18항에 있어서, 상기 제2 채널층의 캐리어 농도는 상기 제1 채널층의 캐리어 농도보다 큰 것을 특징으로 하는 유기발광표시장치.
  20. 제19항에 있어서, 상기 제1 채널층은 주석(Sn) 산화물 및 알루미늄(Al) 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하고, 상기 제2 채널층은 인듐(In) 산화물 및 아연(Zn) 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 유기발광표시장치.
KR1020140195693A 2014-12-31 2014-12-31 박막 트랜지스터 및 이를 포함하는 표시 장치 KR20160082173A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140195693A KR20160082173A (ko) 2014-12-31 2014-12-31 박막 트랜지스터 및 이를 포함하는 표시 장치
US14/832,606 US20160190328A1 (en) 2014-12-31 2015-08-21 Thin film transistor and display device including the same
CN201510844004.2A CN105742340A (zh) 2014-12-31 2015-11-26 薄膜晶体管及包括其的有机发光显示装置及液晶显示装置
EP15200428.9A EP3041054A1 (en) 2014-12-31 2015-12-16 Thin film transistor and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195693A KR20160082173A (ko) 2014-12-31 2014-12-31 박막 트랜지스터 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20160082173A true KR20160082173A (ko) 2016-07-08

Family

ID=54850113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195693A KR20160082173A (ko) 2014-12-31 2014-12-31 박막 트랜지스터 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US20160190328A1 (ko)
EP (1) EP3041054A1 (ko)
KR (1) KR20160082173A (ko)
CN (1) CN105742340A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067955A (ko) * 2017-12-07 2019-06-18 삼성디스플레이 주식회사 표시 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935657B (zh) * 2017-05-04 2020-06-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、显示装置
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101807583B (zh) * 2009-02-18 2011-07-27 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013021632A1 (ja) * 2011-08-11 2013-02-14 出光興産株式会社 薄膜トランジスタ
TWI522714B (zh) * 2013-11-15 2016-02-21 群創光電股份有限公司 顯示面板及顯示裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067955A (ko) * 2017-12-07 2019-06-18 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN105742340A (zh) 2016-07-06
US20160190328A1 (en) 2016-06-30
EP3041054A1 (en) 2016-07-06

Similar Documents

Publication Publication Date Title
JP6204517B2 (ja) 表示基板
US10032803B2 (en) Thin film transistor array panel and method for manufacturing the same
US9437618B2 (en) Pixel structure and method of fabricating the same
KR102618961B1 (ko) 트랜지스터 기판, 표시 장치, 및 트랜지스터 기판 제조 방법
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US20190115476A1 (en) Transistor, display unit, and electronic apparatus
US10288925B2 (en) Liquid crystal display device and manufacturing method thereof
US10608052B2 (en) Display substrate and method of manufacturing the same
KR102131195B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
JP2013214701A (ja) 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
KR102169684B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9281322B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20150060205A (ko) 산화물 박막트랜지스터 및 그 제조방법
KR102471021B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20120061312A (ko) 유기 전계 발광 표시장치 및 그의 제조방법
KR102050438B1 (ko) 산화물 박막 트랜지스터의 제조 방법
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2017183312A (ja) 半導体装置、表示装置およびこれらの作製方法
KR20160082173A (ko) 박막 트랜지스터 및 이를 포함하는 표시 장치
KR20160128518A (ko) 표시장치 및 그 제조방법
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
US11244965B2 (en) Thin film transistor and manufacturing method therefor, array substrate and display device
KR102315527B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
JP2018180469A (ja) 表示装置、および表示装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid