CN110911355A - 阵列基板及制备方法 - Google Patents

阵列基板及制备方法 Download PDF

Info

Publication number
CN110911355A
CN110911355A CN201911093673.5A CN201911093673A CN110911355A CN 110911355 A CN110911355 A CN 110911355A CN 201911093673 A CN201911093673 A CN 201911093673A CN 110911355 A CN110911355 A CN 110911355A
Authority
CN
China
Prior art keywords
layer
layer pattern
pattern
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911093673.5A
Other languages
English (en)
Inventor
郑介鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911093673.5A priority Critical patent/CN110911355A/zh
Publication of CN110911355A publication Critical patent/CN110911355A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明提供一种阵列基板及制备方法，该阵列基板制备方法在栅极绝缘层上制备沟道层图案之后，在沟道层图案上制备第一剥离层图案，第一剥离层图案与源极和漏极区域互补，然后在栅极绝缘层、沟道层图案以及第一剥离层图案上制备源漏极层，最后剥离第一剥离层图案，使得源漏极层形成源极和漏极；基于该方法,在制备背沟道刻蚀型TFT时，通过剥离第一剥离层图案形成源极和漏极，不需要对金属层进行刻蚀形成源极和漏极，进而也不会对沟道层表面进行过刻处理，不会对沟道层上表面造成损伤，保证了膜面均匀性，解决了现有背沟道刻蚀型TFT制备工艺存在的沟道层上表面损伤的技术问题。

Description

阵列基板及制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及制备方法。
背景技术
在AMOLED技术中，由于背沟道刻蚀型的TFT采用的掩膜版数目少，在对像素电路寄生电容参数要求不高的情况下被优先使用。背沟道刻蚀型TFT自下而上分别为玻璃衬底、栅极金属层、栅极绝缘层、铟镓锌氧化物沟道层、源极及漏极金属层。
在当前背沟道刻蚀型TFT制备过程中，源极及漏极金属层是采用光刻曝光配合刻蚀工艺制备的；具体的，先在沟道层上制备金属层，然后使用光阻将源极和漏极的图形区遮住后，使用刻蚀工艺刻蚀未被保护的金属层，进而形成掩膜版上相应的图形。该方法在对金属层刻蚀过程中，为保证刻蚀干净，会对沟道层表面进行过刻处理，进而对沟道层上表面造成损伤，影响膜面均匀性，甚至产生缺陷态。
发明内容
本发明提供一种阵列基板及制备方法，以解决现有背沟道刻蚀型TFT制备工艺存在的沟道层上表面损伤的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板制备方法，其包括：
提供衬底；
在所述衬底上制备栅极图案；
在所述衬底以及所述栅极图案上制备栅极绝缘层；
在所述栅极绝缘层上制备沟道层图案；所述沟道层图案的材料为金属氧化物；
在所述沟道层图案上制备第一剥离层图案，所述第一剥离层图案与源极和漏极区域互补；
在所述栅极绝缘层、所述沟道层图案以及所述第一剥离层图案上制备源漏极层；
剥离所述第一剥离层图案，使得所述源漏极层形成源极和漏极。
在本发明实施例提供的阵列基板制备方法中，所述在所述沟道层图案上制备第一剥离层图案包括：
在所述栅极绝缘层以及所述沟道层图案上涂布负性光阻层；
使用用于定义源极和漏极区域的正掩模版，对所述负性光阻层进行曝光显影，除去源极和漏极区域的负性光阻，得到所述第一剥离层图案。
在本发明实施例提供的阵列基板制备方法中，所述在所述沟道层图案上制备第一剥离层图案包括：
在所述栅极绝缘层以及所述沟道层图案上涂布正性光阻层；
使用用于定义源极和漏极区域的负掩模版，对所述正性光阻层进行曝光显影，除去源极和漏极区域的正性光阻，得到所述第一剥离层图案。
在本发明实施例提供的阵列基板制备方法中，所述在所述沟道层图案上制备剥离层图案包括：
在所述沟道层图案上确定第一打印区域，所述第一打印区域与源极和漏极区域互补；
采用喷墨打印方式，在所述第一打印区域打印光阻层，得到所述第一剥离层图案。
在本发明实施例提供的阵列基板制备方法中，所述在所述衬底上制备栅极图案包括：
在所述衬底上制备第二剥离层图案，所述第二剥离层图案与所述栅极图案互补；
在所述衬底以及所述第二剥离层图案制备栅极层；
剥离所述第二剥离层图案，使得所述栅极层形成所述栅极图案。
在本发明实施例提供的阵列基板制备方法中，所述在所述衬底上制备第二剥离层图案包括：
在所述衬底上涂布负性光阻层；
使用用于定义栅极区域的正掩模版，对所述负性光阻层进行曝光显影，除去栅极区域的负性光阻，得到所述第二剥离层图案。
在本发明实施例提供的阵列基板制备方法中，所述在所述衬底上制备第二剥离层图案包括：
在所述衬底上涂布正性光阻层；
使用用于定义栅极区域的负掩模版，对所述正性光阻层进行曝光显影，除去栅极区域的正性光阻，得到所述第二剥离层图案。
在本发明实施例提供的阵列基板制备方法中，所述在所述衬底上制备第二剥离层图案包括：
在所述衬底上确定第二打印区域，所述第二打印区域与栅极区域互补；
采用喷墨打印方式，在所述第二打印区域打印光阻层，得到所述第二剥离层图案。
本发明实施例还提供一种阵列基板，其包括：
衬底；
形成在所述衬底上的栅极图案；
形成在所述衬底以及所述栅极图案上的栅极绝缘层；
形成在所述栅极绝缘层上的沟道层图案；所述沟道层图案的材料为金属氧化物；
形成在所述栅极绝缘层以及所述沟道层图案上的源极和漏极；
其中，在位于所述沟道层图案上的区域内，所述源极和漏极的膜层断面为剥离面。
在本发明实施例提供的阵列基板中，所述栅极图案的膜层断面为剥离面。
本发明的有益效果为：本发明提供一种阵列基板及制备方法，该阵列基板制备方法在所述栅极绝缘层上制备沟道层图案之后，在所述沟道层图案上制备第一剥离层图案，所述第一剥离层图案与源极和漏极区域互补，然后在所述栅极绝缘层、所述沟道层图案以及所述第一剥离层图案上制备源漏极层，最后剥离所述第一剥离层图案，使得所述源漏极层形成源极和漏极；基于该方法,在制备背沟道刻蚀型TFT时，通过剥离第一剥离层图案形成源极和漏极，不需要对金属层进行刻蚀形成源极和漏极，进而也不会对沟道层表面进行过刻处理，不会对沟道层上表面造成损伤，保证了膜面均匀性，解决了现有背沟道刻蚀型TFT制备工艺存在的沟道层上表面损伤的技术问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板制备方法的流程图。
图2至图9为本发明实施例提供的阵列基板的制备示意图。
图10为本发明实施例提供的阵列基板的种结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
在附图中，为了清楚表示器件，夸大了层和区域的厚度。相同的标号在整个说明书和附图中表示相同的元器件。
针对现有背沟道刻蚀型TFT制备工艺存在的沟道层上表面损伤的技术问题，本发明实施例可以解决。
在一种实施例中，如图1所示，本发明实施例提供的阵列基板制备方法包括以下步骤：
101：提供衬底1。
在一种实施例中，衬底1可以柔性衬底，玻璃衬底等，柔性衬底可以形成在硬质衬底上，硬质衬底在整个工艺制备之后被剥离。
102：在所述衬底1上制备栅极图案2。
在一种实施例中，采用刻蚀工艺或剥离工艺在玻璃衬底1上形成栅极图案2，栅极金属层材料为Mo/Al/Mo、Mo/Cu、Mo/T i/Cu或其他具有较低电阻率的材料，厚度为100～800μm。执行本步骤之后，得到如图2所示的结构。
在采用刻蚀工艺栅极图案2时，本步骤包括：在所述衬底上制备栅极层，在所述栅极层上制备正性光阻层，采用用于定义栅极区域的正掩模版，对所述正性光阻层进行曝光显影除去栅极区域外的光阻，利用刻蚀工艺刻蚀未被光阻覆盖的栅极层，形成所述栅极图案。
例如，如图3所示，先利用物理气相沉积方法沉积一层金属材料做为栅极金属薄膜，后在阵列基板上涂布一层正性光阻8，采用定义栅极区域的正掩模版，对光阻进行曝光显影除去栅极区域外的光阻，最后利用刻蚀工艺刻蚀未被光阻覆盖的栅极金属，形成如图2所示的栅极图案2。
在采用剥离工艺栅极图案2时，本步骤包括：在所述衬底上制备第二剥离层图案，所述第二剥离层图案与所述栅极图案互补；在所述衬底以及所述第二剥离层图案制备栅极层；剥离所述第二剥离层图案，使得所述栅极层形成所述栅极图案。
在一种实施例中，在所述衬底上制备第二剥离层图案的步骤包括：在所述衬底上涂布负性光阻层；使用用于定义栅极区域的正掩模版，对所述负性光阻层进行曝光显影，除去栅极区域的负性光阻，得到所述第二剥离层图案。
在一种实施例中，在所述衬底上制备第二剥离层图案的步骤包括：在所述衬底上涂布负性光阻层；在所述衬底上涂布正性光阻层；使用用于定义栅极区域的负掩模版，对所述正性光阻层进行曝光显影，除去栅极区域的正性光阻，得到所述第二剥离层图案。
在一种实施例中，在所述衬底上制备第二剥离层图案的步骤包括：在所述衬底上确定第二打印区域，所述第二打印区域与栅极区域互补；采用喷墨打印方式，在所述第二打印区域打印光阻层，得到所述第二剥离层图案。
例如，如图4所示，先在阵列基板上涂布一层负性光阻9，采用用于定义栅极区域的正掩模版，对光阻进行曝光显影除去栅极区域内的光阻，得到第二剥离层图案后，利用物理气相沉积方法沉积一层栅极金属材料2，最后利用剥离工艺将栅极区域外的栅极金属剥离掉，进而形成如图2所示的栅极金属层图形2。
103：在所述衬底以及所述栅极图案上制备栅极绝缘层3。
在一种实施例中，如图5所示，利用化学气相沉积方法沉积栅极绝缘层3，其材料为氧化硅或氧化铝化合物，厚度为100～1000μm。
104：在所述栅极绝缘层上制备沟道层图案；所述沟道层图案的材料为金属氧化物。
在一种实施例中，如图6所示，利用磁控溅射方法，在栅极绝缘层3上沉积一层铟镓锌氧化物(IGZO)沟道层4，厚度为10～100nm，并利用刻蚀工艺刻蚀未被光阻覆盖的IGZO层，并定义有源区位置。
105：在所述沟道层图案上制备第一剥离层图案，所述第一剥离层图案与源极和漏极区域互补。
在一种实施例中，所述在所述沟道层图案上制备第一剥离层图案包括：在所述栅极绝缘层以及所述沟道层图案上涂布负性光阻层；使用用于定义源极和漏极区域的正掩模版，对所述负性光阻层进行曝光显影，除去源极和漏极区域的负性光阻，得到所述第一剥离层图案。
在一种实施例中，所述在所述沟道层图案上制备第一剥离层图案包括：在所述栅极绝缘层以及所述沟道层图案上涂布正性光阻层；使用用于定义源极和漏极区域的负掩模版，对所述正性光阻层进行曝光显影，除去源极和漏极区域的正性光阻，得到所述第一剥离层图案。
在一种实施例中，所述在所述沟道层图案上制备第一剥离层图案包括：在所述沟道层图案上确定第一打印区域，即有源区，所述第一打印区域与源极和漏极区域互补；采用喷墨打印方式，在所述第一打印区域打印光阻层，得到所述第一剥离层图案。
例如，如图7所示，在阵列基板上涂布一层负性光阻10，采用用于定义源极和漏极区域的正掩模版，对光阻进行曝光显影，除去源极和漏极区域的光阻，仅保留有源区内的光阻，形成第一剥离层图案10。
106：在所述栅极绝缘层、所述沟道层图案以及所述第一剥离层图案上制备源漏极层。
在一种实施例中，如图8所示，利用物理气相沉积方法沉积源极和漏极金属层11，即源漏极层，金属材料为Mo/Al/Mo、Mo/Cu、Mo/T i/Cu或其他具有较低电阻率的材料，厚度为100～1000μm。
107：剥离所述第一剥离层图案，使得所述源漏极层形成源极和漏极。
在一种实施例中，如图9所示，利用光阻剥离工艺，将负性光阻10上的金属层11剥离掉，进而形成掩模版定义的源极5和漏极6，至此一种高性能背沟道刻蚀型的IGZO TFT制备完成。
本实施例提供了一种阵列基板制备方法，该阵列基板制备方法在所述栅极绝缘层上制备沟道层图案之后，在所述沟道层图案上制备第一剥离层图案，所述第一剥离层图案与源极和漏极区域互补，然后在所述栅极绝缘层、所述沟道层图案以及所述第一剥离层图案上制备源漏极层，最后剥离所述第一剥离层图案，使得所述源漏极层形成源极和漏极；基于该方法,在制备背沟道刻蚀型TFT时，通过剥离第一剥离层图案形成源极和漏极，不需要对金属层进行刻蚀形成源极和漏极，进而也不会对沟道层表面进行过刻处理，不会对沟道层上表面造成损伤，保证了膜面均匀性，解决了现有背沟道刻蚀型TFT制备工艺存在的沟道层上表面损伤的技术问题。
为了实现上述制备方法，在一种实施例中，本发明还提供了一种阵列基板制备系统，该阵列基板制备系统包括以下单元：
第一单元，用于提供衬底1。
在一种实施例中，衬底1可以柔性衬底，玻璃衬底等，柔性衬底可以形成在硬质衬底上，硬质衬底在整个工艺制备之后被剥离。
第二单元，用于在所述衬底1上制备栅极图案2。
在一种实施例中，第二单元用于采用刻蚀工艺或剥离工艺在玻璃衬底1上形成栅极图案2，栅极金属层材料为Mo/Al/Mo、Mo/Cu、MoT i/Cu或其他具有较低电阻率的材料，厚度为100～800μm。执行本步骤之后，得到如图2所示的结构。
在采用刻蚀工艺栅极图案2时，第二单元用于：在所述衬底上制备栅极层，在所述栅极层上制备正性光阻层，采用用于定义栅极区域的正掩模版，对所述正性光阻层进行曝光显影除去栅极区域外的光阻，利用刻蚀工艺刻蚀未被光阻覆盖的栅极层，形成所述栅极图案。
例如，如图3所示，第二单元用于先利用物理气相沉积方法沉积一层金属材料做为栅极金属薄膜，后在阵列基板上涂布一层正性光阻8，采用定义栅极区域的正掩模版，对光阻进行曝光显影除去栅极区域外的光阻，最后利用刻蚀工艺刻蚀未被光阻覆盖的栅极金属，形成如图2所示的栅极图案2。
在采用剥离工艺栅极图案2时，第二单元用于：在所述衬底上制备第二剥离层图案，所述第二剥离层图案与所述栅极图案互补；在所述衬底以及所述第二剥离层图案制备栅极层；剥离所述第二剥离层图案，使得所述栅极层形成所述栅极图案。
在一种实施例中，第二单元用于：在所述衬底上涂布负性光阻层；使用用于定义栅极区域的正掩模版，对所述负性光阻层进行曝光显影，除去栅极区域的负性光阻，得到所述第二剥离层图案。
在一种实施例中，第二单元用于：在所述衬底上涂布负性光阻层；在所述衬底上涂布正性光阻层；使用用于定义栅极区域的负掩模版，对所述正性光阻层进行曝光显影，除去栅极区域的正性光阻，得到所述第二剥离层图案。
在一种实施例中，第二单元用于：在所述衬底上确定第二打印区域，所述第二打印区域与栅极区域互补；采用喷墨打印方式，在所述第二打印区域打印光阻层，得到所述第二剥离层图案。
例如，如图4所示，第二单元用于先在阵列基板上涂布一层负性光阻9，采用用于定义栅极区域的正掩模版，对光阻进行曝光显影除去栅极区域内的光阻，得到第二剥离层图案后，利用物理气相沉积方法沉积一层栅极金属材料2，最后利用剥离工艺将栅极区域外的栅极金属剥离掉，进而形成如图2所示的栅极金属层图形M2。
第三单元，用于在所述衬底以及所述栅极图案上制备栅极绝缘层M3。
在一种实施例中，如图5所示，第三单元用于利用化学气相沉积方法沉积栅极绝缘层3，其材料为氧化硅或氧化铝化合物，厚度为100～1000μm。
第四单元，用于在所述栅极绝缘层上制备沟道层图案；所述沟道层图案的材料为金属氧化物。
在一种实施例中，如图6所示，第四单元用于利用磁控溅射方法，在栅极绝缘层3上沉积一层铟镓锌氧化物(IGZO)沟道层4，厚度为10～100nm，并利用刻蚀工艺刻蚀未被光阻覆盖的IGZO层，并定义有源区位置。
第五单元，用于在所述沟道层图案上制备第一剥离层图案，所述第一剥离层图案与源极和漏极区域互补。
在一种实施例中，第五单元用于：在所述栅极绝缘层以及所述沟道层图案上涂布负性光阻层；使用用于定义源极和漏极区域的正掩模版，对所述负性光阻层进行曝光显影，除去源极和漏极区域的负性光阻，得到所述第一剥离层图案。
在一种实施例中，第五单元用于：在所述栅极绝缘层以及所述沟道层图案上涂布正性光阻层；使用用于定义源极和漏极区域的负掩模版，对所述正性光阻层进行曝光显影，除去源极和漏极区域的正性光阻，得到所述第一剥离层图案。
在一种实施例中，第五单元用于：在所述沟道层图案上确定第一打印区域，即有源区，所述第一打印区域与源极和漏极区域互补；采用喷墨打印方式，在所述第一打印区域打印光阻层，得到所述第一剥离层图案。
例如，如图7所示，第五单元用于在阵列基板上涂布一层负性光阻10，采用用于定义源极和漏极区域的正掩模版，对光阻进行曝光显影，除去源极和漏极区域的光阻，仅保留有源区内的光阻，形成第一剥离层图案10。
第六单元，用于在所述栅极绝缘层、所述沟道层图案以及所述第一剥离层图案上制备源漏极层。
在一种实施例中，如图8所示，第六单元用于利用物理气相沉积方法沉积源极和漏极金属层11，金属材料为Mo/Al/Mo、Mo/Cu、MoT i/Cu或其他具有较低电阻率的材料，厚度为100～1000μm。
第七单元，用于剥离所述第一剥离层图案，使得所述源漏极层形成源极和漏极。
在一种实施例中，如图9所示，第七单元用于利用光阻剥离工艺，将负性光阻10上的金属层11剥离掉，进而形成掩模版定义的源极5和漏极6，至此一种高性能背沟道刻蚀型的IGZO TFT制备完成。
进一步的，如图10所示，本发明实施例还提供一种阵列基板，阵列基板包括：
衬底M100；
形成在所述衬底上的栅极图案301；
形成在所述衬底M100以及所述栅极图案301上的栅极绝缘层M108；
形成在所述栅极绝缘层M108上的沟道层图案302；所述沟道层图案的材料为金属氧化物；
形成在所述栅极绝缘层M108以及所述沟道层图案302上的源极3031和漏极3032；
其中，在位于所述沟道层图案302上的区域内，所述源极3031和漏极3032的膜层断面为剥离面。
在一种实施例中，所述栅极图案301的膜层断面为剥离面。
在一种实施例中，如图10所示，阵列基板包括：
衬底M100；
形成于所述衬底M100上方的低温多晶硅薄膜晶体管200和金属氧化物半导体薄膜晶体管300；以及
氢离子薄膜400，形成于所述低温多晶硅薄膜晶体管200的沟道层201和源漏极层203之间，且在所述金属氧化物半导体薄膜晶体管300的设置区域内形成开孔。
本实施例基于该氢离子薄膜所产生的氢元素，与硅原子键结,进而修补前述硅薄膜内的缺陷,改善低温多晶硅薄膜晶体管的电器特性与稳定性，同时氢元素不能扩散到金属氧化物半导体薄膜晶体管的设置区域，进而不会与金属氧化物半导体薄膜晶体管的金属氧化物产生氧空穴，避免金属氧化物半导体薄膜晶体管的电器特性与稳定性受到氢元素影响，缓解了现有技术存在的不同类型薄膜晶体管不能在同一显示面板中长时间稳定工作的技术问题。
在一种实施例中，如图10所示，在本发明实施例提供的阵列基板中，所述阵列基板包括位于所述低温多晶硅薄膜晶体管200的沟道层201和栅极202之间的第一绝缘层500，所述第一绝缘层500包括层叠设置的第一氧化硅层M103和第一氮化硅层M104，所述第一氮化硅层M104图案化形成所述氢离子薄膜400中的第一氢离子薄膜。
在一种实施例中，如图10所示，在本发明实施例提供的阵列基板中，所述阵列基板包括位于所述低温多晶硅薄膜晶体管200的栅极202和源漏极层203之间的第二绝缘层600，所述第二绝缘层600包括第二氧化硅层M108和第二氮化硅层M109，所述第二氮化硅层M109图案化形成所述氢离子薄膜400中的第二氢离子薄膜。
在一种实施例中，如图10所示，在本发明实施例提供的阵列基板中，所述第二氧化硅层M108设置于所述金属氧化物半导体薄膜晶体管300的栅极301和沟道层302之间。
在一种实施例中，如图10所示，在本发明实施例提供的阵列基板中，所述阵列基板包括形成于所述衬底上的缓冲层M101、以及位于所述低温多晶硅薄膜晶体管200的栅极202和所述第二绝缘层600之间的第三绝缘层M106，所述第一氧化硅层M103和所述第三绝缘层M106叠层设置于所述缓冲层M101和所述金属氧化物半导体薄膜晶体管300的栅极301之间。
在一种实施例中，所述第三绝缘层M106的材料为氧化硅，以降低材料复杂度。
在一种实施例中，如图10所示，在本发明实施例提供的阵列基板中，所述低温多晶硅薄膜晶体管200的沟道层201设置在所述缓冲层上M101。
在一种实施例中，在本发明实施例提供的阵列基板中，所述缓冲层M101的材料为氧化硅，以降低材料复杂度。
在一种实施例中，如图10所示，在本发明实施例提供的阵列基板中，所述阵列基板还包括存储电容700；
所述存储电容700的第一电极板701与所述低温多晶硅薄膜晶体管200的栅极202同层设置，所述存储电容700的第二电极板702与所述金属氧化物半导体薄膜晶体管300的栅极301同层设置。
在一种实施例中，如图10所示，在本发明实施例提供的阵列基板中，所述阵列基板还包括保护层M112；所述第一氧化硅层M103和所述第一氮化硅层M104设置于所述缓冲层M101和所述存储电容700的第一电极板701之间，所述第三绝缘层M106设置于所述存储电容700的第一电极板701和第二电极板702之间，所述第二氧化硅层M108和所述第二氮化硅层M109设置于所述存储电容700的第二电极板702和所述保护层M112之间。
在一种实施例中，在本发明实施例提供的阵列基板中，所述保护层M112的材料为氧化硅，以降低材料复杂度。
在一种实施例中，多晶硅层M102图案化形成低温多晶硅薄膜晶体管200的沟道层201。
在一种实施例中，第一金属层M105图案化形成低温多晶硅薄膜晶体管200的栅极202、以及存储电容700的第一电极板701。
在一种实施例中，第二金属层M107图案化形成存储电容700的第二电极板702、以及金属氧化物半导体薄膜晶体管300的栅极301。
在一种实施例中，第一金属层M105和第二金属层M107的材料为铜、或者钛铝钛合金等。
在一种实施例中，金属氧化物层M110图案化形成金属氧化物半导体薄膜晶体管300的沟道层302。
在一种实施例中，源漏极层M111图案化形成低温多晶硅薄膜晶体管200的源漏极203、以及金属氧化物半导体薄膜晶体管300的源漏极303。
在一种实施例中，本发明还提供了一种显示装置，该显示装置包括显示面板，该显示面板的阵列基板包括：
衬底；
形成于所述衬底上方的低温多晶硅薄膜晶体管和金属氧化物半导体薄膜晶体管；以及
氢离子薄膜，形成于所述低温多晶硅薄膜晶体管的沟道层和源漏极层之间，且在所述金属氧化物半导体薄膜晶体管的设置区域内形成开孔；
其中，在位于所述沟道层图案302上的区域内，所述源极3031的膜层断面Ma和漏极3032的膜层断面Mb为剥离面。
在一种实施例中，所述栅极图案301的膜层断面Mc至Md为剥离面。
在一种实施例中，剥离面是指由其他膜层剥离带动本膜层剥离所形成的断面，该断面不平整。
根据上述实施例可知：
本发明实施例提供一种阵列基板及制备方法，该阵列基板制备方法在所述栅极绝缘层上制备沟道层图案之后，在所述沟道层图案上制备第一剥离层图案，所述第一剥离层图案与源极和漏极区域互补，然后在所述栅极绝缘层、所述沟道层图案以及所述第一剥离层图案上制备源漏极层，最后剥离所述第一剥离层图案，使得所述源漏极层形成源极和漏极；基于该方法,在制备背沟道刻蚀型TFT时，通过剥离第一剥离层图案形成源极和漏极，不需要对金属层进行刻蚀形成源极和漏极，进而也不会对沟道层表面进行过刻处理，不会对沟道层上表面造成损伤，保证了膜面均匀性，解决了现有背沟道刻蚀型TFT制备工艺存在的沟道层上表面损伤的技术问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板制备方法，其特征在于，包括：
提供衬底；
在所述衬底上制备栅极图案；
在所述衬底以及所述栅极图案上制备栅极绝缘层；
在所述栅极绝缘层上制备沟道层图案；所述沟道层图案的材料为金属氧化物；
在所述沟道层图案上制备第一剥离层图案，所述第一剥离层图案与源极和漏极区域互补；
在所述栅极绝缘层、所述沟道层图案以及所述第一剥离层图案上制备源漏极层；
剥离所述第一剥离层图案，使得所述源漏极层形成源极和漏极。
2.如权利要求1所述的阵列基板制备方法，其特征在于，所述在所述沟道层图案上制备第一剥离层图案包括：
在所述栅极绝缘层以及所述沟道层图案上涂布负性光阻层；
使用用于定义源极和漏极区域的正掩模版，对所述负性光阻层进行曝光显影，除去源极和漏极区域的负性光阻，得到所述第一剥离层图案。
3.如权利要求1所述的阵列基板制备方法，其特征在于，所述在所述沟道层图案上制备第一剥离层图案包括：
在所述栅极绝缘层以及所述沟道层图案上涂布正性光阻层；
使用用于定义源极和漏极区域的负掩模版，对所述正性光阻层进行曝光显影，除去源极和漏极区域的正性光阻，得到所述第一剥离层图案。
4.如权利要求1所述的阵列基板制备方法，其特征在于，所述在所述沟道层图案上制备剥离层图案包括：
在所述沟道层图案上确定第一打印区域，所述第一打印区域与源极和漏极区域互补；
采用喷墨打印方式，在所述第一打印区域打印光阻层，得到所述第一剥离层图案。
5.如权利要求1至4任一项所述的阵列基板制备方法，其特征在于，所述在所述衬底上制备栅极图案包括：
在所述衬底上制备第二剥离层图案，所述第二剥离层图案与所述栅极图案互补；
在所述衬底以及所述第二剥离层图案制备栅极层；
剥离所述第二剥离层图案，使得所述栅极层形成所述栅极图案。
6.如权利要求5所述的阵列基板制备方法，其特征在于，所述在所述衬底上制备第二剥离层图案包括：
在所述衬底上涂布负性光阻层；
使用用于定义栅极区域的正掩模版，对所述负性光阻层进行曝光显影，除去栅极区域的负性光阻，得到所述第二剥离层图案。
7.如权利要求5所述的阵列基板制备方法，其特征在于，所述在所述衬底上制备第二剥离层图案包括：
在所述衬底上涂布正性光阻层；
使用用于定义栅极区域的负掩模版，对所述正性光阻层进行曝光显影，除去栅极区域的正性光阻，得到所述第二剥离层图案。
8.如权利要求5所述的阵列基板制备方法，其特征在于，所述在所述衬底上制备第二剥离层图案包括：
在所述衬底上确定第二打印区域，所述第二打印区域与栅极区域互补；
采用喷墨打印方式，在所述第二打印区域打印光阻层，得到所述第二剥离层图案。
9.一种阵列基板，其特征在于，包括：
衬底；
形成在所述衬底上的栅极图案；
形成在所述衬底以及所述栅极图案上的栅极绝缘层；
形成在所述栅极绝缘层上的沟道层图案；所述沟道层图案的材料为金属氧化物；
形成在所述栅极绝缘层以及所述沟道层图案上的源极和漏极；
其中，在位于所述沟道层图案上的区域内，所述源极和漏极的膜层断面为剥离面。
10.如权利要求9所述的阵列基板，其特征在于，所述栅极图案的膜层断面为剥离面。
CN201911093673.5A 2019-11-11 2019-11-11 阵列基板及制备方法 Pending CN110911355A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911093673.5A CN110911355A (zh) 2019-11-11 2019-11-11 阵列基板及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911093673.5A CN110911355A (zh) 2019-11-11 2019-11-11 阵列基板及制备方法

Publications (1)

Publication Number Publication Date
CN110911355A true CN110911355A (zh) 2020-03-24

Family

ID=69816328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911093673.5A Pending CN110911355A (zh) 2019-11-11 2019-11-11 阵列基板及制备方法

Country Status (1)

Country Link
CN (1) CN110911355A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723269A (zh) * 2012-06-21 2012-10-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN102738007A (zh) * 2012-07-02 2012-10-17 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN109065551A (zh) * 2018-07-30 2018-12-21 深圳市华星光电技术有限公司 Tft阵列基板的制造方法及tft阵列基板
CN110148600A (zh) * 2019-05-05 2019-08-20 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723269A (zh) * 2012-06-21 2012-10-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN102738007A (zh) * 2012-07-02 2012-10-17 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN109065551A (zh) * 2018-07-30 2018-12-21 深圳市华星光电技术有限公司 Tft阵列基板的制造方法及tft阵列基板
CN110148600A (zh) * 2019-05-05 2019-08-20 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张亚非等: "《集成电路制造技术》", 31 October 2018, 上海交通大学出版社 *

Similar Documents

Publication Publication Date Title
US7635616B2 (en) TFT LCD array substrate and manufacturing method thereof
US6350995B1 (en) Thin film transistor and manufacturing method therefore
KR101592328B1 (ko) 어레이 기판 및 이의 제조방법
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
US10916568B2 (en) Manufacturing method of display substrate, array substrate and display device
WO2018090482A1 (zh) 阵列基板及其制备方法、显示装置
JP2008010810A (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN103295970A (zh) 阵列基板、其制造方法及显示装置
EP2709159B1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
JP2013012610A (ja) 薄膜トランジスタおよびその製造方法
WO2016206206A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US20170110587A1 (en) Array substrate and manufacturing method thereof, display panel, display device
WO2017092172A1 (zh) Tft基板的制作方法
CN110148600A (zh) 阵列基板及制备方法
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
TWI546850B (zh) 顯示面板之製備方法
CN102456620B (zh) 阵列基板及其制造方法
KR20100126214A (ko) 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법
CN109728003B (zh) 显示基板、显示装置和显示基板的制造方法
WO2016078248A1 (zh) 阵列基板及其制备方法、显示装置
JP3349356B2 (ja) 薄膜トランジスタおよびその製造方法
EP3163620B1 (en) Low temperature poly-silicon thin film transistor array substrate and manufacturing method therefor and display device
CN115312546A (zh) 阵列基板及其制备方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200324