CN104040693A - 一种金属氧化物tft器件及制造方法 - Google Patents

一种金属氧化物tft器件及制造方法 Download PDF

Info

Publication number
CN104040693A
CN104040693A CN201280001860.6A CN201280001860A CN104040693A CN 104040693 A CN104040693 A CN 104040693A CN 201280001860 A CN201280001860 A CN 201280001860A CN 104040693 A CN104040693 A CN 104040693A
Authority
CN
China
Prior art keywords
electrode
grid
layer
source electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280001860.6A
Other languages
English (en)
Other versions
CN104040693B (zh
Inventor
魏鹏
余晓军
刘自鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of CN104040693A publication Critical patent/CN104040693A/zh
Application granted granted Critical
Publication of CN104040693B publication Critical patent/CN104040693B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明适用于电子器件技术领域，提供了一种金属氧化物TFT器件的制造方法，包括选取基板，在基板上制备栅极；在栅极上依次设置绝缘层、半导体层及光刻胶；以栅极为掩膜，自基板背部曝光，保留覆盖半导体层的沟道部分的光刻胶；向半导体层和光刻胶之上沉积电极层；剥离光刻胶及覆盖光刻胶的电极层，露出沟道；刻蚀电极层和半导体层，形成隔离的源漏极；沉积钝化层，将源漏极引出。本发明以栅极为掩膜，通过背部曝光及剥离光刻胶的方式实现自对准，工艺简单且对准精度高，减弱了寄生电容，提高了器件性能，且不需制作刻蚀阻挡层，简化了工艺，避免了刻蚀阻挡层对半导体沟道的不良影响，且掩膜板对准不再是关键的对准要求，降低了制造难度。

Description

一种金属氧化物 TFT 器件及制造方法 技术领域
本发明属于电子器件技术领域，特别涉及一种金属氧化物 TFT 器件及其制造方法。
背景技术
金属氧化物薄膜晶体管 (TFT) 是一种可广泛用于各种电子系统的基本电路组成器件，其具有多种优势，如高电子迁移率、低温制造工艺、较高的稳定性、透明度高等等。如图 1 所示，在传统的 TFT 制造工艺中， TFT 器件的栅极 (Gate)101 与源极 (Source)102 、漏极 (Drain)103 的对准是采用两层不同的掩膜板通过手动或者机械的光学对准方式实现的。 由于对准设备的精度等因素的限制，这种方式会导致源极 102 、漏极 103 与栅极 101 之间存在一定的重叠，因而产生较大的栅源寄生电容 (Cgs) 及栅漏寄生电容（ Cgd ）。 较大的寄生电容通常会降低器件的截止频率 ( 截止频率反比于寄生电容 ) ，从而降低电路的运行速度；并且，较大的寄生电容也导致显示电极电压偏离设计要求，从而需要复杂的栅极驱动电路来补偿偏差，增加了电路设计的复杂性；此外，无法精确控制的寄生电容也增加了电路设计的复杂性和不确定性，并使沟道 (Channel) 的最小尺寸无法精确，进而限制了沟道尺寸的最小化，从而难以提高器件的性能。另外，传统器件中使用多层掩膜板也会增加工艺复杂度并增加成本，不利于提高生产效率。
为了解决上述问题，现有技术出现一种自对准器件，它是一种通过特定的工艺设计、可以在工艺制造过程中自动将源极、漏极与栅极相对准的器件，无需手动或者通过机械光学对准两层不同掩膜板即可实现源极、漏极与栅极的对准。这种自对准器件广泛应用于传统的单晶硅芯片（ MOSFET ）的制造过程中，但是，传统硅芯片中的晶体管的自对准工艺却无法直接应用于金属氧化物 TFT 上。
为解决该问题，现有技术提出一种自对准工艺，利用顶栅极作为掩膜，自动对准形成源、漏极，并通过 Ar 等离子体或者含氢较多的 NH3 等离子体处理金属氧化物氧化铟镓锌（ IGZO ）的表面，以降低源、漏极的接触电阻，但是 Ar 等离子体只是部分改善了源、漏区与金属接触的表面电阻，源、漏区电阻仍然很大，而且等离子体等处理需要一道额外工艺处理，增加了成本，而氢则能扩散到沟道，使源、漏区延伸到沟道，导致栅极和源、漏极的重叠区域增大，寄生电容变大，进而减低金属氧化物 TFT 器件的性能。
在其他现有的自对准工艺中， 如中国专利申请 CN201080017247 ， 需要在半导体层之上形成刻蚀阻挡层，通过两次曝光分别形成 刻蚀阻挡层和源漏极，两次背面曝光自对准，增加了光刻掩膜的使用并大幅度的增加了工艺实现的难度。同时，刻蚀阻挡层也会对半导体沟道产生不良影响，进而影响 TFT 的电学特性。
 技术问题
本发明的目的 在于提供一种 金属氧化物 TFT 器件的制造方法，旨在解决传统方法容易 产生寄生电容且工艺复杂的问题。
技术解决方案
本发明是这样实现的， 一种金属氧化物 TFT 器件的制造方法，包括下述步骤：
选取一基板，在所述基板之上制备栅极；
在所述栅极之上依次设置绝缘层、半导体层及光刻胶；
以所述栅极为掩膜，自所述基板的背部曝光，保留覆盖所述半导体层的沟道部分的光刻胶；
向所述半导体层和保留的光刻胶之上沉积电极层；
剥离去除所述保留的光刻胶及覆盖所述光刻胶的电极层，露出与所述栅极对准的沟道；
刻蚀保留的电极层和半导体层，形成隔离的源极和漏极；
向所述基板上沉积钝化层，并将所述源极和漏极引出至所述钝化层之外。
本发明的另一目的 在于提供 一种金属氧化物 TFT 器件，包括：
基板；
栅极和绝缘层，依次叠层设置于所述基板之上；
半导体层，设置于所述绝缘层之上；
源极和漏极，并排设置于所述半导体层之上，且所述源极和漏极的内侧边与所述栅极的两边对准；
钝化层，包封于所述基板设有栅极的一面；
所述源极和漏极通过导电材料引出至所述钝化层之外。
本发明的再一目的 在于提供一种 金属氧化物 TFT 像素电路的制造方法，包括下述步骤：
选取一基板，在所述基板之上制备栅极、栅极引线和存储电容电极；
在所述栅极、栅极引线和存储电容电极之上依次设置绝缘层、半导体层及光刻胶；
以所述栅极、栅极引线和存储电容电极为掩膜，自所述基板的背部曝光，保留覆盖所述半导体层对应于所述栅极、栅极引线和存储电容电极的部分的光刻胶；
向所述半导体层和保留的光刻胶之上沉积电极层；
剥离去除所述保留的光刻胶及覆盖所述光刻胶的电极层，露出与所述栅极、栅极引线和存储电容电极对准的部分；
刻蚀保留的电极层和半导体层，去除所述栅极引线和存储电容电极上方的电极层和半导体层，并在所述栅极的上方形成隔离的源极和漏极；
向所述基板上沉积钝化层，并将所述源极、漏极和栅极引线引出至所述钝化层之外。
本发明的又一目的 在于提供 一种金属氧化物 TFT 像素电路，包括：
基板；
栅极、栅极引线和存储电容电极，并排设置于所述基板之上；
绝缘层，设置于所述栅极、栅极引线和存储电容电极之上；
半导体层，设置于所述绝缘层上与所述栅极对应的区域；
源极和漏极，并排设置于所述半导体层上，且所述源极和漏极的内侧边与所述栅极的两边对准；
钝化层，包封于所述基板设有栅极的一面；
所述源极、漏极和栅极引线通过导电材料引出至所述钝化层之外。
 有益效果
本发明以底栅极为掩膜，通过一次背部曝光固定光刻胶覆盖半导体沟道的位置，并结合剥离光刻胶的方式实现源漏极与栅极的对准，工艺简单且对准精度高。源漏电极与栅极的重叠区域可精确控制在 2 μ m 以内，远高于传统掩膜对位的精度，有效的减弱了寄生电容，提高了器件的电路速度，并且使沟道尺寸的控制更加精确，有利于实现沟道尺寸的最小化，提高器件性能。
另外，由于采用剥离光刻胶的方法形成源漏极，也不需制作刻蚀阻挡层，且只需一次背部曝光，从而简化了工艺，减少了光刻掩膜的使用，提高了生产效率，并且避免了刻蚀阻挡层对半导体沟道的不良影响。
并且，源漏极无需采用透明材料，使电极材料的可选性大大提高。而且生产流程中的掩膜板对准不再是关键的对准要求，进而降低了制造难度。
 附图说明
图 1 是现有金属氧化物薄膜晶体管器件的结构示意图；
图 2 是本发明第一实施例提供的金属氧化物 TFT 器件的制造方法流程图；
图 3-1 至图 3-11 是本发明第一实施例提供的金属氧化物 TFT 器件的制造方法中各步骤对应的结构示意图；
图 4 是本发明第一实施例提供的金属氧化物 TFT 器件的结构示意图；
图 5 是本发明第二实施例提供的金属氧化物 TFT 像素电路的制造方法流程图；
图 6-1 至图 6-11 是本发明第二实施例提供的金属氧化物 TFT 像素电路的制造方法中各步骤对应的结构示意图。
 本发明的实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
以下结合具体实施例对本发明的具体实现进行详细描述：
图 2 示出了本发明第一实施例提供的金属氧化物 TFT 器件的制造方法流程图，图 3-1~3-11 示出了与该制造方法相对应的结构示意图，为了便于说明，仅示出了与本实施例相关的部分。
如图 2 ，该方法包括下述步骤：
在步骤 S101 中，选取一基板 11 ，在基板 11 之上制备栅极 12 ；如图 3-1 。
在此步骤中，基板 11 选择对光刻工艺中使用的光波透明的材料制作，然后使用第一个光刻掩膜制作栅极 12 。可选的，还可以在基板 11 之上设置一缓冲层。
在步骤 S102 中，在栅极 12 之上依次设置绝缘层 13 、半导体层 14 及光刻胶 15 ；如图 3-2 、 3-3 、 3-4 。
在此步骤中，首先在基板 11 及栅极 12 之上沉积绝缘层 13 ，如图 3-2 。然后在绝缘层 13 之上沉积半导体层 14 ，如 IGZO 等金属氧化物半导体，半导体层 14 与栅极 12 对位的部分即为沟道 141 ，用于为源漏极之间的载流子传输提供通道，如图 3-3 。之后，在半导体层 14 之上涂覆光刻胶 15 ，待后续光刻使用，如图 3-4 。
在步骤 S103 中，以栅极 12 为掩膜，自基板 11 的背部曝光，保留覆盖半导体层 14 的沟道部分的光刻胶 15 ；如图 3-4 、 3-5 。
在本实施例中，作为栅极 12 的金属材料是非透明的，而其他结构均为透明材质，因此栅极 12 可以作为掩膜，从基板 11 的背部曝光、显影，光刻胶 15 与栅极 12 相对位的部分未被曝光，其他被曝光的部分被剥离，这样仅保留覆盖了半导体层 14 的沟道部分的光刻胶 15 。
在步骤 S104 中，向半导体层 14 和保留的光刻胶 15 之上沉积电极层 16 ；如图 3-6a 。
在本实施例中，电极层 16 可以为非透明的金属电极层。
进一步的，还可以在沉积电极层 16 之前先沉积一层电极接触层 17 ，然后 再沉积电极层 16 ，电极接触层 17 用于降低接触电阻，提高载流子的注入效率，如图 3-6b 。
在步骤 S105 中，剥离去除保留的光刻胶 15 及覆盖光刻胶 15 的电极层 16 ，露出与栅极 12 对准的沟道 141 ；如图 3-7 。
在步骤 S106 中，刻蚀保留的电极层 16 和半导体层 14 ，形成隔离的源极 161 和漏极 162 ；如图 3-8 。
此步骤可采用第二个光刻掩膜 20 一次刻蚀成型，工艺简单，且掩膜板无需精确对准。
在步骤 S107 中，向基板 11 上沉积钝化层 18 ，并将源极 161 和漏极 162 引出至钝化层 18 之外。如图 3-9 、 3-10 、 3-11 。
作为本实施例的一种实现方式，可以使用第三个光刻掩膜刻蚀钝化层 18 ，形成通向源极 161 和漏极 162 的过孔 181 ，然后向钝化层 18 沉积导电材料 19 ，优选为透明导电材料，如透明金属，导电材料 19 覆盖钝化层 18 并注入过孔 181 中，与源极 161 和漏极 162 接触。然后，采用第四个光刻掩膜刻蚀导电材料 19 ，形成导电引线将源极 161 和漏极 162 引出。
经过上述步骤后，金属氧化物 TFT 器件得以制成，可以理解，以上仅对金属氧化物 TFT 器件的主体结构的制造工艺进行了说明，当然，该器件还包括其他常规的功能结构，其可采用常规的方法制作，本发明不再赘述。
本发明实施例以底栅极为掩膜，通过一次背部曝光固定光刻胶覆盖半导体沟道的位置，并结合剥离光刻胶的方式实现源漏极与栅极 / 沟道的自对准，工艺简单且对准精度高。源漏电极与栅极的重叠区域可精确控制在 2 μ m 以内，远高于传统掩膜对位的精度，有效的减弱了寄生电容，提高了器件的电路速度，并且使沟道尺寸的控制更加精确，有利于实现沟道尺寸的最小化，提高器件性能。
另外，由于采用剥离光刻胶的方法形成源漏极，也不需制作刻蚀阻挡层，且只需一次背部曝光，从而简化了工艺，减少了光刻掩膜的使用，提高了生产效率，并且避免了刻蚀阻挡层对半导体沟道的不良影响。
并且，源漏极无需采用透明材料，使电极材料的可选性大大提高。而且生产流程中的掩膜板对准不再是关键的对准要求，进而降低了制造难度。
基于上述制造方法，本发明实施例进一步提供一种金属氧化物 TFT 器件，其可通过上述制造工艺制成。
参考附图 4 ，该器件是一种底栅极、顶接触结构的 TFT 器件，主要包括一基板 11 ，在基板 11 之上依次叠层设置栅极 12 、绝缘层 13 和半导体层 14 ，在半导体层 14 的表面并排设置有源极 161 和漏极 162 ，半导体层 14 在源极 161 和漏极 162 之间形成了可供载流子传输的沟道 141 ，沟道 141 的两边与源极 161 和漏极 162 的内侧边对准。基板 11 上设有钝化层 18 ，将基板 11 之上的所有结构密封在内。其中，源极 161 和漏极 162 通过导电材料 19 引出至钝化层 18 之外，与外部电路实现电性连接。
进一步的，在半导体层 14 和源极 161 与漏极 162 之间可以设有电极接触层 17 ，用于降低接触电阻，提高载流子的注入效率，进而改善 TFT 器件的电学特性。
进一步的，钝化层 18 可以开设有通向源极 161 和漏极 162 的过孔 181 ，过孔 181 中填充有透明的导电材料 19 ，将源极 161 和漏极 162 引出至钝化层 18 之外。
进一步的，通过上述的背部曝光及剥离光刻胶的方法，该器件的源极 161 和漏极 162 与栅极 12 的重叠区域的宽度可缩小到 2 μ m 以内，有效的减小了寄生电容，提高了器件性能。
可以理解，该金属氧化物 TFT 器件还可包括其他功能结构，本实施例不再赘述，并且，凡通过上述方法制成的金属氧化物 TFT 器件均在本发明的保护范围内。
实施例二：
图 5 示出了本发明第二实施例提供的 金属氧化物 TFT 像素电路的制造方法流程图，图 6-1~6-11 示出了与该制造方法相对应的结构示意图，为了便于说明，仅示出了与本实施例相关的部分。
如图 5 ，该方法包括下述步骤：
在步骤 S201 中，选取一基板 21 ，在基板 21 之上制备栅极 221 、栅极引线 222 和存储电容电极 223 ；如图 6-1 。
在此步骤中，还可以先在基板 21 之上设置一缓冲层。
在步骤 S202 中，在栅极 221 、栅极引线 222 和存储电容电极 223 之上依次设置绝缘层 23 、半导体层 24 及光刻胶 25 ；如图 6-2 、 6-3 、 6-4 。
在此步骤中，首先在基板 21 及栅极 221 之上沉积绝缘层 23 ，如图 6-2 。然后在绝缘层 23 之上沉积半导体层 24 ，如 IGZO 等金属氧化物半导体，半导体层 24 与栅极 221 对位的部分即为沟道 241 ，用于为源漏极之间的载流子传输提供通道，如图 6-3 。之后，在半导体层 24 之上涂覆光刻胶 25 ，待后续光刻使用，如图 6-4 。
在步骤 S203 中，以栅极 221 、栅极引线 222 和存储电容电极 223 为掩膜，自基板 21 的背部曝光，保留覆盖半导体层 24 对应于栅极 221 、栅极引线 222 和存储电容电极 223 的部分的光刻胶 25 ；如图 6-4 、 6-5 。
在本实施例中，作为栅极 221 的金属材料是非透明的，而其他结构均为透明材质，因此栅极 221 可以作为掩膜，从基板 21 的背部曝光、显影，光刻胶 25 与栅极 221 相对位的部分未被曝光，其他被曝光的部分被剥离，这样仅保留覆盖了半导体层 24 的沟道 241 的光刻胶 25 。
在步骤 S204 中 ，向半导体层 24 和保留的光刻胶 25 之上沉积电极层 26 ； 如图 6-6a 。
在本实施例中，电极层 26 可以为非透明的金属电极层。
进一步的，还可以在沉积电极层 26 之前先沉积一层电极接触层 27 ，然后 再沉积电极层 26 ，电极接触层 27 用于降低接触电阻，提高载流子的注入效率，如图 6-6b 。
在步骤 S205 中，剥离去除保留的光刻胶 25 及覆盖光刻胶 25 的电极层 26 ，露出与栅极 221 、栅极引线 222 和存储电容电极 223 对准的部分；如图 6-7 。
在步骤 S206 中，刻蚀保留的电极层 26 和半导体层 24 ，去除栅极引线 222 和存储电容电极 223 上方的电极层 26 和半导体层 24 ，在栅极 221 的上方形成隔离的源极 261 和漏极 262 。如图 6-8 。
此步骤可采用第二个光刻掩膜 30 一次刻蚀成型，工艺简单，且掩膜板无需精确对准。
在步骤 S207 中，向基板 21 上沉积钝化层 28 ，并将源极 261 、漏极 262 和栅极引线 222 引出至钝化层 28 之外 。如图 6-9 、 6-10 、 6-11 。
作为本实施例的一种实现方式，可以使用第三个光刻掩膜刻蚀钝化层 28 ，形成通向源极 261 、漏极 262 和栅极引线 222 的过孔 281 ，然后向钝化层 28 沉积导电材料 29 ，优选为透明导电材料，导电材料 29 覆盖钝化层 28 并注入过孔 281 中，与源极 261 、漏极 262 和栅极引线 222 接触。然后，采用第四个光刻掩膜刻蚀导电材料 29 ，形成导电引线将源极 261 、漏极 262 和栅极引线 222 引出。
可以理解，以上仅对 金属氧化物 TFT 像素电路的主体结构的制造工艺进行了说明，当然，该器件还包括其他常规的功能结构，其可采用常规的方法制作，本发明不再赘述。
本发明实施例以底栅极 、栅极引线和存储电容电极为掩膜，通过背部曝光及剥离光刻胶的方式自动对准源漏极和半导体沟道，制成了自对准的底栅极、顶接触结构的金属氧化物 TFT 像素电路。该方法具有同上述实施例相同的效果，本实施例不再赘述。
本发明实施例进一步提供一 种金属氧化物 TFT 像素电路，该器件可以通过上述方法制成。
参考图 6-11 ，该底栅极、顶接触结构的 TFT 像素电路主要包括一基板 21 ，在基板 21 之上并排设有栅极 221 、栅极引线 222 和存储电容电极 223 ，在栅极 221 和存储电容电极 223 之上设置绝缘层 23 ，在绝缘层 23 的表面与栅极 221 对应的区域设置有半导体层 24 ，在半导体层 24 上并排设有源极 261 和漏极 262 ，半导体层 24 位于源极 261 和漏极 262 之间部分为供载流子传输的沟道 241 ，栅极 221 的两边与源极 261 和漏极 262 的内侧边对准。另外，在基板 21 上设有钝化层 28 ，将基板 21 之上的所有结构密封在内。其中，源极 261 、漏极 262 和栅极引线 222 通过导电材料 29 引出至钝化层 28 之外，与外部电路实现电性连接。
进一步的，在半导体层 24 和源极 261 与漏极 262 之间可以设有电极接触层 27 ，用于降低接触电阻，提高载流子的注入效率，进而改善 TFT 器件的电学特性。
进一步的，钝化层 28 可以开设有通向源极 261 、漏极 262 和栅极引线 222 的过孔 281 ，过孔 281 中填充有透明的导电材料 29 ，将源极 261 、漏极 262 和栅极引线 222 引出至钝化层 28 之外。
进一步的，通过上述的背部曝光及剥离光刻胶的方法，该器件的源极 261 和漏极 262 与栅极 221 的重叠区域的宽度可缩小到 2 μ m 以内，有效的减小了寄生电容，提高了器件性能。
可以理解，该 金属氧化物 TFT 像素电路还可包括其他功能结构，本实施例不再赘述，并且，凡通过上述方法制成的金属氧化物 TFT 像素电路均在本发明的保护范围内。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (18)

  1. 一种金属氧化物 TFT 器件的制造方法，其特征在于，包括下述步骤：
    选取一基板，在所述基板之上制备栅极；
    在所述栅极之上依次设置绝缘层、半导体层及光刻胶；
    以所述栅极为掩膜，自所述基板的背部曝光，保留覆盖所述半导体层的沟道部分的光刻胶；
    向所述半导体层和保留的光刻胶之上沉积电极层；
    剥离去除所述保留的光刻胶及覆盖所述光刻胶的电极层，露出与所述栅极对准的沟道；
    刻蚀保留的电极层和半导体层，形成隔离的源极和漏极；
    向所述基板上沉积钝化层，并将所述源极和漏极引出至所述钝化层之外。
  2. 如权利要求 1 所述的制造方法，其特征在于，在向所述半导体层和保留的光刻胶之上沉积电极层的步骤具体为：
    先向所述半导体层和保留的光刻胶上沉积电极接触层；
    再向所述电极接触层之上沉积电极层。
  3. 如权利要求 1 或 2 所述的制造方法，其特征在于，将所述源极和漏极引出至所述钝化层之外的步骤具体为：
    刻蚀所述钝化层，形成通向所述源极和漏极的过孔；
    向所述过孔中沉积导电材料，形成导电引线，将所述源极和漏极引出。
  4. 如权利要求 3 所述的制造方法，其特征在于，所述导电材料为透明导电材料。
  5. 一种金属氧化物 TFT 像素电路的制造方法，其特征在于，包括下述步骤：
    选取一基板，在所述基板之上制备栅极、栅极引线和存储电容电极；
    在所述栅极、栅极引线和存储电容电极之上依次设置绝缘层、半导体层及光刻胶；
    以所述栅极、栅极引线和存储电容电极为掩膜，自所述基板的背部曝光，保留覆盖所述半导体层对应于所述栅极、栅极引线和存储电容电极部分的光刻胶；
    向所述半导体层和保留的光刻胶之上沉积电极层；
    剥离去除所述保留的光刻胶及覆盖所述光刻胶的电极层，露出与所述栅极、栅极引线和存储电容电极对准的部分；
    刻蚀保留的电极层和半导体层，去除所述栅极引线和存储电容电极上方的电极层和半导体层，并在所述栅极的上方形成隔离的源极和漏极；
    向所述基板上沉积钝化层，并将所述源极、漏极和栅极引线引出至所述钝化层之外。
  6. 如权利要求 5 所述的制造方法，其特征在于，在向所述半导体层和保留的光刻胶之上沉积电极层的步骤具体为：
    先向所述半导体层和保留的光刻胶上沉积电极接触层；
    再向所述电极接触层之上沉积电极层。
  7. 如权利要求 5 或 6 所述的制造方法，其特征在于，将所述源极、漏极和栅极引线引出至所述钝化层之外的步骤具体为：
    刻蚀所述钝化层，形成通向所述源极、漏极和栅极引线的过孔；
    向所述过孔中沉积导电材料，形成导电引线，将所述源极、漏极和栅极引线引出。
  8. 如权利要求 7 所述的制造方法，其特征在于，所述导电材料为透明导电材料。
  9. 一种金属氧化物 TFT 器件，其特征在于，包括：
    基板；
    栅极和绝缘层，依次叠层设置于所述基板之上；
    半导体层，设置于所述绝缘层之上；
    源极和漏极，并排设置于所述半导体层之上，且所述源极和漏极的内侧边与所述栅极的两边对准；
    钝化层，包封于所述基板设有栅极的一面；
    所述源极和漏极通过导电材料引出至所述钝化层之外。
  10. 如权利要求 9 所述的金属氧化物 TFT 器件，其特征在于，所述源极和漏极与所述栅极的重叠区域的宽度均小于 2 μ m 。
  11. 如权利要求 9 所述的金属氧化物 TFT 器件，其特征在于，在所述半导体层和所述源极与漏极之间还设有与源极和漏极对齐的电极接触层。
  12. 如权利要求 9 、 10 或 11 所述的金属氧化物 TFT 器件，其特征在于，所述钝化层具有通向所述源极和漏极的过孔，所述过孔中填充有将所述源极和漏极引出的导电材料。
  13. 如权利要求 12 所述的金属氧化物 TFT 器件，其特征在于，所述导电材料为透明导电材料。
  14. 一种金属氧化物 TFT 像素电路，其特征在于，包括：
    基板；
    栅极、栅极引线和存储电容电极，并排设置于所述基板之上；
    绝缘层，设置于所述栅极、栅极引线和存储电容电极之上；
    半导体层，设置于所述绝缘层上与所述栅极对应的区域；
    源极和漏极，并排设置于所述半导体层上，且所述源极和漏极的内侧边与所述栅极的两边对准；
    钝化层，包封于所述基板设有栅极的一面；
    所述源极、漏极和栅极引线通过导电材料引出至所述钝化层之外。
  15. 如权利要求 14 所述的金属氧化物 TFT 像素电路，其特征在于，所述源极和漏极与所述栅极的重叠区域的宽度均小于 2 μ m 。
  16. 如权利要求 14 所述的金属氧化物 TFT 像素电路，其特征在于，在所述半导体层和所述源极与漏极之间还设有与源极和漏极对齐的电极接触层。
  17. 如权利要求 14 、 15 或 16 所述的金属氧化物 TFT 像素电路，其特征在于，所述钝化层具有通向所述源极、漏极和栅极引线的过孔，所述过孔中填充有将所述源极、漏极和栅极引线引出的导电材料。
  18. 如权利要求 17 所述的金属氧化物 TFT 像素电路，其特征在于，所述导电材料为透明导电材料。
CN201280001860.6A 2012-12-04 2012-12-04 一种金属氧化物tft器件及制造方法 Expired - Fee Related CN104040693B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2012/085792 WO2014085971A1 (zh) 2012-12-04 2012-12-04 一种金属氧化物tft器件及制造方法

Publications (2)

Publication Number Publication Date
CN104040693A true CN104040693A (zh) 2014-09-10
CN104040693B CN104040693B (zh) 2017-12-12

Family

ID=50882738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280001860.6A Expired - Fee Related CN104040693B (zh) 2012-12-04 2012-12-04 一种金属氧化物tft器件及制造方法

Country Status (3)

Country Link
US (1) US9543328B2 (zh)
CN (1) CN104040693B (zh)
WO (1) WO2014085971A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601668A (zh) * 2016-12-08 2017-04-26 深圳市华星光电技术有限公司 平板显示设备、薄膜晶体管基板及其制作方法
CN108878540A (zh) * 2018-07-12 2018-11-23 南方科技大学 一种底栅薄膜晶体管及其制备方法
CN109427569A (zh) * 2017-08-21 2019-03-05 中国科学院物理研究所 薄膜晶体管和场效应二极管的制备方法
CN113053741A (zh) * 2021-03-08 2021-06-29 北海惠科光电技术有限公司 金属电极的制备方法、金属电极及显示面板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632920B (zh) * 2014-10-27 2019-05-21 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板的制作方法
CN105206678A (zh) 2015-10-29 2015-12-30 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制作方法
CN108292685B (zh) * 2015-11-24 2020-10-30 夏普株式会社 半导体装置和半导体装置的制造方法
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
CN105428245B (zh) * 2016-01-26 2019-03-01 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板和显示装置
CN107402485B (zh) * 2017-08-31 2020-09-04 合肥京东方显示技术有限公司 阵列基板及其制作方法、液晶显示设备及其制作方法
CN109192783A (zh) * 2018-07-24 2019-01-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN113327893B (zh) * 2021-05-31 2022-02-08 惠科股份有限公司 阵列基板的制备方法、阵列基板及液晶显示面板
CN113327892B (zh) * 2021-05-31 2022-02-08 惠科股份有限公司 阵列基板的制备方法、阵列基板及液晶显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5441905A (en) * 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
US20090117691A1 (en) * 2007-10-23 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102651340A (zh) * 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN102738007A (zh) * 2012-07-02 2012-10-17 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN102768992A (zh) * 2012-08-10 2012-11-07 广州新视界光电科技有限公司 一种薄膜晶体管驱动背板的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622245B2 (ja) * 1986-05-02 1994-03-23 富士ゼロックス株式会社 薄膜トランジスタの製造方法
US8704217B2 (en) * 2008-01-17 2014-04-22 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
JP5429454B2 (ja) * 2009-04-17 2014-02-26 ソニー株式会社 薄膜トランジスタの製造方法および薄膜トランジスタ
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
CN102487042B (zh) * 2010-12-03 2014-06-11 北京京东方光电科技有限公司 阵列基板及其制造方法和检测方法、液晶面板
CN102723269B (zh) * 2012-06-21 2015-04-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
FR2998580B1 (fr) * 2012-11-26 2016-10-21 Institut De Rech Pour Le Developpement Ird Marqueurs moleculaires et methodes pour l'identification des genotypes de palmier dattier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5441905A (en) * 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
US20090117691A1 (en) * 2007-10-23 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102651340A (zh) * 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN102738007A (zh) * 2012-07-02 2012-10-17 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN102768992A (zh) * 2012-08-10 2012-11-07 广州新视界光电科技有限公司 一种薄膜晶体管驱动背板的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601668A (zh) * 2016-12-08 2017-04-26 深圳市华星光电技术有限公司 平板显示设备、薄膜晶体管基板及其制作方法
CN106601668B (zh) * 2016-12-08 2019-07-12 深圳市华星光电技术有限公司 平板显示设备、薄膜晶体管基板及其制作方法
CN109427569A (zh) * 2017-08-21 2019-03-05 中国科学院物理研究所 薄膜晶体管和场效应二极管的制备方法
CN109427569B (zh) * 2017-08-21 2022-07-15 中国科学院物理研究所 薄膜晶体管和场效应二极管的制备方法
CN108878540A (zh) * 2018-07-12 2018-11-23 南方科技大学 一种底栅薄膜晶体管及其制备方法
CN113053741A (zh) * 2021-03-08 2021-06-29 北海惠科光电技术有限公司 金属电极的制备方法、金属电极及显示面板

Also Published As

Publication number Publication date
CN104040693B (zh) 2017-12-12
US20150270290A1 (en) 2015-09-24
US9543328B2 (en) 2017-01-10
WO2014085971A1 (zh) 2014-06-12

Similar Documents

Publication Publication Date Title
CN104040693A (zh) 一种金属氧化物tft器件及制造方法
CN104508807A (zh) 薄膜晶体管及其像素单元的制造方法
WO2014169621A1 (zh) 薄膜晶体管及其制作方法
WO2012097564A1 (zh) 一种自对准薄膜晶体管的制作方法
WO2017035851A1 (zh) Tft、阵列基板及tft的制备方法
WO2014121469A1 (zh) 一种薄膜晶体管及其像素单元的制造方法
WO2017054250A1 (zh) 一种tft阵列基板及其制作方法
TWI517267B (zh) Vertical double diffusion field effect transistor and its manufacturing method
WO2011094993A1 (zh) 一种沟槽型半导体功率器件及其制备方法
WO2011054280A1 (zh) 多重场板ldmos器件及其加工方法
WO2014071634A1 (zh) 一种自对准金属氧化物薄膜晶体管器件及制造方法
WO2019056517A1 (zh) 薄膜晶体管结构及其制作方法
WO2014112705A1 (en) Image sensor for x-ray and method of manufacturing the same
WO2017024573A1 (zh) 一种阵列基板及其制作方法
WO2017067062A1 (zh) 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
US9564536B2 (en) Self-aligned metal oxide thin-film transistor component and manufacturing method thereof
WO2013064024A1 (zh) 高压肖特基二极管及其制作方法
WO2017054258A1 (zh) Tft阵列基板的制备方法、tft阵列基板及显示装置
WO2017061669A1 (ko) 듀얼 게이트 박막 트랜지스터 및 그의 제조 방법
WO2011054282A1 (zh) 栅下具有横向扩散埋层的ldmos器件及其加工方法
WO2018218712A1 (zh) 低温多晶硅tft基板及其制作方法
WO2017054259A1 (zh) 液晶显示面板、阵列基板及其制造方法
WO2017140015A1 (zh) 双栅极tft阵列基板及制作方法
WO2016078112A1 (zh) 薄膜晶体管基板的制作方法及制造设备
WO2019029008A1 (zh) 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518057 Guangdong city of Shenzhen province Nanshan District South Road 29, students start building room 2005

Patentee after: Shenzhen Ruoyu Technology Co.,Ltd.

Address before: 518057 Guangdong city of Shenzhen province Nanshan District South Road 29, students start building room 2005

Patentee before: SHENZHEN ROYOLE TECHNOLOGIES Co.,Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171212

Termination date: 20211204

CF01 Termination of patent right due to non-payment of annual fee