CN112992662A - 一种显示基板及其制作方法、显示装置 - Google Patents

一种显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN112992662A
CN112992662A CN202110219548.5A CN202110219548A CN112992662A CN 112992662 A CN112992662 A CN 112992662A CN 202110219548 A CN202110219548 A CN 202110219548A CN 112992662 A CN112992662 A CN 112992662A
Authority
CN
China
Prior art keywords
pattern
light
photoresist
manufacturing
display substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110219548.5A
Other languages
English (en)
Inventor
尹雄宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Wuhan BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Wuhan BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Wuhan BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110219548.5A priority Critical patent/CN112992662A/zh
Publication of CN112992662A publication Critical patent/CN112992662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种显示基板及其制作方法、显示装置，涉及显示技术领域，用于在保证显示器件中功能图形的制作精度的同时，缩小功能图形的制作时间。所述显示基板的制作方法包括：在透光基底上制作遮光图形；在所述遮光图形背向所述透光基底的一侧制作功能层；在所述功能层背向所述透光基底的一侧制作光刻胶过渡图形；以所述遮光图形为掩膜，在所述透光基底背向所述光刻胶过渡图形的一侧，对所述光刻胶过渡图形进行背面曝光工艺；对经过背面曝光工艺的光刻胶过渡图形进行显影工艺，形成光刻胶目标图形；以所述光刻胶目标图形为掩膜对所述功能层进行构图，形成功能图形。本发明提供的制作方法用于制作显示基板。

Description

一种显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
随着显示技术的不断发展，显示器件的应用领域越来越广泛。显示器件中包括多种功能图形，一般通过构图工艺形成所述功能图形，所述构图工艺包括在待形成的功能图形上形成光刻胶，并对光刻胶进行曝光工艺，在进行曝光工艺时，需要进行准确的对位，以保证后续形成的功能图形的尺寸和位置精确，保证显示器件的显示性能。
而对位越精确需要的对位时间越长，而且即使对位精确，有些时候也无法保证所形成的功能图形的位置和尺寸的准确性。
发明内容
本发明的目的在于提供一种显示基板及其制作方法、显示装置，用于在保证显示器件中功能图形的制作精度的同时，缩小功能图形的制作时间。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种显示基板的制作方法，包括：
在透光基底上制作遮光图形；
在所述遮光图形背向所述透光基底的一侧制作功能层；
在所述功能层背向所述透光基底的一侧制作光刻胶过渡图形；
以所述遮光图形为掩膜，在所述透光基底背向所述光刻胶过渡图形的一侧，对所述光刻胶过渡图形进行背面曝光工艺；
对经过背面曝光工艺的光刻胶过渡图形进行显影工艺，形成光刻胶目标图形；
以所述光刻胶目标图形为掩膜对所述功能层进行构图，形成功能图形。
可选的，在所述功能层背向所述透光基底的一侧制作光刻胶过渡图形的步骤具体包括：
在所述功能层背向所述透光基底的一侧制作光刻胶层；
对所述光刻胶层进行构图工艺，形成所述光刻胶过渡图形，所述光刻胶过渡图形覆盖所述遮光图形的至少部分边界。
可选的，以所述遮光图形为掩膜，在所述透光基底背向所述光刻胶过渡图形的一侧，对所述光刻胶过渡图形进行背面曝光工艺的步骤具体包括：
将形成有所述光刻胶过渡图形的显示基板放置在透明的承载台上；
在所述承载台背向所述过渡图形的一侧，对显示基板进行全面曝光，实现以所述遮光图形为掩膜，对所述光刻胶过渡图形进行背面曝光工艺。
可选的，以所述遮光图形为掩膜，在所述透光基底背向所述光刻胶过渡图形的一侧，对所述光刻胶过渡图形进行背面曝光工艺的步骤具体包括：
所述显示基板在传送机之间移动的过程中，实现以所述遮光图形为掩膜，对所述过渡图形进行背面曝光工艺。
可选的，在所述透光基底上制作遮光图形的步骤具体包括：
采用金属材料在所述透光基底上形成栅金属层；
对所述栅金属层进行构图工艺，形成所述遮光图形；
在所述遮光图形背向所述透光基底的一侧制作功能层的步骤具体包括：
采用半导体材料在所述遮光图形背向所述透光基底的一侧制作有源层；
以所述光刻胶目标图形为掩膜对所述功能层进行构图，形成功能图形的步骤具体包括：
以所述光刻胶目标图形为掩膜对所述有源层进行构图，形成有源图形。
可选的，在所述透光基底上制作遮光图形的步骤具体包括：
通过一次构图工艺同时形成所述遮光图形，以及设置于所述显示基板上的基础对位标识和多个补偿对位标识。
基于上述显示基板的制作方法的技术方案，本发明的第二方面提供一种显示基板，采用上述显示基板的制作方法制作，所述显示基板包括：
透光基底；
设置于所述透光基底上的遮光图形；
设置于所述遮光图形背向所述透光基底的一侧的功能图形，所述功能图形的尺寸小于所述遮光图形的尺寸。
可选的，所述显示基板包括薄膜晶体管，所述遮光图形作为所述薄膜晶体管的栅极，所述功能图形作为所述薄膜晶体管的有源图形。
可选的，所述显示基板还包括：
与所述遮光图形同层同材料设置的基础对位标识和多个补偿对位标识。
基于上述显示基板的技术方案，本发明的第三方面提供一种显示装置，包括上述显示基板。
本发明提供的技术方案中，先在透光基底上形成层叠设置的遮光图形和功能层，然后在所述功能层背向透光基底的一侧制作光刻胶层，对所述光刻胶层进行第一次曝光工艺，形成尺寸大于功能图形的光刻胶过渡图形，然后进行背面曝光工艺，形成尺寸与功能图形相匹配的光刻胶目标图形，最后以所述光刻胶目标图形为掩膜，对功能层构图形成所述功能图形。由于第一次形成的光刻胶过渡图形尺寸较大，因此无需较长时间的掩膜板对位来保证所述光刻胶过渡图形的制作精度，从而有效缩短了曝光时间。而在进行背面曝光工艺时，是直接以遮光图形为掩膜，无需额外的对位过程，因此制作功能图形的整体时间有效缩短。而且，在背面曝光工艺中，所形成的光刻胶目标图形的边界会与所述遮光图形的边界自动对准(self align)，使得所述光刻胶目标图形的边界在透明基底上的正投影，与所述遮光图形的至少部分边界在透明基底上的正投影之间的距离均一，很好的保证了所形成的目标光刻胶图形的精度，进而保证了后续形成的功能图形的精度。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为相关技术中遮光图形的示意图；
图2为本发明实施例提供的光刻胶过渡图形和遮光图形的示意图；
图3为本发明实施例提供的功能图形和遮光图形的示意图；
图4为本发明实施例提供的正面曝光示意图；
图5为本发明实施例提供的背面曝光示意图；
图6为本发明实施例提供的对功能层刻蚀形成功能图形的示意图；
图7为本发明实施例提供的功能图形与遮光图形的示意图。
具体实施方式
为了进一步说明本发明实施例提供的显示基板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
如图1所示，相关技术中在制作功能图形80时，可以通过一次构图工艺形成，具体包括：在基底上沉积形成功能层；在功能层背向所述基底的一侧形成光刻胶层，对所述光刻胶层进行一次曝光工艺和显影工艺，形成光刻胶图形，然后以所述光刻胶图形为掩膜，对所述功能层进行刻蚀形成功能图形。
对所述光刻胶层进行曝光工艺时，需要将所述光刻胶层与掩膜板进行精准对位，从而保证形成的光刻胶图形和功能图形的精度。
而对位越精准需要的对位时间越长，而且即使对位精确，有些时候也无法保证所形成的功能图形的位置和尺寸的准确性。
示例性的，如图3所示，要形成的功能图形40与遮光图形20左边界，右边界和下边界之间的距离相同；而相关技术中实际形成的功能图形80如图1所示，功能图形80与遮光图形20的左右边界之间的距离不相同。这种情况下，在将功能图形80作为显示基板中薄膜晶体管的有源图形，将遮光图形作为所述薄膜晶体管的栅极时，由于L偏大，且有源图形80的左边界与栅极的左边界之间的距离过近，会导致薄膜晶体管的Photo Ioff特性变差，导致显示基板出现显示不良。需要说明，Photo Ioff特性是指：背光源打开，扫描信号Off时，在薄膜晶体管中流动的电流。
请参阅图2至图7，本发明实施例提供了一种显示基板的制作方法，所述制作方法包括：
如图4所示，在透光基底10上制作遮光图形20；
在所述遮光图形20背向所述透光基底10的一侧制作功能层400；
在所述功能层400背向所述透光基底10的一侧制作光刻胶过渡图形30；
如图5所示，以所述遮光图形20为掩膜，在所述透光基底10背向所述光刻胶过渡图形30的一侧，对所述光刻胶过渡图形30进行背面曝光工艺；
对经过背面曝光工艺的光刻胶过渡图形30进行显影工艺，形成光刻胶目标图形31；
如图6和图7所示，以所述光刻胶目标图形31为掩膜对所述功能层400进行构图，形成功能图形40。
示例性的，所述透光基底10包括透光的玻璃基底。
示例性的，在所述遮光图形20背向所述透光基底10的一侧形成整层的绝缘层90；在所述绝缘层90背向所述透光基底10的一侧沉积形成功能层400，所述功能层400覆盖所述遮光图形20的至少部分。
如图2和图4所示，示例性的，在所述功能层400背向所述透光基底10的一侧形成光刻胶层，在所述光刻胶层背向所述透光基底10的一侧，对光刻胶层进行曝光工艺，形成所述光刻胶过渡图形30，所述光刻胶过渡图形30在所述透光基底10上的正投影包围所述功能图形40在所述透光基底10上的正投影。示例性的，所述光刻胶过渡图形30的至少一个边界能够决定所述功能图形40的部分边界位置。值得注意，在对所述光刻胶层进行曝光工艺时，进入曝光设备后，需要进行对位工作。
如图5所示，示例性的，在所述透光基底10背向所述光刻胶过渡图形30的一侧，以所述遮光图形20为掩膜，对所述光刻胶过渡图形30进行背面曝光工艺，由于在所述遮光图形20的边界处会出现光的旋转现象(如图中带箭头的曲线)，因此，所形成的光刻胶目标图形31的边界会与所述遮光图形20的边界自动对准(self align)，使得所述光刻胶目标图形31的边界在透明基底上的正投影，与所述遮光图形20的至少部分边界在透明基底上的正投影之间的距离均一，从而形成高精度的目标光刻胶图形。
示例性的，在将所述光刻胶层中除所述光刻胶目标图形31之外的部分通过显影液去除后，以所述光刻胶目标图形31为掩膜对所述功能层400进行刻蚀，形成所述功能图形40。
本发明实施例提供的显示基板的制作方法中，先在透光基底10上形成层叠设置的遮光图形20和功能层400，然后在所述功能层400背向透光基底10的一侧制作光刻胶层，对所述光刻胶层进行第一次曝光工艺，形成尺寸大于功能图形40的光刻胶过渡图形30，然后进行背面曝光工艺，形成尺寸与功能图形40相匹配的光刻胶目标图形31，最后以所述光刻胶目标图形31为掩膜，对功能层400构图形成所述功能图形40。
由于第一次形成的光刻胶过渡图形30尺寸较大，因此无需较长时间的掩膜板70对位来保证所述光刻胶过渡图形30的制作精度，从而有效缩短了曝光时间。而在进行背面曝光工艺时，是直接以遮光图形20为掩膜，无需额外的对位过程，因此制作功能图形40的整体时间有效缩短。而且，在背面曝光工艺中，所形成的光刻胶目标图形31的边界会与所述遮光图形20的边界自动对准(self align)，使得所述光刻胶目标图形31的边界在透明基底上的正投影，与所述遮光图形20的至少部分边界在透明基底上的正投影之间的距离均一，很好的保证了所形成的目标光刻胶图形的精度，进而保证了后续形成的功能图形40的精度。
示例性的，相关技术中制作的功能图形40的误差在±1.5微米左右，本发明制作的功能图形40的误差为0。
如图4所示，在一些实施例中，在所述功能层400背向所述透光基底10的一侧制作光刻胶过渡图形30的步骤具体包括：
在所述功能层400背向所述透光基底10的一侧制作光刻胶层；
对所述光刻胶层进行构图工艺，形成所述光刻胶过渡图形30，所述光刻胶过渡图形30覆盖所述遮光图形20的至少部分边界。
示例性的，在所述功能层400背向所述透光基底10的一侧形成光刻胶层，在所述光刻胶层背向所述透光基底10的一侧，利用包括透光区域和非透光区域的掩膜板70与所述光刻胶层进行对位，对位后对所述光刻胶层进行曝光，形成光刻胶保留区域和光刻胶去除区域，位于所述光刻胶保留区域的光刻胶层作为所述光刻胶过渡图形30，位于所述光刻胶去除区域的光刻胶层(如标记50)可以直接显影去除，或者也可以在对经过背面曝光工艺的光刻胶过渡图形30进行显影工艺时(即显影去除标记60时)，一并去除。
示例性的，所述光刻胶过渡图形30的尺寸大于所述光刻胶目标图形31的尺寸。示例性的，所述光刻胶过渡图形30在所述透光基底10上的正投影包围所述光刻胶目标图形31在所述透光基底10上的正投影。示例性的，所述光刻胶过渡图形30能够覆盖所述遮光图形20的至少部分边界。
上述实施例提供的显示基板中，在通过一次构图工艺形成所述光刻胶过渡图形30时，由于所述光刻胶过渡图形30的尺寸较大，因此在对所述光刻胶层进行曝光时，无需将掩膜板70与所述光刻胶层进行精准对位，从而有效缩短了曝光工艺的时间，进而缩短了制作功能图形40所需的时间。示例性的，缩短的曝光工艺的时间在2秒钟左右。
在一些实施例中，以所述遮光图形20为掩膜，在所述透光基底10背向所述光刻胶过渡图形30的一侧，对所述光刻胶过渡图形30进行背面曝光工艺的步骤具体包括：
将形成有所述光刻胶过渡图形30的显示基板放置在透明的承载台上；
在所述承载台背向所述过渡图形的一侧，对显示基板进行全面曝光，实现以所述遮光图形20为掩膜，对所述光刻胶过渡图形30进行背面曝光工艺。
示例性的，将形成有所述光刻胶过渡图形30的显示基板放置在透明的承载台上，所述显示基板的透光基底10朝向所述承载台。
示例性的，用于曝光的背光源设置于所述承载台背向所述显示基板的一侧，能够实现对显示基板的一次全面曝光，实现以所述遮光图形20为掩膜，对所述光刻胶过渡图形30进行背面曝光工艺。
在一些实施例中，以所述遮光图形20为掩膜，在所述透光基底10背向所述光刻胶过渡图形30的一侧，对所述光刻胶过渡图形30进行背面曝光工艺的步骤具体包括：
所述显示基板在传送机之间移动的过程中，实现以所述遮光图形20为掩膜，对所述过渡图形进行背面曝光工艺。
示例性的，在所述显示基板移动的传送机(convayor)之间，设置有背面曝光单元(英文：back exposure unit)，显示基板在传送机之间移动的过程中，背面曝光单元以所述遮光图形20为掩膜，对所述过渡图形进行背面曝光工艺。
在一些实施例中，在所述透光基底10上制作遮光图形20的步骤具体包括：
采用金属材料在所述透光基底10上形成栅金属层；
对所述栅金属层进行构图工艺，形成所述遮光图形20；
在所述遮光图形20背向所述透光基底10的一侧制作功能层400的步骤具体包括：
采用半导体材料在所述遮光图形20背向所述透光基底10的一侧制作有源层；
以所述光刻胶目标图形31为掩膜对所述功能层400进行构图，形成功能图形40的步骤具体包括：
以所述光刻胶目标图形31为掩膜对所述有源层进行构图，形成有源图形。
示例性的，采用金属材料在所述透光基底10上沉积形成栅金属层，对所述栅金属层进行构图工艺形成所述遮光图形20。值得注意，所述构图工艺包括形成光刻胶，光刻胶的曝光、显影，以及对所述栅金属层的刻蚀过程，此处不再详细说明。
示例性的，采用半导体材料在所述遮光图形20背向所述透光基底10的一侧沉积形成有源层。示例性的，所述半导体材料包括a-Si。
示例性的，以所述光刻胶目标图形31为掩膜对所述有源层进行刻蚀，形成有源图形；形成所述有源图形后将所述光刻胶目标图形31去除。
示例性的，所述显示基板包括薄膜晶体管，所述遮光图形20作为所述薄膜晶体管的栅极，所述有源图形作为所述薄膜晶体管的沟道层。
采用上述实施例提供的制作方法制作显示基板中的薄膜晶体管时，能够保证所述有源图形与所述栅极之间精确的位置关系，从而很好的保证了薄膜晶体管的Photo Ioff特性。
在一些实施例中，在所述透光基底10上制作遮光图形20的步骤具体包括：
通过一次构图工艺同时形成所述遮光图形20，以及设置于所述显示基板上的基础对位标识和多个补偿对位标识。
示例性的，所述显示基板上形成有多个基础对位标识和多个补偿对位标识，在进行曝光工艺时，所述掩膜板70能够通过所述基础对位标识和所述补偿对位标识实现与显示基板的对位。
示例性的，所述显示基板包括4个基础对位标识，以及6至8个补偿对位标识。
上述在所述显示基板上制作多个补偿对位标识，使所述掩膜板70能够通过所述基础对位标识和所述补偿对位标识实现与显示基板的对位，更好的保证了对位精度，提高了形成的功能图形40的精度。
上述通过一次构图工艺同时形成所述遮光图形20，所述基础对位标识和多个补偿对位标识，有效简化了显示基板的制作工艺流程，降低了显示基板的制作成本。
本发明实施例还提供了一种显示基板，采用上述实施例提供的显示基板的制作方法制作，所述显示基板包括：
透光基底10；
设置于所述透光基底10上的遮光图形20；
设置于所述遮光图形20背向所述透光基底10的一侧的功能图形40，所述功能图形40的尺寸小于所述遮光图形20的尺寸。
示例性的，所述透光基底10包括透光的玻璃基底。
示例性的，所述显示基板还包括设置于所述遮光图形20与所述功能图形40之间的整层的绝缘层90。
采用上述实施例提供的制作方法制作的显示基板中，先在透光基底10上形成层叠设置的遮光图形20和功能层400，然后在所述功能层400背向透光基底10的一侧制作光刻胶层，对所述光刻胶层进行第一次曝光工艺，形成尺寸大于功能图形40的光刻胶过渡图形30，然后进行背面曝光工艺，形成尺寸与功能图形40相匹配的光刻胶目标图形31，最后以所述光刻胶目标图形31为掩膜，对功能层400构图形成所述功能图形40。
由于第一次形成的光刻胶过渡图形30尺寸较大，因此无需较长时间的掩膜板70对位来保证所述光刻胶过渡图形30的制作精度，从而有效缩短了曝光时间。而在进行背面曝光工艺时，是直接以遮光图形20为掩膜，无需额外的对位过程，因此制作功能图形40的整体时间有效缩短。而且，在背面曝光工艺中，所形成的光刻胶目标图形31的边界会与所述遮光图形20的边界自动对准(self align)，使得所述光刻胶目标图形31的边界在透明基底上的正投影，与所述遮光图形20的至少部分边界在透明基底上的正投影之间的距离均一，很好的保证了所形成的目标光刻胶图形的精度，进而保证了后续形成的功能图形40的精度。
因此，本发明实施例提供的显示基板在采用上述制作方法制作时，不仅能够有效缩短功能图形40的制作时间，还很好的保证了显示基板中功能图形40的制作精度。
在一些实施例中，所述显示基板包括薄膜晶体管，所述遮光图形20作为所述薄膜晶体管的栅极，所述功能图形40作为所述薄膜晶体管的有源图形。
示例性的，采用金属材料在所述透光基底10上沉积形成栅金属层，对所述栅金属层进行构图工艺形成所述遮光图形20。示例性的，采用半导体材料在所述遮光图形20背向所述透光基底10的一侧沉积形成有源层。示例性的，所述半导体材料包括a-Si。示例性的，以所述光刻胶目标图形31为掩膜对所述有源层进行刻蚀，形成有源图形；形成所述有源图形后将所述光刻胶目标图形31去除。
示例性的，所述显示基板包括薄膜晶体管，所述遮光图形20作为所述薄膜晶体管的栅极，所述有源图形作为所述薄膜晶体管的沟道层。
采用上述实施例提供的制作方法制作显示基板中的薄膜晶体管时，能够保证所述有源图形与所述栅极之间精确的位置关系，从而很好的保证了薄膜晶体管的Photo Ioff特性。
在一些实施例中，所述显示基板还包括：
与所述遮光图形20同层同材料设置的基础对位标识和多个补偿对位标识。
示例性的，所述显示基板上形成有多个基础对位标识和多个补偿对位标识，在进行曝光工艺时，所述掩膜板70能够通过所述基础对位标识和所述补偿对位标识实现与显示基板的对位。
示例性的，所述显示基板包括4个基础对位标识，以及6至8个补偿对位标识。
上述在所述显示基板上制作多个补偿对位标识，使所述掩膜板70能够通过所述基础对位标识和所述补偿对位标识实现与显示基板的对位，更好的保证了对位精度，提高了形成的功能图形40的精度。
本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
示例性的，所述显示装置包括液晶显示装置。所述液晶显示装置包括多种模式，如：TN模式(英文：Twisted Nematic mode)，STN模式(英文：Super Twisted Nematicmode)，IPS模式(英文：In Plane Switch mode)，FFS模式(英文：Fringe field switchmode)，ADS模式(英文：Advanced super Dimension switch mode)，VA模式(英文：VerticalAlign mode)等。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
上述实施例提供的显示基板不仅能够有效缩短功能图形的制作时间，还很好的保证了显示基板中功能图形的制作精度；因此，本发明实施例提供的显示装置在包括上述显示基板时同样具有上述有益效果，此处不再赘述。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示基板的制作方法，其特征在于，包括：
在透光基底上制作遮光图形；
在所述遮光图形背向所述透光基底的一侧制作功能层；
在所述功能层背向所述透光基底的一侧制作光刻胶过渡图形；
以所述遮光图形为掩膜，在所述透光基底背向所述光刻胶过渡图形的一侧，对所述光刻胶过渡图形进行背面曝光工艺；
对经过背面曝光工艺的光刻胶过渡图形进行显影工艺，形成光刻胶目标图形；
以所述光刻胶目标图形为掩膜对所述功能层进行构图，形成功能图形。
2.根据权利要求1所述的显示基板的制作方法，其特征在于，在所述功能层背向所述透光基底的一侧制作光刻胶过渡图形的步骤具体包括：
在所述功能层背向所述透光基底的一侧制作光刻胶层；
对所述光刻胶层进行构图工艺，形成所述光刻胶过渡图形，所述光刻胶过渡图形覆盖所述遮光图形的至少部分边界。
3.根据权利要求1所述的显示基板的制作方法，其特征在于，以所述遮光图形为掩膜，在所述透光基底背向所述光刻胶过渡图形的一侧，对所述光刻胶过渡图形进行背面曝光工艺的步骤具体包括：
将形成有所述光刻胶过渡图形的显示基板放置在透明的承载台上；
在所述承载台背向所述过渡图形的一侧，对显示基板进行全面曝光，实现以所述遮光图形为掩膜，对所述光刻胶过渡图形进行背面曝光工艺。
4.根据权利要求1所述的显示基板的制作方法，其特征在于，以所述遮光图形为掩膜，在所述透光基底背向所述光刻胶过渡图形的一侧，对所述光刻胶过渡图形进行背面曝光工艺的步骤具体包括：
所述显示基板在传送机之间移动的过程中，实现以所述遮光图形为掩膜，对所述过渡图形进行背面曝光工艺。
5.根据权利要求1所述的显示基板的制作方法，其特征在于，在所述透光基底上制作遮光图形的步骤具体包括：
采用金属材料在所述透光基底上形成栅金属层；
对所述栅金属层进行构图工艺，形成所述遮光图形；
在所述遮光图形背向所述透光基底的一侧制作功能层的步骤具体包括：
采用半导体材料在所述遮光图形背向所述透光基底的一侧制作有源层；
以所述光刻胶目标图形为掩膜对所述功能层进行构图，形成功能图形的步骤具体包括：
以所述光刻胶目标图形为掩膜对所述有源层进行构图，形成有源图形。
6.根据权利要求1所述的显示基板的制作方法，其特征在于，在所述透光基底上制作遮光图形的步骤具体包括：
通过一次构图工艺同时形成所述遮光图形，以及设置于所述显示基板上的基础对位标识和多个补偿对位标识。
7.一种显示基板，其特征在于，采用如权利要求1～6中任一项所述的显示基板的制作方法制作，所述显示基板包括：
透光基底；
设置于所述透光基底上的遮光图形；
设置于所述遮光图形背向所述透光基底的一侧的功能图形，所述功能图形的尺寸小于所述遮光图形的尺寸。
8.根据权利要求7所述显示基板，其特征在于，所述显示基板包括薄膜晶体管，所述遮光图形作为所述薄膜晶体管的栅极，所述功能图形作为所述薄膜晶体管的有源图形。
9.根据权利要求7所述显示基板，其特征在于，所述显示基板还包括：
与所述遮光图形同层同材料设置的基础对位标识和多个补偿对位标识。
10.一种显示装置，其特征在于，包括如权利要求7～9中任一项所述的显示基板。
CN202110219548.5A 2021-02-26 2021-02-26 一种显示基板及其制作方法、显示装置 Pending CN112992662A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110219548.5A CN112992662A (zh) 2021-02-26 2021-02-26 一种显示基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110219548.5A CN112992662A (zh) 2021-02-26 2021-02-26 一种显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN112992662A true CN112992662A (zh) 2021-06-18

Family

ID=76351202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110219548.5A Pending CN112992662A (zh) 2021-02-26 2021-02-26 一种显示基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN112992662A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273343A (ja) * 1994-03-31 1995-10-20 Casio Comput Co Ltd 薄膜トランジスタパネルの製造方法
CN101533779A (zh) * 2009-04-03 2009-09-16 北京大学深圳研究生院 一种薄膜晶体管及图像显示装置的制作方法
CN102738007A (zh) * 2012-07-02 2012-10-17 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN104503203A (zh) * 2015-01-15 2015-04-08 京东方科技集团股份有限公司 掩膜板及其制备方法和显示面板中封框胶的固化方法
CN106154773A (zh) * 2015-04-03 2016-11-23 中芯国际集成电路制造(上海)有限公司 修正图形的方法
CN111223907A (zh) * 2020-01-16 2020-06-02 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273343A (ja) * 1994-03-31 1995-10-20 Casio Comput Co Ltd 薄膜トランジスタパネルの製造方法
CN101533779A (zh) * 2009-04-03 2009-09-16 北京大学深圳研究生院 一种薄膜晶体管及图像显示装置的制作方法
CN102738007A (zh) * 2012-07-02 2012-10-17 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN104503203A (zh) * 2015-01-15 2015-04-08 京东方科技集团股份有限公司 掩膜板及其制备方法和显示面板中封框胶的固化方法
CN106154773A (zh) * 2015-04-03 2016-11-23 中芯国际集成电路制造(上海)有限公司 修正图形的方法
CN111223907A (zh) * 2020-01-16 2020-06-02 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
US10120241B2 (en) Display panel and manufacturing method thereof and display device
US7887997B2 (en) Manufacturing method for conducting films on two surfaces of transparent substrate of touch control circuit
CN108681166B (zh) 一种显示用基板的制备方法、显示用基板及显示装置
US10101661B2 (en) Multi-layer substrate, preparation method thereof and display device
EP2677543A1 (en) Thin film transistor, mask plate for manufacturing thereof, array substrate and display device
WO2017045238A1 (zh) 一种触控面板及其制备方法
WO2015074319A1 (zh) 一种彩膜基板、其制作方法、内嵌式触摸屏及显示装置
US8094251B2 (en) Method for manufacturing lower substrate of liquid crystal display device
WO2016183968A1 (zh) 阵列基板及其制造方法、显示面板、掩模板
US20210333646A1 (en) Display panel and manufacturing method of display panel
CN107275195B (zh) 膜层图案化方法、阵列基板及其制作方法
CN112992662A (zh) 一种显示基板及其制作方法、显示装置
CN101226316A (zh) 液晶显示器下基板的制作方法
TW559884B (en) Divided exposure method
CN103605264B (zh) 基板上的图案形成方法
WO2018228098A1 (zh) 一种覆盖表面式触摸屏、其制作方法及显示装置
US9383608B2 (en) Array substrate and manufacturing method thereof
CN107579005B (zh) 薄膜晶体管及制备方法、阵列基板及显示装置
US20190146259A1 (en) Substrate and preparation method therefor, and display panel
CN100394270C (zh) 液晶显示器下基板的制作方法
JP3462666B2 (ja) 液晶表示装置の製造方法
CN104810312A (zh) 栅极层上的对位标记的制作方法
US20220373900A1 (en) Alignment mark, mask and display substrate motherboard
US6989299B2 (en) Method of fabricating on-chip spacers for a TFT panel
KR101670678B1 (ko) 평판표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination