CN106935546B - 阵列基板的制备方法、阵列基板、显示面板和显示装置 - Google Patents

阵列基板的制备方法、阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN106935546B
CN106935546B CN201710236527.8A CN201710236527A CN106935546B CN 106935546 B CN106935546 B CN 106935546B CN 201710236527 A CN201710236527 A CN 201710236527A CN 106935546 B CN106935546 B CN 106935546B
Authority
CN
China
Prior art keywords
layer
source
film
drain electrode
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710236527.8A
Other languages
English (en)
Other versions
CN106935546A (zh
Inventor
叶路路
姚磊
张凯
史大为
高娜娜
张盼盼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710236527.8A priority Critical patent/CN106935546B/zh
Publication of CN106935546A publication Critical patent/CN106935546A/zh
Priority to US16/075,272 priority patent/US11329075B2/en
Priority to PCT/CN2018/070781 priority patent/WO2018188388A1/zh
Application granted granted Critical
Publication of CN106935546B publication Critical patent/CN106935546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明公开了一种阵列基板的制备方法、阵列基板、显示面板和显示装置，用以减少显示装置多个亮点和暗点的发生。制备方法包括提供一衬底基板，在衬底基板上形成有源层，在有源层朝向衬底基板或背离衬底基板的一侧形成栅极层，在有源层背离衬底基板的一侧形成层间介质层，沿远离衬底基板方向形成的层间介质层包括第一膜层、第二膜层、第三膜层、第四膜层，第一膜层和第三膜层包括氧化硅层，第二膜层和第四膜层包括氮化硅层；形成位于层间介质层上的光刻胶层；形成从层间介质层延伸至有源层的过孔；形成位于层间介质层背离衬底基板一侧的源、漏极层，在形成源、漏极层的同时去除层间介质层中未被源、漏极层覆盖的部分内的第四膜层。

Description

阵列基板的制备方法、阵列基板、显示面板和显示装置
技术领域
本发明涉及显示器技术领域，尤其涉及一种阵列基板的制备方法、阵列基板、显示面板和显示装置。
背景技术
显示装置一般包括阵列基板和彩膜基板，阵列基板内作为绝缘作用的层间介质层位于栅极与源、漏极层之间，需要经镀膜、活化、氢化、掩模曝光、干法刻蚀以及剥离工序以形成接触孔，使得源、漏极线可以与多晶硅层相连并传输电信号。
而在低温多晶硅技术工艺中，层间介质层一般采用氧化硅SiOX和氮化硅SiNX两层结构形成，但是两层结构的层间介质层存在大视角色偏严重的现象，而使用氧化硅SiOX、氮化硅SiNX、氧化硅SiOX三层结构，又容易因上层的氧化硅SiOX位于栅极线边缘的部分受底层栅极线的形状、氮化硅SiNx所受应力差异等原因产生断裂，若层间介质层存在裂纹，在层间介质层上形成源、漏极时，源、漏极的形成材料会进入层间介质层的裂纹中，导致显示面板显示不良，且采用三层结构在层间介质层，由于氧化硅对光刻胶的吸附性较差，故需要在涂布光刻胶前涂布光刻胶粘合剂，而光刻胶粘合剂容易导致显示面板多个亮点和暗点不良现象的发生。
发明内容
本发明提供了一种阵列基板的制备方法、阵列基板、显示面板和显示装置，用以在不引起大视角色偏的基础上，减少显示装置多个亮点和暗点现象的发生，提高显示装置的显示效果。
为达到上述目的，本发明提供以下技术方案：
本发明提供了一种阵列基板的制备方法，包括：包括：提供一衬底基板，在所述衬底基板上形成有源层，在所述有源层朝向所述衬底基板或背离所述衬底基板的一侧形成栅极层，，还包括：
在所述有源层背离所述衬底基板的一侧形成层间介质层，其中：沿远离所述衬底基板方向、形成的所述层间介质层包括：依次层叠设置的第一膜层、第二膜层、第三膜层以及第四膜层，其中所述第一膜层和所述第三膜层包括氧化硅层，所述第二膜层和所述第四膜层包括氮化硅层；
形成位于所述层间介质层上的光刻胶层；
形成从所述层间介质层延伸至所述有源层的过孔；
形成位于所述层间介质层背离所述衬底基板一侧的源、漏极层，其中在形成所述源、漏极层的同时去除所述层间介质层中未被所述源、漏极层覆盖的部分内的第四膜层。
本发明提供的阵列基板的制备方法，将层间介质层采用四层膜层形成，这样可以避免原有的三层膜层位于顶层的氧化硅与光刻胶粘附性差，需要额外涂布光刻胶粘合剂的问题，可以节省成本，同时可以减少由于涂布光刻胶粘合剂产生的多个亮点和暗点现象的发生，此外，形成的层间介质层位于源、漏极未覆盖的区域的部分上的第四膜层(氮化硅膜层)在经过刻蚀工艺形成源、漏极的同时被刻蚀掉，可以使得层间介质层未被源、漏极覆盖的区域仍为三层膜层(氧化硅层、氮化硅层、氧化硅层)，这样可以不引起显示装置大视角色差。
故，本发明提供的阵列基板的制备方法，可以在不引起大视角色偏的基础上，减少显示装置多个亮点和暗点现象的发生，提高显示装置的显示效果。
在一些可选的实施方式中，形成的所述第四膜层的厚度大于等于20纳米且小于等于80纳米。便于刻蚀去除。
在一些可选的实施方式中，形成的所述第一膜层、所述第二膜层以及所述第三膜层的厚度大于等于80纳米且小于等于1000纳米。
在一些可选的实施方式中，所述在形成所述源、漏极层的同时去除所述层间介质层中未被所述源、漏极层覆盖的部分内的第四膜层，具体包括：
在采用刻蚀工艺形成源、漏极层的同时、刻蚀掉所述层间介质层中未被所述源、漏极层覆盖的部分内的第四膜层。
在一些可选的实施方式中，所述栅极层位于所述有源层背离所述衬底基板的一侧，所述阵列基板的制备方法还包括：
形成位于所述衬底基板与所述有源层之间的遮光层；
形成位于所述遮光层和所述有源层之间的缓冲层；
形成位于所述有源层和所述栅极层之间的栅极绝缘层；
形成位于所述源、漏极层上的平坦层；
形成位于所述平坦层上的第一电极层；
形成位于所述第一电极层上的钝化层；
形成从所述钝化层延伸至源、漏极层的接触孔；
形成位于所述钝化层上的第二电极层，所述第二电极层通过所述接触孔与所述源、漏极层连接。
本发明还提供了一种阵列基板，包括：衬底基板，位于所述衬底基板上的有源层，位于所述有源层朝向所述衬底基板或背离所述衬底基板一侧的栅极层，位于所述有源层远离所述衬底基板一侧的层间介质层以及位于所述层间介质层背离所述衬底基板一侧的源、漏极层，其中：所述层间介质层上设有延伸至所述有源层的过孔，所述源、漏极层通过所述过孔与所述有源层连接；
沿所述有源层指向所述源、漏极方向，所述层间介质层被所述源、漏极层覆盖的部分包括：依次层叠设置的第一膜层、第二膜层、第三膜层以及第四膜层，所述层间介质层未被所述源、漏极覆盖的部分包括：依次层叠设置的第一膜层、第二膜层、第三膜层，其中所述第一膜层和所述第三膜层包括氧化硅层，所述第二膜层所述第四膜层包括氮化硅层。
在一些可选的实施方式中，所述第四膜层的厚度大于等于20纳米且小于等于80纳米。
在一些可选的实施方式中，所述第一膜层、所述第二膜层以及所述第三膜层的厚度大于等于80纳米且小于等于1000纳米。
在一些可选的实施方式中，所述栅极层位于所述有源层背离所述衬底基板的一侧，所述阵列基板还包括：
位于所述衬底基板与所述有源层之间的遮光层；
位于所述遮光层和所述有源层之间的缓冲层；
位于所述有源层和所述栅极层之间的栅极绝缘层；
位于所述源、漏极层上的平坦层；
位于所述平坦层上的第一电极层；
位于所述第一电极层上的钝化层，所述钝化层上设有延伸至源、漏极层的接触孔；
位于所述钝化层上的第二电极层，所述第二电极层通过所述接触孔与所述源、漏极层连接。
本发明还提供了一种显示面板，包括上述任一项所述的阵列基板。由于上述阵列基板可以在不引起大视角色偏的基础上，减少显示装置多个亮点和暗点现象的发生，提高显示装置的显示效果，故本发明提供的显示面板具有较好的显示效果。
本发明还提供了一种显示装置，包括上述显示面板。具有较好的显示效果。
附图说明
图1为本发明实施例提供的阵列基板的制备方法流程图；
图2为本发明实施例提供的阵列基板的制备过程中形成栅极层后的结构示意图；
图3a～图3d为本发明实施例提供的层间介质层的形成过程结构示意图；
图4为本发明实施例提供的阵列基板制备制备过程中形成层间介质层后的结构示意图；
图5a～图5c为本发明实施例提供的源、漏极形成过程结构示意图；
图6为本发明实施例提供的阵列基板制备制备过程中形成源、漏极后的结构示意图；
图7为本发明实施例提供的阵列基板的一种结构示意图；
图8为本发明实施例提供的阵列基板的另一种结构示意图。
附图标记：
1-衬底基板 2-有源层
3-层间介质层 31-第一膜层
32-第二膜层 33-第三膜层
34-第四膜层 4-光刻胶层
5-过孔 6-源、漏极层
7-栅极层 8-遮光层
9-缓冲层 10-栅极绝缘层
11-平坦层 12-第一电极层
13-钝化层 14-接触孔
15-第二电极层 16-触控电极
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明专利保护的范围。
如图1所示，本发明实施例提供了一种阵列基板的制备方法，包括：
步骤S101：提供一衬底基板1，在衬底基板1上形成有源层2，在有源层2朝向衬底基板或背离衬底基板1的一侧形成栅极层7；以栅极层位于有源层背离衬底基板的一侧为例，此步骤后形成的结构如图2所示。有源层2与衬底基板1之间还可以设置其它膜层，例如缓冲层9、遮光层8等。
步骤S102：在有源层2背离衬底基板1的一侧形成层间介质层3，其中：沿远离衬底基板1方向、形成的层间介质层3包括：依次层叠设置的第一膜层31、第二膜层32、第三膜层33以及第四膜层34，其中第一膜层31和第三膜层33为氧化硅层，第二膜层32和第四膜层34为氮化硅层；如图3a所示，每层膜可以采用镀膜的方式形成。步骤S103：形成位于层间介质层3上的光刻胶层4；如图3b所示。
步骤S104：形成从层间介质层3延伸至有源层2的过孔5；如图3c所示，对涂覆有光刻胶层4的层间介质层3进行掩模曝光，去掉所要形成的过孔5对应的部分的光刻胶，如图3d所示，对层间介质层3进行刻蚀形成所需的过孔5，并去除多余的光刻胶，上述掩模曝光中所用的掩模的具体形状可以根据需要设定，所涂覆的光刻胶可以为正性光刻胶也可以为负性光刻胶。步骤S104完成后形成的阵列基板的结构如图4所示。
步骤S105：形成位于层间介质层3背离衬底基板1一侧的源、漏极层6，其中在形成源、漏极层6的同时去除层间介质层3中未被源、漏极层6覆盖的部分内的第四膜层34。如图5a～图5c所示，以栅极层位于有源层背离衬底基板的一侧为例，步骤S105完成后形成的阵列基板如图6所示。
上述有源层可以为多晶硅层，也可以为单晶硅层。
可选的，形成的第四膜层34的厚度大于等于20纳米且小于等于80纳米。这样可以在形成源、漏极时便于将第四膜层34一起刻蚀去除。例如：第四膜层34的厚度可以为20纳米、30纳米、45纳米、50纳米、60纳米、70纳米、80纳米等，这里就不再一一赘述。
可选的，形成的第一膜层31、第二膜层32以及第三膜层33的厚度大于等于80纳米且小于等于1000纳米。第一膜层31、第二膜层32以及第三膜层33的厚度可以相同也可以不同，上述第一膜层31、第二膜层32、第三膜层33的厚度可以为80纳米、150纳米、300纳米、500纳米、600纳米、850纳米、900纳米、1000纳米等，这里就不再一一赘述，具体的第一膜层31、第二膜层32以及第三膜层33的厚度本领域技术人员可以根据实际产品需要设定。
上述步骤S106中，在形成源、漏极层6的同时去除层间介质层3中未被源、漏极层6覆盖的部分内的第四膜层34，具体包括：
在采用刻蚀工艺形成源、漏极层6的同时、刻蚀掉层间介质层3中未被源、漏极层6覆盖的部分内的第四膜层34。如图5a所示，在层间介质层3上镀金属膜，如图5b所示，在金属膜的保留区域上涂布光刻胶，并对涂布有光刻胶的金属膜进行刻蚀去除不需要的金属膜对应的区域，在刻蚀的同时，与现有技术相比增加一些刻蚀时间以将不需要的金属膜对应的区域覆盖的第四膜层34去除。如图5c所示，最后将金属膜的保留区域上的光刻胶剥离，形成源、漏极层6。
本发明提供的一种具体实施方式中，栅极层位于有源层背离衬底基板的一侧，阵列基板的制备方法还包括：
形成位于衬底基板1与有源层2之间的遮光层8；遮光层8可以采用镀膜工艺形成。
形成位于遮光层8和有源层2之间的缓冲层9；缓冲层9可以采用镀膜工艺形成。
形成位于有源层2和栅极层7之间的栅极绝缘层10；栅极绝缘层10可以采用镀膜工艺形成。
形成位于源、漏极层6上的平坦层11；平坦层11可以采用镀膜工艺形成。
形成位于平坦层11上的第一电极层12；
形成位于第一电极层12上的钝化层13；钝化层13采用镀膜工艺形成。
形成从钝化层13延伸至源、漏极层6的接触孔14，接触孔14可以采用掩膜板曝光、刻蚀等工艺形成。
形成位于钝化层13上的第二电极层15，第二电极层15通过接触孔14与源、漏极层6连接。形成的阵列基板的结构如图7和图8所示。上述第一电极可以为公共电极，第二电极为像素电极。
本发明提供的另一种具体实施方式中，栅极层位于有源层朝向衬底基板的一侧，阵列基板的制备方法还包括：
形成位于有源层和栅极层之间的栅极绝缘层；栅极绝缘层可以采用镀膜工艺形成。
形成位于源、漏极层上的平坦层；平坦层可以采用镀膜工艺形成。
形成位于平坦层上的第一电极层；
形成位于第一电极层上的钝化层；钝化层采用镀膜工艺形成。
形成从钝化层延伸至源、漏极层的接触孔，接触孔可以采用掩膜板曝光、刻蚀等工艺形成。
形成位于钝化层上的第二电极层15，第二电极层15通过接触孔与源、漏极层6连接。上述第一电极可以为公共电极，第二电极为像素电极。此种结构的阵列基板中，也可以在栅极层和衬底基板之间形成遮光层和缓冲层。
本发明还提供了一种阵列基板，包括：衬底基板，位于衬底基板上的有源层，位于有源层朝向衬底基板或背离衬底基板一侧的栅极层，位于有源层远离衬底基板一侧的层间介质层以及位于层间介质层背离衬底基板一侧的源、漏极层，其中：层间介质层上设有延伸至有源层的过孔，源、漏极层通过过孔与有源层连接；
沿有源层指向源、漏极方向，层间介质层被源、漏极层覆盖的部分包括：依次层叠设置的第一膜层、第二膜层、第三膜层以及第四膜层，层间介质层未被源、漏极覆盖的部分包括：依次层叠设置的第一膜层、第二膜层、第三膜层，其中第一膜层和第三膜层包括氧化硅层，第二膜层第四膜层包括氮化硅层。
以栅极层位于有源层背离衬底基板一侧为例，如图5c以及图7所示，本发明还提供的阵列基板，包括：衬底基板1，位于衬底基板1上的有源层2，位于有源层2背离衬底基板1一侧的栅极层7，位于栅极层7背离衬底基板1一侧的层间介质层3以及位于层间介质层3背离衬底基板1一侧的源、漏极层6，其中：层间介质层3上设有延伸至有源层2的过孔5，源、漏极层6通过过孔5与有源层2连接；
沿有源层2指向源、漏极方向，层间介质层3被源、漏极层6覆盖的部分包括：依次层叠设置的第一膜层31、第二膜层32、第三膜层33以及第四膜层34，层间介质层3未被源、漏极覆盖的部分包括：依次层叠设置的第一膜层31、第二膜层32、第三膜层33，其中第一膜层31和第三膜层33包括氧化硅层，第二膜层32第四膜层34包括氮化硅层。
本发明提供的阵列基板，将位于栅极和源漏极之间的层间介质层3采用四层膜层形成，这样可以避免原有的三层膜层位于顶层的氧化硅与光刻胶粘附性差，需要额外涂布光刻胶粘合剂的问题，可以节省成本，同时可以减少由于涂布光刻胶粘合剂产生的多个亮点和暗点现象的发生，此外，形成的层间介质层3位于源、漏极未覆盖的区域的部分上的第四膜层34(氮化硅膜层)在经过刻蚀工艺形成源、漏极的同时被刻蚀掉，可以使得层间介质层3未被源、漏极覆盖的区域仍为三层膜层(氧化硅层、氮化硅层、氧化硅层)，这样可以不引起显示装置大视角色差。
故，本发明提供的阵列基板的制备方法，可以在不引起大视角色偏的基础上，减少显示装置多个亮点和暗点现象的发生，提高显示装置的显示效果。
上述有源层可以为多晶硅层也可以为单晶硅层。
可选的，第四膜层34的厚度大于等于20纳米且小于等于80纳米。这样可以在形成源、漏极时便于将第四膜层34一起刻蚀去除。例如：第四膜层34的厚度可以为20纳米、30纳米、45纳米、50纳米、60纳米、70纳米、80纳米等，这里就不再一一赘述。
可选的，第一膜层31、第二膜层32以及第三膜层33的厚度大于等于80纳米且小于等于1000纳米。第一膜层31、第二膜层32以及第三膜层33的厚度可以相同也可以不同，上述第一膜层31、第二膜层32、第三膜层33的厚度可以为80纳米、150纳米、300纳米、500纳米、600纳米、850纳米、900纳米、1000纳米等，这里就不再一一赘述，具体的第一膜层31、第二膜层32以及第三膜层33的厚度本领域技术人员可以根据实际产品需要设定。
如图7所示，一种具体实施方式中，栅极层位于有源层背离衬底基板的一侧，阵列基板还包括：
位于衬底基板1与有源层2之间的遮光层8；
位于遮光层8和有源层2之间的缓冲层9；
位于有源层2和栅极层7之间的栅极绝缘层10；
位于源、漏极层6上的平坦层11；
位于平坦层11上的第一电极层12；
位于第一电极层12上的钝化层13，钝化层13上设有延伸至源、漏极层6的接触孔14；
位于钝化层13上的第二电极层15，第二电极层15通过接触孔14与源、漏极层6连接。
另一种具体实施方式中，栅极层位于有源层朝向衬底基板的一侧，阵列基板还包括：
位于有源层和栅极层之间的栅极绝缘层；
位于源、漏极层上的平坦层；
位于平坦层上的第一电极层；
位于第一电极层上的钝化层，钝化层上设有延伸至源、漏极层的接触孔；
位于钝化层上的第二电极层15，第二电极层15通过接触孔与源、漏极层6连接。此种结构的阵列基板中，也可以在栅极层和衬底基板之间设置遮光层和缓冲层。
本发明还提供了一种显示面板，包括上述任一项所述的阵列基板。由于上述阵列基板可以在不引起大视角色偏的基础上，减少显示装置多个亮点和暗点现象的发生，提高显示装置的显示效果，故本发明提供的显示面板具有较好的显示效果。
上述显示面板可以为触控面板，该触控面板可以为内嵌式触控面板。上述内嵌式触控面板内的触控电极16可以与源、漏电极同步形成。
本发明还提供了一种显示装置，包括上述显示面板。具有较好的显示效果。
本发明实施例提供的显示装置可以为手机、平板电脑、电子纸、电子相框中的任意一种。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种阵列基板的制备方法，包括：提供一衬底基板，在所述衬底基板上形成有源层，在所述有源层朝向所述衬底基板或背离所述衬底基板的一侧形成栅极层，其特征在于，还包括：
在所述有源层背离所述衬底基板的一侧形成层间介质层，其中：沿远离所述衬底基板方向、形成的所述层间介质层包括：依次层叠设置的第一膜层、第二膜层、第三膜层以及第四膜层，其中所述第一膜层和所述第三膜层均包括氧化硅层，所述第二膜层和所述第四膜层均包括氮化硅层；
形成位于所述层间介质层上的光刻胶层；
形成从所述层间介质层延伸至所述有源层的过孔；
形成位于所述层间介质层背离所述衬底基板一侧的源、漏极层，其中在形成所述源、漏极层的同时去除所述层间介质层中未被所述源、漏极层覆盖的部分内的第四膜层。
2.如权利要求1所述的阵列基板的制备方法，其特征在于，形成的所述第四膜层的厚度大于等于20纳米且小于等于80纳米。
3.如权利要求1所述的阵列基板的制备方法，其特征在于，形成的所述第一膜层、所述第二膜层以及所述第三膜层的厚度大于等于80纳米且小于等于1000纳米。
4.如权利要求1所述的阵列基板的制备方法，其特征在于，所述在形成所述源、漏极层的同时去除所述层间介质层中未被所述源、漏极层覆盖的部分内的第四膜层，具体包括：
在采用刻蚀工艺形成源、漏极层的同时、刻蚀掉所述层间介质层中未被所述源、漏极层覆盖的部分内的第四膜层。
5.如权利要求1～4任一项所述的阵列基板的制备方法，其特征在于，所述栅极层位于所述有源层背离所述衬底基板的一侧，所述阵列基板的制备方法还包括：
形成位于所述衬底基板与所述有源层之间的遮光层；
形成位于所述遮光层和所述有源层之间的缓冲层；
形成位于所述有源层和所述栅极层之间的栅极绝缘层；
形成位于所述源、漏极层上的平坦层；
形成位于所述平坦层上的第一电极层；
形成位于所述第一电极层上的钝化层；
形成从所述钝化层延伸至源、漏极层的接触孔；
形成位于所述钝化层上的第二电极层，所述第二电极层通过所述接触孔与所述源、漏极层连接。
6.一种阵列基板，包括：衬底基板，位于所述衬底基板上的有源层，位于所述有源层朝向所述衬底基板或背离所述衬底基板一侧的栅极层，位于所述有源层远离所述衬底基板一侧的层间介质层以及位于所述层间介质层背离所述衬底基板一侧的源、漏极层，其中：所述层间介质层上设有延伸至所述有源层的过孔，所述源、漏极层通过所述过孔与所述有源层连接；其特征在于，
沿所述有源层指向所述源、漏极方向，所述层间介质层被所述源、漏极层覆盖的部分包括：依次层叠设置的第一膜层、第二膜层、第三膜层以及第四膜层，所述层间介质层未被所述源、漏极覆盖的部分包括：依次层叠设置的第一膜层、第二膜层、第三膜层，其中所述第一膜层和所述第三膜层均包括氧化硅层，所述第二膜层和所述第四膜层均包括氮化硅层。
7.如权利要求6所示的阵列基板，其特征在于，所述第四膜层的厚度大于等于20纳米且小于等于80纳米。
8.如权利要求6所述的阵列基板，其特征在于，所述第一膜层、所述第二膜层以及所述第三膜层的厚度大于等于80纳米且小于等于1000纳米。
9.如权利要求6～8任一项所述的阵列基板，其特征在于，所述栅极层位于所述有源层背离所述衬底基板的一侧，所述阵列基板还包括：
位于所述衬底基板与所述有源层之间的遮光层；
位于所述遮光层和所述有源层之间的缓冲层；
位于所述有源层和所述栅极层之间的栅极绝缘层；
位于所述源、漏极层上的平坦层；
位于所述平坦层上的第一电极层；
位于所述第一电极层上的钝化层，所述钝化层上设有延伸至源、漏极层的接触孔；
位于所述钝化层上的第二电极层，所述第二电极层通过所述接触孔与所述源、漏极层连接。
10.一种显示面板，其特征在于，包括如权利要求1～9任一项所述的阵列基板。
11.一种显示装置，其特征在于，包括如权利要求10所述的显示面板。
CN201710236527.8A 2017-04-12 2017-04-12 阵列基板的制备方法、阵列基板、显示面板和显示装置 Active CN106935546B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710236527.8A CN106935546B (zh) 2017-04-12 2017-04-12 阵列基板的制备方法、阵列基板、显示面板和显示装置
US16/075,272 US11329075B2 (en) 2017-04-12 2018-01-04 Method for fabricating array substrate, display panel and display device
PCT/CN2018/070781 WO2018188388A1 (zh) 2017-04-12 2018-01-04 阵列基板的制备方法、阵列基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710236527.8A CN106935546B (zh) 2017-04-12 2017-04-12 阵列基板的制备方法、阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN106935546A CN106935546A (zh) 2017-07-07
CN106935546B true CN106935546B (zh) 2019-09-06

Family

ID=59437775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710236527.8A Active CN106935546B (zh) 2017-04-12 2017-04-12 阵列基板的制备方法、阵列基板、显示面板和显示装置

Country Status (3)

Country Link
US (1) US11329075B2 (zh)
CN (1) CN106935546B (zh)
WO (1) WO2018188388A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935546B (zh) 2017-04-12 2019-09-06 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN107946321B (zh) * 2017-12-12 2022-06-28 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
CN110634888A (zh) * 2019-09-25 2019-12-31 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN111430376B (zh) * 2020-04-09 2022-12-23 Tcl华星光电技术有限公司 阵列基板及显示装置
CN113809102A (zh) * 2021-11-03 2021-12-17 合肥维信诺科技有限公司 阵列基板、阵列基板的制作方法、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576739A (zh) * 2009-11-27 2012-07-11 夏普株式会社 薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置
CN104218094A (zh) * 2014-08-28 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
CN105629597A (zh) * 2016-01-14 2016-06-01 京东方科技集团股份有限公司 阵列基板及其显示驱动方法、制作方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748857B1 (ko) * 2001-03-30 2007-08-13 엘지.필립스 엘시디 주식회사 박막트랜지스터와 이를 포함하는 어레이기판 제조방법
US20050059192A1 (en) * 2003-09-17 2005-03-17 Hui-Chu Lin Method of fabricating low temperature polysilicon thin film transistor
KR101876819B1 (ko) * 2011-02-01 2018-08-10 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
JP6220526B2 (ja) * 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN204011436U (zh) * 2014-08-28 2014-12-10 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
KR101798433B1 (ko) * 2014-12-31 2017-11-17 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 이의 제조방법
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN105655353A (zh) 2016-01-21 2016-06-08 武汉华星光电技术有限公司 Tft阵列基板结构及其制作方法
KR102543577B1 (ko) * 2016-04-07 2023-06-14 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
CN106935546B (zh) * 2017-04-12 2019-09-06 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576739A (zh) * 2009-11-27 2012-07-11 夏普株式会社 薄膜晶体管及其制造方法、半导体装置及其制造方法以及显示装置
CN104218094A (zh) * 2014-08-28 2014-12-17 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
CN105629597A (zh) * 2016-01-14 2016-06-01 京东方科技集团股份有限公司 阵列基板及其显示驱动方法、制作方法、显示装置

Also Published As

Publication number Publication date
US11329075B2 (en) 2022-05-10
CN106935546A (zh) 2017-07-07
US20210202543A1 (en) 2021-07-01
WO2018188388A1 (zh) 2018-10-18

Similar Documents

Publication Publication Date Title
CN106935546B (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN104865726B (zh) 一种阵列基板、显示面板、显示装置以及制备方法
CN103489876B (zh) 一种阵列基板及其制备方法、显示装置
US8748320B2 (en) Connection to first metal layer in thin film transistor process
WO2017173714A1 (zh) 触控显示基板及其制作方法
CN106292036A (zh) 一种阵列基板、显示装置及其制作方法
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN104779256B (zh) 阵列基板及其制备方法、液晶面板
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107768386A (zh) Tft阵列基板及其制作方法以及液晶显示面板
CN104460093A (zh) 薄膜晶体管阵列基板及其制造方法、显示装置
CN208384312U (zh) 显示面板以及显示装置
CN102956551B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN107275341A (zh) 一种阵列基板及其制造方法
CN104393002A (zh) 一种显示基板及其制作方法、显示装置
CN102254861B (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
CN109213372A (zh) 一种触控面板及其制备方法、触控装置
CN108333845A (zh) 阵列基板、显示面板以及阵列基板的制作方法
CN104216562A (zh) 触控面板及其制造方法和显示装置
CN105206619B (zh) 一种阵列基板及其制备方法、显示面板
CN106129071A (zh) 一种阵列基板的制作方法及相应装置
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN206573817U (zh) 显示面板和显示装置
CN107731748A (zh) 显示装置、阵列基板及其制造方法
CN109037241A (zh) Ltps阵列基板及其制造方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant