CN100428463C - 静电放电保护元件及其制造方法 - Google Patents

Abstract

本发明公开了一种静电放电保护元件及其制造方法，至少具有一源极端、一漏极端与一栅极端，其特征在于部分源极端与部分漏极端重叠于栅极端，以提高栅极对漏极以及栅极对漏极的耦合电容值，进而能够使静电放电保护元件快速启动。

Description

静电放电保护元件及其制造方法

技术领域

本发明涉及一种静电放电保护(Electrostatic Discharge，ESD)元件及其制造方法，且特别涉及一种能够提高电容耦合率，以使静电放电保护元件够快速启动的静电放电保护元件及其制造方法。

背景技术

随着信号电路以及驱动电路直接制造在液晶显示面板(Liquid crystaldisplay panel，LCD panel)上，这些电路亦会如同互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)的集成电路(IntegratedCircuit，IC)那样面临静电放电而损伤的问题，尤其是薄膜晶体管(Thin FilmTransistor)元件制造在绝缘的玻璃基板上，当静电放电发生时瞬间(约为10ns)的所产生的高热不易经由绝缘的玻璃基板散热，因而更容易烧毁薄膜晶体管元件。当玻璃基板上的任一控制电路或驱动电路遭受静电放电而损害时，即使显示像素仍然完好，然而整块液晶显示面板就会变得无法使用。因此，对于将液晶显示器所需的信号控制电路以及驱动电路制作在玻璃基板上的系统而言，薄膜晶体管的静电放电防护设计变得更加重要。

图1所示为现有一种顶栅式(Top gate)低温多晶硅(low temperaturepolysilicon，LTPS)薄膜晶体管所构成的静电放电保护元件的上视图。在顶栅式低温多晶硅薄膜晶体管的架构中，藉由准分子激光热退火工艺(ELAprocess)所形成的岛状多晶硅(Poly-island)可作为沟道层112的材料，而沟道层112两侧的多晶硅在经过离子掺杂之后即形成源极掺杂区域108与漏极掺杂区域110。栅极102配置于沟道区112上，而源极金属104、漏极金属106则分别经由接触窗开口114、116电连接于源极掺杂区域118与漏极掺杂区域110。值得注意的是，在栅极102与沟道层112之间通常配置有栅介电层(Gate Insulator，GI)，而在源极金属104、漏极金属106与源极掺杂区域108、漏极掺杂区域110之间通常配置有层间介电层(Inter-layer Dielectric，ILD)，为了方便说明，未将栅介电层与层间介电层显示于本图中。

请继续参照图1，一般而言，顶栅式低温多晶硅薄膜晶体管会使用栅极当掩模以形成如图所示的自对准结构，此处的自对准结构是指源极掺杂区域108与漏极掺杂区域110会与栅极102的边缘切齐。

图2所示为现有使用图1的静电放电保护元件所构成的一种静电放电防护电路的示意图。请参照图2，当静电进入电路中时，静电会藉由漏极耦合到栅极以将金属氧化物半导体二极管(MOS diode)打开，然后由金属氧化物半导体二极管将静电导出。然而，由图1所示的结构可知，栅极与漏极之间的耦合电容Cgd或是栅极与源极之间的耦合电容Cgs的值并不大，原因在于源极金属104、漏极金属106在布局上并未与栅极102重叠(overlap)。也因此，金属氧化物半导体二极管开启的速度太慢，造成静电无法有效地从金属氧化物半导体二极管导出，使得面板整体的静电放电防护效果不佳。

发明内容

因此，本发明的目的就是提供一种静电放电保护元件及其制造方法，其能够加快开启静电放电保护元件的反应速度，使得静电放电经由静电放电保护元件导出，进而提供较佳的静电放电防护效果。

本发明的再一目的就是提供一种静电放电保护元件及其制造方法，此静电放电保护元件的工艺能够完全相容于现行的工艺，而不会增加工艺的复杂度。

本发明提出一种静电放电保护元件，至少具有一源极端、一漏极端与一栅极端，其特征在于部分源极端与部分漏极端重叠于栅极端。

而且，于本发明优选实施例中，源极端更包括一源极掺杂区域与一源极金属，且漏极端更包括一漏极掺杂区域与一漏极金属，而静电放电保护元件更包括一沟道层、一栅绝缘层、一层间介电层，其中沟道层设置于一基板上，源极掺杂区域与漏极掺杂区域分别设置于沟道层两侧的基板上且与沟道层电连接，栅绝缘层设置于沟道层上，栅极端设置于栅绝缘层上，层间介电层设置于基板上并覆盖栅极端、源极掺杂区域与漏极掺杂区域，源极金属设置层间介电层上，并藉由层间介电层中的一源极接触窗电连接至源极掺杂区域，并且漏极金属设置于层间介电层上，并藉由层间介电层中的一漏极接触窗电连接至源极掺杂区域，其中源极金属与漏极金属是间隔层间介电层重叠于栅极端的上方。

本发明提出一种静电放电保护元件的制造方法，此方法包括一栅极端，以及一源极端与一漏极端的形成步骤，其特征在于依照漏极端与源极端的形成步骤所形成的部分漏极端与部分源极端重叠于栅极端。

并且，在本发明优选实施例中，源极端更包括一源极掺杂区域与一源极金属，且漏极端更包括一漏极掺杂区域与一漏极金属，而此静电放电保护元件的制造方法是在一基板上形成一岛状多晶硅层，再于岛状多晶硅层上形成一栅绝缘层，接着于栅绝缘层上形成一栅极端，再于栅极端两侧的岛状多晶硅层中形成源极掺杂区域与漏极掺杂区域，然后于基板上形成一层间介电层以覆盖栅极端、源极掺杂区域与漏极掺杂区域，再于层间介电层中形成一源极接触窗开口与一漏极接触窗开口，并于源极接触窗开口与漏极接触窗开口底部分别暴露出源极掺杂区域表面与漏极掺杂表面，其后于层间介电层上与源极接触窗开口中形成一源极金属，并同时于层间介电层上与漏极接触窗开口中形成一漏极金属，其中源极金属与漏极金属间隔层间介电层重叠于栅极端的上方。

而且，于上述静电放电保护元件及其制造方法中，亦可以仅以源极端与漏极端其中之一重叠于栅极端。

由上述可知，由于所形成的源极金属与漏极金属是间隔着层间介电层而重叠于部分栅极端的上方，因而使得静电放电保护元件的耦合电容值Cgd得以提高，当产生静电时，能够藉由较高的耦合电容值Cgd而较快地打开栅极端，进而将静电完全由静电放电保护元件导出，进而提高静电放电防护的效能。

而且，由于本发明的静电放电保护元件是和信号控制电路以及驱动电路的薄膜晶体管以相同的工艺一起制造出来的，因此，本发明仅需要对定义源极金属与漏极金属的光掩模，在形成静电放电保护元件的区域进行适当的修改，不需额外的光掩模就能形成本发明的静电放电保护元件，因而此静电放电保护元件的工艺与现行工艺完全相容，不会增加工艺的复杂度。

根据本发明，提出一种静电放电保护元件，至少具有源极端、漏极端与栅极端，源极端包括源极掺杂区域与源极金属，漏极端包括漏极掺杂区域与漏极金属，其中部分源极金属与部分漏极金属其中之一重叠于该栅极端。

根据本发明，提出一种静电放电保护元件的制造方法，包括栅极端，以及源极端与漏极端的形成步骤，源极端包括源极掺杂区域与源极金属，漏极端包括漏极掺杂区域与漏极金属，其中依照漏极端与源极端的形成步骤所形成的部分漏极金属、部分源极金属其中之一重叠于栅极端。

附图说明

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：

图1所示为现有一种顶栅式低温多晶硅薄膜晶体管所构成的静电放电保护元件的上视图；

图2所示为现有使用图1的静电放电保护元件所构成的一种静电放电防护电路的示意图；

图3所示为依照本发明一优选实施例的一种静电放电保护元件的上视图；以及

图4所示为图3中沿着A-A切线的剖面示意图。

附图中的附图标记说明如下：

102、212：栅极            104、218：源极金属

106、220：漏极金属        108、206：源极掺杂区域

110、208：漏极掺杂区域    112、204：沟道层

114、116：接触窗开口      118：金属端缘

200：基板                 202：缓冲层

210：栅绝缘层             213：层间介电层

214：源极接触窗开口       216：漏极接触窗开口

Cgd：栅极与漏极之间的耦合电容值

Cgs：栅极与源极之间的耦合电容值

R1、R2、R3、R4、R5：电阻  VDD：电源线

具体实施方式

请同时参照图3与图4，图3所示为依照本发明一优选实施例的一种静电放电保护元件之上视图，图4所示为图3中沿着A-A切线的剖面示意图。本发明的静电放电保护元件的制造方法是首先提供一基板200，其中基板200例如是一玻璃基板。接着在基板200上形成一缓冲层202，其中缓冲层202的材料例如是氮化硅，形成缓冲层的目的是用以防止基板200中的杂质(例如钠离子)扩散进入后续形成的静电放电保护元件中。

接着，在扩散层202上形成岛状多晶硅层，其中此岛状多晶硅层例如是藉由准分子激光热退火工艺(ELA process)所形成，用以作为沟道层的材料。且此岛状多晶硅层用以在后续的工艺中经掺杂而形成薄膜晶体管的源极掺杂区域206、漏极掺杂区域208与沟道层204(亦即是此岛状多晶硅层由图4中的沟道层204、源极掺杂区域206、漏极掺杂区域208所组成)。

然后在基板200上依序形成栅绝缘层210以及栅极212，于本实施例中，栅极212可视为静电放电保护元件的栅极端，其中形成栅绝缘层210与栅极212的方法，例如是在基板200上依序形成绝缘层(未显示)与导体层(未显示)，然后再构图此导体层与绝缘层以形成栅绝缘层210及栅极212，并且栅绝缘层210的材料例如是氧化硅或是氮化硅，并且栅极212的材料例如是铬(Cr)、钨(W)、钽(Ta)、钛(Ti)、钼(Mo)、铝(Al)或是合金等金属材料。

接着，以栅极212为掩模，对基板200进行掺杂剂的掺杂步骤，以使栅极212下方之外的岛状多晶硅层形成源极掺杂区域206以及漏极掺杂区域208，并且位于栅极212下方的岛状多晶硅层成为沟道层204。

其后，在基板200上覆盖一层层间介电层213，其中层间介电层213的材料例如是氧化硅或是氮化硅。之后，在层间介电层213中形成分别暴露出源极掺杂区域206与漏极掺杂区域208表面的接触窗开口214与接触窗开口216。

此后，在层间介电层213上形成填满接触窗开口214、216的金属层(未显示)，然后再图案化金属层，以同时形成分别电连接源极掺杂区域208与漏极掺杂区域210的源极金属218与漏极金属220。而且，于本实施例中，源极掺杂区域206与源极金属218构成静电放电保护元件的源极端，且漏极掺杂区域208与漏极金属220构成静电放电保护元件的漏极端。而且，源极金属218与漏极金属220间隔着层间介电层213，由图1与图4所显示的以往的端缘118(仅显示漏极金属侧)，重叠(overlap)至栅极212的上方。

在本发明上述优选实施例的静电放电保护元件的制造方法中，由于所形成的源极金属218与漏极金属220间隔着层间介电层213而分别重叠于部分栅极212的上方，因而使得栅极对漏极的耦合电容Cgd得以提高，当产生静电时(请同样参照图2)，本发明的静电放电保护元件能够藉由较高的耦合电容值Cgd而开启栅极，进而将静电完全由静电放电保护元件导出，提高静电放电防护的效能。

另一方面，由于本发明的静电放电保护元件是和信号控制电路以及驱动电路的薄膜晶体管以相同的工艺一起制造出来的，因此，本发明仅需要对定义源极金属与漏极金属的光掩模，在形成静电放电保护元件的区域进行适当的修改，不需额外的光掩模就能形成本发明的静电放电保护元件，因此并不会增加工艺的复杂度。

请继续参照图4以说明本发明优选实施例的静电放电保护元件的结构，本发明的静电放电保护元件适于设置在面板上的非显示区以连接信号源与显示区，包括：一沟道层204、一源极掺杂区域206、一漏极掺杂区域208、一栅绝缘层210、一栅极212、一层间介电层213、一源极金属218与一漏极金属220。

其中沟道层204设置于一基板200上，源极206与漏极208分别设置于沟道层204两侧的基板200上，并且源极206与漏极208分别与沟道层210电连接。

栅绝缘层210设置于沟道层204上，栅极(亦即是栅极端)212设置于栅绝缘层210上。

层间介电层213设置于基板200上，以覆盖基板200、源极掺杂区域206、漏极掺杂区域208以及栅极212。而且，在层间介电层213中具有源极接触窗开口214与漏极接触窗开口216，且在源极接触窗开口214与漏极接触窗开口216的底部分别暴露出源极掺杂区域206与漏极掺杂区域208的表面。

源极金属218设置于层间介电层213上与源极接触窗开口214中，此源极金属218藉由填入源极接触窗开口214的部分与源极206电连接，且源极掺杂区域206与源极金属218构成静电放电保护元件的源极端。而且，于本发明优选实施例中，源极金属218间隔着层间介电层213重叠于部分栅极212的上方。

漏极金属220设置于层间介电层213上与漏极接触窗开口216中，此漏极金属220藉由填入源极接触窗开口216的部分与漏极208电连接，且漏极掺杂区域208与漏极金属220构成静电放电保护元件的漏极端。而且，于本发明优选实施例中，漏极金属220间隔着层间介电层213重叠于部分栅极212的上方。

此外，在本发明优选实施例中，还可以在基板200以及沟道层204、源极掺杂区域206、漏极掺杂区域208、层间介电层213之间配设一缓冲层202。配设此缓冲层202的目的是用以阻挡基板200中的一些杂质扩散进入静电放电保护元件中。

在本发明上述优选实施例所揭示的静电放电保护元件及其制造方法中，静电放电保护元件应用于顶栅式低温多晶硅薄膜晶体管显示面板，然而，本发明也可以应用于底栅(bottom gate)式薄膜晶体管显示面板，其例如是依序在基板上形成栅极、栅绝缘层、沟道层以及源极、漏极，以在面板上的显示区与信号来源之间形成静电放电保护元件，其中在定义源极与漏极时，将源极以及漏极定义为部分重叠于栅极上，如此就能够增加栅极与源极、漏极之间的耦合电容，加快静电保护放电元件的开启速度。

因此，由上述所举的顶栅式低温多晶硅薄膜晶体管显示面板与底栅式薄膜晶体管显示面板的范例可知，本发明对于静电放电保护元件的形式并没有特别的限定，只要是静电放电保护元件具有一源极端(例如在本发明优选实施例中，是由源极掺杂区域206与源极金属218所组成)、一漏极端(由漏极掺杂区域208与漏极金属210所组成)与一栅极端(亦即是栅极212)，其中只要源极端与漏极端形成步骤所形成的部分源极端和部分漏极端与栅极端重叠，就包含在本发明的技术特征之中。

而且在本发明上述优选实施例中，源极金属与漏极金属都与部分的栅极重叠，使用此设计，将具有无论静电放电保护电元件无论正接或反接，静电放电保护电元件都具有提高耦合电容值的效果，因此在电路的设计上具有较大的弹性。然而，本发明并不限定于此，依本发明优选实施例为例，请参照图2，由于仅会影响到一侧的耦合电容Cgd，因此亦可以仅将漏极金属形成为重叠于部分栅极的上方，而源极金属则未重叠于栅极的上方。

综上所述，本发明至少具有下列特征：

在本发明的静电放电保护元件中，由于所形成的部分源极端(源极金属)与部分漏极端(漏极金属)间隔着层间介电层而重叠于栅极端，因而使得静电放电保护元件的耦合电容值(Cgd)得以提高，当产生静电放电时，能够藉由较高的耦合电容Cgd值而打开栅极，以将静电放电完全由静电放电保护元件导出，进而提高静电放电防护的效能。

而且，由于本发明的静电放电保护元件是和信号控制电路以及驱动电路的薄膜晶体管以相同的工艺一起制造出来的，因此，本发明仅需要对定义源极金属与漏极金属的光掩模，在形成静电放电保护元件的区域进行适当的修改，不需额外的光掩模就能形成本发明的静电放电保护元件，因而此静电放电保护元件的工艺与现行工艺完全相容，不会增加工艺的复杂度。

虽然本发明已以优选实施例公开如上，但是其并非用以限定本发明，在不脱离本发明的精神和范围的情况下，本领域技术人员可对其作些许更动与润饰，因此本发明的保护范围应当以所附的权利要求所确定的为准。

Claims (10)

1.一种静电放电保护元件，至少具有一源极端、一漏极端与一栅极端，该源极端包括源极掺杂区域与源极金属，该漏极端包括漏极掺杂区域与漏极金属，其特征在于：

部分该源极金属与部分该漏极金属其中之一重叠于该栅极端。

2.如权利要求1所述的静电放电保护元件，其中部分该源极金属与部分该漏极金属中的另一个重叠于该栅极端。

3.如权利要求1所述的静电放电保护元件，更具有一沟道层、一栅绝缘层、一层间介电层，其中：

该沟道层设置于一基板上；

该源极掺杂区域与该漏极掺杂区域分别设置于该沟道层两侧的该基板且与该沟道层电连接；

该栅绝缘层设置于该沟道层上；

该栅极端设置于该栅绝缘层上；

该层间介电层设置于该基板上并覆盖该栅极端、该源极掺杂区域与该漏极掺杂区域；

该源极金属设置于该层间介电层上，并藉由该层间介电层中的一源极接触窗电连接至该源极掺杂区域；以及

该漏极金属设置于该层间介电层上，并藉由该层间介电层中的一漏极接触窗电连接至该源极掺杂区域；

其中该源极金属与该漏极金属的其中之一间隔着该层间介电层重叠于该栅极端的上方。

4.如权利要求3所述的静电放电保护元件，其中该源极金属与该漏极金属中的另一个间隔着该层间介电层重叠于该栅极端的上方。

5.一种静电放电保护元件的制造方法，包括一栅极端，以及一源极端与一漏极端的形成步骤，该源极端包括源极掺杂区域与源极金属，该漏极端包括漏极掺杂区域与漏极金属，其特征在于：

依照该漏极端与该源极端的形成步骤所形成的部分该漏极金属、部分该源极金属其中之一重叠于该栅极端。

6.如权利要求5所述的静电放电保护元件的制造方法，其中部分该源极金属与部分该漏极金属中的另一个重叠于该栅极端。

7.如权利要求5所述的静电放电保护元件的制造方法，其中该栅极端以及该源极端与该漏极端的形成步骤更包括：

于一基板上形成一岛状多晶硅层；

于该岛状多晶硅层上形成一栅绝缘层；

于该栅绝缘层上形成该栅极端；

于该栅极端两侧的该岛状多晶硅层中形成该源极掺杂区域与该漏极掺杂区域；

于该基板上形成一层间介电层，以覆盖该栅极端、该源极掺杂区域与该漏极掺杂区域；

于该层间介电层中形成一源极接触窗开口与一漏极接触窗开口，并于该源极接触窗开口与该漏极接触窗开口底部分别暴露出该源极掺杂区域表面与该漏极掺杂区域表面；

于该层间介电层上与该源极接触窗开口中形成该源极金属，并同时于该层间介电层上与该漏极接触窗开口中形成该漏极金属；

其中该源极金属与该漏极金属的其中之一间隔着该层间介电层重叠于该栅极端的上方。

8.如权利要求7所述的静电放电保护元件的制造方法，其中该源极金属与该漏极金属中的另一个间隔着该层间介电层重叠于该栅极端的上方。

9.如权利要求7所述的静电放电保护元件的制造方法，其中于该栅极端两侧的该导体层中形成该源极掺杂区域与该漏极掺杂区域的方法，包括以该栅极端为掩模，对该岛状多晶硅层进行掺杂剂的掺杂。

10.如权利要求7所述的静电放电保护元件的制造方法，其中于该层间介电层上与该源极接触窗开口中形成该源极金属，并同时于该层间介电层上与该漏极接触窗开口中形成该漏极金属的方法，包括：

于该源极接触窗、该漏极接触窗中与该层间介电层上形成一金属层；以及

图案化该金属层以同时形成该源极金属以及该漏极金属。

Images