JP4342571B2 - リフロー方法およびパターン形成方法 - Google Patents

リフロー方法およびパターン形成方法 Download PDF

Info

Publication number
JP4342571B2
JP4342571B2 JP2007118745A JP2007118745A JP4342571B2 JP 4342571 B2 JP4342571 B2 JP 4342571B2 JP 2007118745 A JP2007118745 A JP 2007118745A JP 2007118745 A JP2007118745 A JP 2007118745A JP 4342571 B2 JP4342571 B2 JP 4342571B2
Authority
JP
Japan
Prior art keywords
pattern
resist
resist layer
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007118745A
Other languages
English (en)
Other versions
JP2008275858A (ja
Inventor
志信 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007118745A priority Critical patent/JP4342571B2/ja
Priority to KR1020080038477A priority patent/KR20080096428A/ko
Priority to TW097115408A priority patent/TW200910025A/zh
Publication of JP2008275858A publication Critical patent/JP2008275858A/ja
Application granted granted Critical
Publication of JP4342571B2 publication Critical patent/JP4342571B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明は、基板上に素子を形成する際のフォトリソグラフィ工程におけるパターン形成過程で利用可能なレジストのリフロー方法およびそれを用いたパターン形成方法に関する。
例えば半導体装置の製造プロセスにおいては、所定の層が形成された基板の表面にレジスト層を形成し、所定のパターンに対応して露光処理を行った後に当該ウエハのレジスト層に形成された露光パターンを現像するという、いわゆるフォトリソグラフィ技術により所定のパターンに対応したレジストマスクが用いられる。
ところで、近年、半導体装置の高集積化と微細化が益々進展しており、これにともなって半導体装置の製造工程が複雑化し、必要なマスクパターンが増加し、製造コストが増加する。このため、製造コストを大幅に低減すべく、フォトリソグラフィのためのマスクパターンの形成工程を統合させて全体の工程数を短縮させることが検討されている。
マスクパターンの形成工程数を削減する技術として、レジストに有機溶剤を浸透させることによりレジストを軟化させ、レジストのパターン形状を変化させることによって新たなマスクパターンを形成して、フォトリソグラフィによるマスクパターンの形成工程を低減することができるリフロー処理が提案されている（例えば、特許文献１）。
しかしながら、前記特許文献１の方法では、レジストを軟化させて広げる際の方向を制御することが難しい。例えば、図７（ａ）に示すように、複数のレジスト部１０２が所定の間隔で配置された第１のパターンのレジスト層１０１をマスクとしてエッチングを行った後、図７（ｂ）に示すような、隣接するレジスト部１０２を一体化させたレジスト部１０４を有する第２のパターンのレジスト層１０３をリフロー処理で形成して次のエッチングを行おうとする場合、そのままリフロー処理を行うと、図７（ｃ）に示すように、レジストが外側にも広がった溶融領域１０５が形成されて所望のパターンが得られず、高精度の半導体装置を得ることが困難となる。
特開２００２−３３４８３０号公報
本発明はかかる事情に鑑みてなされたものであって、あるパターンのレジスト層の互いに隣接するレジスト部をリフロー処理により一体化して別のパターンのレジスト層を形成する際に、所望の形状のパターンを形成することができるリフロー方法およびそれを利用したパターン形成方法を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点では、下地層の上に形成された、複数のレジスト部が所定の間隔で配置された第１のパターンのレジスト層を軟化させて流動させることにより、その中の互いに隣接するレジスト部を一体化させて第２のパターンのレジスト層を形成するリフロー方法であって、前記第１のパターンの隣接するレジスト部の間にレジスト液を滴下して補助パターンを形成し、その後、前記第１のパターンのレジスト層と前記補助パターンのレジスト層を軟化させて流動させることにより前記隣接するレジスト部と補助パターンのレジスト部を一体化することを特徴とするリフロー方法を提供する。
本発明の第２の観点では、被エッチング層に所定パターンのレジスト層をマスクとしてエッチング処理を施し、所定のパターンを形成するパターン形成方法であって、被エッチング層の上に、複数のレジスト部が所定の間隔で配置された第１のパターンのレジスト層を形成する工程と、 前記第１のパターンのレジスト層をマスクとして前記被エッチング層に第１のエッチングを施す工程と、前記第１のパターンの中の互いに隣接するレジスト部の間にレジスト液を滴下して補助パターンのレジスト層を形成する工程と、その後、前記第１のパターンのレジスト層と前記補助パターンのレジスト層を軟化させて流動させることにより前記隣接するレジスト部と補助パターンのレジスト部を一体化して第２のパターンのレジスト層を形成する工程と、前記第２のパターンのレジスト層をマスクとして前記被エッチング層に第２のエッチングを施す工程とを有することを特徴とするパターン形成方法が提供される。
上記第１および第２の観点において、前記第１のパターンのレジスト層と前記補助パターンのレジスト層の軟化・流動は、これらを有機溶剤雰囲気に曝すことにより行われることが好ましい。また、前記補助パターンのレジスト層は、インクジェット方式によりレジスト液を滴下して形成されることが好ましい。
本発明の第３の観点では、コンピュータ上で動作し、処理システムを制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、第１の観点のリフロー方法が行われるように、コンピュータに前記処理システムを制御させることを特徴とする記憶媒体を提供する。
本発明の第４の観点では、 コンピュータ上で動作し、処理システムを制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、第２の観点のパターン形成方法が行われるように、コンピュータに前記処理システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、第１のパターンのレジスト層の隣接するレジスト部の間にレジスト液を滴下して補助パターンのレジスト層を形成し、その後、前記隣接するレジスト部と前記補助パターンのレジスト部を軟化させて流動させることにより、レジストの流動が補助パターンのレジスト部を中心に始まり、表面張力により外側への不要なレジストの流動が生じることを有効に抑制することができる。このため、所望の形状のパターンを形成することができる。
以下、添付図面を参照しつつ、本発明の実施形態について説明する。
図１は本発明の一実施形態に係るリフロー方法を含むパターン形成方法を示すフローチャート、図２は各工程を説明するための工程断面図である。
まず、図２（ａ）に示すように、基板１の上に形成されたエッチング対象膜２の上に、レジスト層を形成し、フォトリソグラフィによる露光・現像処理により、複数のレジスト部４が所定間隔で形成された第１のパターンのレジスト層３を得る（ステップ１）。このときのレジスト部４の間隔は一定間隔であっても、広狭があるものであってもよい。
次いで、この第１のパターンのレジスト層３をマスクとして第１のエッチングを行う（ステップ２、図２（ｂ））。これによりエッチング対象膜２に第１のエッチング部位５を形成する。この際のエッチングは、通常用いられているエッチング装置、例えば平行平板型プラズマエッチング装置により、エッチング対象膜２の材質に応じて、通常用いられているエッチングガスおよび条件で行われる。
次いで、第１のパターンのレジスト層３の中で、所定の隣接するレジスト部４の間にインクジェット方式によりレジスト部７が適宜の状態で形成された補助パターンのレジスト層６を形成する（ステップ３，図２（ｃ））。インクジェット方式は、カラー印刷に広く用いられているインクジェットプリンターの原理を応用したものであり、インクジェットノズル８からレジスト液９を吐出することにより行われる。このようなインクジェット方式によるレジスト塗布技術は、例えば特開平１−２１７３０２号公報、特開平７−７２３２５号公報、特開平７−１４６４０６号公報等に開示されている。インクジェット方式によるレジスト塗布は、レジスト層を形成したい位置のみに容易にかつ簡易にレジスト液を供給することができるといったメリットがある。レジスト液を吐出した後は、レジスト液を固化させることにより補助パターンのレジスト層６を形成するが、この際の手法は問わず、減圧乾燥等の熱をかけない乾燥を行って固化してもよいし、加熱して固化させてもよい。
次いで、第１のパターンのレジスト層３と補助パターンのレジスト層６をシンナー等の有機溶剤の雰囲気に曝して軟化させ、流動（リフロー）させてレジスト部４，７を一体化したレジスト部１０を形成し、第２のパターンのレジスト層１１を得る（ステップ４、図２（ｄ））。
上記ステップ３を行わずにステップ４のリフロー処理を行う場合には、第１のパターンのレジスト層３を軟化・流動させた際に、レジスト部４は図３に示すように、レジスト部４の間のみならずレジスト部４の外側にも流動領域４ａが形成されてしてしまう。このため、高精度のレジストパターンを形成することが困難となる。
これに対して、上記ステップ３のように、レジスト部４の間に補助パターンのレジスト層６を形成し（図４の（ａ））、その後レジスト部４とレジスト部７を軟化・溶融（リフロー）させることにより、図４（ｂ）に示すように、レジスト部４から外側への広がりがほとんど抑制された溶融領域４ｂが形成される。このため、外側への広がりがほとんど存在しないレジスト部１０が得られる。
これは、図５（ａ）に示すように、隣接するレジスト部４の間に補助パターンのレジスト部７を形成した後、リフロー処理を行う場合には、図５（ｂ）に示すように、補助パターンのレジスト部７を中心にレジストフローが始まるため、隣接するレジスト部４の間には表面張力１２が作用する。この状態でレジスト部４が流動して流動領域４ｂが形成されると、その間に作用している表面張力１２により、流動領域４ｂのレジストが内側に引っ張られ、レジスト部４の外側への広がりがほとんど抑制される。このため、外側への広がりがほとんど存在しないレジスト部１０が得られ、高精度の第２のパターンのレジスト層１１を得ることができる。
次に、この第２のパターンのレジスト層１１をエッチングマスクとして第２のエッチングを行う（ステップ５、図２の（ｅ））。これにより第２のエッチング部位１３を形成する。この際のエッチングも第１のエッチングと同様、通常用いられているエッチング装置、例えば平行平板型のエッチング装置により、エッチング対象膜２の材質に応じて、通常用いられているエッチングガスおよび条件で行われる。
その後、レジスト層を除去し、図２の（ｆ）に示すような、所望のエッチングパターンを形成する。上述のように第２のパターンのレジスト層１１が高精度で形成されるため、このようにして形成されたエッチングパターンは高精度のものとなる。したがって、高精度の半導体装置を得ることができる。
次に、このようなリフロー方法およびパターン形成方法を行う処理システムおよびその制御系の例について説明する。
図６はこのような処理システムを示すブロック図である。この処理システム５０は、上述したように、レジスト塗布、露光、現像およびこれらに付随する熱処理等を行うフォトリソグラフィ技術によりレジスト層３を形成するレジストパターン形成装置５１、レジストパターンをマスクとしてエッチング対象膜２をエッチングする、例えば平行平板型のプラズマエッチング装置５２、ノズルからレジスト液を吐出して補助パターンのレジスト層６を形成するインクジェット塗布装置５３、レジスト層３、６を軟化させ、流動させるリフロー処理を行うリフロー装置５４等を備えており、さらに、これらの間で基板１を搬送する搬送機構５５を備えている。また、これら処理装置５１〜５４および搬送機構５５を制御するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ５８を有している。プロセスコントローラ５８には、オペレータが処理システム５０を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５９が接続されている。
また、プロセスコントローラ５８には、処理システム５０で実行される各種処理をプロセスコントローラ５８の制御にて実現するための制御プログラムや、処理条件に応じて処理システム５０の各構成装置に処理を実行させるためのプログラムすなわちレシピが格納された記憶部６０が接続されている。レシピは記憶部６０の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５９からの指示等にて任意のレシピを記憶部６０から呼び出してプロセスコントローラ５８に実行させることで、プロセスコントローラ５８の制御下で、処理システム５０での所望の処理が行われる。
なお、処理システム５０を構成する各処理装置は、レジスト層を固化する等の付随処理を行う機構を含んでいる。また、各処理装置は全て独立した別個の装置であってもよいし、一部または全部が一体化したものであってもよい。一体化の例としては、インクジェット塗布装置５３とリフロー装置５４の一体化等を挙げることができる。
以上のような装置構成により、記憶媒体に記憶されたレシピに基づいて、処理システムに上記図１に示す工程を実行させ、レジストのリフロー処理およびそれを含むエッチングパターン形成方法を行うことができる。
なお、本発明は上記実施形態に限定されることなく、種々変形可能である。例えば、上記実施形態では、リフロー処理として有機溶剤を用いる例について示したが、これに限るものではなく、形成された薄膜に流動性を与えることができるものであれば、熱による処理等、他の処理であってもよい。また、上記実施形態では、隣接するレジスト部の間に補助パターンのレジスト層を形成する際にインクジェット方式を用いたが、これに限らず、レジスト部の間にレジスト液を吐出することができる手法であれば適用することができる
本発明は、半導体基板上に形成される半導体装置、ガラス基板上に形成される薄膜トランジスタ（ＴＦＴ）等の製造に好適である。
本発明の一実施形態に係るリフロー方法を含むパターン形成方法を示すフローチャート。 本発明の一実施形態に係るリフロー方法を含むパターン形成方法の各工程を説明するための工程断面図。 従来のリフロー処理により隣接するレジスト部を一体化した場合の状態を示す模式図。 本発明のリフロー方法により隣接するレジスト部を一体化する際の状態を説明するための模式図。 本発明のリフロー方法により隣接するレジスト部を一体化する際のメカニズムを説明するための模式図。 本発明の一実施形態に係るリフロー方法を含むパターン形成方法を行う処理システムおよびその制御系の例を示すブロック図。 従来のリフロー方法の不都合を説明するための図。
符号の説明
１；基板
２；エッチング対象層
３；第１のパターンのレジスト層
４；レジスト部
５；第１のエッチング部位
６；補助パターンのレジスト層
７；レジスト部
８；インクジェットノズル
９；レジスト液
１０；一体化したレジスト部
１１；第２のパターンのレジスト層
１２；表面張力
１３；第２のエッチング部位
５０；処理システム
５１；レジストパターン形成装置
５２；プラズマエッチング装置
５３；インクジェット塗布装置
５４；リフロー装置
５８；プロセスコントローラ
６０；記憶部

Claims (8)

  1. 下地層の上に形成された、複数のレジスト部が所定の間隔で配置された第１のパターンのレジスト層を軟化させて流動させることにより、その中の互いに隣接するレジスト部を一体化させて第２のパターンのレジスト層を形成するリフロー方法であって、
    前記第１のパターンの隣接するレジスト部の間にレジスト液を滴下して補助パターンを形成し、その後、前記第１のパターンのレジスト層と前記補助パターンのレジスト層を軟化させて流動させることにより前記隣接するレジスト部と補助パターンのレジスト部を一体化することを特徴とするリフロー方法。
  2. 前記第１のパターンのレジスト層と前記補助パターンのレジスト層の軟化・流動は、これらを有機溶剤雰囲気に曝すことにより行われることを特徴とする請求項１に記載のリフロー方法。
  3. 前記補助パターンのレジスト層は、インクジェット方式によりレジスト液を滴下して形成されることを特徴とする請求項１または請求項２に記載のリフロー方法。
  4. 被エッチング層に所定パターンのレジスト層をマスクとしてエッチング処理を施し、所定のパターンを形成するパターン形成方法であって、
    被エッチング層の上に、複数のレジスト部が所定の間隔で配置された第１のパターンのレジスト層を形成する工程と、
    前記第１のパターンのレジスト層をマスクとして前記被エッチング層に第１のエッチングを施す工程と、
    前記第１のパターンの中の互いに隣接するレジスト部の間にレジスト液を滴下して補助パターンのレジスト層を形成する工程と、
    その後、前記第１のパターンのレジスト層と前記補助パターンのレジスト層を軟化させて流動させることにより前記隣接するレジスト部と補助パターンのレジスト部を一体化して第２のパターンのレジスト層を形成する工程と、
    前記第２のパターンのレジスト層をマスクとして前記被エッチング層に第２のエッチングを施す工程と
    を有することを特徴とするパターン形成方法。
  5. 前記第１のパターンのレジスト層と前記補助パターンのレジスト層の軟化・流動は、これらを有機溶剤雰囲気に曝すことにより行われることを特徴とする請求項４に記載のパターン形成方法。
  6. 前記補助パターンのレジスト層は、インクジェット方式によりレジスト液を滴下して形成されることを特徴とする請求項４または請求項５に記載のパターン形成方法。
  7. コンピュータ上で動作し、処理システムを制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項３のいずれかのリフロー方法が行われるように、コンピュータに前記処理システムを制御させることを特徴とする記憶媒体。
  8. コンピュータ上で動作し、処理システムを制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項４から請求項６のいずれかのパターン形成方法が行われるように、コンピュータに前記処理システムを制御させることを特徴とする記憶媒体。
JP2007118745A 2007-04-27 2007-04-27 リフロー方法およびパターン形成方法 Expired - Fee Related JP4342571B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007118745A JP4342571B2 (ja) 2007-04-27 2007-04-27 リフロー方法およびパターン形成方法
KR1020080038477A KR20080096428A (ko) 2007-04-27 2008-04-25 리플로 방법, 패턴 형성 방법, 및 기억 매체
TW097115408A TW200910025A (en) 2007-04-27 2008-04-25 Reflow method and pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007118745A JP4342571B2 (ja) 2007-04-27 2007-04-27 リフロー方法およびパターン形成方法

Publications (2)

Publication Number Publication Date
JP2008275858A JP2008275858A (ja) 2008-11-13
JP4342571B2 true JP4342571B2 (ja) 2009-10-14

Family

ID=40053898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118745A Expired - Fee Related JP4342571B2 (ja) 2007-04-27 2007-04-27 リフロー方法およびパターン形成方法

Country Status (3)

Country Link
JP (1) JP4342571B2 (ja)
KR (1) KR20080096428A (ja)
TW (1) TW200910025A (ja)

Also Published As

Publication number Publication date
JP2008275858A (ja) 2008-11-13
KR20080096428A (ko) 2008-10-30
TW200910025A (en) 2009-03-01

Similar Documents

Publication Publication Date Title
JP5254049B2 (ja) パターン形成方法及び半導体装置の製造方法
JP5086283B2 (ja) パターン形成方法及び半導体装置の製造方法
JP2007073955A (ja) 印刷回路基板の回路パターン形成方法
JP2006039223A (ja) 露光用マスクの製造方法、露光装置、半導体装置の製造方法およびマスクブランクス製品
KR101942145B1 (ko) 에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치
JP4563409B2 (ja) リフロー処理方法およびｔｆｔの製造方法
JP5069550B2 (ja) 塗布装置
US7638267B2 (en) Pattern forming method and manufacturing method of semiconductor device
US20120129279A1 (en) Imprinting method, imprinting apparatus and medium
KR20080096427A (ko) 도포 방법, 패턴 형성 방법, 및 기억 매체
JP4932671B2 (ja) エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体
JP4342571B2 (ja) リフロー方法およびパターン形成方法
WO2016017415A1 (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
US20130122708A1 (en) Partial Die Process For Uniform Etch Loading Of Imprint Wafers
JP6268113B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP6545051B2 (ja) 塗布方法
JP2010192623A (ja) 半導体装置の製造装置、その制御方法、及びその制御プログラム
JP2007299779A (ja) マスクパターンの形成方法およびｔｆｔの製造方法
KR20050006503A (ko) 반도체소자 제조시의 잉크젯 노즐부를 이용한레지스트패턴 형성방법
JP2009076732A (ja) エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体
KR101150460B1 (ko) 반도체 소자의 형성 방법
JP2007188924A (ja) 基板処理方法
JP2011192906A (ja) レジストパターンの形成方法および微細構造体の製造方法
WO2008056610A1 (fr) Procédé de refusion, procédé de formation de motif et procédé de fabrication d'un transistor à couches minces ( tft )
JP2019141790A (ja) 塗布方法および塗布装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090707

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees