KR101942145B1 - 에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치 - Google Patents

에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치 Download PDF

Info

Publication number
KR101942145B1
KR101942145B1 KR1020150167377A KR20150167377A KR101942145B1 KR 101942145 B1 KR101942145 B1 KR 101942145B1 KR 1020150167377 A KR1020150167377 A KR 1020150167377A KR 20150167377 A KR20150167377 A KR 20150167377A KR 101942145 B1 KR101942145 B1 KR 101942145B1
Authority
KR
South Korea
Prior art keywords
wafer
temperature
flow channel
etching
liquid
Prior art date
Application number
KR1020150167377A
Other languages
English (en)
Other versions
KR20160127624A (ko
Inventor
마니쉬 쿠마르 싱
보웨이 초우
주이밍 시
웬유 구
핑정 후앙
피춘 유
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160127624A publication Critical patent/KR20160127624A/ko
Application granted granted Critical
Publication of KR101942145B1 publication Critical patent/KR101942145B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Weting (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

웨이퍼의 정면에 형성된 에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치가 제공된다. 웨이퍼 에칭 장치는 제1 유동 채널, 온도 조절 모듈, 및 제2 유동 채널을 포함한다. 제1 유동 채널은 웨이퍼의 온도를 제어하기 위해 예열된/예냉된 액체를 운반하도록 구성된다. 온도 조절 모듈은 제1 유동 채널에 결합된다. 온도 조절 모듈은 제1 유동 채널 내의 액체의 온도를 제어하도록 구성된다. 제2 유동 채널은 웨이퍼의 정면에 형성된 에칭층을 에칭하기 위해 에칭제를 운반하도록 구성된다. 방법은 예열된/예냉된 액체를 사용하여 웨이퍼의 온도를 제어하는 단계, 및 에칭층을 에칭제로 에칭하는 단계를 포함한다.

Description

에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치 {METHOD FOR ETCHING ETCH LAYER AND WAFER ETCHING APPARATUS}
에칭은 제조 중에 웨이퍼의 표면으로부터 층들을 화학적으로 제거하기 위해 마이크로제조에 사용된다. 에칭은 프로세스 모듈이고, 모든 웨이퍼는 완성되기 전에 다수의 에칭 단계를 경험한다. 다수의 에칭 단계에 있어서, 웨이퍼의 부분은 에칭을 저지하는 "마스킹" 재료에 의해 에칭제로부터 보호된다. 몇몇 경우에, 마스킹 재료는 포토리소그래피를 사용하여 패터닝되어 있는 포토레지스트이다. 다른 상황은 실리콘 질화물과 같은 더 내구성이 있는 마스크를 필요로 한다.
웨이퍼는 양호한 프로세스 제어를 성취하기 위해 교반되어야 하는 에칭제의 욕(bath) 내에 침지될 수 있다. 예를 들어, 완충된 불화수소산(buffered hydrofluoric acid: BHF)이 실리콘 기판 위의 이산화실리콘을 에칭하기 위해 통상적으로 사용된다. 상이한 특정화된 에칭제가 에칭된 표면을 특성화하는 데 사용될 수 있다.
본 발명의 양태는 첨부 도면과 함께 숙독될 때 이하의 상세한 설명으로부터 가장 양호하게 이해된다. 산업 분야에서 표준 실시에 따르면, 다양한 특징들은 실제 축적대로 도시되어 있지 않다는 것이 주목되어야 한다. 실제로, 다양한 특징들의 치수는 설명의 명료화를 위해 임의로 증가되거나 감소될 수도 있다.
도 1은 본 발명의 몇몇 실시예에 다른 웨이퍼 에칭 장치의 부분도.
도 2는 본 발명의 몇몇 실시예에 따른 에칭층을 에칭하기 위한 방법의 흐름도.
도 3a는 프로세스 구성 하에서 웨이퍼의 정면 상의 에칭층의 에칭 프로파일의 다이어그램으로서, X축은 웨이퍼 중심으로부터의 거리이고, Y축은 에칭량인 다이어그램.
도 3b는 다른 프로세스 구성 하에서 웨이퍼의 정면 상의 에칭층의 에칭 프로파일의 다른 다이어그램.
도 4는 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치의 부분도.
도 5는 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치의 부분도.
도 6a는 예열된/예냉된 액체가 웨이퍼에 제공되는, 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치의 부분도.
도 6b는 가열된 에칭제가 웨이퍼에 제공되는, 도 6a의 다른 부분도.
도 7은 본 발명의 몇몇 실시예에 따른 에칭층을 에칭하기 위한 방법의 흐름도.
도 8a는 예열된/예냉된 액체가 웨이퍼에 제공되는, 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치의 부분도.
도 8b는 가열된 에칭제가 웨이퍼에 제공되는, 도 8a의 다른 부분도.
도 9는 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치의 부분도.
도 10은 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치의 부분도.
도 11은 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치의 부분도.
이하의 개시내용은 제공된 요지의 상이한 특징을 구현하기 위한 다수의 상이한 실시예, 또는 예를 제공한다. 구성요소 및 배열의 특정 예가 본 개시내용을 간단화하기 위해 이하에 설명된다. 이들은 물론 단지 예일뿐이고, 한정이 되도록 의도된 것은 아니다. 예를 들어, 이어지는 설명에서 제2 특징부 위에 또는 상에 제1 특징부의 형성은 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시예를 포함할 수도 있고, 제1 및 제2 특징부가 직접 접촉하지 않을 수도 있도록 부가의 특징부가 제1 및 제2 특징부 사이에 형성될 수도 있는 실시예를 또한 포함할 수도 있다. 게다가, 본 개시내용은 다양한 예에서 도면 부호 및/또는 문자를 반복할 수도 있다. 이 반복은 간단화 및 명료화를 위한 것이고, 자체로 설명된 다양한 실시예 및/또는 구성 사이의 관계를 지시하는 것은 아니다.
또한, "밑", "아래", "하부", "위", "상부" 등과 같은 공간적 상대 용어가 도면에 도시되어 있는 바와 같이 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소 또는 특징부의 관계를 설명하기 위해 용이한 설명을 위해 본 명세서에 설명될 수도 있다. 공간적 상대 용어는 도면에 도시되어 있는 배향에 추가하여 사용 또는 동작시에 디바이스의 상이한 배향을 포함하도록 의도된다. 장치는 다른 방식으로 배향될 수도 있고(90도 회전되거나 다른 배향에 있음), 본 명세서에 사용된 공간적 상대 기술자(descriptor)가 마찬가지로 이에 따라 해석될 수도 있다.
본 명세서에 사용될 때, "대략", "약" 또는 "대략적으로"는 일반적으로 주어진 값 또는 범위의 20 퍼센트 이내를 의미한다. 본 명세서에 주어진 수치량은 근사치인데, 즉 용어 "대략", "약" 또는 "대략적으로"가 명시적으로 언급되지 않아도 추론될 수 있다.
본 명세서에 사용된 용어는 단지 특정 실시예를 설명하기 위한 것이고, 본 발명을 한정하도록 의도된 것은 아니다. 본 명세서에 사용될 때, 단수 형태의 용어는 문맥상 명백히 달리 지시하지 않으면, 복수 형태를 마찬가지로 포함하도록 의도된다. 용어 "포함한다" 및/또는 "포함하는", 또는 "구비한다" 및/또는 "구비하는" 또는 "갖는다" 및/또는 "갖는"은 본 명세서에서 사용될 때, 언급된 특징, 영역, 완전체, 단계, 동작, 요소 및/또는 구성요소의 존재를 지시하지만, 하나 이상의 다른 특징, 영역, 완전체, 단계, 동작, 요소, 구성요소, 및/또는 이들의 그룹의 존재 또는 추가를 배제하는 것은 아니라는 것이 또한 이해될 수 있을 것이다.
요소가 다른 요소 "위에" 있는 것으로 언급될 때, 이는 다른 요소 바로 위에 있을 수 있고 또는 개재 요소가 그 사이에 존재할 수도 있다는 것이 이해될 수 있을 것이다. 대조적으로, 요소가 다른 요소 "바로 위에" 있는 것으로 언급될 때, 개재 요소가 존재하지 않는다. 본 명세서에 사용될 때, 용어 "및/또는"은 연계된 열거된 아이템들 중 하나 이상의 임의의 및 모든 조합을 포함한다.
달리 정의되지 않으면, 본 명세서에 사용된 모든 용어(기술 용어 및 과학 용어를 포함함)는 본 발명의 속하는 기술 분야의 숙련자에 의해 통상적으로 이해되는 바와 동일한 의미를 갖는다. 통상적으로 사용된 사전에 정의된 것들과 같은 용어는 관련 기술 분야 및 본 발명의 맥락에서 이들의 의미에 일치하는 의미를 갖는 것으로서 해석되어야 하고, 본 명세서에서 명시적으로 그와 같이 정의되지 않으면, 이상적인 또는 과도하게 형식적인 개념에서 해석되지 않을 것이라는 것이 또한 이해될 수 있을 것이다.
이제, 그 예가 첨부 도면에 도시되어 있는 본 발명의 실시예를 상세히 참조할 것이다. 가능한 한, 동일한 도면 부호가 동일한 또는 유사한 부분을 나타내도록 도면 및 명세서에 사용된다.
층(예를 들어, 폴리-Si/SiO2)인 적당하게 높은 온도(예를 들어, 60℃) 또는 실온(예를 들어, 25℃)에서 에칭될 수도 있다. 그러나, 에칭층 제거는 실리콘 질화물층을 효과적으로 제거하기 위해 고온 반응제(예를 들어, 200℃)를 필요로 한다. 에칭제가 이를 위해 가열되는 동안, 실온에 있는 웨이퍼를 가로지르는 온도 변동이 심각한 것이 일관적으로 관찰된다. 즉, 상황은 에칭 프로세스를 위한 프로세스 제어 및 에칭 균일성에 악영향을 미친다. 이 문제점을 해결하기 위해, 본 발명은 온도를 양호하게 조절하고 제어하고, 온도를 급속하게 상승시키고, 웨이퍼를 가로질러 더 양호한 균일성을 얻기 위해, 가열된 에칭제를 제공하기 전에 웨이퍼를 예열하는 것을 제안한다.
도 1은 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치(1)의 부분도이다.
도 1에 도시되어 있는 바와 같이, 웨이퍼 에칭 장치(1)는 단일 웨이퍼 공구이다. 웨이퍼 에칭 장치(1)는 밀봉 챔버(도시 생략) 내에 수납될 수도 있다. 밀봉 챔버는 웨이퍼 에칭 장치(1) 내에 오염을 회피하고 환경 안정성을 유지할 수도 있다. 웨이퍼 에칭 장치(1)는 웨이퍼(W) 상에 에칭 프로세스, 구체적으로 습식 에칭 프로세스를 수행하도록 구성된다. 도시되어 있는 실시예에서, 에칭층은 웨이퍼(W)의 정면[즉, 도 1의 웨이퍼(W)의 상부측] 상에 형성되고, 웨이퍼 에칭 장치(1)는 에칭층을 에칭하도록 구성된다. 몇몇 실시예에서, 에칭층(EL)은 실리콘 질화물층이지만, 본 발명은 이와 관련하여 한정되는 것은 아니다. 웨이퍼 에칭 장치(1)는 에칭층(EL)을 완전히 에칭하거나 또는 에칭층(EL)의 부분을 제거할 수도 있어, 패터닝된 에칭층(EL)이 에칭 프로세스 후에 잔류하게 된다.
도 1에 도시되어 있는 바와 같이, 웨이퍼 에칭 장치(1)는 제1 유동 채널(10a), 제2 유동 채널(10b), 온도 조절 모듈(11a), 히터(11b), 제1 노즐(12a), 제2 노즐(12b), 제1 질량 유량 제어기(13a), 제2 질량 유량 제어기(13b), 척(14), 및 기부(15)를 포함한다. 측(14)은 웨이퍼(W)를 유지하도록 구성된다. 제1 유동 채널(10a)은 웨이퍼(W)의 이면의 온도를 제어하기 위한 액체(LQ)를 운반하도록 구성된다. 온도 조절 모듈(11a)은 제1 유동 채널(10a)에 결합된다. 온도 조절 모듈(11a)은 제1 유동 채널(10a) 내의 액체(LQ)의 온도를 제어하도록 구성된다. 제1 질량 유량 제어기(13a)는 제1 유동 채널(10a)에 결합된다. 제1 질량 유량 제어기(13a)는 특정 유량 범위에서 액체(LQ)의 유동을 측정하고 제어하도록 구성된다. 제1 노즐(12a)은 제1 유동 채널(10a)에 결합되고, 웨이퍼(W)의 이면 바로 아래에 위치된다. 제1 노즐(12a)은 웨이퍼(W)의 이면[즉, 도 1의 웨이퍼(W)의 하부면]에 액체(LQ)를 제공하도록 구성된다. 기부(15)는 웨이퍼(W)의 이면에 위치되고, 웨이퍼(W)의 이면과 간극을 형성한다. 제1 노즐(12a)은 기부(15)에 고정된다. 예를 들어, 제1 노즐(12a)은 기부(15) 내에 매립되고, 제1 노즐(12a)의 출구는 웨이퍼(W)의 이면에 대면하도록 노출된다. 도 1의 온도 조절 모듈(11a)은 예를 들어, 액체(LQ)를 가열하도록 구성된 히터로서 도시되어 있지만, 본 발명은 이와 관련하여 한정되는 것은 아니다. 몇몇 실시예에서, 온도 조절 모듈(11a)은 액체(LQ)를 냉각하도록 구성된 냉각기이다.
제2 유동 채널(10b)은 웨이퍼(W)의 정면 상에 형성된 에칭층(EL)을 에칭하기 위한 에칭제(EC)를 운반하도록 구성된다. 히터(11b)는 제2 유동 채널(10b)에 결합된다. 히터(11b)는 제2 유동 채널(10b) 내의 에칭제(EC)를 가열하도록 구성된다. 제2 질량 유량 제어기(13b)는 제2 유동 채널(10b)에 결합된다. 제2 질량 유량 제어기(13b)는 특정 유량 범위에서 에칭제(EC)의 유동을 특정하고 제어하도록 구성된다. 제2 노즐(12b)은 제2 유동 채널(10b)에 결합되고 웨이퍼(W)의 정면의 중심 바로 위에 위치된다. 제2 노즐(12b)은 웨이퍼(W)의 정면 상에 가열된 에칭제(EC)를 제공하도록 구성된다.
도 2는 본 발명의 몇몇 실시예에 따른 에칭층을 에칭하기 위한 방법의 흐름도이다. 도 2에 도시되어 있는 바와 같이, 도 1을 참조하면, 에칭층을 에칭하기 위한 방법은 적어도 이하에 나타낸 단계 S101 내지 S103을 포함하고, 단계들은 도 1에 도시되어 있는 웨이퍼 에칭 장치(1)를 사용하여 수행될 수 있다.
단계 S101에서, 에칭제(EC)가 가열된다. 도 1에 도시되어 있는 바와 같이, 에칭제(EC)는 웨이퍼(W)의 정면 상에 제공되기 전에 제2 유동 채널(10b) 내에서 히터(11b)에 의해 가열될 수 있다. 몇몇 실시예에서, 웨이퍼 에칭 장치(1)는 온도 제어기(도시 생략) 및 온도 센서(도시 생략)를 더 포함할 수 있다. 온도 센서는 제2 유동 채널(10b)에 결합되고, 가열된 에칭제(EC)의 실제 온도를 감지하도록 구성된다. 온도 제어기는 히터(11b)를 제어함으로써 실제 온도를 사전결정된 온도로 조정하도록 구성된다. 대안적으로, 몇몇 실시예에서, 에칭제(EC)의 온도는 웨이퍼(W)의 에칭층(EL)을 에칭하기 전에 실온인 데, 즉 단계 S101이 생략될 수 있다.
그 후에, 단계 S102에서, 예열된/예냉된 액체(LQ)가 웨이퍼(W)의 이면 상에 제공된다. 달리 말하면, 단계 S102에서, 액체(LQ)는 웨이퍼(W)의 이면에 도포되고, 액체(LQ)의 온도는 웨이퍼의 온도보다 크고, 작거나, 같을 수 있다. 도 1에 도시되어 있는 바와 같이, 액체(LQ)의 온도는 웨이퍼(W)의 이면에 제공되기 전에 제1 유동 채널(10a) 내에서 온도 조절 모듈(11a)에 의해 제어될 수 있고, 제1 질량 유량 제어기(13a)는 제1 노즐(12a) 외부로 제공된 액체(LQ)의 유량을 제어할 수 있다. 제1 노즐(12a) 외부로 제공된 후에, 액체(LQ)는 웨이퍼(W)의 전체 이면의 온도를 제어하기 위해, 기부(15)와 웨이퍼(W)의 이면 사이에 형성된 간극을 따라 유동한다. 마찬가지로, 몇몇 실시예에서, 웨이퍼 에칭 장치(1)는 온도 제어기(도시 생략) 및 온도 센서(도시 생략)를 더 포함할 수 있다. 온도 센서는 제1 유동 채널(10a)에 결합되고 액체(LQ)의 실제 온도를 감지하도록 구성된다. 온도 제어기는 온도 조절 모듈(11a)을 제어함으로써 실제 온도를 사전결정된 온도로 조정하도록 구성된다.
그 후에, 단계 S103에서, 에칭층(EL)은 가열된 에칭제(EC)로 에칭된다. 도 1에 도시되어 있는 바와 같이, 제2 질량 유량 제어기(13b)는 제2 노즐(12b) 외부로 제공된 가열된 에칭제(EC)의 유량을 제어할 수 있다. 몇몇 실시예에서, 척(14)은 평면 내에서 웨이퍼(W)를 회전하는 것이 가능하고, 가열된 에칭제(EC)는 웨이퍼(W)의 정면의 중심에 제공된다. 따라서, 제공된 에칭제(EC)는 따라서 웨이퍼(W)의 정면의 중심으로부터 둘레 에지로 균일하게 제공되어 에칭층(EL)을 에칭할 수 있다.
도 2에 도시되어 있는 바와 같이, 단계 S103은 단계 S102 중에 수행되는 데, 즉 가열된 에칭제(EC)에 의한 에칭층(EL)의 에칭은 웨이퍼(W)의 이면 상에 액체(LQ)를 제공하는 동안 수행된다. 몇몇 실시예에서, 단계 S102는 웨이퍼(W)의 이면의 온도를 제어하고 제공된 액체(LQ)가 기부(15)와 웨이퍼(W)의 이면 사이의 간극에서 정상 유동(steady flow)을 형성하게 하도록 연속적으로 수행될 수 있고, 단계 S103이 이어서 수행되어 웨이퍼(W)의 정면에서 에칭층(EL)을 에칭한다.
몇몇 실시예에서, 에칭제(EC)는 인산이고, 액체(LQ)는 에칭제(EC)와는 상이하지만, 본 발명은 이와 관련하여 한정되는 것은 아니다. 예를 들어, 액체(LQ)는 물이지만, 본 발명은 이와 관련하여 한정되는 것은 아니다.
상기 구성에 의해, 웨이퍼(W)의 온도는 가열된 에칭제(EC)를 제공하는 중 또는 전에 제어된다는 것을 알 수 있다. 그 결과, 본 발명의 에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치(1)는 온도를 양호하게 조절하고 제어하고[분배된 에칭제(EC)와 가열된/냉각된 웨이퍼(W) 사이의 온도 편차를 감소시킴으로서], 온도를 급속하게 상승시키고, 웨이퍼(W)를 가로질러 더 양호한 균일성을 얻을 수 있다. 몇몇 실시예에서, 웨이퍼(W)를 가로지르는 온도 변동을 더 감소시키기 위해, 액체(LQ)의 온도와 가열된 에칭제(EC)의 온도 사이의 차이는 웨이퍼(W)가 가열/냉각되고 에칭되기 전에 액체(LQ)의 온도와 웨이퍼(W)의 온도 사이의 차이보다 작다.
게다가, 특징부 크기 수축에 의해, 기판을 위한 에칭 마진이 더욱 더 작아지게 된다. 이는 더 큰 웨이퍼 크기가 웨이퍼내 균일성 과제를 유도할 것인 차세대 450 mm 웨이퍼에 대해 특히 관련된다. 현재, 이는 매우 낮은 ER(에칭 속도)를 사용함으로써 - 초저 희석(1:1000, 1:1:50 등)을 갖는 화학물을 통해 완화된다. 과제는 더 큰 웨이퍼 직경에서 심지어 이들 매우 낮은 농도에 대해 존재할 것이다. 전통적으로, 에칭량이 조정되어야 하면, 프로세스 시간, 화학물 온도, 및 화학물 농도가 변경되어야 한다.
그러나, 본 발명의 상기 구성에 의해, 웨이퍼(W)의 정면 상의 에칭층(EL)의 에칭 프로파일의 경향이 효과적으로 제어될 수 있고, 경향은 실험적으로 관찰되고 얻어지고, 도 3a 및 도 3b에 도시되어 있다. 도 3a는 프로세스 구성 하에서 웨이퍼(W)의 정면의 에칭층(EL)의 에칭 프로파일의 다이어그램이고, 여기서 X축은 웨이퍼(W) 중심으로부터의 거리이고, Y축은 에칭량이다. 도 3b는 다른 프로세스 구성 하에서 웨이퍼(W)의 정면의 에칭층(EL)의 에칭 프로파일의 다른 다이어그램이다.
도 3a에 도시되어 있는 바와 같이, 프로세스 구성에서, 웨이퍼(W)의 정면의 중심에서 제공된 에칭제(EC)의 온도(TE1)는 30℃이고, 웨이퍼(W)의 이면의 중심에서 제공된 액체(LQ)의 온도(TL1)는 온도(TE1)보다 큰 50℃이다. 웨이퍼(W)를 통한 열교환 후에, 웨이퍼(W)의 정면의 둘레 에지에서 에칭제(EC)의 온도(TE2)는 38℃로 증가되고, 웨이퍼(W)의 이면의 둘레 에지에서 액체(LQ)의 온도(TL2)는 42℃로 감소된다. 프로세스 구성에서, 에칭 프로파일의 경향은 웨이퍼(W)의 중심으로부터 둘레 에지로 점진적으로 상승하는 것이 주목된다. 프로세스 구성의 기울기(즉, TE1<TL1)는 포지티브이다.
대조적으로, 도 3b에 도시되어 있는 바와 같이, 프로세스 구성에서, 웨이퍼(W)의 정면의 중심에서 제공된 에칭제(EC)의 온도(TE1)는 50℃이고, 웨이퍼(W)의 이면의 중심에서 제공된 액체(LQ)의 온도(TL1)는 온도(TE1)보다 작은 30℃이다. 웨이퍼(W)를 통한 열교환 후에, 웨이퍼(W)의 정면의 둘레 에지에서 에칭제(EC)의 온도(TE2)는 42℃로 감소되고, 웨이퍼(W)의 이면의 둘레 에지에서 액체(LQ)의 온도(TL2)는 38℃로 감소된다. 프로세스 구성에서, 에칭 프로파일의 경향은 웨이퍼(W)의 중심으로부터 둘레 에지로 점진적으로 강하하는 것이 주목된다. 즉, 프로세스 구성의 기울기(즉, TE1<TL1)는 네거티브이다. 상기에 예시된 온도값은 단지 예이고, 본 발명의 방법이 어떻게 동작하는지를 나타내도록 의도된 것이라는 것이 주목된다.
상기 프로세스 구성에서, 웨이퍼(W)는 상이한 온도를 갖는 2개의 유동[즉, 에칭제(EC) 및 액체(LQ)] 사이의 분리기로서 역할을 한다. 이 셋업은 병류식 열교환기(co-current heat exchanger)로서 모델링될 수 있다. LMTD(logarithmic mean temperature difference: 로그 평균 온도차)는 웨이퍼 에지에서 열전달의 효용성 및 최종 온도를 결정한다. LMTD는 이하와 같이 정의되고,
Figure 112015116092942-pat00001
여기서, ΔTA는 단부(A)에서 2개의 스트림 사이의 온도차(즉, TE1과 TL1 사이의 온도차)이고, ΔTB는 단부(B)에서 2개의 스트림 사이의 온도차(즉, TE2와 TL2 사이의 온도차)이다. 이 셋업에서, 반경의 제곱이 증가함에 따라 열교환 면적이 증가하여, 온도차가 매우 급속하게 저하해야 하는 것을 제안한다.
따라서, 상기 프로세스 구성에 따르면, 웨이퍼(W)의 각각의 프로파일의 경향은 제공된 에칭제(EC)의 온도(TE1)와 제공된 액체(LQ)의 온도(TL1)를 조정함으로써 필요에 따라 효과적으로 제어될 수 있다는 것을 알 수 있다. 그 결과, 본 발명의 에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치(1)는 온도를 양호하게 조절하고 제어할 수 있고[분배된 에칭제(EC)와 가열/냉각된 웨이퍼(W) 사이의 온도 편차를 감소시킴으로써], 웨이퍼(W)를 가로지르는 더 양호한 균일성을 얻을 수 있다.
몇몇 실시예에서, 웨이퍼(W)의 이면의 온도는 도 4에 도시되어 있는 바와 같이, 제1 노즐(12a)의 위치[또는 제2 노즐(12b)의 위치]에 의해 또는 시간의 함수로서 온도를 변동하는 프로그램(레시피)을 통해 제어될 수 있다. 도 4는 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치(1)의 부분도이다. 도 4에 도시되어 있는 바와 같이, 웨이퍼 에칭 장치(1)는 제1 유동 채널(10a), 제2 유동 채널(10b), 온도 조절 모듈(11a), 히터(11b), 제1 노즐(12a), 제2 노즐(12b), 제1 질량 유량 제어기(13a), 제2 질량 유량 제어기(13b), 척(14), 및 기부(15)를 또한 포함한다. 도 1이 도시하고 있는 것과 같은 몇몇 실시예와 비교하여, 도 4에 도시되어 있는 제1 노즐(12a)은 기부(15) 내에 매립되고, 제1 노즐(12a)의 출구는 웨이퍼(W)의 이면에 대면하도록 노출되고 웨이퍼(W)의 이면의 중심과 둘레 에지 사이의 위치와 정렬된다. 그 결과, 액체(LQ)는 웨이퍼(W)의 이면의 중심과 둘레 에지 사이의 위치에 제공된다.
몇몇 실시예에서, 이면 노즐은 고정될 수도 있고 또는 스캔 가능할 수도 있다. 예를 들어, 도 5는 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치(2)의 부분도이다. 도 5에 도시되어 있는 바와 같이, 웨이퍼 에칭 장치(2)는 제1 유동 채널(10a), 제2 유동 채널(10b), 온도 조절 모듈(11a), 히터(11b), 제1 노즐(12a), 제2 노즐(12b), 제1 질량 유량 제어기(13a), 제2 질량 유량 제어기(13b), 및 척(14)을 또한 포함한다. 도 1 및 도 2가 도시하고 있는 것과 같은 몇몇 실시예에 비교하여, 도 5에 도시되어 있는 웨이퍼 에칭 장치(2)는 노즐 액추에이터(26) 및 변형된 기부(25)를 더 포함한다. 노즐 액추에이터(26)는 제1 노즐(12a)에 연결된다. 노즐 액추에이터(26)는 웨이퍼(W)의 이면의 중심과 둘레 에지 사이의 사전프로그램된 경로를 따라 웨이퍼(W)의 이면을 따라 제1 노즐(12a)을 이동시키도록 구성된다. 기부(25)는 제1 노즐(12a)의 이동을 허용하기 위한 통로(250)를 갖는다. 제1 노즐(12a)로부터 제공된 액체(LQ)는 웨이퍼(W)의 이면과 기부(25) 사이에 형성된 간극을 따라 유동한다.
몇몇 실시예에서, 웨이퍼 에칭 장치(1)는 고정된 제1 노즐(12a)을 갖고, 웨이퍼(W)를 유지하는 가동 스테이지(도시 생략)를 사용하여 웨이퍼(W)를 스캔할 수도 있다.
도 6a는 액체(LQ)가 웨이퍼(W)에 제공되는, 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치(3)의 부분도이다. 도 6b는 가열된 에칭제(EC)가 웨이퍼(W)에 제공되는, 도 6a의 다른 부분도이다.
도 6a 및 도 6b에 도시되어 있는 바와 같이, 웨이퍼 에칭 장치(3)는 제1 유동 채널(10a), 제2 유동 채널(10b), 온도 조절 모듈(11a), 히터(11b), 제1 노즐(12a), 제2 노즐(12b), 제1 질량 유량 제어기(13a), 제2 질량 유량 제어기(13b), 및 척(14)을 또한 포함하고 기부(15)가 없다. 도 1이 도시하고 있는 것과 같은 실시예와 비교하여, 도 6a 및 도 6b에 도시되어 있는 제1 노즐(12a)은 웨이퍼(W)의 정면 상에 액체(LQ)를 제공하도록 구성된다.
도 7은 본 발명의 몇몇 실시예에 따른 에칭층을 에칭하기 위한 방법의 흐름도이다. 도 7에 도시되어 있는 바와 같이, 도 6a 및 도 6b를 참조하여, 에칭층을 에칭하기 위한 방법은 이하에 나타낸 단계 S201 내지 S203을 적어도 포함하고, 단계들은 도 6a 및 도 6b에 도시되어 있는 웨이퍼 에칭 장치(3)를 사용하여 수행될 수 있다.
단계 S201에서, 에칭제(EC)가 가열된다. 도 6a 및 도 6b에 도시되어 있는 바와 같이, 에칭제(EC)는 웨이퍼(W)의 정면 상에 제공되기 전에 제2 유동 채널(10b) 내에서 히터(11b)에 의해 가열될 수 있다. 몇몇 실시예에서, 웨이퍼 에칭 장치(3)는 온도 제어기(도시 생략) 및 온도 센서(도시 생략)를 더 포함할 수 있다. 온도 센서는 제2 유동 채널(10b)에 결합되고, 가열된 에칭제(EC)의 실제 온도를 감지하도록 구성된다. 온도 제어기는 히터(11b)를 제어함으로써 실제 온도를 사전결정된 온도로 조정하도록 구성된다. 대안적으로, 몇몇 실시예에서, 에칭제(EC)의 온도는 웨이퍼(W)의 에칭층(EL)을 에칭하기 전에 실온인데, 즉 단계 S201이 생략될 수 있다.
그 후에, 단계 S202에서, 예열된/예냉된 액체(LQ)는 웨이퍼(W)의 이면 상에 제공된다. 도 6a에 도시되어 있는 바와 같이, 액체(LQ)의 온도는 웨이퍼(W)의 정면에 제공되기 전에 제1 유동 채널(10a) 내에서 온도 조절 모듈(11a)에 의해 제어될 수 있고, 제1 질량 유량 제어기(13a)는 제1 노즐(12a) 외부로 제공된 액체(LQ)의 유량을 제어할 수 있다. 마찬가지로, 몇몇 실시예에서, 웨이퍼 에칭 장치(3)는 온도 제어기(도시 생략) 및 온도 센서(도시 생략)를 더 포함할 수 있다. 온도 센서는 제1 유동 채널(10a)에 결합되고, 액체(LQ)의 실제 온도를 감지하도록 구성된다. 온도 제어기는 온도 조절 모듈(11a)을 제어함으로써 실제 온도를 사전결정된 온도로 조정하도록 구성된다. 몇몇 실시예에서, 척(14)은 평면 내에서 웨이퍼(W)를 회전하는 것이 가능하고, 액체(LQ)는 웨이퍼(W)의 정면의 중심에 제공된다. 따라서, 제공된 액체(LQ)는 따라서 웨이퍼(W)의 정면의 중심으로부터 둘레 에지로 균일하게 제공되어 웨이퍼(W)를 가열/냉각할 수 있다.
그 후에, 단계 S203에서, 에칭층(EL)은 가열된 에칭제(EC)로 에칭된다. 도 6b에 도시되어 있는 바와 같이, 제2 질량 유량 제어기(13b)는 제2 노즐(12b)의 외부로 제공된 가열된 에칭제(EC)의 유량을 제어할 수 있다. 몇몇 실시예에서, 척(14)은 평면 내에서 웨이퍼(W)를 회전하는 것이 가능하고, 가열된 에칭제(EC)는 웨이퍼(W)의 정면의 중심에서 제공된다. 따라서, 제공된 에칭제(EC)는 따라서 웨이퍼(W)의 정면의 중심으로부터 둘레 에지로 균일하게 제공되어 에칭층(EL)을 에칭할 수 있다.
도 2에 도시되어 있는 방법과 비교하여, 도 7에 도시되어 있는 방법의 단계 S203이 단계 S202 후에 수행되는 데, 즉 가열된 에칭제(EC)에 의한 에칭층(EL)의 에칭은 웨이퍼(W)의 정면 상에 액체(LQ)를 제공한 후에 수행된다. 액체(LQ)가 웨이퍼(W)의 정면의 온도를 제어하기 위해 웨이퍼(W)의 정면 상에 제공될 때, 제2 질량 유량 제어기(13b)는 제2 노즐(12b) 외부로 제공되지 않도록 가열된 에칭제(EC)를 제어한다. 웨이퍼(W)의 정면의 온도가 특정 사전결정된 조건으로 액체(LQ)에 의해 제어된 후에, 제1 질량 유량 제어기(13a)는 액체(LQ)가 연속적으로 제공되는 것을 중단하고, 이어서 제2 질량 유량 제어기(13b)는 가열된/냉각된 웨이퍼(W)를 에칭하기 위해 제2 노즐(12b) 외부로 제공되도록 가열된 에칭제(EC)를 제어한다.
상기 구성에서, 웨이퍼(W)의 정면의 온도가 가열된 에칭제(EC)를 제공하기 전에 제어되는 것을 알 수 있다. 그 결과, 본 발명의 에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치(3)는 온도를 양호하게 조절하고 제어하고[분배된 에칭제(EC)와 가열된/냉각된 웨이퍼(W) 사이의 온도 편차를 감소시킴으로써], 온도를 급속하게 상승시키고, 웨이퍼(W)를 가로질러 더 양호한 균일성을 얻을 수 있다.
도 8a는 액체(LQ)가 웨이퍼(W)에 제공되는, 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치(4)의 부분도이다. 도 8b는 가열된 에칭제(EC)가 웨이퍼(W)에 제공되는, 도 8a의 다른 부분도이다. 도 8a 및 도 8b에 도시되어 있는 바와 같이, 웨이퍼 에칭 장치(4)는 제1 유동 채널(10a), 제2 유동 채널(10b), 온도 조절 모듈(11a), 히터(11b), 제1 질량 유량 제어기(13a), 제2 질량 유량 제어기(13b), 및 척(14)을 또한 포함하고 기부(15)가 없다. 도 6a 및 도 6b가 도시하고 있는 것과 같은 몇몇 실시예와 비교하여, 도 8a 및 도 8b에 도시되어 있는 웨이퍼 에칭 장치(4)는 제1 유동 채널(10a) 및 제2 유동 채널(10b)에 결합된 단일의 노즐(42)을 포함한다. 노즐(42)은 웨이퍼(W)의 정면 상에 액체(LQ) 및 가열된 에칭제(EC)를 순차적으로 제공하도록 구성된다. 따라서, 도 7에 도시되어 있는 방법은 도 8a 및 도 8b에 도시되어 있는 웨이퍼 에칭 장치(4)에 의해 또한 수행될 수 있다.
도 9는 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치(5)의 부분도이다.
도 9에 도시되어 있는 바와 같이, 웨이퍼 에칭 장치(5)는 제1 유동 채널(10a), 제2 유동 채널(10b), 온도 조절 모듈(11a), 히터(11b), 제1 노즐(12a), 제2 노즐(12b), 제1 질량 유량 제어기(13a), 제2 질량 유량 제어기(13b), 및 척(14)을 또한 포함하고, 기부(15)가 없다. 도 1이 도시하는 것과 같은 몇몇 실시예와 비교하여, 도 9에 도시되어 있는 웨이퍼 에칭 장치(5)는 제3 유동 채널(50c), 온도 조절 모듈(51c), 제3 노즐(52c), 및 제3 질량 유량 제어기(53c)를 더 포함한다. 제1 유동 채널(10a)은 웨이퍼(W)의 이면의 온도를 제어하기 위해 제1 액체(LQ1)를 운반하도록 구성된다. 온도 조절 모듈(11a)은 제1 유동 채널(10a)에 결합된다. 온도 조절 모듈(11a)은 제1 유동 채널(10a) 내의 제1 액체(LQ1)를 가열/냉각하도록 구성된다. 제1 질량 유량 제어기(13a)는 제1 유동 채널(10a)에 결합된다. 제1 질량 유량 제어기(13a)는 특정 유량 범위에서 제1 액체(LQ1)의 유동을 측정하고 제어하도록 구성된다. 제1 노즐(12a)은 제1 유동 채널(10a)에 결합된다. 제1 노즐(12a)은 웨이퍼(W)의 이면에 제1 액체(LQ1)를 제공하도록 구성된다. 제3 유동 채널(50c)은 웨이퍼(W)의 이면의 온도를 제어하기 위해 제2 액체(LQ2)를 운반하도록 구성된다. 온도 조절 모듈(51c)은 제3 유동 채널(50c)에 결합된다. 온도 조절 모듈(51c)은 제3 유동 채널(50c) 내의 제2 액체(LQ2)의 온도를 제어하도록 구성된다. 제3 노즐(52c)은 제3 유동 채널(50c)에 결합된다. 제3 질량 유량 제어기(53c)는 제3 유동 채널(50c)에 결합된다. 제3 질량 유량 제어기(53c)는 특정 유량 범위에서 제2 액체(LQ2)의 유동을 측정하고 제어하도록 구성된다. 제3 노즐(52c)은 웨이퍼(W)의 이면에 제2 액체(LQ2)를 제공하도록 구성된다. 도 9의 온도 조절 모듈(51c)은 예를 들어 제2 액체(LQ2)를 가열하도록 구성된 히터로서 도시되어 있지만, 본 발명은 이와 관련하여 한정되는 것은 아니다. 몇몇 실시예에서, 온도 조절 모듈(51c)은 제2 액체(LQ2)를 냉각하도록 구성된 냉각기이다.
상기 구성에 의해, 웨이퍼(W)는 온도를 양호하게 조절하고 제어하고[분배된 에칭제(EC)와 가열된/냉각된 웨이퍼(W) 사이의 온도 편차를 감소시킴으로써], 온도를 급속하게 상승시키고, 그리고 웨이퍼(W)를 가로지르는 균일성을 더 양호하게 얻기 위해, 도 9에 도시되어 있는 웨이퍼 에칭 장치(5) 및 도 2에 도시되어 있는 방법을 사용하여 가열된 에칭제(EC)를 제공하는 중에 또는 전에 또한 예열/예냉될 수 있다.
도 10은 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치(6)의 부분도이다.
도 10에 도시되어 있는 바와 같이, 웨이퍼 에칭 장치(6)는 제1 유동 채널(10a), 제2 유동 채널(10b), 제3 유동 채널(50c), 온도 조절 모듈(11a), 히터(11b), 온도 조절 모듈(51c), 제1 노즐(12a), 제2 노즐(12b), 제1 질량 유량 제어기(13a), 제2 질량 유량 제어기(13b), 제3 질량 유량 제어기(53c) 및 척(14)을 또한 포함하고, 기부(15)가 없다. 도 9가 도시하고 있는 것과 같은 몇몇 실시예와 비교하여, 웨이퍼 에칭 장치(6)는 제3 노즐(52c)이 없는 혼합기(66)를 더 포함한다. 혼합기(66)는 제1 액체(LQ1) 및 제2 액체(LQ2)가 조합하여 혼합물을 형성하도록 제1 유동 채널(10a)과 제3 유동 채널(50c)과 결합된다. 제1 노즐(12a)은 혼합기(66)에 결합된다. 제1 노즐(12a)은 웨이퍼(W)의 이면에 혼합물을 제공하도록 구성된다.
상기 구성에 의해, 웨이퍼(W)는 온도를 양호하게 조절하고 제어하고[분배된 에칭제(EC)와 가열된/냉각된 웨이퍼(W) 사이의 온도 편차를 감소시킴으로써], 온도를 급속하게 상승시키고, 그리고 웨이퍼(W)를 가로지르는 균일성을 더 양호하게 얻기 위해, 도 10에 도시되어 있는 웨이퍼 에칭 장치(6) 및 도 2에 도시되어 있는 방법을 사용하여 가열된 에칭제(EC)를 제공하는 중에 또는 전에 또한 예열/예냉될 수 있다.
도 11은 본 발명의 몇몇 실시예에 따른 웨이퍼 에칭 장치(7)의 부분도이다.
도 11에 도시되어 있는 바와 같이, 웨이퍼 에칭 장치(7)는 제2 유동 채널(10b), 히터(11b), 제2 노즐(12b), 제2 질량 유량 제어기(13b), 및 척(14)을 또한 포함하고, 기부(15)가 없다. 상기 실시예와 비교하여, 웨이퍼 에칭 장치(7)는 웨이퍼(W)에 열적으로 연결된 온도 조절 모듈(71a)을 더 포함한다. 상세하게, 온도 조절 모듈(71a)은 웨이퍼(W)의 이면에 열적으로 연결되지만, 본 발명은 이와 관련하여 한정되지 않는다. 온도 조절 모듈(71a)은 웨이퍼(W)의 이면의 온도를 제어하도록 구성된다. 몇몇 실시예에서, 가열된 에칭제(EC)에 의한 에칭층(EL)의 에칭은 온도 조절 모듈(71a)을 사용함으로서 웨이퍼(W)를 예열/예냉하는 동안 수행된다. 몇몇 실시예에서, 가열된 에칭제(EC)에 의한 에칭층(EL)의 에칭은 온도 조절 모듈(71a)을 사용함으로써 웨이퍼(W)를 예열/예냉한 후에 수행된다.
상기 구성에 의해, 웨이퍼(W)는 온도를 양호하게 조절하고 제어하고[분배된 에칭제(EC)와 가열된/냉각된 웨이퍼(W) 사이의 온도 편차를 감소시킴으로써], 온도를 급속하게 상승시키고, 그리고 웨이퍼(W)를 가로지르는 균일성을 더 양호하게 얻기 위해, 도 11에 도시되어 있는 웨이퍼 에칭 장치(7)를 사용하여 가열된 에칭제(EC)를 제공하는 중에 또는 전에 또한 예열/예냉될 수 있다.
본 발명의 실시예의 상기 설명에 따르면, 본 발명의 에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치는 가열된 에칭제를 제공하기 전에 웨이퍼를 예열/예냉하도록 제안된다는 것을 알 수 있다. 더욱이, 웨이퍼의 에칭 프로파일은 제공된 에칭제의 온도 및 제공된 액체의 온도를 조정함으로써 필요에 따라 효과적으로 제어될 수 있다. 그 결과, 본 발명은 온도를 양호하게 조절하고 제어하고, 온도를 급속하게 상승시키고, 웨이퍼를 가로지르는 균일성을 더 양호하게 얻을 수 있다.
몇몇 실시예에서, 웨이퍼의 정면에 형성된 에칭층을 에칭하기 위한 방법이 제공된다. 방법은 예열된/예냉된 액체를 사용하여 웨이퍼의 온도를 제어하는 단계, 및 에칭층을 에칭제로 에칭하는 단계를 포함한다.
몇몇 실시예에 따르면, 웨이퍼 에칭 장치가 제공된다. 웨이퍼 에칭 장치는 제1 유동 채널, 온도 조절 모듈, 및 제2 유동 채널을 포함한다. 제1 유동 채널은 웨이퍼의 온도를 제어하기 위해 예열된/예냉된 액체를 운반하도록 구성된다. 온도 조절 모듈은 상기 제1 유동 채널에 결합된다. 온도 조절 모듈은 제1 유동 채널 내의 예열된/예냉된 액체의 온도를 제어하도록 구성된다. 제2 유동 채널은 웨이퍼의 정면측에 형성된 에칭층을 에칭하기 위해 에칭제를 운반하도록 구성된다.
몇몇 실시예에 따르면, 웨이퍼의 정면에 형성된 에칭층을 에칭하기 위한 방법이 제공된다. 방법은 웨이퍼의 온도를 제어하는 단계, 및 웨이퍼의 온도를 제어하는 단계 후에, 에칭층을 에칭제로 에칭하는 단계를 포함한다.
본 발명은 그 특정 실시예를 참조하여 상당한 상세로 설명되었지만, 다른 실시예가 가능하다. 따라서, 첨부된 청구범위의 사상 및 범주는 여기에 포함된 실시예의 설명에 한정되어서는 안된다.
다양한 변형예 및 수정예가 본 발명의 사상 또는 범주로부터 벗어나지 않고 본 발명의 구조에 이루어질 수 있다는 것이 당 기술 분야의 숙련자들에게 명백할 것이다. 상기의 관점에서, 본 발명은 이하의 청구범위에 있는 본 발명의 변형예 및 수정예를 커버하도록 의도된다.
상기에는 당 기술 분야의 숙련자들이 본 발명의 양태를 더 양호하게 이해할 수도 있도록 다수의 실시예의 특징을 개략 설명하였다. 당 기술 분야의 숙련자는 이들이 본 명세서에 소개된 실시예의 동일한 목적을 수행하고 그리고/또는 동일한 장점을 성취하기 위해 다른 프로세스 및 구조체를 설계하거나 수정하기 위한 기초로서 본 발명을 즉시 사용할 수도 있다는 것을 이해해야 한다. 당 기술 분야의 숙련자는 이러한 등가의 구성이 본 발명의 사상 및 범주로부터 벗어나지 않고, 이들이 본 발명의 사상 및 범주로부터 벗어나지 않고 본 명세서의 다양한 변화, 치환, 및 변경을 행할 수도 있다는 것을 또한 이해해야 한다.

Claims (10)

  1. 웨이퍼 에칭 장치에 있어서,
    웨이퍼의 온도를 변경하기 위해 예열되거나(preheated) 예냉된(precooled) 액체를 운반하도록 구성된 제1 유동 채널;
    상기 제1 유동 채널에 결합된 온도 조절 모듈 - 상기 온도 조절 모듈은 상기 제1 유동 채널을 통한 상기 예열되거나 예냉된 액체의 온도를 제어하도록 구성되고, 상기 온도 조절 모듈은 상기 예열되거나 예냉된 액체를 냉각하도록 구성된 냉각기를 포함함 -;
    상기 웨이퍼의 정면(front side) 상에 형성된 층을 에칭하기 위한 에칭제를 운반하도록 구성된 제2 유동 채널;
    상기 제2 유동 채널에 결합된 제1 노즐 - 상기 제1 노즐은 상기 웨이퍼의 정면의 적어도 일부분 위에 상기 에칭제를 제공(dispense)하도록 구성되고, 상기 일부분은 상기 웨이퍼의 정면의 중심을 포함함 -;
    상기 제1 유동 채널에 결합된 제2 노즐 - 상기 제2 노즐은 상기 웨이퍼의 이면(back side) 위에 상기 예열되거나 예냉된 액체를 제공하도록 구성됨 -; 및
    상기 웨이퍼의 정확한(exact) 중심으로부터 상기 웨이퍼의 에지로 상기 제2 노즐을 이동시키도록 구성되는 노즐 액추에이터
    를 포함하는 것인, 웨이퍼 에칭 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2 노즐은 상기 웨이퍼의 이면의 중심에 상기 예열되거나 예냉된 액체를 제공하도록 구성되는 것인, 웨이퍼 에칭 장치.
  4. 제1항에 있어서,
    상기 제2 노즐은 상기 웨이퍼의 이면의 중심 및 둘레 에지 사이의 위치에 상기 예열되거나 예냉된 액체를 제공하도록 구성되는 것인, 웨이퍼 에칭 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 제2 유동 채널에 결합된 히터 - 상기 히터는 상기 제2 유동 채널을 통한 상기 에칭제를 가열하도록 구성됨 - 를 더 포함하는, 웨이퍼 에칭 장치.
  9. 웨이퍼 에칭 장치에 있어서,
    웨이퍼에 제공하기 위한 예열되거나 예냉된 제1 액체를 운반하도록 구성된 제1 유동 채널;
    상기 제1 유동 채널에 결합된 제1 온도 조절 모듈 - 상기 제1 온도 조절 모듈은 상기 제1 유동 채널을 통한 상기 예열되거나 예냉된 제1 액체의 온도를 제어하도록 구성되고, 상기 제1 온도 조절 모듈은 상기 예열되거나 예냉된 제1 액체를 냉각하도록 구성된 냉각기를 포함함 -;
    상기 웨이퍼의 정면 상에 형성된 층을 에칭하기 위한 에칭제를 운반하도록 구성된 제2 유동 채널;
    상기 웨이퍼에 제공하기 위한 예열되거나 예냉된 제2 액체를 운반하도록 구성된 제3 유동 채널 - 상기 제3 유동 채널은 제1 단부(terminal) 및 제2 단부를 가짐 -;
    하류(downstream)가 상기 제3 유동 채널의 상기 제1 단부에 연결되고 상류(upstream)가 상기 제3 유동 채널의 상기 제2 단부에 연결되는 제2 온도 조절 모듈 - 상기 제2 온도 조절 모듈은 상기 제3 유동 채널을 통한 상기 예열되거나 예냉된 제2 액체의 온도를 제어하도록 구성됨 -
    을 포함하는, 웨이퍼 에칭 장치.
  10. 웨이퍼 에칭 장치에 있어서,
    웨이퍼의 이면과의 물리적 직접 접촉을 확립하도록 구성되고 상기 웨이퍼의 온도를 변경하도록 구성된 온도 조절 모듈 - 상기 온도 조절 모듈은 냉각기를 포함함 - ; 및
    상기 웨이퍼의 정면 상에 형성된 층을 에칭하기 위한 에칭제를 운반하도록 구성된 유동 채널
    을 포함하는, 웨이퍼 에칭 장치.
KR1020150167377A 2015-04-27 2015-11-27 에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치 KR101942145B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/696,973 2015-04-27
US14/696,973 US10283384B2 (en) 2015-04-27 2015-04-27 Method for etching etch layer and wafer etching apparatus

Publications (2)

Publication Number Publication Date
KR20160127624A KR20160127624A (ko) 2016-11-04
KR101942145B1 true KR101942145B1 (ko) 2019-01-24

Family

ID=57148020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150167377A KR101942145B1 (ko) 2015-04-27 2015-11-27 에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치

Country Status (3)

Country Link
US (3) US10283384B2 (ko)
KR (1) KR101942145B1 (ko)
CN (2) CN113436997A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283384B2 (en) * 2015-04-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching etch layer and wafer etching apparatus
CN107993919A (zh) * 2017-11-21 2018-05-04 长江存储科技有限责任公司 用于晶圆清洗的化学液喷淋管及清洗装置
KR102454447B1 (ko) * 2018-05-25 2022-10-17 세메스 주식회사 기판 처리 장치 및 방법
CN111013952A (zh) * 2018-10-10 2020-04-17 东莞市中图半导体科技有限公司 一种自动匀胶设备及匀胶方法
JP6979935B2 (ja) 2018-10-24 2021-12-15 三菱電機株式会社 半導体製造装置および半導体製造方法
CN110473813A (zh) * 2019-08-29 2019-11-19 上海华力集成电路制造有限公司 单片式晶圆湿法刻蚀设备和方法
WO2021124900A1 (ja) * 2019-12-16 2021-06-24 東京エレクトロン株式会社 基板処理方法
AT16977U3 (de) * 2020-02-20 2021-03-15 4Tex Gmbh Verfahren zum Behandeln von Substraten mit Chemikalien
CN117912991B (zh) * 2023-12-13 2024-08-20 江苏亚电科技股份有限公司 一种单片晶圆清洗装置温度控制方法和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114152A (ja) * 1998-10-08 2000-04-21 Tokyo Electron Ltd 基板処理装置
JP2005191163A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体装置の製造方法。

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120203A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 液体の温度調節方法及び液体の温度調節装置
US5626913A (en) * 1994-03-09 1997-05-06 Tokyo Electron Limited Resist processing method and apparatus
TW344097B (en) * 1996-04-09 1998-11-01 Tokyo Electron Co Ltd Photoresist treating device of substrate and photoresist treating method
US6805769B2 (en) * 2000-10-13 2004-10-19 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US6918192B2 (en) * 2002-11-07 2005-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate drying system
KR100498495B1 (ko) 2003-05-07 2005-07-01 삼성전자주식회사 반도체 소자의 세정 시스템 및 이를 이용한 세정방법
US8062471B2 (en) * 2004-03-31 2011-11-22 Lam Research Corporation Proximity head heating method and apparatus
US8328942B2 (en) * 2004-12-17 2012-12-11 Lam Research Corporation Wafer heating and temperature control by backside fluid injection
US20090117706A1 (en) * 2005-04-06 2009-05-07 Shin-Etsu Handotai Co., Ltd. Manufacturing Method of SOI Wafer and SOI Wafer Manufactured by This Method
JP4986566B2 (ja) * 2005-10-14 2012-07-25 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
JP2007165842A (ja) * 2005-11-21 2007-06-28 Dainippon Screen Mfg Co Ltd 基板処理方法及びその装置
MY148726A (en) * 2006-01-31 2013-05-31 Sumco Corp Method for etching single wafer
JP5143498B2 (ja) * 2006-10-06 2013-02-13 東京エレクトロン株式会社 基板処理方法、基板処理装置、プログラムならびに記録媒体
JP5276420B2 (ja) * 2008-01-31 2013-08-28 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
US8172641B2 (en) * 2008-07-17 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMP by controlling polish temperature
JP5249915B2 (ja) * 2009-01-22 2013-07-31 東京エレクトロン株式会社 薬液処理装置および薬液処理方法
JP2011129651A (ja) * 2009-12-16 2011-06-30 Renesas Electronics Corp 半導体装置の製造方法、基板処理装置、および、プログラム
JP5270607B2 (ja) * 2010-03-30 2013-08-21 大日本スクリーン製造株式会社 基板処理装置
JP2012074601A (ja) * 2010-09-29 2012-04-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
US8937014B2 (en) * 2010-10-14 2015-01-20 Tokyo Electron Limited Liquid treatment apparatus and liquid treatment method
US8709165B2 (en) * 2010-12-03 2014-04-29 Lam Research Ag Method and apparatus for surface treatment using inorganic acid and ozone
JP5732941B2 (ja) * 2011-03-16 2015-06-10 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法
CN102779724A (zh) * 2011-05-11 2012-11-14 均豪精密工业股份有限公司 单面蚀刻方法及单面蚀刻装置
US9640383B2 (en) * 2011-08-26 2017-05-02 Tokyo Electron Limited Liquid treatment apparatus and liquid treatment method
KR101308352B1 (ko) * 2011-12-16 2013-09-17 주식회사 엘지실트론 매엽식 웨이퍼 에칭장치
JP6120203B2 (ja) 2012-05-31 2017-04-26 パナソニックＩｐマネジメント株式会社 遠心送風機
SG11201408196RA (en) * 2012-06-28 2015-03-30 Molecular Partners Ag Designed ankyrin repeat proteins binding to platelet-derived growth factor
JP6100487B2 (ja) 2012-08-20 2017-03-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
JP5894897B2 (ja) * 2012-09-28 2016-03-30 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6061378B2 (ja) * 2012-11-05 2017-01-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US10062586B2 (en) * 2013-07-26 2018-08-28 Tokyo Electron Limited Chemical fluid processing apparatus and chemical fluid processing method
JP6191953B2 (ja) * 2013-09-02 2017-09-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6222817B2 (ja) * 2013-09-10 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6502633B2 (ja) * 2013-09-30 2019-04-17 芝浦メカトロニクス株式会社 基板処理方法及び基板処理装置
KR101367086B1 (ko) * 2013-10-17 2014-02-24 (주)테키스트 반도체 제조 설비를 위한 온도제어 시스템
TWI578396B (zh) * 2013-12-11 2017-04-11 斯克林集團公司 基板處理方法及基板處理裝置
US9460944B2 (en) * 2014-07-02 2016-10-04 SCREEN Holdings Co., Ltd. Substrate treating apparatus and method of treating substrate
US10283384B2 (en) * 2015-04-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching etch layer and wafer etching apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114152A (ja) * 1998-10-08 2000-04-21 Tokyo Electron Ltd 基板処理装置
JP2005191163A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体装置の製造方法。

Also Published As

Publication number Publication date
US20230377912A1 (en) 2023-11-23
CN113436997A (zh) 2021-09-24
US10283384B2 (en) 2019-05-07
US20160314994A1 (en) 2016-10-27
CN106098586A (zh) 2016-11-09
US20190259636A1 (en) 2019-08-22
US11784065B2 (en) 2023-10-10
KR20160127624A (ko) 2016-11-04

Similar Documents

Publication Publication Date Title
KR101942145B1 (ko) 에칭층을 에칭하기 위한 방법 및 웨이퍼 에칭 장치
US11538691B2 (en) Gas phase etch with controllable etch selectivity of Si-containing arc or silicon oxynitride to different films or masks
US9390933B2 (en) Etching method, storage medium and etching apparatus
KR101422621B1 (ko) 화학 물질 분사 방법 및 장치
US9190337B2 (en) Etching method
JP5069550B2 (ja) 塗布装置
US7727895B2 (en) Substrate processing system and substrate processing method
US20150140690A1 (en) Etching method for semiconductor product
US10062586B2 (en) Chemical fluid processing apparatus and chemical fluid processing method
US20210333714A1 (en) Temperature controlling apparatus
US11380554B2 (en) Gas phase etching system and method
US8474396B2 (en) Developing apparatus, resist pattern forming method and storage medium
CN102376541A (zh) 调整集成电路制造中关键尺寸均匀性的方法
US20170207103A1 (en) Gas phase etch of amorphous and poly-crystalline silicon from high aspect ratio features with high selectivity towards various films
KR101146118B1 (ko) 실리콘 산화막의 건식 식각 방법
TWI629720B (zh) 用於濕蝕刻製程之溫度的動態控制之方法及設備
WO2015044975A1 (ja) エッチング方法
JP2009508350A (ja) 基板の処理方法および装置回路基板処理のための方法および装置
KR102327644B1 (ko) 기판 처리 장치
KR20080096428A (ko) 리플로 방법, 패턴 형성 방법, 및 기억 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)