JP4932671B2 - エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体 - Google Patents

エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体 Download PDF

Info

Publication number
JP4932671B2
JP4932671B2 JP2007278450A JP2007278450A JP4932671B2 JP 4932671 B2 JP4932671 B2 JP 4932671B2 JP 2007278450 A JP2007278450 A JP 2007278450A JP 2007278450 A JP2007278450 A JP 2007278450A JP 4932671 B2 JP4932671 B2 JP 4932671B2
Authority
JP
Japan
Prior art keywords
mask
pattern
etching
layer
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007278450A
Other languages
English (en)
Other versions
JP2009110986A (ja
Inventor
浩一 八田
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007278450A priority Critical patent/JP4932671B2/ja
Priority to KR1020097004260A priority patent/KR101126154B1/ko
Priority to US12/441,823 priority patent/US8198183B2/en
Priority to PCT/JP2008/002997 priority patent/WO2009054131A1/en
Priority to TW097141022A priority patent/TWI369734B/zh
Publication of JP2009110986A publication Critical patent/JP2009110986A/ja
Application granted granted Critical
Publication of JP4932671B2 publication Critical patent/JP4932671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施す際に使用するエッチングマスクを形成するためのエッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体に関する。
従来から、半導体装置等の製造工程においては、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。このようなエッチング処理工程では、フォトレジストを用いたフォトリソグラフィー工程によって、エッチングマスクを形成することが行われている。
このようなフォトリソグラフィー工程では、形成するパターンの微細化に対応するため、種々の技術が開発されている。その一つとして、所謂ダブルパターニングがある。このダブルパターニングは、第１のマスクパターン形成ステップと、この第１のマスクパターン形成ステップの後に行われる第２のマスクパターン形成ステップの２段階のパターニングを行うことによって、１回のパターニングでエッチングマスクを形成する場合より微細な間隔のエッチングマスクを形成できるようにしたものである（例えば、特許文献１参照。）。
特開２００７−０２７７４２号公報
上記したとおり、ダブルパターニング技術では、第１のマスクパターン形成ステップとこの第１のマスクパターン形成ステップの後に行われる第２のマスクパターン形成ステップの２段階のパターニングを行うことによって、例えば１回のパターニングによって得られる線幅の略半分の線幅のエッチングマスクを形成する。
しかしながら、従来の技術においては、第１のマスクパターン形成ステップで形成されたパターンと、第２のマスクパターン形成ステップで形成されたパターンのＣＤ（Critical Dimension（例えば、線幅等））を揃えることが難しく、これらのＣＤが異なってしまいＣＤが不均一になるという問題があった。このため、隣接して異なるトランジスタやコンタクト抵抗が存在するようになり、製造したデバイスが機能しなくなる等の問題があった。
本発明は、かかる従来の事情に対処してなされたもので、ダブルパターニングにおけるパターンのＣＤの均一性を向上させることができ、ＣＤが均一で良好なエッチングマスクを形成することのできるエッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体を提供しようとするものである。
請求項１の発明は、基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する方法であって、第１のマスクパターン形成ステップと、前記第１のマスクパターン形成ステップの後に行われる第２のマスクパターン形成ステップと、前記第１のマスクパターン形成ステップと、前記第２のマスクパターン形成ステップとの間に、前記第１のマスクパターン形成ステップにより形成された第１のパターンの幅を測定する第１測定ステップとを具備し、前記第２のマスクパターン形成ステップは、フォトレジストをパターニングする工程と、このフォトレジストのパターンの幅を測定する第２測定ステップと、当該第２測定ステップで測定されたフォトレジストのパターンの幅の値と前記第1測定ステップで測定された第１のパターンの幅の値とに基づいて、前記フォトレジストのパターンをトリミングすることによって、当該第２のマスクパターン形成ステップの際に形成される第２のパターンの幅を補正するステップとを具備し、これによって前記第１のマスクパターン形成ステップで形成された第１のパターンと前記第２のマスクパターン形成ステップで形成された第２のパターンの幅を同一にし、かつ、前記基板は、前記被エッチング層上に形成された第２マスク層と、前記第２マスク層の上に形成された第１マスク層とを有し、前記第１のマスクパターン形成ステップにおいては、前記第１のパターンを前記第１マスク層に形成し、前記第２のマスクパターン形成ステップにおいては、前記第１のパターンと前記第２のパターンを前記第２マスク層に形成することを特徴とする。
請求項２の発明は、コンピュータ上で動作し、基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する装置を制御する制御プログラムであって、実行時に、請求項１に記載のエッチングマスクの形成方法が実行されるように、前記エッチングマスクを形成する装置を制御することを特徴とする。
請求項３の発明は、基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する装置を制御するためのコンピュータ上で動作する制御プログラムが記憶されたプログラム記憶媒体であって、前記制御プログラムは、実行時に、請求項１に記載のエッチングマスクの形成方法が行われるように、前記エッチングマスクを形成する装置を制御することを特徴とする。
本発明によれば、ダブルパターニングにおけるパターンのＣＤの均一性を向上させることができ、ＣＤが均一で良好なエッチングマスクを形成することのできるエッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体を提供することができる。
以下、本発明の詳細を、図面を参照して実施の形態について説明する。
図１は、本発明の実施形態に係る半導体ウエハの一部を拡大して模式的に示し、実施形態にかかるエッチングマスクの形成方法の工程を示すものである。図１（ａ）に示すように、パターニングを目的とする被エッチング層１０１の上には、主マスク層（第２マスク層）としてのＳｉ3Ｎ4層１０２が形成され、このＳｉ3Ｎ4層１０２の上には、犠牲マスク層（第１マスク層）としてのＳｉＯ2層１０３が形成されている。また、ＳｉＯ2層１０３の上には、反射防止膜（ＢＡＲＣ）１０４が形成されており、この反射防止膜（ＢＡＲＣ）１０４の上にフォトレジスト１０５が形成されている。フォトレジスト１０５は、露光、現像工程により、パターニングされ、所定形状を有するパターンとされている。
第１のマスクパターン形成ステップでは、露光、現像工程により、パターニングされたフォトレジスト１０５を所望のＣＤ、例えば所望の線幅となるように、線幅を細くするトリミングを行い、このトリミングしたフォトレジスト１０５をマスクとして反射防止膜（ＢＡＲＣ）１０４及びＳｉＯ2層１０３をエッチングして図１（ｂ）に示す状態とする。上記のフォトレジスト１０５のトリミング及び反射防止膜（ＢＡＲＣ）１０４のエッチングは、例えば、酸素プラズマ等を用いたプラズマエッチングにより行うことができる（以下に示す工程でも同じ。）。また、ＳｉＯ2層１０３のエッチングは、例えば、ＣＦ4、Ｃ4Ｆ8、ＣＨＦ3、ＣＨ3Ｆ、ＣＨ2Ｆ2等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
次に、図１（ｃ）に示すフォトレジスト１０５及び反射防止膜（ＢＡＲＣ）１０４を除去して、ＳｉＯ2層１０３からなるマスクパターン（第１のパターン）を得る。以上が第１のマスクパターン形成ステップであり、この後、ＳｉＯ2層１０３からなるマスクパターン（第１のパターン）の所定位置の寸法（ＣＤ）、本実施形態では線幅を測定する（測定１）。
次に、第２のマスクパターン形成ステップを行う。図１（ｄ）に示すように、この第２のマスクパターン形成ステップでは、まず、上記したＳｉＯ2層１０３からなるマスクパターン（第１のパターン）の上に、反射防止膜（ＢＡＲＣ）１０４ｂを形成し、反射防止膜（ＢＡＲＣ）１０４ｂの上にフォトレジスト１０５ｂを形成して、フォトレジスト１０５ｂを露光、現像工程により、パターニングし、所定形状を有するパターンとする。
次に、パターニングしたフォトレジスト１０５ｂの所定位置の寸法（ＣＤ）、本実施形態では線幅を測定する（測定２）。そして、この測定したフォトレジスト１０５ｂの線幅と、上記したＳｉＯ2層１０３からなるマスクパターン（第１のパターン）の線幅とから、フォトレジスト１０５ｂをマスクとして、以下に説明するエッチング工程によって形成されるＳｉ3Ｎ4層１０２からなるマスクパターン（第２のパターン）の線幅が、ＳｉＯ2層１０３からなるマスクパターン（第１のパターン）の線幅と同一になるようにフィードフォワード制御を行う。この場合、例えば、フォトレジスト１０５ｂの線幅が、ＳｉＯ2層１０３からなるマスクパターン（第１のパターン）の線幅と同一になるようにフォトレジスト１０５ｂの線幅のトリミング量の制御を行う。そして、このトリミングしたフォトレジスト１０５ｂをマスクとして反射防止膜（ＢＡＲＣ）１０４ｂのエッチング及び主マスク層（第２マスク層）としてのＳｉ3Ｎ4層１０２のエッチングを行う。このＳｉ3Ｎ4層１０２のエッチングを行う時、第１マスクパターン形成ステップで形成したＳｉＯ2層１０３からなるマスクパターン（第１のパターン）もマスクとして作用し、Ｓｉ3Ｎ4層１０２のエッチングが行われ、図１（ｅ）に示した状態となる。このエッチングは、例えば、ＣＦ4、Ｃ4Ｆ8、ＣＨＦ3、ＣＨ3Ｆ、ＣＨ2Ｆ2等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
次に、フォトレジスト１０５ｂ、反射防止膜（ＢＡＲＣ）１０４ｂ、ＳｉＯ2層１０３を除去し、図１（ｆ）に示すように、均一な線幅のＳｉ3Ｎ4層１０２のマスクパターンを得る。そして、この後、図１（ｇ）に示すように、所望によりＳｉ3Ｎ4層１０２のパターンをトリミングによりシュリンクさせて、さらに線幅を細くし、これをエッチングマスクとして、下層の被エッチング層１０１のエッチングを行う。
上記の実施形態では、第１マスクパターン形成ステップで形成したＳｉＯ2層１０３からなるマスクパターン（第１のパターン）の線幅を測定し、また、第２マスクパターン形成ステップで測定したフォトレジスト１０５ｂの線幅とから、フィードフォワード制御することによって、エッチングマスクの線幅の均一性を向上させることができる。
実際に、ゲートプロセスにおけるゲートマスクの形成工程で、半導体ウエハに目標線幅５０．１ｎｍでエッチングマスク（ハードマスク）を形成したところ、上記のフィードフォワード制御の無い場合、線幅の平均値が５１．２ｎｍ、３σが１．９８ｎｍであった。これに対して、上記実施形態のようにフィードフォワード制御した場合、線幅の平均値を４９．７ｎｍ、３σを０．７０ｎｍとすることができ、大幅に線幅の均一性を向上させることができた。
図２は、上記のエッチングマスク形成方法を実施するための装置の構成の一例を模式的に示す上面図である。この装置は、内部に半導体ウエハＷを搬送する搬送機構が設けられ、長方形状に形成された搬送部３１を具備している。この搬送部３１の長辺方向に沿って、一方（図中下側）には、半導体ウエハＷを収容したカセット又はフープが載置される複数の載置部３２，３３と、半導体ウエハＷに形成されたパターンの所望部位の寸法（ＣＤ）を測定するための測定装置３８が設けられている。また、搬送部３１の長辺方向に沿って、他方（図中上側）には、半導体ウエハＷに、エッチング処理を施すための複数のプラズマエッチング処理部３５，３６，３７が設けられている。
また、搬送部３１の一方の端部には、半導体ウエハＷの位置合わせを行うための位置合わせ装置３４が設けられている。そして、載置部３２，３３に載置されたカセット又はフープから搬送部３１の搬送機構によって取り出された半導体ウエハＷは、一旦位置合わせ装置３４に搬送され、ここで位置合わせされた後、各プラズマエッチング処理部３５，３６，３７及び測定装置３８に送られてエッチング処理及びパターンの所望部位の寸法（ＣＤ）の測定が行われ、処理が終了した半導体ウエハＷは、載置部３２，３３に載置されたカセット又はフープに収容される。
上記の装置の各構成部は、プロセスコントローラ５０によって制御される構成となっている。プロセスコントローラ５０には、ユーザーインターフェース５１が接続されている。ユーザーインターフェース５１は、コマンドの入力操作等を行うためのキーボードや、装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
また、プロセスコントローラ５０には、この装置で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じて装置の各構成部に処理を実行させるための制御プログラムすなわちレシピが格納された記憶部５２が接続されている。レシピはハードディスクや半導体メモリ等のプログラム記憶媒体に記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のプログラム記憶媒体に記憶された状態で記憶部５２の所定位置にセットするようになっていてもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下でこの装置での所望の処理が行われる。
本発明の一実施形態に係るエッチングマスクの形成方法を説明するための図。 本発明の一実施形態に使用する装置の概略構成を模式的に示す図。
符号の説明
１０１……被エッチング層、１０２……Ｓｉ3Ｎ4層（第２マスク層）、１０３……ＳｉＯ2層（第１マスク層）、１０４，１０４ｂ……反射防止膜（ＢＡＲＣ）、１０５，１０５ｂ……フォトレジスト。

Claims (3)

  1. 基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する方法であって、
    第１のマスクパターン形成ステップと、
    前記第１のマスクパターン形成ステップの後に行われる第２のマスクパターン形成ステップと、
    前記第１のマスクパターン形成ステップと、前記第２のマスクパターン形成ステップとの間に、前記第１のマスクパターン形成ステップにより形成された第１のパターンの幅を測定する第１測定ステップとを具備し、
    前記第２のマスクパターン形成ステップは、
    フォトレジストをパターニングする工程と、
    このフォトレジストのパターンの幅を測定する第２測定ステップと、
    当該第２測定ステップで測定されたフォトレジストのパターンの幅の値と前記第1測定ステップで測定された第１のパターンの幅の値とに基づいて、前記フォトレジストのパターンをトリミングすることによって、当該第２のマスクパターン形成ステップの際に形成される第２のパターンの幅を補正するステップとを具備し、
    これによって前記第１のマスクパターン形成ステップで形成された第１のパターンと前記第２のマスクパターン形成ステップで形成された第２のパターンの幅を同一にし、
    かつ、前記基板は、前記被エッチング層上に形成された第２マスク層と、前記第２マスク層の上に形成された第１マスク層とを有し、
    前記第１のマスクパターン形成ステップにおいては、前記第１のパターンを前記第１マスク層に形成し、
    前記第２のマスクパターン形成ステップにおいては、前記第１のパターンと前記第２のパターンを前記第２マスク層に形成する
    ことを特徴とするエッチングマスクの形成方法。
  2. コンピュータ上で動作し、基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する装置を制御する制御プログラムであって、
    実行時に、請求項１に記載のエッチングマスクの形成方法が実行されるように、前記エッチングマスクを形成する装置を制御することを特徴とする制御プログラム。
  3. 基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する装置を制御するためのコンピュータ上で動作する制御プログラムが記憶されたプログラム記憶媒体であって、
    前記制御プログラムは、実行時に、請求項１に記載のエッチングマスクの形成方法が行われるように、前記エッチングマスクを形成する装置を制御することを特徴とするプログラム記憶媒体。
JP2007278450A 2007-10-26 2007-10-26 エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体 Active JP4932671B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007278450A JP4932671B2 (ja) 2007-10-26 2007-10-26 エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体
KR1020097004260A KR101126154B1 (ko) 2007-10-26 2008-10-23 에칭 마스크 형성 방법 및 프로그램 저장 매체
US12/441,823 US8198183B2 (en) 2007-10-26 2008-10-23 Forming method of etching mask, control program and program storage medium
PCT/JP2008/002997 WO2009054131A1 (en) 2007-10-26 2008-10-23 Forming method of etching mask, control program and program storage medium
TW097141022A TWI369734B (en) 2007-10-26 2008-10-24 Forming method of etching mask, control program and program storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007278450A JP4932671B2 (ja) 2007-10-26 2007-10-26 エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体

Publications (2)

Publication Number Publication Date
JP2009110986A JP2009110986A (ja) 2009-05-21
JP4932671B2 true JP4932671B2 (ja) 2012-05-16

Family

ID=40579239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007278450A Active JP4932671B2 (ja) 2007-10-26 2007-10-26 エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体

Country Status (5)

Country Link
US (1) US8198183B2 (ja)
JP (1) JP4932671B2 (ja)
KR (1) KR101126154B1 (ja)
TW (1) TWI369734B (ja)
WO (1) WO2009054131A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4638550B2 (ja) 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
KR102249196B1 (ko) 2014-10-06 2021-05-11 삼성전자주식회사 반도체 소자의 미세 패턴의 형성을 위한 식각 공정의 제어 방법
JP2016127224A (ja) * 2015-01-08 2016-07-11 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP6541618B2 (ja) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
CN111403278B (zh) * 2019-11-29 2023-02-10 上海华力微电子有限公司 芯轴图形的形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170917A (ja) * 1987-01-09 1988-07-14 Nec Corp 微細パタ−ンの形成方法
JPH07147219A (ja) * 1993-11-24 1995-06-06 Sony Corp パターンの形成方法
JP3406302B2 (ja) 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US20070018286A1 (en) 2005-07-14 2007-01-25 Asml Netherlands B.V. Substrate, lithographic multiple exposure method, machine readable medium
KR100861212B1 (ko) * 2006-02-24 2008-09-30 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US7745339B2 (en) * 2006-02-24 2010-06-29 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device

Also Published As

Publication number Publication date
JP2009110986A (ja) 2009-05-21
KR101126154B1 (ko) 2012-03-22
TWI369734B (en) 2012-08-01
US8198183B2 (en) 2012-06-12
US20090291560A1 (en) 2009-11-26
KR20090084807A (ko) 2009-08-05
TW200931516A (en) 2009-07-16
WO2009054131A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP5236983B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
KR100967925B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및,프로그램 기억 매체
US20090087990A1 (en) Manufacturing method, manufacturing apparatus, control program and program recording medium of semiconductor device
JP4583980B2 (ja) 半導体デバイス製造方法および半導体構造
JP5638413B2 (ja) マスクパターンの形成方法
JP5254049B2 (ja) パターン形成方法及び半導体装置の製造方法
JP4932671B2 (ja) エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体
JP5086283B2 (ja) パターン形成方法及び半導体装置の製造方法
JP2009218556A (ja) リソグラフィパターンの形成方法
JP2008283164A (ja) フラッシュメモリ素子の製造方法
JP2010087300A (ja) 半導体装置の製造方法
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
JP2009239030A (ja) 半導体装置の製造方法
KR20080025818A (ko) 하드 마스크 형성 방법
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
JP2001230233A (ja) 半導体装置の製造方法
JP2011171642A (ja) 半導体装置の製造方法
JP3913145B2 (ja) パターン形成方法
KR100935252B1 (ko) 반도체 소자의 나노 패턴 제조 방법
JP2009076732A (ja) エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体
KR100989481B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2010087298A (ja) 半導体装置の製造方法
KR20090132299A (ko) 스페이서를 이용한 반도체 소자의 패턴 형성방법
KR20090066929A (ko) 스페이서를 이용한 반도체소자의 모니터링 스페이서 패턴및 그 형성 방법
JP2009278055A (ja) 露光時間の決定方法、マスクの作製方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120215

R150 Certificate of patent or registration of utility model

Ref document number: 4932671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250