JP2009076732A - エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体 - Google Patents

エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体 Download PDF

Info

Publication number
JP2009076732A
JP2009076732A JP2007245002A JP2007245002A JP2009076732A JP 2009076732 A JP2009076732 A JP 2009076732A JP 2007245002 A JP2007245002 A JP 2007245002A JP 2007245002 A JP2007245002 A JP 2007245002A JP 2009076732 A JP2009076732 A JP 2009076732A
Authority
JP
Japan
Prior art keywords
pattern
mask
etching
forming
etching mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007245002A
Other languages
English (en)
Inventor
Koichi Hatta
浩一 八田
Eiichi Nishimura
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007245002A priority Critical patent/JP2009076732A/ja
Priority to TW097134403A priority patent/TW200931514A/zh
Priority to CN200810161240.4A priority patent/CN101393389A/zh
Priority to US12/234,032 priority patent/US20090081565A1/en
Priority to KR1020080092317A priority patent/KR20090031309A/ko
Publication of JP2009076732A publication Critical patent/JP2009076732A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】複雑なパターンのレチクルを用いることなく非直線状の微細なパターンのエッチングマスクを精度良く容易に形成することのできるエッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体を提供する。
【解決手段】第１のレチクルを用いて、フォトレジスト１１に直線状の露光パターン１０を転写、現像、トリミングした後、これをマスクとしてＳｉＯ2層１２をエッチングする。次に、第２のレチクルを用いて、フォトレジスト１４に直線状の露光パターン１５を転写、現像した後、ＳｉＯ2層１２からのフォトレジスト１４端部のはみ出し量Ｌを測定する。次に、フォトレジスト１４のパターンを所定の太さ、長さにトリミングするとともに、はみ出し量Ｌを所定量以下とし、これをマスクとしてＳｉ3Ｎ4層１３をエッチングして略Ｌ字状のエッチングマスクを形成する。
【選択図】図２

Description

本発明は、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施す際に使用するエッチングマスクを形成するためのエッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体に関する。
従来から、半導体装置等の製造工程においては、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。このようなエッチング処理工程では、フォトレジストを用いたフォトリソグラフィー工程によって、エッチングマスクを形成することが行われている。
このようなフォトリソグラフィー工程では、形成するパターンの微細化に対応するため、種々の技術が開発されている。その一つとして、所謂ダブルパターニングがある。このダブルパターニングは、第１のマスクパターン形成ステップと、この第１のマスクパターン形成ステップの後に行われる第２のマスクパターン形成ステップの２段階のパターニングを行うことによって、１回のパターニングでエッチングマスクを形成する場合より微細な間隔のエッチングマスクを形成できるようにしたものである（例えば、特許文献１参照。）。
また、フォトレジストの露光に使用するレチクルについてＯＰＣ（Optical Proximity Correction）を適用してパターンの微細化を行うことも知られている。このＯＰＣ技術を適用したレチクルにおいては、単純な直線状のマスクパターンに対しては、比較的簡単なパターンとなるが、例えば、図４（ａ）に示すようなＬ字状のマスクパターン（フォトレジストパターン）１等の非直線状のマスクパターンを形成する場合、露光に使用するレチクルは、図４（ｂ）に示すパターン２のように、複雑な形状のパターンになる。
特開２００７−０２７７４２号公報
上記したとおり、従来技術においては、Ｌ字状のマスクパターン等の非直線状の微細なマスクパターンを形成する場合、レチクルが複雑なパターンとなってしまうという課題があった。
また、このようなＬ字状のマスクパターン等を、ダブルパターニング技術により、第１のマスクパターン形成ステップによって形成した直線状のパターンと、第２のマスクパターン形成ステップによって形成した直線状のパターンによって形成しようとすると、仮にこれら２つの直線状のパターンの間に間隔等が空くと、２つの直線状のパターンが分離した状態となり、このようなマスクパターンを使用してゲート等を形成すると、電気的な接続が切断された状態のゲートとなってしまう。
このため、２つのパターンが分離することのないよう２つの直線状のパターンの端部がはみ出すように、重ね合わせる必要がある。しかし、このはみ出し量が大きすぎると、隣接するパターンと電気的に短絡を起こす可能性が生じる。このため、はみ出した部分をエッチングにより除去する方法が考えられており、重ねあわせ部分の制御（スティッチング制御）が煩雑になるという課題があった。
本発明は、かかる従来の事情に対処してなされたもので、複雑なパターンのレチクルを用いることなく、非直線状の微細なパターンのエッチングマスクを、精度良く容易に形成することのできるエッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体を提供しようとするものである。
請求項１のエッチングマスクの形成方法は、基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する方法であって、第１のマスクパターン形成ステップと、前記第１のマスクパターン形成ステップの後に行われる第２のマスクパターン形成ステップとを有し、前記第１のマスクパターン形成ステップで形成された第１のパターンと、前記第２のマスクパターン形成ステップで形成された第２のパターンは、少なくとも１つの重ね合わせ部を有し、前記第１のマスクパターン形成ステップは、第１のパターントリミングステップと、第１のマスクエッチングステップとを有し、前記第２のマスクパターン形成ステップは、第２のパターントリミングステップと、第２のマスクエッチングステップとを有し、少なくとも１つの前記重ね合わせ部は、前記第２のパターントリミングステップによって、はみ出した部分のはみ出し量を減少させるよう補正して形成されることを特徴とする。
請求項２のエッチングマスクの形成方法は、請求項１記載のエッチングマスクの形成方法であって、前記基板は、前記被エッチング層上に形成された第２マスク層と、前記第２マスク層の上に形成された第１マスク層とを有し、前記第１のマスクパターン形成ステップにおいては、前記第１マスク層に前記第１のパターンを形成し、前記第２のマスクパターン形成ステップにおいては、前記第２マスク層に前記第２のパターンを形成することを特徴とする。
請求項３のエッチングマスクの形成方法は、請求項１又は２記載のエッチングマスクの形成方法であって、前記第１のパターンと前記第２のパターンは、前記重ね合わせ部において同一直線上に無いことを特徴とする。
請求項４のエッチングマスクの形成方法は、請求項１〜３いずれか１項記載のエッチングマスクの形成方法であって、前記第２のパターントリミングステップは、前記第２のパターンの長さを所定長さにするトリミングを同時に行うことを特徴とする。
請求項５の制御プログラムは、コンピュータ上で動作し、基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する装置を制御する制御プログラムであって、実行時に、請求項１〜４いずれか１項記載のエッチングマスクの形成方法が実行されるように、前記エッチングマスクを形成する装置を制御することを特徴とする。
請求項６のプログラム記憶媒体は、基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する装置を制御するためのコンピュータ上で動作する制御プログラムが記憶されたプログラム記憶媒体であって、前記制御プログラムは、実行時に、請求項１〜４いずれか１項記載のエッチングマスクの形成方法が行われるように、前記エッチングマスクを形成する装置を制御することを特徴とする。
本発明によれば、複雑なパターンのレチクルを用いることなく非直線状の微細なパターンのエッチングマスクを精度良く容易に形成することのできるエッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体を提供することができる。
以下、本発明の一実施形態について図面を参照して説明する。
図１は、本発明の実施形態に係る半導体ウエハＷの一部を拡大して模式的に示すものである。この実施形態は、図中点線で示すように、直線状の露光パターン１０を有するレチクルと、直線状の露光パターン１５を有するレチクルの２つのレチクルを用い、直線の端部が重なり合うように露光を行って、半導体ウエハＷに略Ｌ字状のエッチングマスクを形成するものである。このように、角部を有する非直線状の露光パターンではなく、直線状の露光パターンを有する２つのレチクルを用いることによって、ＯＰＣモデルを簡素化することができ、図４に示したように、複雑なパターンのレチクルを使用する必要がなくなる。
図２（ａ）〜（ｉ）は、本実施形態におけるエッチングマスクの形成工程を、模式的に示すものである。同図に示すように、本実施形態では、まず、第１のレチクルを用いて、半導体ウエハＷに形成されたフォトレジスト１１に露光を行い、直線状の露光パターン１０を転写する（ａ）。
次に、フォトレジスト１１の現像処理を行い、露光パターン通りの形状のフォトレジスト１１が残り、他の部分には、半導体ウエハＷ表面に形成されたＳｉＯ2層１２が露出した状態とする（ｂ）。
次に、第１のパターントリミングステップを行い、フォトレジスト１１のパターンを所定の太さ、長さにシュリンクさせる（ｃ）。
次に、シュリンクさせたフォトレジスト１１のパターンをマスクとして第１のマスクエッチングステップを行い、第１マスク層であるＳｉＯ2層１２をエッチングして、ＳｉＯ2層１２を、シュリンクさせたフォトレジスト１１のパターンの形状に残し、フォトレジスト１１をアッシングにより除去する（ｄ）。この状態では、ＳｉＯ2層１２以外の部分は、下層のＳｉ3Ｎ4層（第２マスク層）１３が露出した状態となっている。
以上の工程が、第１のマスクパターン形成ステップであり、半導体ウエハＷ上に、第１マスク層としてのＳｉＯ2層１２からなる直線状の第１のパターンが形成される。次に、引き続いて、以下に示す第２のマスクパターン形成ステップを行う。
第２のマスクパターン形成ステップでは、半導体ウエハＷに再びフォトレジスト１４を塗布し、第２のレチクルを用いて、フォトレジスト１４に露光を行い、直線状の露光パターン１５を転写する（ｅ）。なお、図２（ｅ）には、フォトレジスト１４を現像した後の状態を示してある。この工程では、露光パターン１５の端部が、ＳｉＯ2層１２からなる直線状の第１のパターンの端部と確実に重ね合わせられるように、その一部がはみ出した状態となるように位置合わせし、露光パターン１５を転写する。
次に、上記現像処理後の露光パターン通りの形状のフォトレジスト１４が残った状態において、第１のマスクパターン形成ステップで形成されたＳｉＯ2層１２からなる直線状の第１のパターンからはみ出しているフォトレジスト１４端部のはみ出し量（図２（ｆ）に示す長さＬ）を測定する（ｆ）。
次に、第２のパターントリミングステップを行い、フォトレジスト１４のパターンを所定の太さ、長さにトリミングする（ｇ）。この際、上記したはみ出し量（図２（ｆ）に示す長さＬ）が所定量以下となるように、シュリンク量を制御する。
次に、シュリンクさせたフォトレジスト１４のパターンをマスクとして第２のマスクエッチングステップを行い（ｈ）、第２マスク層であるＳｉ3Ｎ4層１３をエッチングして、Ｓｉ3Ｎ4層１３をシュリンクさせたフォトレジスト１４のパターンの形状に残して下層のポリシリコン層１６が露出した状態とし、フォトレジスト１４をアッシングにより除去する（ｉ）。
以上の工程によって、略Ｌ字状のエッチングマスクを形成することができ、この後、この略Ｌ字状のエッチングマスクを用いて、ポリシリコン層１６のエッチングを行い、ポリシリコン層１６を略Ｌ字状に形成する。
なお、上記の実施形態では、略Ｌ字状のエッチングマスクを形成する場合について説明したが、例えば、略コ字状のエッチングマスクや、その他直角でない角度で曲折された部分を有するエッチングマスク等、非直線状のエッチングマスクであれば、他の形状のものに対しても同様にして適用することができる。
図３は、上記のエッチングマスク形成方法を実施するための装置の構成の一例を模式的に示す上面図である。この装置は、内部に半導体ウエハＷを搬送する搬送機構が設けられ、長方形状に形成された搬送部３１を具備している。この搬送部３１の長辺方向に沿って、一方（図中下側）には、半導体ウエハＷを収容したカセット又はフープが載置される複数の載置部３２，３３と、半導体ウエハＷに形成されたパターンの所望部位の寸法（ＣＤ）を測定するための測定装置３８が設けられている。また、搬送部３１の長辺方向に沿って、他方（図中上側）には、半導体ウエハＷに、エッチング処理を施すための複数のプラズマエッチング処理部３５，３６，３７が設けられている。
また、搬送部３１の一方の端部には、半導体ウエハＷの位置合わせを行うための位置合わせ装置３４が設けられている。そして、載置部３２，３３に載置されたカセット又はフープから搬送部３１の搬送機構によって取り出された半導体ウエハＷは、一旦位置合わせ装置３４に搬送され、ここで位置合わせされた後、各プラズマエッチング処理部３５，３６，３７及び測定装置３８に送られてエッチング処理及びパターンの所望部位の寸法（ＣＤ）の測定が行われ、処理が終了した半導体ウエハＷは、載置部３２，３３に載置されたカセット又はフープに収容される。
上記の装置の各構成部は、プロセスコントローラ５０によって制御される構成となっている。プロセスコントローラ５０には、ユーザーインターフェース５１が接続されている。ユーザーインターフェース５１は、コマンドの入力操作等を行うためのキーボードや、装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
また、プロセスコントローラ５０には、この装置で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じて装置の各構成部に処理を実行させるための制御プログラムすなわちレシピが格納された記憶部５２が接続されている。レシピはハードディスクや半導体メモリ等のプログラム記憶媒体に記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のプログラム記憶媒体に記憶された状態で記憶部５２の所定位置にセットするようになっていてもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下でこの装置での所望の処理が行われる。
上記構成の装置を用いて、前述したはみ出し量（図２に示す長さＬ）の測定、及びＳｉＯ2層１２のエッチング処理、Ｓｉ3Ｎ4層１６のエッチング処理を行ない、エッチングマスクを形成することができる。
本発明の一実施形態の概略構成を模式的に示す図。 本発明の一実施形態の工程を説明するための図。 本発明の一実施形態に使用する装置の概略構成を模式的に示す図。 従来技術を説明するための図。
符号の説明
Ｗ……半導体ウエハ、１０……露光パターン、１１……フォトレジスト、１２……ＳｉＯ2層、１３……Ｓｉ3Ｎ4層、１４……フォトレジスト、１５……露光パターン、１６……ポリシリコン層。

Claims (6)

  1. 基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する方法であって、
    第１のマスクパターン形成ステップと、前記第１のマスクパターン形成ステップの後に行われる第２のマスクパターン形成ステップとを有し、
    前記第１のマスクパターン形成ステップで形成された第１のパターンと、前記第２のマスクパターン形成ステップで形成された第２のパターンは、少なくとも１つの重ね合わせ部を有し、
    前記第１のマスクパターン形成ステップは、第１のパターントリミングステップと、第１のマスクエッチングステップとを有し、
    前記第２のマスクパターン形成ステップは、第２のパターントリミングステップと、第２のマスクエッチングステップとを有し、
    少なくとも１つの前記重ね合わせ部は、前記第２のパターントリミングステップによって、はみ出した部分のはみ出し量を減少させるよう補正して形成される
    ことを特徴とするエッチングマスクの形成方法。
  2. 請求項１記載のエッチングマスクの形成方法であって、
    前記基板は、前記被エッチング層上に形成された第２マスク層と、前記第２マスク層の上に形成された第１マスク層とを有し、
    前記第１のマスクパターン形成ステップにおいては、前記第１マスク層に前記第１のパターンを形成し、
    前記第２のマスクパターン形成ステップにおいては、前記第２マスク層に前記第２のパターンを形成する
    ことを特徴とするエッチングマスクの形成方法。
  3. 請求項１又は２記載のエッチングマスクの形成方法であって、
    前記第１のパターンと前記第２のパターンは、前記重ね合わせ部において同一直線上に無いことを特徴とするエッチングマスクの形成方法。
  4. 請求項１〜３いずれか１項記載のエッチングマスクの形成方法であって、
    前記第２のパターントリミングステップは、前記第２のパターンの長さを所定長さにするトリミングを同時に行うことを特徴とするエッチングマスクの形成方法。
  5. コンピュータ上で動作し、基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する装置を制御する制御プログラムであって、
    実行時に、請求項１〜４いずれか１項記載のエッチングマスクの形成方法が実行されるように、前記エッチングマスクを形成する装置を制御することを特徴とする制御プログラム。
  6. 基板上の被エッチング層を所定のパターンにエッチングするためのエッチングマスクを形成する装置を制御するためのコンピュータ上で動作する制御プログラムが記憶されたプログラム記憶媒体であって、
    前記制御プログラムは、実行時に、請求項１〜４いずれか１項記載のエッチングマスクの形成方法が行われるように、前記エッチングマスクを形成する装置を制御することを特徴とするプログラム記憶媒体。
JP2007245002A 2007-09-21 2007-09-21 エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体 Pending JP2009076732A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007245002A JP2009076732A (ja) 2007-09-21 2007-09-21 エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体
TW097134403A TW200931514A (en) 2007-09-21 2008-09-08 Method of forming etching mask, control program, and program storage medium
CN200810161240.4A CN101393389A (zh) 2007-09-21 2008-09-18 蚀刻掩膜形成方法、控制程序以及程序存储介质
US12/234,032 US20090081565A1 (en) 2007-09-21 2008-09-19 Method for forming etching mask, control program and program storage medium
KR1020080092317A KR20090031309A (ko) 2007-09-21 2008-09-19 에칭 마스크의 형성 방법, 제어 프로그램 및 프로그램 기억매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007245002A JP2009076732A (ja) 2007-09-21 2007-09-21 エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体

Publications (1)

Publication Number Publication Date
JP2009076732A true JP2009076732A (ja) 2009-04-09

Family

ID=40472012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007245002A Pending JP2009076732A (ja) 2007-09-21 2007-09-21 エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体

Country Status (5)

Country Link
US (1) US20090081565A1 (ja)
JP (1) JP2009076732A (ja)
KR (1) KR20090031309A (ja)
CN (1) CN101393389A (ja)
TW (1) TW200931514A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332569A (ja) * 2002-05-17 2003-11-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332569A (ja) * 2002-05-17 2003-11-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW200931514A (en) 2009-07-16
KR20090031309A (ko) 2009-03-25
CN101393389A (zh) 2009-03-25
US20090081565A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
JP4488822B2 (ja) 露光用マスクの製造方法、露光装置、半導体装置の製造方法およびマスクブランクス製品
JP5254049B2 (ja) パターン形成方法及び半導体装置の製造方法
JP2011129756A (ja) マスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法
JP2005294822A (ja) 半導体デバイス製造方法および半導体構造
JP2009111329A (ja) 半導体素子の微細パターン形成方法
JP4932671B2 (ja) エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体
KR100807229B1 (ko) 마스크의 설계 패턴 보정 방법
US9316901B2 (en) Method for forming patterns
JP2009239030A (ja) 半導体装置の製造方法
JP4896898B2 (ja) パターン作成方法および半導体装置の製造方法
US8127257B2 (en) Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask
JP4961750B2 (ja) 半導体装置の製造方法及び露光方法
US6998205B2 (en) Optical proximity correction method
JP4904529B2 (ja) 半導体素子のオーバーレイバーニアとその製造方法
JP2009076732A (ja) エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体
US20080076047A1 (en) Method of forming image contour for predicting semiconductor device pattern
JP2010113195A (ja) 露光用マスク及び半導体装置の製造方法
JP2008016839A (ja) 半導体素子の微細パターン形成方法
JP4563101B2 (ja) マスクパターンデータ補正方法
JP2011176042A (ja) 半導体回路パターンの形成方法
JP5059397B2 (ja) 半導体素子のパターン形成方法
JP4390195B2 (ja) パターニング方法
KR100855264B1 (ko) 포토 공정 마진 개선방법
JP2009278055A (ja) 露光時間の決定方法、マスクの作製方法及び半導体装置の製造方法
KR20060066504A (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316