JP2011129756A - マスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法 - Google Patents

マスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011129756A
JP2011129756A JP2009287716A JP2009287716A JP2011129756A JP 2011129756 A JP2011129756 A JP 2011129756A JP 2009287716 A JP2009287716 A JP 2009287716A JP 2009287716 A JP2009287716 A JP 2009287716A JP 2011129756 A JP2011129756 A JP 2011129756A
Authority
JP
Japan
Prior art keywords
pattern
core material
mask
closed loop
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2009287716A
Other languages
English (en)
Inventor
Ryota Yuda
良太 油田
Toshiya Kotani
敏也 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009287716A priority Critical patent/JP2011129756A/ja
Priority to US12/964,185 priority patent/US20110154273A1/en
Priority to KR1020100129867A priority patent/KR20110070822A/ko
Publication of JP2011129756A publication Critical patent/JP2011129756A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】フォトリソグラフィ法による閉ループを切断する工程を不要とするマスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法を提供する。
【解決手段】マスクパターンの生成方法は、回路パターンのレイアウトデータから芯材パターンを取得し、芯材パターンを形成するためのマスクパターンを用いて、芯材パターン、芯材パターンを転写した転写パターン及び芯材パターンまたは転写パターンの側壁に形成する側壁パターンのいずれかを求めるプロセスシミュレーションを行い、芯材パターンまたは転写パターンの側壁に形成される側壁パターンが閉ループを構成するか否かを検証し、検証の結果、側壁パターンが閉ループを構成すると判断する場合は、マスクパターンを変更し、側壁パターンが閉ループを構成しないと判断する場合は、マスクパターンを採用する、ことを含む。
【選択図】図８

Description

本発明は、マスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法に関する。
近年、半導体素子の微細化に伴い、フォトリソグラフィ法の露光解像限界未満の寸法を有するパターンを形成する方法が求められている。その１つの方法として、スリミングしたダミーパターン（芯材）の側面に側壁パターンを形成し、ダミーパターンを除去して残った側壁パターンをマスクとして被加工膜の加工を行う半導体装置の製造方法が知られている（例えば、特許文献１参照。）。
この半導体装置の製造方法によれば、側壁パターンの形成後に、ダミーパターンを除去し、フォトリソグラフィ法によって側壁パターンにより構成された閉ループの端部を切断し、閉ループの端部が切断された側壁パターンをマスクとして被加工膜を加工することで、フォトリソグラフィ法の露光解像限界未満の寸法を有するパターンを形成することができる。
しかし、従来の半導体装置の製造方法では、閉ループを切断するため、フォトリソグラフィ法によってその端部を切断する工程が必要となり、特に半導体装置の製造コストの観点から、さらなる工程の削減が求められている。
特開２００６−１５６６５７号公報
本発明の目的は、フォトリソグラフィ法による閉ループを切断する工程を不要とするマスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法を提供することにある。
本発明の一態様は、回路パターンのレイアウトデータから芯材パターンを取得し、前記芯材パターンを形成するためのマスクパターンを用いて、前記芯材パターン、前記芯材パターンを転写した転写パターン及び前記芯材パターンまたは前記転写パターンの側壁に形成する側壁パターンのいずれかを求めるプロセスシミュレーションを行い、前記芯材パターンまたは前記転写パターンの側壁に形成される側壁パターンが閉ループを構成するか否かを検証し、前記検証の結果、前記側壁パターンが閉ループを構成すると判断する場合は前記マスクパターンを変更し、前記側壁パターンが閉ループを構成しないと判断する場合は、前記マスクパターンを採用することを特徴とするマスクパターン生成方法を提供する。
本発明の他の一態様は、回路パターンのレイアウトデータから芯材パターンを取得する手順と、前記芯材パターンを形成するためのマスクパターンを用いたプロセスシミュレーションにより求められた、前記芯材パターンまたは前記芯材パターンを転写した転写パターンの側壁に形成される側壁パターンが閉ループを構成するか否かを検証する手順と、前記検証の結果、前記側壁パターンが閉ループを構成すると判断する場合は前記マスクパターンを変更し、前記側壁パターンが閉ループを構成しないと判断する場合は、前記マスクパターンを採用する手順と、をコンピュータに実行させることを特徴とするマスクパターン生成プログラムを提供する。
本発明の他の一態様は、上記に記載のマスクパターンの生成方法によって生成された前記マスクパターンを有するフォトマスクを用いて行われる半導体装置の製造方法を提供する。
本発明によれば、フォトリソグラフィ法による閉ループを切断する工程を不要とすることができる。
図１は、第１の実施の形態に係るプログラムを実行するコンピュータのブロック図である。 図２は、第１の実施の形態に係るプログラムの構成を示す概略図である。 図３は、マスクパターンデータに基づいて製造されたフォトマスクの概略図である。 図４は、転写パターンの端部の断面図である。 図５は、第１の実施の形態に係るパターン形成方法を示す概略図である。 図６は、第１の実施の形態に係るパターン端部の光学像強度及び形状を示す概略図である。 図７は、第１の実施の形態に係るパターン端部の光学像強度及び形状を示す概略図である。 図８は、第１の実施の形態に係るマスクパターンの生成方法に関するフローチャートである。 図９（ａ）は、転写パターンの位置と光学像強度に関するグラフである。図９（ｂ）は、転写パターンの要部断面図である。図９（ｃ）は、図９（ｂ）に示す転写パターンの上面図である。 図１０（ａ）〜（ｆ）は、第１の実施の形態に係るフォトマスクを用いた半導体装置の製造工程を示す要部断面図である。 図１１は、第２の実施の形態に係るマスクパターンの生成方法に関するフローチャートである。
[第１の実施の形態]
図１は、第１の実施の形態に係るプログラムを実行するコンピュータのブロック図である。このコンピュータ１は、例えば、図１に示すように、制御部１０と、入力部１２と、出力部１４と、読取部１６と、表示部１８と、プログラム２００及びレイアウトデータ２０１を記憶する記憶部２０と、を備えて概略構成されている。
制御部１０は、例えば、ＣＰＵ（Central Processing Unit）１００と、ＲＡＭ（Random Access Memory）１０１と、ＲＯＭ（Read Only Memory）１０２とを備えて概略構成されている。
ＣＰＵ１００は、例えば、記憶部２０からプログラム２００を読み出してＲＡＭ１０１に一時的に記憶させ、そのプログラム２００に基づいた処理を実行する。
ＲＡＭ１０１は、例えば、ＣＰＵ１００によって読み出されたプログラム２００や算出されたデータ等を一時的に記憶する揮発性メモリである。
ＲＯＭ１０２は、例えば、コンピュータ１の基本動作に必要なプログラムを格納する不揮発性メモリである。
入力部１２は、例えば、ＵＳＢ（Universal Serial Bus）端子等の入力端子を有し、その入力端子にはキーボードやマウス等の入力装置が接続される。
出力部１４は、例えば、ＵＳＢ端子等の出力端子を有し、その出力端子には外部記憶装置や外部装置等が接続され、後述するマスクパターンデータ２３を出力する。
読取部１６は、例えば、プログラム２００やレイアウトデータ２０１を記憶したＣＤ−ＲＯＭ（Compact Disc Read Only Memory）及びＤＶＤ−ＲＯＭ（Digital Versatile Disk Read Only Memory）等の光ディスク１６１、又は半導体メモリによって構成されるメモリーカード１６２等のメディア１６０に記憶されたデータを読み取ることができるものである。
表示部１８は、例えば、液晶ディスプレイであり、ＣＰＵ１００の算出した結果等を表示する。
記憶部２０は、例えば、ＨＤＤ（Hard Disk Drive）からなる。記憶部２０に記憶されるレイアウトデータ２０１は、例えば、回路パターンの幅、高さ、間隔等に関するデータである。なお、本実施の形態におけるレイアウトデータ２０１は、記憶部２０に記憶されているが、入力部１２を介して取得されても良いし、メディア１６０を介して読取部１６から取得されても良く、レイアウトデータ２０１の取得方法は、これらに限定されない。また、プログラム２００は、記憶部２０またはＲＯＭ１０２に予め記憶されていてもよい。
（プログラムの構成）
図２は、第１の実施の形態に係るプログラムの構成を示す概略図である。このプログラム２００は、例えば、図２に示すように、芯材パターン取得部２００ａと、ＤＲＣ（Design Rule Check）部２００ｂと、シミュレーション部２００ｃと、マスクパターン生成部２００ｄと、ＯＰＣ（Optical Proximity Correction：光学近接効果補正）部２００ｅとを備えて概略構成されている。なお、芯材パターン取得部２００ａ、ＤＲＣ部２００ｂ、シミュレーション部２００ｃ、マスクパターン生成部２００ｄ及びＯＰＣ部２００ｅは、例えば、全てがプログラム２００に含まれなくても良く、それぞれが独立のプログラムに含まれ、独立のプログラムを纏めて提供されても良い。
芯材パターン取得部２００ａは、例えば、回路パターンのレイアウトデータ２０１から芯材パターンを取得する。回路パターンは、側壁パターンをマスクとして加工することで形成されるため、側壁パターンに対応している。芯材パターンは、側壁パターンの芯材となるので、芯材パターン取得部２００ａは、回路パターンの芯材となるようなパターンを設計芯材パターンとして取得する。
ＤＲＣ部２００ｂは、例えば、芯材パターン取得部２００ａから取得した芯材パターンがデザインルールに適合しているか否かを判定する。
シミュレーション部２００ｃは、例えば、取得した芯材パターン、芯材パターンを転写対象に転写した転写パターン、または芯材パターンや転写パターンの側壁に側壁パターンを形成するシミュレーションを実行する。さらに、側壁パターンの端部において側壁パターンが閉ループを構成するか否かを検証する。なお、閉ループとは、例えば、側壁パターンが、芯材パターンまたは転写パターンを挟む側壁パターン同士で繋がっているものである。
また、芯材パターンまたは転写パターンの端部において側壁パターンが閉ループを構成しないとは、例えば、側壁パターンを形成する際のエッチバックにより、閉ループが切断されるような形状（例えば、後述するテーパー形状。）を芯材パターンまたは転写パターンの端部が有することである。
さらに、芯材パターンまたは転写パターンの端部において側壁パターンが閉ループを構成しない条件は、例えば、芯材パターンの端部に対する光学近接効果、後述する補助パターンの配置、その数及びその形状等を変えることにより求められる。
シミュレーション部２００ｃは、例えば、芯材パターンの端部において側壁パターンが閉ループを構成しない、すなわち芯材パターンの端部が閉ループを切断する形状となり、閉ループが切断されるか否かを判定する。
シミュレーションの際は、芯材パターンを形成するためのマスクパターンを用意する必要がある。このマスクパターンは、マスクパターン生成部２００ｄにより生成される。マスクパターン生成の際は、ＯＰＣ部２００ｅにより、ＯＰＣ処理（補助パターンの生成も含む）を施す。つまり、ＯＰＣ部２００ｅは、例えば、マスクパターン同士の近接によって転写するパターン形状が所望のパターン形状からずれる光学近接効果を制御するため、微細な補正パターンを作成し、作成した補正パターンをマスクパターンデータ２３に追加することで、マスクパターンデータ２３を補正する。
シミュレーション部２００ｃでは、生成したマスクパターンに基づき、リソグラフィを通して、芯材パターンを形成するプロセスをシミュレートする。さらには、芯材パターンの側壁に側壁パターンを形成する各種プロセスをさらにシミュレートしてもよい。ここで芯材パターンとは、リソグラフィによりレジスト膜に形成した芯材パターンをエッチングにより下層の膜に加工転写して得られるパターンも含む。
上記のシミュレーションの結果、閉ループが切断されなかったとき、すなわち、得られる芯材パターンが所望のテーパー形状を有していないとき、あるいは得られる側壁パターンの閉ループが切断されていないとき、マスクパターンの変更、例えばＯＰＣ条件、補助パターンの配置等の条件を変更して再度芯材パターン形成或いは側壁パターン形成のシミュレーションを行う。また、シミュレーション部２００ｃは、例えば、所定の回数のマスクパターンの変更、有効な補助パターンの配置等の全ての条件に基づいて側壁パターン形成のシミュレーションを行っても、閉ループが切断されないとき、取得条件を変更して芯材パターン取得部２００ａを介して設計芯材パターンを再度取得する。芯材パターン取得条件とは、たとえば、側壁パターンの設定膜厚であり、この膜厚に応じて芯材パターンの設定寸法が適宜変更される。また、ＤＲＣ部２００ｂのＤＲＣ条件を変更してもよい。
さらに、シミュレーション部２００ｃは、例えば、所定の回数の設計芯材パターンの取得条件の変更、又は有効な全ての取得条件の変更によっても側壁パターン形成のシミュレーションによって閉ループが切断されないとき、レイアウトデータ２０１が変更される。ただし、必ずしも芯材パターン取得条件を変更してシミュレーションを通して再検証せずに、マスクパターン生成部２００ｄによりレイアウトデータ２０１を変更してもよい。
なお、シミュレーション部２００ｃは、例えば、閉ループが切断されないとき、芯材パターン及び側壁パターン形成の際のプロセス条件を変更しても良い。プロセス条件は、芯材パターン形成時のリソグラフィ条件（ドーズ、フォーカスなど）や側壁パターン材料の堆積膜厚や側壁パターン形成時のエッチバック量などである。
マスクパターン生成部２００ｄは、例えば、転写パターンの端部が閉ループを切断する形状となるようなフォトマスクのマスクパターンデータ２３を生成する。すなわち、上記のシミュレーションにより、転写パターンの端部が閉ループを切断する形状となるような、レイアウトデータ２０１、芯材パターン取得条件、側壁パターン形成時のプロセス条件を検証し、検証された各種条件に基づいて、マスクパターン生成部２００ｄによりマスクパターンを生成する。
（フォトマスクの構成）
図３は、マスクパターンデータに基づいてフォトマスク製造装置によって製造されたフォトマスクの概略図である。
このフォトマスク４は、例えば、図３に示すように、本体４００と、主面４０１に形成されたパターン部４０２と、パターン部４０２の周囲に形成されたアライメントマーク部４０３とを備えて概略構成されている。
本体４００は、例えば、ガラス等からなる透明基板である。この本体４００の主面４０１には、例えば、クロム、位相シフト膜等からなる遮光膜が形成され、その膜には、パターン部４０２及びアライメントマーク部４０３が形成されている。このパターン部４０２には、半導体装置を製造するためのパターンが形成されている。
アライメントマーク部４０３は、例えば、半導体装置を製造する際の半導体基板とフォトマスク４との位置合わせに用いられるものである。
このフォトマスク４の製造は、例えば、透明基板に遮光膜が形成され、フォトリソグラフィ法により、コンピュータ１によって作成されたマスクパターンデータ２３に基づき遮光膜がパターニングされて行われる。
（閉ループが切断される端部の形状について）
図４は、転写パターンの端部の断面図である。なお、図４では、転写パターン６及び側壁材膜７のハッチング処理は、説明のため省略している。この転写パターン６は、例えば、フォトマスクに形成された芯材パターンを転写して形成されたものであるが、芯材パターンであっても良い。
転写パターン６の周囲に側壁パターンを形成する方法として、例えば、ＣＶＤ（Chemical Vapor Deposition）法等によって側壁材膜７を、転写パターン６を覆うように形成し、形成した側壁材膜７を、形成した側壁材膜７の膜厚分エッチバックして側壁パターンを形成する方法が知られている。また、側壁パターンは、閉ループとなることが知られている。
ここで、転写パターン６の端部６０の断面形状が、図４に示すように、斜面６１を有する形状であるとき、この斜面６１上に形成される側壁材膜７の垂直方向の膜厚Ｙは、α×ｃｏｓ−１θである。つまり、この膜厚Ｙ分、側壁材膜７をエッチバックすることによって、斜面６１上及び半導体基板上の側壁材膜７が除去され、端部６０の先端近傍で閉ループが切断される。
端部６０に斜面６１等が形成されていないような場合、側壁パターンを形成する際のエッチバック量は、αである。斜面６１上の側壁材膜７を除去するために必要なエッチバック量をａ×αとすると、膜厚Ｙ以上のエッチバック量であれば良いことから、以下の式（１）が成り立つ。ただし、膜厚Ｙが膜厚αよりも大きいことからａ＞０である。
ａ×α＞Ｙ＝α×ｃｏｓ−１θ・・・（１）
エッチバックにおいては、斜面形成部ではない転写パターンの側壁に形成された側壁パターンの高さも減少する。このため、エッチバック量が大きく側壁パターンの高さが低いと、後の工程において側壁パターンをマスクに下層膜をエッチング加工する際、側壁パターンのマスク耐性が低下してしまい、所望の加工工程を実現できない。したがって、例えば、閉ループが切断前の側壁パターンの高さを側壁材膜７の膜厚の１．４倍程度以上とする。さらに、転写パターンの傾斜角θがθ＜４５°（ただし０°＜θとする。）となるように設定することが好ましい。本実施の形態においては、一例として、０°＜θ＜４５°となるθになるように端部６０を形成する。以下に、側壁パターンの形成方法について説明する。
（側壁パターンの形成方法）
図５（ａ）、（ｄ）及び（ｇ）は、転写パターンの端部の上面図である。図５（ｂ）は、図５（ａ）のV（ｂ）-V（ｂ）線で切断した位置における断面図である。図５（ｃ）は、図５（ａ）のV（ｃ）-V（ｃ）線で切断した位置における断面図である。図５（ｅ）は、図５（ｄ）のV（ｅ）-V（ｅ）線で切断した位置における断面図である。図５（ｆ）は、図５（ｄ）のV（ｆ）-V（ｆ）線で切断した位置における断面図である。図５（ｈ）は、図５（ｇ）のV（ｈ）-V（ｈ）線で切断した位置における断面図である。図５（ｉ）は、図４（ｇ）のV（ｉ）-V（ｉ）線で切断した位置における断面図である。以下に側壁パターンの形成方法を説明する。
まず、図５（ａ）、（ｂ）及び（ｃ）に示すように、半導体基板上に形成されたマスク膜５上に、フォトリソグラフィ法等によって転写パターン６を形成する。
次に、図５（ｄ）、（ｅ）及び（ｆ）に示すように、ＣＶＤ法等によって、転写パターン６を覆うように側壁材膜７を形成する。
次に、図５（ｇ）、（ｈ）及び（ｉ）に示すように、ＲＩＥ（Reactive Ion Etching）法等によって、上記の膜厚Ｙよりも多くのエッチバック量で側壁材膜７をエッチバックし、側壁パターン７０を形成する。この側壁パターン７０は、図５（ｇ）に示すように、端部６０の先端が切断されているので、閉ループではなくなっている。以下に、閉ループを切断する端部の形状の形成について説明する。
図６（ａ）は、フォトマスクに形成されたパターンの端部近傍に補助パターンを配置する場合と配置しない場合の光学像強度の変化を示すグラフである。図６（ｂ）は、パターンの端部近傍に補助パターンを配置しない場合のマスクパターンの上面図である。図６（ｃ）は、パターンの端部近傍に補助パターンを配置しない場合のマスクパターンを用いて転写された転写パターンの断面図である。図６（ｄ）は、パターンの端部近傍に補助パターンを配置する場合の補助パターンの上面図である。図６（ｅ）は、パターンの端部近傍に補助パターンを配置する場合のマスクパターンの上面図である。図６（ｆ）は、パターンの端部近傍に補助パターンを配置する場合のマスクパターンを用いて転写された転写パターンの断面図である。図６（ａ）は、横軸が半導体基板上のパターンの位置（μｍ）、縦軸が光学像強度である。また、図６（ａ）に示すプロファイル８ａは、パターンの端部近傍に補助パターンを配置しない場合の光学像強度の曲線であり、プロファイル８ｂは、パターンの端部近傍に補助パターンを配置する場合の光学像強度の曲線である。転写パターン８２及び転写パターン８８は、例えば、半導体基板上の膜に形成された転写パターンを示している。
図６（ｂ）に示すように、パターン８０の端部に補助パターンを配置しない場合は、図６（ａ）に示すように、プロファイル８ａの光学像強度が、パターン８０の端部近傍（例えば、２．４〜２．６μｍ。）で急峻に変化する。この変化は、図６（ｃ）に示すように、パターン８０を転写したパターンである転写パターン８２の端部８２０がほぼ垂直に形成されることを示している。
この転写パターン８２を芯材パターンとして、転写パターン８２の周囲に側壁パターンを形成したとき、側壁パターンは、転写パターン８２の周囲に、転写パターン８２下の膜から側壁パターンの頂点までの高さがほぼ一定となるように形成されるので、側壁パターンによって形成される閉ループを切断するためのフォトリソグラフィ法による工程が必要となる。
一方、図６（ｄ）及び（ｅ）に示すように、パターン８４の一方の端部に補助パターン８６を配置する場合は、図６（ａ）に示すように、プロファイル８ｂの光学像強度が、パターン８４の端部近傍（例えば、２．１５〜２．６μｍ。）でプロファイル８ａに比べて緩やかに変化する。この緩やかな変化は、図６（ｆ）に示すように、パターン８４を転写したパターンである転写パターン８８の、補助パターン８６を配置した側の端部８８０に、斜面が形成されることを示している。また、補助パターン８６を配置しなかった側の転写パターン８８の端部８８１は、図６（ｆ）に示すように、ほぼ垂直に形成される。
この補助パターン８６は、例えば、露光解像限界未満のピッチ（例えば、ウェハ上寸法６０ｎｍ固定。）でＬ（ライン）／Ｓ（スペース）比を段階的に変えて形成される。補助パターン８６は、露光解像限界未満であることから、そのパターンが正確に転写されない。そこで、この補助パターン８６をパターン８４の端部近傍に配置することによる光学近接効果によって、端部近傍の光学像強度を制御することが可能となり、端部８８０に所望の斜面を形成することができる。
図７（ａ）は、図７（ｂ）〜（ｆ）に示すパターンを転写したときの転写パターン端部近傍の光学像強度を示すグラフである。図７（ｂ）は、端部にＳＲＡＦ（Sub-Resolution Assist Feature；解像補助）パターンを配置しない場合を示している。図７（ｃ）は、端部にＳＲＡＦパターンを接続する場合を示している。図７（ｄ）は、端部に直交するようにＳＲＡＦパターンを配置する場合を示している。図７（ｅ）は、図７（ｃ）に示す端部をさらに細くした場合を示している。図７（ｆ）は、図７（ｄ）に示すパターンの一部を分割する場合を示している。図７（ｇ）は、図７（ｂ）に示すVII（ｇ）-VII（ｇ）線で切断した位置における転写パターンの光学像強度の断面図である。図７（ｈ）は、図７（ｃ）に示すVII（ｈ）-VII（ｈ）線で切断した位置における転写パターンの光学像強度の断面図である。図７（ｉ）は、図７（ｄ）に示すVII（ｉ）-VII（ｉ）線で切断した位置における転写パターンの光学像強度の断面図である。図７（ｊ）は、図７（ｅ）に示すVII（ｊ）-VII（ｊ）線で切断した位置における転写パターンの光学像強度の断面図である。図７（ｋ）は、図７（ｆ）に示すVII（ｋ）-VII（ｋ）線で切断した位置における転写パターンの光学像強度の断面図である。図７（ａ）は、縦軸が光学像強度であり、横軸が位置（μｍ）であり、この位置は、図７（ｇ）〜（ｋ）のパターンの断面図と対応している。
図７（ｂ）に示すＳＲＡＦパターンを配置しない通常端部の場合は、図７（ａ）に示すように、プロファイル８Ａが、端部近傍（例えば、１．２〜１．４μｍ。）で急峻に変化している。よって転写されたパターンの端部が、図７（ｇ）に示すように、ほぼ垂直に形成される。
図７（ｃ）に示すＳＲＡＦ接続の場合は、図７（ａ）に示すように、プロファイル８Ｂが、端部近傍（例えば、１．２〜１．９μｍ。）で緩やかに変化している。この変化によって転写されるパターンの端部には、図７（ｈ）に示すように、緩やかな斜面が形成される。なお、ＳＲＡＦ接続とは、例えば、徐々に幅を狭くしたＳＲＡＦパターンを、端部に接続したものである。
図７（ｄ）に示すＳＲＡＦ配置（Duty比変更）の場合は、図７（ａ）に示すように、プロファイル８Ｃが、端部近傍（例えば、１．２〜１．９５μｍ。）で、プロファイル８Ｂと同様に緩やかに変化している。この変化によって転写されるパターンの端部には、図７（ｈ）に示すように、上記の端部と比べ、さらに緩やかな斜面が形成される。なお、このＳＲＡＦの配置は、例えば、ＳＲＡＦパターンの間隔を、端部から離れるにつれて広くしている。
図７（ｅ）に示すＳＲＡＦ接続の先端をさらに先細りとなるようにした場合は、図７（ａ）に示すように、プロファイル８Ｄが、端部近傍（例えば、１．２〜２．１μｍ。）で、上記のプロファイル８Ａ〜８Ｃと比べ、さらに穏やかに変化している。この変化によって転写されるパターンの端部には、図７（ｊ）に示すように、緩やかな斜面が形成される。
図７（ｆ）に示す図７（ｄ）のＳＲＡＦを一部分割した場合は、図７（ａ）に示すように、プロファイル８Ｅが、端部近傍（例えば、１．２〜２．２５μｍ。）で、上記のプロファイル８Ａ〜８Ｄと比べ、穏やかに変化し、さらに光学像強度が低下している。光学像強度が低下していることもあり、転写されるパターンの端部には、図７（ｋ）に示すように、長い距離に渡って緩やかな斜面が形成される。
転写パターンは、上記に示したように、芯材パターンの端部に補助パターンとしてＳＲＡＦパターンを配置することによって、芯材パターンを転写した転写パターンの端部断面が傾斜する形状となる。転写パターンの端部は、例えば、上面から見たとき、先端が先細りになり、さらに円錐の先端部のようなテーパー形状となる。
シミュレーション部２００ｃは、例えば、転写パターンの端部が、閉ループを切断するようなテーパー形状となるように、補助パターンの配置、その数、及びその形状等の条件を変更して側壁パターン形成のシミュレーションを行う。
なお、端部６０のテーパー形状の形成方法は、上記に限定されず、例えば、フォトマスク４の透過率、位相差、照明形状、又は偏光等を、単独又は組み合わせて用いてテーパー形状を形成しても良い。
以下に、第１の実施の形態に係るマスクパターンの生成方法について説明する。
（マスクパターンの生成方法）
図８は、第１の実施の形態に係るマスクパターンの生成方法に関するフローチャートである。図８のフローチャートに従って、マスクパターンを生成するまでの工程の一例を説明する。
まず、コンピュータ１のＣＰＵ１００は、記憶部２０からプログラム２００を読み出すと、プログラム２００をＲＡＭ１０１に記憶させ、プログラム２００に従って処理を開始する。
次に、芯材パターン取得部２００ａは、記憶部２０からレイアウトデータ２０１を取得する（Ｓ１）。
次に、芯材パターン取得部２００ａは、レイアウトデータ２０１から芯材パターンを取得する。（Ｓ２）。
次に、ＤＲＣ部２００ｂは、芯材パターン取得部２００ａから取得した芯材パターンがデザインルールに適合しているか否かを判定する。ＤＲＣ部２００ｂは、芯材パターンがデザインルールに適合していると判定したとき（Ｓ３；ＯＫ）、次のステップ４に処理を進める。
ＤＲＣ部２００ｂは、芯材パターンがデザインルールに適合していないと判定したとき（Ｓ３；ＮＧ）、芯材パターン取得部２００ａは、例えば、ステップ２に戻ってレイアウトパターン２０１から取得条件を変更して芯材パターンを取得する。芯材パターン取得部２００ａは、取得条件を変更してもデザインルールを満たす芯材パターンが得られない場合、ステップ１に戻り、芯材パターンがデザインルールを満たすようにレイアウトデータ２０１を変更する。
次に、シミュレーション部２００ｃは、側壁パターン形成のシミュレーションを行い、側壁パターンが閉ループとなる転写パターンに対応する芯材パターンを抽出する（Ｓ４）。なお、例えば、閉ループが抽出されない場合は、ステップ９またはステップ１０に処理を進める。
次に、シミュレーション部２００ｃは、抽出した芯材パターンの端部の近傍に補助パターンを配置して芯材パターンを転写対象に転写するシミュレーションを行い、テーパー形状となる転写パターンの算出（Ｓ５）と、非テーパー形状となる転写パターンの算出（Ｓ６）を行う。シミュレーションでは、マスクパターンを芯材パターンとしてレジストに転写する工程をシミュレートする。マスクパターンは、抽出した芯材パターンを、リソグラフィプロセス、スリミングプロセス、及びエッチングプロセスを通して得られるような、フォトマスクに形成すべきマスクパターンを用意しておく。なお、転写パターンの形成は、フォトリソグラフィにより、レジスト膜に芯材パターンを形成した後、スリミングプロセスを通して、芯材パターンを細らせつつ、エッチングプロセスにより下地の転写対象に芯材パターンを転写するプロセスである。
次に、算出されたテーパー形状となる端部の形状の判定（Ｓ７）、及び算出された非テーパー形状となる転写パターンの形状の判定（Ｓ８）を行う。非テーパー形状となる転写パターンの形状の判定は、例えば、その形状が、レイアウトデータ２０１に基づく形状であるか否かの判定となる。テーパー形状となる端部の形状の判定は、例えば、以下の方法で行われる。
図９（ａ）は、転写パターンの位置と光学像強度に関するグラフである。図９（ｂ）は、転写パターンの要部断面図である。図９（ｃ）は、図９（ｂ）に示す転写パターンの上面図である。
シミュレーション部２００ｃは、芯材パターンを転写対象に転写するシミュレーションの際に得られた、図９（ａ）に示す光学像強度のプロファイル８００を取得する。
シミュレーション部２００ｃは、取得したプロファイル８００から図９（ａ）に示す点Ｐ１、Ｐ２及びＰ３における傾きを算出する。
点Ｐ１は、図９（ａ）及び（ｂ）に示すように、転写パターン６の端部６０の先端部分に対応するプロファイル８００上の点である。
点Ｐ２は、図９（ａ）に示すように、スライスレベル（例えば、光学像強度０．１６。）とプロファイル８００との交点である。このスライスレベルは、例えば、実際に露光処理を行う場合に目標とする光学像強度である。
点Ｐ３は、転写パターン６の断面形状において、頂点から水平方向に一定距離ｘ、端部方向に離れた位置に対応するプロファイル８００上の点である。ここで水平方向とは、図８に対して水平な方向を示すものとする。
また、シミュレーション部２００ｃは、上記の３点Ｐ１、Ｐ２及びＰ３におけるプロファイル８００の傾き、並びに転写パターン６の断面形状から以下の式（１）が成り立つｆ（Slope）を算出する。
Ｘ０＝Ｘ＋ｆ（Slope）・・・（３）
Ｘ０は、図９（ｂ）及び（ｅ）に示す転写パターン６の斜面６１の始まりから終わりまでの水平方向の距離である。なお、ｆ（Slope）は、予め実験又はシミュレーション等により、所望のテーパー形状となる端部形状に基づいて算出された関数である。なお、上記の判定等は、例えば、レジスト膜に形成された芯材パターンの端部に対して行われても良い。
シミュレーション部２００ｃは、転写パターン６の端部６０の角度θの条件を満たすＸ０をしきい値として、テーパー形状が閉ループを切断できる形状であるか否かを判定する。
次に、ステップ７及び８において、テーパー形状及び非テーパー形状の判定がＯＫであったとき（Ｓ７及び８；ＯＫ）、すなわち、側壁パターンが閉ループを構成しないと判断する場合は、このシミュレーションに用いられたマスクパターンを採用する。マスクパターン生成部２００ｄは、シミュレーション部２００ｃによってＯＫと判定された、転写パターンの端部が閉ループを切断する形状となるような補助パターンの配置に基づいてフォトマスクのマスクパターンデータ２３を生成する（Ｓ９）。
ここで、ステップ７において、テーパー形状の判定が、ＮＧであったとき（Ｓ７；ＮＧ）、つまり、得られる芯材パターンが所望のテーパー形状を有していないとき、あるいは得られる側壁パターンの閉ループが切断されていないとき、マスクパターンの変更、例えばＯＰＣ条件、補助パターンの配置等の条件を変更して再度芯材パターン形成或いは側壁パターン形成のシミュレーションを行う。また、シミュレーション部２００ｃは、例えば、所定の回数のマスクパターンの変更、有効な補助パターンの配置等の全ての条件に基づいて側壁パターン形成のシミュレーションを行っても、閉ループが切断されないとき、取得条件を変更して芯材パターン取得部２００ａを介して設計芯材パターンを再度取得する。さらに、シミュレーション部２００ｃは、例えば、所定の回数の設計芯材パターンの取得条件の変更、又は有効な全ての取得条件の変更によっても側壁パターン形成のシミュレーションによって閉ループが切断されないとき、レイアウトデータ２０１が変更される。ただし、必ずしも芯材パターン取得条件を変更してシミュレーションを通して再検証せずに、マスクパターン生成部２００ｄによりレイアウトデータ２０１を変更してもよい。なお、シミュレーション部２００ｃは、例えば、閉ループが切断されないとき、芯材パターン及び側壁パターン形成の際のプロセス条件を変更しても良い。
また、ステップ８において、非テーパー形状の判定が、ＮＧであったとき（Ｓ８；ＮＧ）、シミュレーション部２００ｃは、例えば、条件を変更して再度側壁パターン形成のシミュレーションを行う場合はステップ６を実行する。シミュレーション部２００ｃは、例えば、側壁パターンの形成のシミュレーションにおいて、所定の回数の条件の変更、又は有効な全ての条件に基づいてシミュレーションを行っても、非テーパー形状が形成されない場合はステップ２を実行する。シミュレーション部２００ｃは、例えば、所定の回数の取得条件の変更、又は有効な全ての取得条件の変更によっても、非テーパー形状が形成されない場合はステップ１を実行する。
次に、ＯＰＣ部２００ｅは、マスクパターンデータ２３に基づいて光学近接効果補正を行い、必要となる補正パターンを用いてマスクパターンデータ２３を補正する（Ｓ１０）。
ＣＰＵ１００は、補正したマスクパターンデータ２３を、出力部１４を介して出力し（Ｓ１１）、動作を終了する。
続いて、フォトマスク製造装置は、コンピュータ１から取得したマスクパターンデータ２３に基づいてフォトマスク４を製造する。続いて、露光装置は、フォトマスク製造装置３によって製造されたフォトマスク４を用いて半導体装置を製造する。以下に、上記の方法によって作られたフォトマスク４を用いた半導体装置の製造方法の一例について説明する。
（半導体装置の製造方法）
図１０（ａ）〜（ｆ）は、第１の実施の形態に係るフォトマスクを用いた半導体装置の製造工程を示す要部断面図である。
まず、半導体基板上に被加工膜９０、絶縁膜９１及びマスク膜５を順に作成する。
半導体基板は、例えば、Ｓｉを主成分とするＳｉ系基板である。
被加工膜９０は、例えば、ＣＶＤ法等によって形成された多結晶Ｓｉ膜である。
絶縁膜９１は、例えば、ＣＶＤ法等によって形成されたＳｉＮ膜である。
マスク膜５は、例えば、ＣＶＤ法等によって形成されたＳｉＣ膜である。
次に、図１０（ａ）に示すように、マスク膜５上に、フォトリソグラフィ法等によって転写パターン６を形成する。周囲に形成された側壁パターンが閉ループとなる転写パターンは、例えば、図９（ｂ）及び（ｃ）に示すように、端部がテーパー形状となる。
転写パターン６は、例えば、ＡｒＦレジスト、ＫｒＦレジスト等のレジスト材からなる。
次に、図１０（ｂ）に示すように、転写パターン６をスリミングする。
スリミングの方法は、例えば、Ｏ２を用いたプラズマエッチングによる方法、又は酸性薬液により芯材パターンの表面をアルカリ可溶とし、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）水溶液で現像し、続いて純水リンス処理を行ってスリミングする方法等が用いられる。
次に、図１０（ｃ）に示すように、ＣＶＤ法等によって、転写パターン６を覆うように側壁材膜７を形成する。
側壁材膜７は、例えば、ＳｉＯ２膜である。
次に、図１０（ｄ）に示すように、ＲＩＥ法等によって、側壁材膜７をエッチングして側壁パターン７０を形成する。この側壁パターン７０は、転写パターン６の端部がテーパー形状となっていることから、閉ループが切断されている。
次に、図１０（ｅ）に示すように、アッシング等によって転写パターン６を除去し、続いて、ＲＩＥ法等によって側壁パターン７０をマスクとしてマスク膜５をエッチングする。
次に、図１０（ｆ）に示すように、ＲＩＥ法等によって、側壁パターン７０、及びマスク膜５をマスクとして絶縁膜９１及び被加工膜９０をエッチングする。
次に、マスク膜５及び絶縁膜９１を除去し、被加工膜９０からなるラインアンドスペースパターンを得る。続いて、周知の工程を経て所望の半導体装置を得る。
（第１の実施の形態の効果）
第１の実施の形態によれば、以下の効果が得られる。
（１）側壁パターンが形成されて閉ループとなる芯材パターンまたは転写パターンの端部が、閉ループを切断する形状を有しているので、フォトリソグラフィ法によって閉ループを切断する場合に比べて、側壁パターンの形成の際に閉ループが切断されることから工程数が少なくなる。工程数が少ないので、半導体装置の製造コストを下げることができる。
（２）コンピュータ１が、芯材パターンまたは転写パターンの端部の形状をテーパー形状とするためのプログラム２００を実行するので、芯材パターンまたは転写パターンの端部の形状をテーパー形状とするプログラムを実行しないでマスクパターンデータを生成する場合と比べて、芯材パターンまたは転写パターンの端部の形状がテーパー形状となるフォトマスクのマスクパターンデータ２３を、容易に生成することができる。
（３）プログラム２００は、閉ループを切断する必要のある芯材パターンまたは転写パターンの端部のテーパー形状の判定と、テーパー形状とする必要のない端部の非テーパー形状の判定を行うので、非テーパー形状の判定を行わない場合に比べて、閉ループの切断が必要ない端部がテーパー形状となることを防ぐことができ、半導体装置の歩留まりが向上する。
［第２の実施の形態］
以下に、第２の実施の形態について説明する。この第２の実施の形態は、デザインルールの判定を行なった次の工程で、光学近接効果補正を行う点において第１の実施の形態と異なっている。なお、第２の実施の形態において、第１の実施の形態と同様の構成及び機能を有する部分は、同じ符号を付し、その説明は省略するものとする。
（マスクパターンの生成方法）
図１１は、第２の実施の形態に係るマスクパターンの生成方法に関するフローチャートである。
ステップ２０〜２２は、第１の実施の形態におけるステップ１〜３と同様に実行される。
次に、ＯＰＣ部２００ｅは、ステップ２１にて取得された芯材パターンに基づいて光学近接効果補正を行い、必要となる補正パターンを用いて芯材パターンを補正する（Ｓ２３）。
続くステップ２４〜２８は、第１の実施の形態におけるステップ４〜８と同様に実行される。なお、例えば、ステップ２４において閉ループが抽出されない場合は、ステップ２９に処理を進める。
また、ステップ２９は、第１の実施の形態におけるステップ９と同様に実行され、ステップ３０は、第１の実施の形態におけるステップ１１と同様に実行される。
続いて、フォトマスク製造装置は、コンピュータ１から取得したマスクパターンデータ２３に基づいてフォトマスク４を製造する。続いて、露光装置は、フォトマスク製造装置によって製造されたフォトマスク４を用いて半導体装置を製造する。
（第２の実施の形態の効果）
第２の実施の形態によれば、光学近接効果補正に基づく補正パターンを用いて補正した設計芯材パターンに基づいて芯材パターンまたは転写パターンの端部が閉ループを切断する形状となる条件を求めるので、フォトマスクのマスクパターンが決定した後に光学近接効果補正を行う場合と比べて、光学近接効果補正にともなう芯材パターンまたは転写パターンの端部のテーパー形状の変化を防ぐことができる。端部のテーパー形状の変化を防ぐことから、精度良く、閉ループを切断することでき、半導体装置の歩留まりが向上する。
なお、本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形および組み合わせが可能である。
例えば、コンピュータ１は、フォトマスク製造装置に組み込まれていても良い。
また、例えば、図８、１１に示すフローチャートの一部、又は全部をハードウェアで実行しても良い。
さらに、例えば、図８、１１に示す各ステップは、上記の順序に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で入れ替え可能である。
１…コンピュータ、３…フォトマスク製造装置、４…フォトマスク、６…転写パターン、２３…マスクパターンデータ、６０…端部、７０…側壁パターン、８６…補助パターン、２００…プログラム、２００ａ…芯材パターン取得部、２００ｂ…ＤＲＣ部、２００ｃ…抽出部、２００ｄ…シミュレーション部、２００ｅ…判定部、２００ｆ…マスクパターン生成部、２００ｇ…ＯＰＣ部、２０１…レイアウトデータ

Claims (5)

  1. 回路パターンのレイアウトデータから芯材パターンを取得し、
    前記芯材パターンを形成するためのマスクパターンを用いて、前記芯材パターン、前記芯材パターンを転写した転写パターン及び前記芯材パターンまたは前記転写パターンの側壁に形成する側壁パターンのいずれかを求めるプロセスシミュレーションを行い、前記芯材パターンまたは前記転写パターンの側壁に形成される側壁パターンが閉ループを構成するか否かを検証し、
    前記検証の結果、前記側壁パターンが閉ループを構成すると判断する場合は前記マスクパターンを変更し、前記側壁パターンが閉ループを構成しないと判断する場合は、前記マスクパターンを採用することを特徴とするマスクパターン生成方法。
  2. 前記検証では、前記芯材パターンまたは前記転写パターンの形状が所望のテーパー形状か否かを判断することにより検証することを特徴とする請求項１に記載のマスクパターンの生成方法。
  3. 前記マスクパターンを変更では、前記マスクパターンの補助パターンの形状または配置を変更することを特徴とする請求項１記載のマスクパターンの生成方法。
  4. 回路パターンのレイアウトデータから芯材パターンを取得する手順と、
    前記芯材パターンを形成するためのマスクパターンを用いたプロセスシミュレーションにより求められた、前記芯材パターンまたは前記芯材パターンを転写した転写パターンの側壁に形成される側壁パターンが閉ループを構成するか否かを検証する手順と、
    前記検証の結果、前記側壁パターンが閉ループを構成すると判断する場合は前記マスクパターンを変更し、前記側壁パターンが閉ループを構成しないと判断する場合は、前記マスクパターンを採用する手順と、
    をコンピュータに実行させることを特徴とするマスクパターン生成プログラム。
  5. 請求項１乃至３記載のいずれかのマスクパターンの生成方法によって生成された前記マスクパターンを有するフォトマスクを用いて行われる半導体装置の製造方法。
JP2009287716A 2009-12-18 2009-12-18 マスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法 Abandoned JP2011129756A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009287716A JP2011129756A (ja) 2009-12-18 2009-12-18 マスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法
US12/964,185 US20110154273A1 (en) 2009-12-18 2010-12-09 Method of generating mask pattern, mask pattern generating program, and method of manufacturing semiconductor device
KR1020100129867A KR20110070822A (ko) 2009-12-18 2010-12-17 마스크 패턴의 생성 방법, 마스크 패턴 생성 프로그램 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009287716A JP2011129756A (ja) 2009-12-18 2009-12-18 マスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011129756A true JP2011129756A (ja) 2011-06-30

Family

ID=44152965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009287716A Abandoned JP2011129756A (ja) 2009-12-18 2009-12-18 マスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20110154273A1 (ja)
JP (1) JP2011129756A (ja)
KR (1) KR20110070822A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093450A (ja) * 2012-11-05 2014-05-19 Dainippon Printing Co Ltd パターン構造体の形成方法
JP2014194960A (ja) * 2013-03-28 2014-10-09 Dainippon Printing Co Ltd ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法
JP2020047634A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 パターン形成方法、マスタテンプレートおよびテンプレートの製造方法
JP7494104B2 (ja) 2020-12-24 2024-06-03 キオクシア株式会社 パターン形成方法およびテンプレートの製造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624398B2 (en) * 2009-08-26 2014-01-07 United Microelectronics Corp. Semiconductor circuit structure
US11269977B2 (en) 2010-11-29 2022-03-08 Biocatch Ltd. System, apparatus, and method of collecting and processing data in electronic devices
US10621585B2 (en) 2010-11-29 2020-04-14 Biocatch Ltd. Contextual mapping of web-pages, and generation of fraud-relatedness score-values
US10032010B2 (en) 2010-11-29 2018-07-24 Biocatch Ltd. System, device, and method of visual login and stochastic cryptography
US10476873B2 (en) 2010-11-29 2019-11-12 Biocatch Ltd. Device, system, and method of password-less user authentication and password-less detection of user identity
US11223619B2 (en) 2010-11-29 2022-01-11 Biocatch Ltd. Device, system, and method of user authentication based on user-specific characteristics of task performance
US10069837B2 (en) * 2015-07-09 2018-09-04 Biocatch Ltd. Detection of proxy server
US10474815B2 (en) 2010-11-29 2019-11-12 Biocatch Ltd. System, device, and method of detecting malicious automatic script and code injection
US11210674B2 (en) 2010-11-29 2021-12-28 Biocatch Ltd. Method, device, and system of detecting mule accounts and accounts used for money laundering
US10897482B2 (en) 2010-11-29 2021-01-19 Biocatch Ltd. Method, device, and system of back-coloring, forward-coloring, and fraud detection
US10404729B2 (en) 2010-11-29 2019-09-03 Biocatch Ltd. Device, method, and system of generating fraud-alerts for cyber-attacks
US10728761B2 (en) 2010-11-29 2020-07-28 Biocatch Ltd. Method, device, and system of detecting a lie of a user who inputs data
US10055560B2 (en) 2010-11-29 2018-08-21 Biocatch Ltd. Device, method, and system of detecting multiple users accessing the same account
US10069852B2 (en) 2010-11-29 2018-09-04 Biocatch Ltd. Detection of computerized bots and automated cyber-attack modules
US10083439B2 (en) 2010-11-29 2018-09-25 Biocatch Ltd. Device, system, and method of differentiating over multiple accounts between legitimate user and cyber-attacker
US10747305B2 (en) 2010-11-29 2020-08-18 Biocatch Ltd. Method, system, and device of authenticating identity of a user of an electronic device
US10776476B2 (en) 2010-11-29 2020-09-15 Biocatch Ltd. System, device, and method of visual login
US10949514B2 (en) 2010-11-29 2021-03-16 Biocatch Ltd. Device, system, and method of differentiating among users based on detection of hardware components
US10262324B2 (en) 2010-11-29 2019-04-16 Biocatch Ltd. System, device, and method of differentiating among users based on user-specific page navigation sequence
US10685355B2 (en) * 2016-12-04 2020-06-16 Biocatch Ltd. Method, device, and system of detecting mule accounts and accounts used for money laundering
US10164985B2 (en) 2010-11-29 2018-12-25 Biocatch Ltd. Device, system, and method of recovery and resetting of user authentication factor
US10949757B2 (en) 2010-11-29 2021-03-16 Biocatch Ltd. System, device, and method of detecting user identity based on motor-control loop model
US10917431B2 (en) 2010-11-29 2021-02-09 Biocatch Ltd. System, method, and device of authenticating a user based on selfie image or selfie video
US10298614B2 (en) * 2010-11-29 2019-05-21 Biocatch Ltd. System, device, and method of generating and managing behavioral biometric cookies
US10834590B2 (en) 2010-11-29 2020-11-10 Biocatch Ltd. Method, device, and system of differentiating between a cyber-attacker and a legitimate user
US10970394B2 (en) 2017-11-21 2021-04-06 Biocatch Ltd. System, device, and method of detecting vishing attacks
US8938787B2 (en) * 2010-11-29 2015-01-20 Biocatch Ltd. System, device, and method of detecting identity of a user of a mobile electronic device
US20190158535A1 (en) * 2017-11-21 2019-05-23 Biocatch Ltd. Device, System, and Method of Detecting Vishing Attacks
US9483292B2 (en) 2010-11-29 2016-11-01 Biocatch Ltd. Method, device, and system of differentiating between virtual machine and non-virtualized device
US20240080339A1 (en) * 2010-11-29 2024-03-07 Biocatch Ltd. Device, System, and Method of Detecting Vishing Attacks
US9526006B2 (en) * 2010-11-29 2016-12-20 Biocatch Ltd. System, method, and device of detecting identity of a user of an electronic device
US10395018B2 (en) 2010-11-29 2019-08-27 Biocatch Ltd. System, method, and device of detecting identity of a user and authenticating a user
US10586036B2 (en) 2010-11-29 2020-03-10 Biocatch Ltd. System, device, and method of recovery and resetting of user authentication factor
US10037421B2 (en) 2010-11-29 2018-07-31 Biocatch Ltd. Device, system, and method of three-dimensional spatial user authentication
KR20150109088A (ko) * 2014-03-19 2015-10-01 에스케이하이닉스 주식회사 반도체 장치의 미세패턴 형성방법
GB2539705B (en) 2015-06-25 2017-10-25 Aimbrain Solutions Ltd Conditional behavioural biometrics
GB2552032B (en) 2016-07-08 2019-05-22 Aimbrain Solutions Ltd Step-up authentication
US10198122B2 (en) 2016-09-30 2019-02-05 Biocatch Ltd. System, device, and method of estimating force applied to a touch surface
US10579784B2 (en) 2016-11-02 2020-03-03 Biocatch Ltd. System, device, and method of secure utilization of fingerprints for user authentication
US10397262B2 (en) 2017-07-20 2019-08-27 Biocatch Ltd. Device, system, and method of detecting overlay malware
US11606353B2 (en) 2021-07-22 2023-03-14 Biocatch Ltd. System, device, and method of generating and utilizing one-time passwords

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354440B1 (ko) * 2000-12-04 2002-09-28 삼성전자 주식회사 반도체 장치의 패턴 형성 방법
US6383952B1 (en) * 2001-02-28 2002-05-07 Advanced Micro Devices, Inc. RELACS process to double the frequency or pitch of small feature formation
US7587704B2 (en) * 2005-09-09 2009-09-08 Brion Technologies, Inc. System and method for mask verification using an individual mask error model
JP2008233383A (ja) * 2007-03-19 2008-10-02 Toshiba Corp パターン作成方法、パターン作成プログラム、マスクの製造方法、および半導体装置の製造方法
JP4896898B2 (ja) * 2008-01-18 2012-03-14 株式会社東芝 パターン作成方法および半導体装置の製造方法
JP5536985B2 (ja) * 2008-04-14 2014-07-02 株式会社東芝 半導体装置製造方法およびパターン寸法設定プログラム
US8329385B2 (en) * 2008-06-10 2012-12-11 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093450A (ja) * 2012-11-05 2014-05-19 Dainippon Printing Co Ltd パターン構造体の形成方法
JP2014194960A (ja) * 2013-03-28 2014-10-09 Dainippon Printing Co Ltd ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法
JP2020047634A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 パターン形成方法、マスタテンプレートおよびテンプレートの製造方法
JP7494104B2 (ja) 2020-12-24 2024-06-03 キオクシア株式会社 パターン形成方法およびテンプレートの製造方法

Also Published As

Publication number Publication date
US20110154273A1 (en) 2011-06-23
KR20110070822A (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
JP2011129756A (ja) マスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法
TWI364679B (en) Model-based sraf insertion
KR101275947B1 (ko) 다중 레티클 프로세스를 위한 레티클 정렬 및 오버레이
KR20140041344A (ko) 패턴 형성 방법
TWI539312B (zh) 光罩圖案之產生方法，儲存媒體，電腦，光罩之製造方法，曝光方法，製造用於生成光罩之裝置與系統的方法
US8856695B1 (en) Method for generating post-OPC layout in consideration of top loss of etch mask layer
JP2008233383A (ja) パターン作成方法、パターン作成プログラム、マスクの製造方法、および半導体装置の製造方法
JP5350594B2 (ja) Ｅｕｖマスクの製造方法及びそのマスクを用いた半導体装置の製造方法
TW201723669A (zh) 使用極紫外光微影技術之基板圖案化方法
JP2005338650A (ja) パターンのデータ作成方法、及びパターン検証手法
US9213233B2 (en) Photolithography scattering bar structure and method
JP2011028120A (ja) パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法
JP2007065246A (ja) 露光用マスク、マスクパターン補正方法、及び、半導体装置
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2005157022A (ja) 補助パターン付きマスクの製造方法
JP2010251500A (ja) 半導体デバイスの製造方法及び露光条件決定プログラム
US7816061B2 (en) Lithography masks for improved line-end patterning
JP3161348B2 (ja) 位相差測定用パターンおよび位相シフトマスクの製造方法
US20160062227A1 (en) Mask monitor mark and method for marking the mark
KR20090110553A (ko) 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법
JP4563101B2 (ja) マスクパターンデータ補正方法
JP5545994B2 (ja) 表示装置製造用多階調フォトマスクの製造方法及びパターン転写方法
JP2008090073A (ja) パターンデータ作成方法、パターン形成方法およびプログラム
US20150072272A1 (en) Method For Forming Photo-Mask And OPC Method
JP2006053249A (ja) 基板加工方法、フォトマスクの製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120305

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20120604