TW200931514A - Method of forming etching mask, control program, and program storage medium - Google Patents
Method of forming etching mask, control program, and program storage medium Download PDFInfo
- Publication number
- TW200931514A TW200931514A TW097134403A TW97134403A TW200931514A TW 200931514 A TW200931514 A TW 200931514A TW 097134403 A TW097134403 A TW 097134403A TW 97134403 A TW97134403 A TW 97134403A TW 200931514 A TW200931514 A TW 200931514A
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- mask
- forming
- photoresist
- forming step
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 title claims abstract description 9
- 238000009966 trimming Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003307 slaughter Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 210000002381 plasma Anatomy 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
200931514 九、發明說明: 【發明所屬之技術領域】 【0001】 本發明係關於一種蝕刻遮罩之形成方法、控制 程式及程式記憶媒體,其用來形成對半導體晶圓等基板實施電漿 姓刻等姓刻處理時所使用的银刻遮罩。 7 【先前技術】 【_2】 在習知的半導體裝置的製造步驟中,係對半導
Ο =圓等基板實施電雜刻等的侧處理,以形成微細的電路圖 案等。該等侧處理步驟,顧由制光_微影步驟 刻遮罩。 目·^U 步驟’為了對應形成圖案的細微化, 不關技術。其中之…有所謂雙重圖案成 莖ΓίΓ成形技術,係先實行第1遮罩圖案形成步驟, 驟H用! 步Γ之後再實行第2鮮圖案形成步 驟比起利用1次圖案成形步驟就形成姓 丨·!又,就使用於光阻曝光之初縮遮罩應用光學近 correction; op« 對於單純直線i的=荦在的初縮遮罩中,相 如,开π如圖“ f罩案成較簡單的圖案,然而,例 等的所不那樣的L字型的遮罩圖案(光阻圖案)1 2 罩圖案時’則使用於曝光的初縮遮罩會形成如 圖4 (b)所不圖案2那樣複雜形狀的圖案。 [專利文獻丨]特開2007 — 027742號公報 200931514 【發明内容】 [發明所欲解決的問題] 罢<^ii〇05】 如上所述,在習知技術中,於形成L·字形之垆 雜厂❾非直線狀的細微遮罩圖案時,初縮遮罩的圖案會變複 ❹ ❹ ^0006】 又,該等L字型的遮罩圖案等,若利用镩番圖 ^,技術’喃㈣1鮮圖絲成轉卿成的直線狀圖案, ^ 2料圖轉成步騎戦的直雜職所構成的話义如 34個直線狀圖案之間空有間隔的話,則2個直線狀圖占 2狀態,若使用該等遮罩圖案形成閉極等^圖^^ 會處於通電連接被切_狀態。 ㈣則該’ 【0007】因此’必須使2個直線狀圖案的端部突出而重 疊’以免2個圖案分開未連接。但是,哕穿屮吾 圖案接觸而產生短路。是故,雖有考慮利用钱刻將Σ月出匕 的方法,惟重疊部分的控制(綴合控制)卻變成很繁雜 =G8】冑鑑於相關問題,本發明提供-種钱刻遮罩之 制ΐ式以及程式記憶媒體,其不使關案複雜的初 ΪΪί 的精密度形成具有非直線狀之細微圖案的姓 [解決問題之技術手段] ^si°+〇〇9]請求項1係一種爛遮罩的形成方法,該敍刻 遮罩用來對絲上的祕㈣侧既定_,其特徵為:具有第ι ,罩圖案形成步驟’以及在該第丨遮罩圖案形成步驟之後進行的 ^遮罩圖娜成步驟;該第丨鮮圖飾成步騎形成的第工 圖案,與該第2遮罩圖案形成步驟所形成的第2圖案,至少具有工 個重疊部位;該第1遮罩圖案形成步驟,具有第(圖案修整步驟, 以及第1遮罩侧步驟;該第2遮罩圖案形成步驟,具有第2圖 案修整步驟,以及第2遮罩蝕刻步驟;至少i個的該重疊部位, 200931514 _ =案=使突出部分的突纖少。 記載之侧遮革的形成方法之===成方法,,如請求項1 罩t以二成於該第2遮罩層具二成ιΤ: 案;在該第2遮罩圖案形成步驟mi罩層上形成τ1圖 圖案。 於这弟2遮罩層上形成該第2 ❹ ❹ 或是形成方法,如請求項1 圖案【2?叠部,中的同—直線上不存ί第1圖案與該第2 〜3中任-項記載=3遮4罩m鮮的形成方法,如請求項1 步驟同時進行修整,將mum中,該第2圖案修整 【_】請S第Λ i的長度修整到既定長度。 控制姓刻遮罩形成裝置,在電腦上運作’ 徵工執載^ 上運=程式請 2ί:Γ基板上的被‘==:軍=: 形成裝置執行請=】 [對照先前技術之功效] 罩方法【:二;=:媒口 便能卿嶋 200931514 【實施方式】 【0016】 以下,參照圖面就本發明一實施形態説明之。 【0017】_ 圖1係本發明之實施形態的半導體晶圓W其一 擴大示意圖。該實施形態,如圖中一點鏈線所示的,係使 ς直線狀之曝光圖案1〇的初縮光罩,以及具有直線狀之曝光 — it的初縮光罩共2個初縮光罩,並以直線端部重疊的方式進 ί :,而在半導體晶圓w上形成約略L·字型的蝕刻遮罩。像這 有肖部之非直線狀轉細案,而係使用具有直線狀之 固初縮遮罩’可簡化0Pc模型,如圖4所示的,便 〇 無/頁使用複雜圖案的初縮遮罩。 印直口體晶圓w上的光阻11進行曝光,轉 形狀對光阻11進行顯影處理,留下曝光圖案 s;%f2 a1)1: 案收=L〇i寬度接第1圖案修整步驟,使光阻11的圖 © 【0021】接著,將收縮過的光阻u圖荦告作逆置 i遮罩侧步驟,_作騎丨鱗層的==進二丁第 ⑷。在此狀態下,除了 阻u 層(第2遮罩層)13。 1 77會露出下層的ShN4 【0022】 以上的步驟,係第 半導體晶圓W上形成直線狀的第i _,、、、』,成步驟,其在 遮罩層的制2層12所形成。接著,繼續二:案:二乍為第1 圖案形成步驟。 丁乂下所不的第2遮罩 【0023】第2遮罩圖案形成步驟,先在轉 %隹牛導體晶圓f上 200931514 再次塗布光阻14 ’使用第2初縮遮罩,對光阻14進行曝 直線狀的曝,圖案15 (e)。又,圖2 (e)係表示光阻u經^ 影之後的狀悲。在該步驟中,先對準位置再轉印曝光圖案你 案二的突層12所形成之直線狀的第1圖案的: 【0024】 接著’上述顯影處理後留下曝光圖案形狀φ ❹ 【0025】 接著,進行第2圖案健步驟,將光阻14 ===度,、(g)。此時,控制收縮量,= 出罝C圖2 (f)所不長度l)在既定量以下。 杆莖’把經過收縮的光阻14的圖案當作遮罩進 16, 【0027】 藉由以上步驟’便可形成約略l字型的細碑 j,使用該約略L字型的侧 ❹ 刻,將多晶石夕層16形成約略L字型。 夕曰曰7層ib進仃钱 的構造的G2—i施例n用來實施上述_遮罩形成方法之裝置 導體晶圓内部财用來運送半 33,其可载置收納有半導體曰f數的載置部32、 置I其用來測量期望在半;體晶圓; 200931514
尺寸(critical dimension ; CD)。又,沿著運、篆A 向在另-邊(圖中上側)設有複數的電浆 =31的長邊方 其用來對半導體晶圓W施以麵刻處理。 處理# 35、36、37, 【0030】又,在運送部31-邊端部卜执$ 導體晶圓W位置的位置對準裝置抑。° ^置^用來對準半 機構從載置部32、33所載置之卡£或是箱部31的運送 之後,先運送到位置對準裝置34,;:内取出半導體晶圓W 到各電漿钱刻處理部35、36,以及測置之後,再送 並測量圖案所期望部位的臨界尺 / =進仃蝕刻處理 w會再次被送入載置部32、33 ^ 半導體晶圓 【0031】 上述穿詈的夂m Λ^卡匣戍疋裀盒内收納。 :。程序控制器50連接著使用者介ϋ係===50所控 部52【:】_=ί==ίΓί=52,該記憶 式’或因應處理條件讓裝置的各 义只丁^種處理的控制程 ❹ 入記憶部52的既定位置進柄財域舰内再放置 透過專用線路,傳送指令群。再者,亦可從其他裝置’例如 控制下讓該裝置進行吾人軸實行,雜序控制器5〇的 C® 2 餘刻處理,便可形成钱刻ii _刻處理,以及祕層16的 200931514 【圖式簡單說明】 圖1係本發明一實施形態的概略構造的示意圖。 圖2(a)〜(i)係本發明一實施形態的步驟的説明圖。 圖3係示意圖,表示實施本發明之裝置的一實施形態的概略 構造。 圖4(a)〜(b)係習知技術説明圖。 【主要元件符號說明】 W〜半導體晶圓 1、2〜遮罩圖案 ❹ 10〜曝光圖案 11〜光阻 12〜Si〇2層 13〜Si3N4 層 14〜光阻 15〜曝光圖案 16〜多晶矽層 31〜運送部 32、33〜載置部 Q 34〜位置對準裝置 35、36、37〜電漿蝕刻處理部 38〜測量裝置 50〜程序控制器 51〜使用者介面 52〜記憶部 11
Claims (1)
- 200931514 十、申請專利範圍: 上的 _ 該第1遮罩圖案形成步驟所形成的第i圖案, 圖案形成步驟所形祕第2 _,具有至少 重、二$,'、罩 〇 遮罩=罩圖案形成步驟’具有第1圖案修整步二第〖 罩圖案形成步驟,具有第2圖案修整步驟,以及^ 使刪第2圖齡整步驟進行修正, 2、 如申請專利顧第i項之_遮罩的形成方法, 圖案在該第!遮罩圖案形成步驟中’於該第1遮罩層上形成該第ι 圖案在該第2遮罩圖案形成步驟中’於該第2遮罩層上形成該第2 3、 如圍第1或2項之侧遮罩的形成方法,复中, 4、 專該重疊部位非在同-直線上。 其中申縳如圍第〗至3項中任一項之侧遮罩的形成方法, 定長ίϋ整圖案修整步驟同時進行將該第2圖案的長度製作成既 控^程式產品’錢腦上運作,控槪形成穿詈, 執仃時’會控制_刻遮罩形成裝置,使該裝1實;;寺#專 12 200931514 利範圍1至4射任—項之侧遮罩的形成方法。 6置;巧^記憶?體’記鳴有控制程式,該控制程式可在雷r卜 運作,该電腦用來控制蝕刻遮罩形成 ,細上 板上的被蝴層姓刻出既定宰^二用來對基姓刻遮罩形絲置實J 繼侧鮮戦裝置,使該遮罩的形成方法/的睛專利翻第m射任—項之_ 十一、圖式: Ο 〇 13
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007245002A JP2009076732A (ja) | 2007-09-21 | 2007-09-21 | エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200931514A true TW200931514A (en) | 2009-07-16 |
Family
ID=40472012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097134403A TW200931514A (en) | 2007-09-21 | 2008-09-08 | Method of forming etching mask, control program, and program storage medium |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090081565A1 (zh) |
JP (1) | JP2009076732A (zh) |
KR (1) | KR20090031309A (zh) |
CN (1) | CN101393389A (zh) |
TW (1) | TW200931514A (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3866155B2 (ja) * | 2002-05-17 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
-
2007
- 2007-09-21 JP JP2007245002A patent/JP2009076732A/ja active Pending
-
2008
- 2008-09-08 TW TW097134403A patent/TW200931514A/zh unknown
- 2008-09-18 CN CN200810161240.4A patent/CN101393389A/zh active Pending
- 2008-09-19 US US12/234,032 patent/US20090081565A1/en not_active Abandoned
- 2008-09-19 KR KR1020080092317A patent/KR20090031309A/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20090031309A (ko) | 2009-03-25 |
CN101393389A (zh) | 2009-03-25 |
JP2009076732A (ja) | 2009-04-09 |
US20090081565A1 (en) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8080886B2 (en) | Integrated circuit semiconductor device with overlay key and alignment key and method of fabricating the same | |
US6811934B2 (en) | Field correction of overlay error | |
US9864831B2 (en) | Metrology pattern layout and method of use thereof | |
US20060292497A1 (en) | Method of forming minute pattern of semiconductor device | |
TW200818405A (en) | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same | |
CN103390551B (zh) | 半导体装置图案化结构的制作方法 | |
TW200401376A (en) | Method of using an amorphous carbon layer for improved reticle fabrication | |
US8748066B2 (en) | Method for forming photomasks | |
CN105679656B (zh) | 图案验证方法 | |
TW200931514A (en) | Method of forming etching mask, control program, and program storage medium | |
TW200931516A (en) | Forming method of etching mask, control program and program storage medium | |
TWI380139B (en) | Method for wafer alignment | |
CN103605264B (zh) | 基板上的图案形成方法 | |
KR20090103520A (ko) | 노광마스크 및 이를 이용한 반도체 소자의 형성 방법 | |
TW200919100A (en) | Exposure method | |
KR20040017623A (ko) | 포토마스크 제조방법 | |
US6586143B1 (en) | Accurate wafer patterning method for mass production | |
CN115236955B (zh) | 一种获得对称图形的光刻方法 | |
CN113075866B (zh) | 一种半导体器件制造方法 | |
JP2019045726A (ja) | パターン形成方法、リソグラフィ装置、および物品製造方法 | |
US20230251574A1 (en) | Method to enhance lithography pattern creation using semiconductor stress film tuning | |
JP2000275816A (ja) | フォトマスク基板およびフォトマスクの製造方法 | |
TW541592B (en) | Forming method for exposure pattern and the exposure pattern | |
CN118339635A (zh) | 使用应力源膜的精度多轴光刻对准校正 | |
CN109686663A (zh) | 一种半导体结构及其制造方法 |