KR101059174B1 - 반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템 - Google Patents

반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템 Download PDF

Info

Publication number
KR101059174B1
KR101059174B1 KR1020090007118A KR20090007118A KR101059174B1 KR 101059174 B1 KR101059174 B1 KR 101059174B1 KR 1020090007118 A KR1020090007118 A KR 1020090007118A KR 20090007118 A KR20090007118 A KR 20090007118A KR 101059174 B1 KR101059174 B1 KR 101059174B1
Authority
KR
South Korea
Prior art keywords
resist
resist pattern
layer
pattern
developing
Prior art date
Application number
KR1020090007118A
Other languages
English (en)
Other versions
KR20090093802A (ko
Inventor
후미코 이와오
사토루 시무라
테츠 가와사키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090093802A publication Critical patent/KR20090093802A/ko
Application granted granted Critical
Publication of KR101059174B1 publication Critical patent/KR101059174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B27/00—Photographic printing apparatus
    • G03B27/32—Projection printing apparatus, e.g. enlarger, copying camera
    • G03B27/52—Details
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/092—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by backside coating or layers, by lubricating-slip layers or means, by oxygen barrier layers or by stripping-release layers or means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(과제) 패턴 붕괴를 일으키는 일 없이, 레지스트 패턴을 슬림화하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것이다.
(해결 수단) 하지층(1)상에 레지스트층(3)을 형성하는 공정과, 레지스트층(3)에 가용층(3a) 및 불용층(3b)의 패턴으로 이루어지는 노광 패턴을 얻는 공정과, 노광 패턴이 형성된 레지스트층(3)으로부터 가용층(3a)을 제거하여, 레지스트 패턴(3c)을 형성하는 공정과, 레지스트 패턴(3c)으로부터 중간 노광 영역(3d)을 제거하는 공정과, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)에, 이 레지스트 패턴(3c)을 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하여, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)의 표면에 새로운 가용층(3e)을 형성하는 공정과, 레지스트 패턴(3c)으로부터 새로운 가용층(3e)을 제거하는 공정을 구비한다.
하지층, 레지스트층, 가용화 물질

Description

반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템{MANUFACTURING METHOD OF SEMICONDUCTOR APPARATUS, AND SYSTEM FOR PROCESSING APPLICATION AND DEVELOPMENT OF RESIST}
본 발명은, 예를 들면, 반도체 프로세스 등에 이용되는 레지스트 패턴의 슬리밍 방법, 이 슬리밍 방법을 이용한 반도체 장치의 제조 방법 및, 레지스트 도포·현상 처리 시스템에 관한 것이다.
반도체 장치의 미세화에 수반하여, 광학 노광 기술만으로는, 1:1의 밀집 패턴(dense pattern)의 노광 콘트라스트를 충분히 확보하는 것이 어려워지고 있다. 그래서, 현재 상황에서는,
(1) 패턴에 새로운 층을 조합하여, 밀집 패턴을 형성한다
(2) 패턴 형성을 2회로 나누어, 밀집 패턴을 형성한다
등의 수법이 검토되고 있다.
어느 수법에 있어서도, 패턴의 선폭(線幅)을 얼마나 가늘게 형성하는가가 중요하다.
또한, 레지스트 패턴의 선폭을 가늘게 형성하는 기술로서는, 예를 들면, 특 허문헌 1 내지 3이 알려져 있다.
특허문헌 1에서는, 화학 증폭형 레지스트를 이용하여 레지스트 패턴을 형성한 후, 이 레지스트 패턴상에 산성 피막을 도포하여 레지스트 패턴의 표면층을 알칼리 가용성으로 전환하고, 알칼리 가용성으로 전환된 표면층을 제거함으로써, 레지스트 패턴의 선폭을, 맨처음에 형성된 선폭보다도 더욱 가늘게 한다.
특허문헌 2에서는, 화학 증폭형 레지스트를 이용하여 레지스트 패턴을 형성한 후, 이 레지스트 패턴상에 개질재(改質材)를 도포하여 레지스트 패턴에 개질재를 확산시킨다. 이 이후, 개질재와 레지스트 패턴 중, 개질재가 확산되어 용해 가능하게 된 부분을 제거함으로써, 레지스트 패턴의 선폭을, 맨처음에 형성된 선폭보다도 더욱 가늘게 한다.
특허문헌 3에서는, 레지스트 패턴을 형성한 후, 이 레지스트 패턴상에 패턴 박육화(薄肉化) 재료(축소 재료)를 도포하여 레지스트 패턴의 표면에 패턴 믹싱층을 형성한다. 이 이후, 박육화 재료와 패턴 믹싱층을 제거함으로써, 레지스트 패턴의 선폭을, 맨처음에 형성된 선폭보다도 더욱 가늘게 한다.
[특허문헌 1] 일본공개특허공보 2001-281886호
[특허문헌 2] 일본공개특허공보 2002-299202호
[특허문헌 3] 일본공개특허공보 2003-215814호
특허문헌 1 내지 3은, 레지스트 패턴의 표면을 가용성으로 함으로써, 레지스트 패턴의 선폭을, 맨처음에 형성된 선폭보다도 더욱 가늘게 할 수 있다(이하, 본 명세서에서는 슬림화라고 칭함).
그러나, 패턴의 미세화의 요구는 계속 엄격해지고 있으며, 패턴에 요구되는 선폭은 가늘어지고 있다. 레지스트 자체도, 보다 미세한 패턴을 형성할 수 있도록 고감도화되어 가고 있다. 이와 같은 여러 가지 요인에 의해, 레지스트 패턴을 슬림화하기 위해, 레지스트 패턴의 표면을 가용성으로 하는 공정을 부가하면, 패턴 붕괴가 생기기 쉬워진다는 사정을 초래하게 되었다.
본 발명은, 패턴 붕괴를 일으키는 일 없이, 레지스트 패턴을 슬림화하는 것이 가능한 레지스트 패턴의 슬리밍 방법, 이 슬리밍 방법을 이용한 반도체 장치의 제조 방법 및, 상기 슬리밍 방법을 실행할 수 있는 레지스트 도포·현상 처리 시스템을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 제1 형태에 따른 반도체 장치의 제조 방법은, 하지층(underlayer)상에 레지스트층을 형성하는 공정과, 상기 레지스트층에 가용층 및 불용층의 패턴으로 이루어지는 노광 패턴을 얻는 공정과, 상기 노광 패턴이 형성된 레지스트층으로부터 가용층을 제거하여, 레지스트 패턴을 형성하는 공정과, 상기 레지스트 패턴으로부터 중간 노광 영역을 제거하는 공정과, 상기 중 간 노광 영역이 제거된 레지스트 패턴에, 이 레지스트 패턴을 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하는 공정과, 상기 반응 물질이 도입된 레지스트 패턴의 표면에 새로운 가용층을 형성하는 공정과, 상기 레지스트 패턴으로부터 새로운 가용층을 제거하는 공정을 구비한다.
본 발명의 제2 형태에 따른 반도체 장치의 제조 방법은, 하지층상에 제1 레지스트층을 형성하는 공정과, 상기 제1 레지스트층에 가용층 및 불용층의 패턴으로 이루어지는 노광 패턴을 얻는 공정과, 상기 노광 패턴이 형성된 제1 레지스트층으로부터 가용층을 제거하여, 제1 레지스트 패턴을 형성하는 공정과, 상기 제1 레지스트 패턴으로부터 중간 노광 영역을 제거하는 공정과, 상기 중간 노광 영역이 제거된 제1 레지스트 패턴에, 이 제1 레지스트 패턴을 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하는 공정과, 상기 반응 물질이 도입된 제1 레지스트 패턴의 표면에 새로운 가용층을 형성하는 공정과, 상기 제1 레지스트 패턴으로부터 새로운 가용층을 제거하는 공정과, 상기 새로운 가용층이 제거된 제1 레지스트 패턴이 형성된 상기 하지층상에, 제2 레지스트층을 형성하는 공정과, 상기 제2 레지스트층에 가용층 및 불용층의 패턴으로 이루어지는 노광 패턴을 얻는 공정과, 상기 노광 패턴이 형성된 제2 레지스트층으로부터 가용층을 제거하여, 제2 레지스트 패턴을 형성하는 공정과, 상기 제2 레지스트 패턴으로부터 중간 노광 영역을 제거하는 공정과, 상기 중간 노광 영역이 제거된 제2 레지스트 패턴에, 이 제2 레지스트 패턴을 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하는 공정과, 상기 반응 물질이 도입된 제2 레지스트 패턴의 표면에 새로운 가용층을 형성하는 공 정과, 상기 제2 레지스트 패턴으로부터 새로운 가용층을 제거하는 공정을 구비한다.
본 발명의 제3 형태에 따른 레지스트 도포·현상 처리 시스템은, 레지스트를 도포하는 도포 유닛과, 상기 도포된 레지스트를 프리 베이크(pre-bake)하는 프리 베이크 유닛과, 상기 프리 베이크된 레지스트를 노광하는 노광 유닛과, 상기 노광된 레지스트를 포스트 노광 베이크하는 제1 포스트 노광 베이크 유닛과, 상기 포스트 노광 베이크된 레지스트를 현상하는 제1 현상 유닛과, 상기 현상된 레지스트를 포스트 베이크하는 포스트 베이크 유닛과, 상기 포스트 베이크된 현상이 끝난 레지스트를 제2회 현상하는 제2 현상 유닛과, 상기 제2회 현상된 레지스트에, 이 레지스트를 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하는 반응 물질 도입 유닛과, 상기 반응 물질이 도입된 레지스트를 제2회 포스트 노광 베이크하는 제2 포스트 노광 베이크 유닛과, 상기 제2회 포스트 노광 베이크된 레지스트를 제3회 현상하는 제3 현상 유닛을 구비한다.
본 발명에 의하면, 패턴 붕괴를 일으키는 일 없이, 레지스트 패턴을 슬림화하는 것이 가능한 레지스트 패턴의 슬리밍 방법, 이 슬리밍 방법을 이용한 반도체 장치의 제조 방법 및, 상기 슬리밍 방법을 실행할 수 있는 레지스트 도포·현상 처리 시스템을 제공할 수 있다.
이하, 도면을 참조하면서, 본 발명의 바람직한 형태에 대하여 설명한다.
(제1 실시 형태)
도1A 내지 도1F 는, 본 발명의 제1 실시 형태에 따른 레지스트 패턴의 슬리밍 방법의 일 예를 나타내는 단면도이다.
우선, 도1A 에 나타내는 바와 같이, 하지층(1)상에, 반사 방지막(Bottom Anti-Reflection Coating: BARC)(2)을 형성한다. 하지층(1)의 예는, 반도체 웨이퍼 자체나, 이 반도체 웨이퍼상에 형성된 층간 절연막 등의 반도체 장치 내 구조이다. BARC(2)은, 예를 들면, 반사 방지제가 첨가된 레지스트를 도포하거나, 또는 반사 방지막을 퇴적함으로써 형성된다. 또한, BARC(2)은, 필요에 따라 형성되면 좋다. 이어서, 반사 방지막(2)상에 레지스트를 도포하고, 도포된 레지스트를 프리베이크하여 용제를 날려, 고화시킴으로써 레지스트층(3)을 형성한다. 레지스트의 일 예는 화학 증폭형 레지스트이다. 화학 증폭형 레지스트의 일 예는, 예를 들면, 빛이 조사됨으로써, 용제에 대하여 가용인 가용화 물질을 발생시키는 레지스트이다. 구체적인 일 예로서, 본 예에서는, 광산 발생제(光酸發生劑; PhotoAcid Generator: PAG)를 함유하고, ArF 엑시머레이저(파장 193nm)를 광원으로 이용한 노광에 대응 가능한 화학 증폭형 레지스트를 이용했다. PAG는 빛이 닿으면 산(酸)을 발생한다. 산은, 레지스트에 포함된 알칼리 불용성 보호기와 반응하여, 알칼리 불용성 보호기를 알칼리 가용성기(基)(가용화 물질)로 변화시킨다. 상기 반응의 일 예는 산촉매 반응이다.
다음으로, 도1B 에 나타내는 바와 같이, 레지스트층(3)의 선택된 부분을 노광하여, 레지스트층(3)을 가용화시키는 가용화 물질을 선택적으로 발생시킨다. 본 예의 레지스트는, PAG를 함유한 화학 증폭형 레지스트이다. 본 예에서는, 노광 후, 레지스트층(3) 중에 발생한 산을 활성화시켜, 알칼리 불용성 보호기(基)를 알칼리 가용성기(가용화 물질)로의 변화를 촉진하기 위해, 열처리(Post Exposure Bake: PEB)를 행한다. 이와 같이, 가용화 물질을 선택적으로 발생시킴으로써, 레지스트층(3) 중에, 예를 들면, 알칼리성의 용제에 대하여 가용인 가용층(3a) 및 불용인 불용층(3b)의 패턴으로 이루어지는 노광 패턴을 얻는다.
다음으로, 도1C 에 나타내는 바와 같이, 노광 패턴이 형성된 레지스트층(3)으로부터 가용층(3a)을 제거하여, 노광 패턴에 따른 레지스트 패턴(3c)을 형성한다. 본 예에서는, 노광 패턴이 형성된 레지스트층(3)상에, 알칼리성 용제(현상액)를 분무함으로써, 가용층(3a)을 제거했다. 이에 따라, 불용층(3b)으로 이루어지는 레지스트 패턴(3c)이 형성된다. 이어서, 필요하면, 레지스트 패턴(3c)을 경화시키기 위해, 포스트 베이크를 행한다. 이것으로 제1회 현상 공정이 종료된다.
종래, 레지스트층(3)의 현상 공정은 1회이다. 그러나, 현상 후의 레지스트층(3)의 측면에는, 가용이어야 할 영역임에도 불구하고, 가용화가 완전히 진행되지 않거나, 또는 불용이어야 할 영역임에도 불구하고, 근소한 가용성기가 발생하는 것 같은, 가용층(3a)과 불용층(3b)의 중간적인 성질을 갖는 영역이 생겨 버린다. 이와 같은 영역을, 본 명세서에서는 중간 노광 영역(3d)이라고 부른다. 중간 노광 영역(3d)을 발생시키는 원인으로서는, 여러 가지가 생각될 수 있지만, 일 예를 든다면, 반도체 장치의 미세화가 진행됨에 따라, 빛을 쏘여야 할 영역과 빛을 쏘이지 않는 영역의 경계에, 충분한 노광 콘트라스트를 확보하는 것이 어려워지고 있는 점 이다. 예를 들면, 미세화에 수반하여 노광 파장의 단파장화가 진행되고 있어, 현재는, 광원으로서 KrF 엑시머레이저, 또한 단파장의 ArF 엑시머레이저가 이용되도록 되고 있다. 그러나, 엑시머레이저 등의 단파장 광원은, 예를 들면, 수은 램프의 i선 등을 이용한 노광에 비교하여, 일반적으로 노광 강도가 약해지기 쉽다는 사정을 안고 있다. 이것이, 반도체 장치의 미세화에 수반되어, 충분한 노광 콘트라스트를 확보하는 것의 어려움이 증가하고 있는 요인의 하나이다.
또한, 밝은 부분에서 어두운 부분으로의 명암의 변화는, 미크로적으로 보면 “1”과“0”의 관계와 같이 서로 이산(離散)하고, 연속하지 않는 변화가 아니라, 연속한 변화로 되는 것이 실제이다. 이 때문에, 레지스트층(3)에는, 빛이 약하게 닿는 부분이 생겨 버린다. 예를 들면, 엑시머레이저 등의 단파장 광원으로 사용되는 화학 증폭형 레지스트에는, PAG가 전체에 함유되어 있다. PAG가 전체에 함유되어 있기 때문에, 빛이 조금이라도 닿으면, 근소하게나마 산이 발생한다. 발생한 근소한 산이, 현상 후의 레지스트 패턴(3c)에, 중간 노광 영역(3d)을 발생시켜 버린다. 이러한 중간 노광 영역(3d)의 발생이, 나중에 레지스트의 슬리밍에 나쁜 영향을 미친다.
그래서, 본 실시 형태에서는, 도1D 에 나타내는 바와 같이, 제1회 현상 공정 후에, 레지스트 패턴(3c)으로부터 중간 노광 영역(3d)을 제거하도록 했다.
중간 노광 영역(3d)을 제거하는 수법의 일 예는 현상이다. 본 제1 실시 형태에서는, 중간 노광 영역(3d)의 제거에 현상을 이용했다(제2회 현상 공정).
중간 노광 영역(3d)을 제거하기 위한 현상으로 하여, 우선, 레지스트 패 턴(3c)의 선폭(Critical Dimension: CD)과, 현상액의 온도와의 관계를 조사해 보았다. 그 결과를 도2 에 나타낸다. 도2 에는, 선폭(CD)이 대략 60nm인 레지스트 패턴(3c)에 제2회 현상 공정을 행했을 때의 현상액의 온도마다의 선폭(CD)의 변화가 나타나 있다. 이 시험에 있어서는, 현상액의 농도는 표준 농도(약 2.38％)로 하고, 현상 시간으로서 60sec(Cond. 1) 및, 30sec(Cond. 2)의 두 가지를 선택했다.
도2 에 나타내는 바와 같이, 선폭(CD)은, 현상액의 온도를 높임에 따라 감소한다.
이와 같이, 상기 시험의 결과, 선폭(CD)의 감소량은, 현상액의 온도를 높임에 따라 커지는 것이 확인되었다. 본 시험에서는, 현상 시간이 60sec일 때, 현상액의 온도가 40℃ 내지 45℃의 범위에 있어서, 선폭(CD)의 감소량이 약 15nm대로, 최대의 감소량이었다. 또한, 현상 시간이 30sec일 때에는, 현상액의 온도가 40℃ 내지 50℃의 범위에 있어서, 선폭(CD)의 감소량이 약 6 내지 8nm대로, 최대의 감소량이었다.
이와 같이, 현상액의 온도를 높이면, 선폭(CD)의 감소량이 커지는 경향이 확인되었지만, 중간 노광 영역(3d)은, 레지스트 패턴(3c), 즉 불용층(3b)의 전체가 아니라, 불용층(3b) 중에 어느 정도의 비율로 발생한다. 또한, 불용층(3b)은, 이론상, 현상액에는 녹지 않기 때문에, 현상 시간에 따라 제거 가능한 중간 노광 영역(3d)이 없어지면, 선폭(CD)의 감소가 포화되게 될 것이다.
도2 에 나타내는 시험 결과에서는, 현상 시간이 60sec일 때, 선폭(CD)의 감소량이 대략 10nm 내지 15nm 정도가 되면 포화 경향을 나타낸다. 마찬가지로, 현 상 시간이 30sec일 때, 선폭(CD)의 감소량이 대략 6 내지 8nm 정도가 되면, 포화 경향을 나타내는 상태를 알 수 있다. 이 결과로부터, 본래의 선폭이 약 60nm인 레지스트 패턴(3c)에는, 현상 시간 60sec로 제거 가능한 중간 노광 영역(3d)이 약 10nm 내지 15nm 존재하고, 현상 시간 30sec로 제거 가능한 중간 노광 영역(3d)이 약 6 내지 8nm 존재한다고 추측된다. 비율로 환산하면, 현상 시간에 따라 제거 가능한 중간 노광 영역(3d)은, 본래의 선폭에 대하여 10∼25％ 정도 존재한다고 추측된다.
현상 시간에 따라 제거 가능한 중간 노광 영역(3d)이 제거된 후는, 제거가 곤란한 불용층(3b)이 남을 뿐이다. 불용층(3b)은, 이론상, 현상액에 녹지 않기 때문에, 본래의 선폭이 10∼25％ 정도 감소하면, 그 이상 선폭이 감소하는 일은 이론상 없다. 즉, 현상액의 온도를 높게 해도, 어느 온도를 넘으면, 중간 노광 영역(3d)의 제거 효과는 거의 변하지 않게 된다. 따라서, 현상액의 온도에는 적절한 상한이 설정되는 편이 좋다. 적절한 상한을 설정함으로써, 예를 들면, 현상액을 불필요하게 가온(加溫)하지 않아도 되어 제조 비용의 저하에도 유리하게 된다. 본 예에서는, 현상액의 온도가 대략 43℃를 넘으면 제거 효과가 변하지 않게 된다. 따라서, 현상액의 온도의 범위는 현상 시간에 따라 바뀌지만, 대략 23℃ 이상 45℃ 이하가 좋을 것이다.
그런데, 본 예에서는, 현상액의 온도가 45℃ 내지 50℃를 넘으면, 선폭(CD)의 측정이 불가능해졌다. 이것은 레지스트 패턴(3c)이 붕괴되어 버렸기 때문이다. 레지스트 패턴(3c), 즉 불용층(3b)은, 이론상, 현상액에는 녹는 일은 없으므로, 현 상액에 의해 레지스트 패턴(3c)이 너무 가늘어져서 붕괴되었다고는 생각하기 어렵다. 이 원인은, 레지스트 패턴(3c)의 근본에 있는 BARC(2)이 현상액에 침식된 것에 있었다. 레지스트 패턴(3c)이, 근본인 BARC(2)이 침식됨으로써 붕괴된 것이다.
그래서, 레지스트 패턴(3c)의 선폭(CD)을 대략 70nm로 바꿔 보아 동일한 시험을 행했다. 이 시험에 있어서는, 현상액의 농도는 표준 농도(약 2.38％)로 하고, 현상 시간으로서 10sec를 선택했다. 그 결과를 도3 에 나타낸다.
도3 에 나타내는 바와 같이, 선폭(CD)을 대략 70nm로 하면, 현상액의 온도를 70℃까지, 레지스트 패턴(3c)이 붕괴되는 일 없이, 레지스트 패턴(3c)의 선폭(CD)을 감소시킬 수 있었다.
이 결과에 의해, 현상액의 바람직한 온도 범위는 23℃ 이상 70℃ 이하인 것을 알았다.
단, BARC(2)의 내성을 고려해 넣으면, 현상액의 온도 범위는, 23℃ 이상 45℃ 이하가 보다 바람직하다.
이와 같이, 중간 노광 영역(3d)의 제거에 현상을 이용하는 경우, 현상액의 온도에 상한을 설정하는 것은, 제조 비용의 저하뿐만 아니라, BARC(2)의 불의의 침식, 이 불의의 침식에 수반되는 패턴 붕괴의 억제에도 유리하다.
다음으로, 중간 노광 영역(3d)을 제거하기 위한 현상으로 하여, 선폭(CD)과 현상액의 농도와의 관계를 조사해 보았다. 그 결과를 도4 에 나타낸다. 도4 에는, 선폭(CD)이 대략 60nm인 레지스트 패턴(3c)에 제2회 현상 공정을 행했을 때의 현상액의 농도마다의 선폭(CD)의 변화가 나타나 있다. 이 제2회 현상 공정에 이용 한 현상액의 온도는 23℃로 하고, 현상 시간은 60sec로 했다.
도4 에 나타내는 바와 같이, 단위 시간, 본 예에서는 60sec당의 선폭(CD)의 감소는 현상액의 농도를 높게 함에 따라 높아진다. 본 예에서는, 현상액의 농도를, 2.38％, 10％, 15％로 높임에 따라 선폭(CD)의 감소량이 커진다.
본 예에서도, 농도가 15％를 넘어 20％가 되자, 레지스트 패턴(3c)의 붕괴가 발생했다. 이 원인도, BARC(2)의 침식이었다.
이와 같이, 중간 노광 영역(3d)을 제거하려면, 현상액의 농도를 높이는 것이 좋지만, 중간 노광 영역(3d)의 제거 효과가 결국은 포화되는 것 및, BARC(2)이 침식되는 것을 고려하면, 농도에도 상한을 주는 것이 좋다. 본 예에서는, 바람직한 현상액의 농도는 2.38％ 이상 15％ 이하이다.
또한, 중간 노광 영역(3d)을 제거하기 위한 현상으로 하여, 선폭(CD)과 현상 시간과의 관계를 조사해 보았다. 그 결과를 도5 에 나타낸다. 도5 에는 선폭(CD)이 대략 60nm인 레지스트 패턴(3c)에 제2회 현상 공정을 행했을 때의, 현상 시간마다의 선폭(CD)의 변화가 나타나 있다. 이 시험에 있어서는, 현상액의 농도로서 2.38％(표준 농도), 5％ 및, 10％의 3개를 선택했다. 농도가 2.38％의 경우에는 현상액의 온도를 23℃(Cond. 1), 농도가 5％의 경우에는 현상액의 온도를 35℃(Cond. 2), 농도가 10％의 경우에는 현상액의 온도를 35℃(Cond. 3)로 했다.
도5 에 나타내는 바와 같이, 선폭(CD)은, 현상 시간을 길게 함에 따라 감소한다.
예를 들면, Cond. 1일 때에는, 현상 시간이 약 60sec 이상이 되면 선폭(CD) 이 감소하기 시작한다. Cond. 2 및 Cond. 3일 때에는, 현상 시간이 약 20sec 이상이 되면, 선폭(CD)의 감소 효과가 높다.
또한, 중간 노광 영역(3d)은, 본래의 레지스트 패턴(3c) 중에 있는 비율로 포함되어 있으므로, 현상 시간을 길게 해도, 어느 시간을 넘으면 제거 효과가 거의 변하지 않게 된다. 본 예에서는, 300sec를 넘으면 제거 효과가 변하지 않게 된다.
또한, 현상 시간 20sec 미만에 있어서는, 선폭(CD)이 어떻게 변화하는지를 조사해 보았다. 그 결과를 도6 에 나타낸다. 이 시험에 있어서는 현상액의 농도를 2.38％, 현상액의 온도를 48℃로 했다.
도6 에 나타내는 바와 같이, 현상 시간이 1sec부터 선폭(CD)이 감소한다.
또한, 도7 은, 도5 중의 Cond. 1의 시료의 시험 결과를, 현상 시간 0sec부터 1200sec까지의 선폭(CD)의 변화를 대수(對數) 표시하지 않고 나타낸 것이다.
다시 도7 에 나타내는 바와 같이, 현상 시간이 300sec를 넘으면, 제거 효과는 거의 변하지 않게 된다.
이상의 결과로부터, 본 예에서는, 바람직한 현상 시간은, 1sec 이상 300sec 이하가 된다.
또한, 본 예에서는, 도1E 에 나타내는 바와 같이, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)에, 이 레지스트 패턴(3c)을 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하고, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)의 표면에 새로운 가용층(3e)을 형성하도록 했다. 새로운 가용층(3e)을 형성하는 방법의 예는, 반응 물질을, 레지스트 패턴(3c) 내로 확산시키는 것이다. 확산으로서는, 주로, 다음의 두 예를 이용할 수 있다.
제1 예는, 반응 물질을, 레지스트 패턴(3c) 내에 액상(液相) 확산으로 확산시키는 것이다. 액상 확산의 일 예는, 도8 에 나타내는 바와 같이, 상기 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)상에, 반응 물질을 포함하는 용액을 도포하는 것이다. 반응 물질의 일 예는, 산이다. 산을 포함하는 산성 용액의 일 예로서는, 예를 들면, TARC(Top Anti-Reflection Coating)을 이용할 수 있다.
구체적인 공정의 일 예로서는, 도8 에 나타내는 바와 같이, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)상에, 반응 물질, 예를 들면, 산(H+)을 포함하는 용액(4a)을 도포한다. 이어서, 용액(4a)으로부터, 산(H+)을, 레지스트 패턴(3c)의 표면으로부터 레지스트 패턴(3c)내로 확산시킨다. 확산 시에는, 도8 에 나타내는 바와 같이, 레지스트 패턴(3c)이 형성되어 있는 기판, 예를 들면, 반도체 웨이퍼(W)를, 베이커(5)를 이용하여 베이크하면, 반응 물질, 예를 들면, 산(H+)의 확산량을 크게 할 수 있기 때문에 좋다. 또한, 베이크함으로써, 레지스트 패턴(3c) 내로 확산한 산(H+)을 활성화할 수 있어, 불용층(3b)으로부터 가용층(3e)으로의 변화를 촉진할 수도 있다. 불용층(3b)으로부터 가용층(3e)으로의 변화의 일 예는, 예를 들면, 알칼리 불용성 보호기로부터 알칼리 가용성기(가용화 물질)로의, 산(H+)을 촉매 성분으로 한 변화이다.
또한, 베이크 온도가 너무 높으면, 패턴 붕괴나 패턴 쓰러짐의 요인이 되기 때문에, 베이크 온도에는 상한이 설정되는 것이 바람직하다. 베이크 온도의 상한은, 레지스트 패턴(3c)을 구성하는 레지스트의 종류에 따라 바뀌겠지만, 본 예에서는, 110℃이다. 바람직한 베이크 온도는, 50℃ 내지 180℃이다.
제2 예는, 반응 물질을, 레지스트 패턴(3c) 내에 기상(氣相) 확산으로 확산시키는 것이다. 기상 확산의 일 예는, 도9 에 나타내는 바와 같이, 상기 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)을, 반응 물질을 포함하는 기체(분위기)에 폭로(暴露)하는 것이다. 반응 물질의 일 예는, 제1 예와 동일하게 산이다. 산을 포함하는 기체의 일 예로서는, 예를 들면, TARC을 기화시킨 것을 이용할 수 있다.
구체적인 공정의 일 예로서는, 도9 에 나타내는 바와 같이, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)이 형성된 기판, 예를 들면, 반도체 웨이퍼(W)를 처리 챔버(6) 내에 반입하고, 처리 챔버(6) 내에, 반응 물질, 예를 들면, 산(H+)을 포함하는 산 함유 가스를 공급하여, 레지스트 패턴(3c)을, 산(H+)을 포함하는 분위기(4b)에 폭로한다. 이어서, 산(H+)을 포함하는 분위기(4b)로부터, 산(H+)을, 레지스트 패턴(3c)의 표면으로부터 레지스트 패턴(3c) 내로 확산시킨다. 확산 시에는, 도9 에 나타내는 바와 같이, 제1 예와 동일하게, 레지스트 패턴(3c)이 형성되어 있는 기판, 예를 들면, 반도체 웨이퍼(W)를, 베이커(5)를 이용하여 베이크하는 것이 좋다. 베이크함으로써, 제1 예와 동일하게, 반응 물질, 예를 들면, 산(H+)의 확산량을 크게 할 수 있고, 또한, 레지스트 패턴(3c) 내로 확산한 산(H+)을 활성화 할 수 있어, 불용층(3b)으로부터 가용층(3e)으로의 변화를 촉진할 수 있다. 불용층(3b)으로부터 가용층(3e)으로의 변화의 일 예는, 본 제2 예에 있어서도, 산(H+)을 촉매 성분으로 한 알칼리 불용성 보호기로부터 알칼리 가용성기(가용화 물질)로의 변화이다.
또한, 본 제2 예에 있어서의 베이크 온도의 범위는, 제1 예와 동일한 것으로 좋다.
이와 같이, 반응 물질, 예를 들면, 산(H+)을 레지스트 패턴(3c)의 표면으로부터 레지스트 패턴(3c) 내로, 액상 또는 기상 확산시킴으로써, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)의 표면에 새로운 가용층(3e)을 형성할 수 있다.
다음으로, 도1F 에 나타내는 바와 같이, 새로운 가용층(3e)이 형성된 레지스트 패턴(3c)으로부터 새로운 가용층(3e)을 제거한다. 제거의 일 예는 현상이다.
본 예에서는, 새로운 가용층(3e)이 형성된 레지스트 패턴(3c)상에, 알칼리성 용제(현상액)를 분무함으로써, 새로운 가용층(3e)을 제거했다. 이어서, 필요하면, 레지스트 패턴(3c)을 경화시키기 위해, 포스트 베이크를 행한다. 이것으로 제3회 현상 공정이 종료된다.
이와 같이, 제1 실시 형태에 의하면, 도1C 에 나타낸 제1회 현상 공정의 후에, 도1D 에 나타낸 중간 노광 영역(3d)의 제거 공정(제2회 현상 공정) 및, 도1F 에 나타낸 새로운 가용층(3e)의 제거 공정(제3회 현상 공정)을 행하기 때문에, 제1 회 현상 공정에 있어서의 레지스트 패턴(3c)의 선폭(CDint)보다도 가는 선폭(CDfnl)을 갖는 레지스트 패턴(3c)을 얻을 수 있다.
게다가, 최종의 레지스트 패턴(3c)의 선폭(CDfnl)에 있어서의 슬리밍 양은, 최초의 레지스트 패턴(3c)의 선폭(CDint)으로부터, 중간 노광 영역(3d)의 제거에 의한 슬리밍 양과, 새로운 가용층(3e)의 제거에 의한 슬리밍 양의 둘을 가산한 것이 된다. 따라서, 슬리밍 공정이 1회인 슬리밍 방법에 비교하면, 레지스트 패턴(3c)의 슬리밍 양을, 보다 크게 할 수 있다. 구체적인 수치예를 들면, 제1회 현상 공정 후의 레지스트 패턴(3c)의 선폭이 60nm이었던 경우에는, 중간 노광 영역(3d)의 제거로 약 10nm, 이것에 이어지는 새로운 가용층(3e)의 제거로 약 15nm, 합쳐서 약 25nm의 슬림화가 가능하다. 따라서, 예를 들면, 60nm의 선폭의 레지스트 패턴을 얻을 수 있는 노광 기술을 이용한 경우라도, 최종적으로 얻어지는 레지스트 패턴의 선폭, 대략 절반인 약 35nm로 할 수 있다.
또한, 제1 실시 형태에 의하면, 제1회 현상 공정을 끝낸 레지스트 패턴(3c)으로부터, 중간 노광 영역(3d)을 제거한다. 이 때문에, 새로운 가용층(3e)을, 표면 부분이 청정한 레지스트 패턴(3c) 내에 형성할 수 있다. 표면 부분이 청정하다란, 본 예에서는, 표면 부분에 여분의 가용화 물질 및/또는 반응 물질이 거의 없는 상태를 가리킨다. 본 예에서는, 새로운 가용층(3e)을, 여분의 알칼리 가용성기, 및/또는 산이 거의 없는 레지스트 패턴(3c)상에 형성한다. 이 때문에, 중간 노광 영역(3d)을 제거하지 않은 레지스트 패턴(3c)에 형성하는 경우에 비교하여, 패턴 붕괴를 발생시키기 어려운 상태로, 레지스트 패턴(3c)을 슬리밍할 수 있다. 이 이 점을 뒷받침하는 참고예로서, 도10A 에, 중간 노광 영역(3d)을 제거하지 않은 레지스트 패턴에, 새로운 가용층을 형성하여, 그 후, 새로운 가용층을 제거한 경우의 도면 대용 사진(SEM 사진)을 나타낸다.
도10A 에 나타내는 바와 같이, 중간 노광 영역을 제거하지 않은 레지스트 패턴에, 새로운 가용층을 형성하는 슬리밍 방법에서는, 레지스트 패턴이 붕괴해 버리고 있다. 이 원인 하나로서는, 레지스트 패턴(3c)의 측면에 가용화 물질이나 반응 물질, 본 참고예에서는 알칼리 가용성기나 산이 남아 있어, 이들 잔존물이, 새로운 가용층(3e)을 형성할 때에, 새로운 가용층(3e)을 비정상적으로 성장시켜 버리는 것으로 추측된다. 결과적으로, 도10A 에 나타내는 참고예와 같이, 중간 노광 영역을 제거하지 않은 레지스트 패턴에, 새로운 가용층을 형성하는 슬리밍 방법에서는, 패턴 붕괴를 일으키기 쉽다. 따라서, 참고예에서는, 레지스트 패턴의 슬리밍에 한계가 있다.
도10B 는, 제1 실시 형태에 따라 레지스트 패턴을 슬리밍시킨 경우의 도면 대용 사진(SEM 사진)이다.
이에 대하여, 도10B 에 나타내는 바와 같이, 제1 실시 형태에서는, 패턴 붕괴를 일으키는 일 없이, 레지스트 패턴을 슬리밍할 수 있었다. 따라서, 제1 실시 형태에 의하면, 새로운 가용층(3e)을, 중간 노광 영역(3d)을 제거하지 않은 레지스트 패턴(3c)에 형성하는 경우에 비교하여, 패턴 붕괴의 발생을 억제하면서, 레지스트 패턴(3c)을 슬리밍할 수 있다.
이와 같이, 제1 실시 형태에 의하면, 패턴 붕괴를 일으키는 일 없이, 레지스 트 패턴을 슬림화하는 것이 가능한 레지스트 패턴의 슬리밍 방법을 얻을 수 있다.
또한, 제1 실시 형태에 의하면, 패턴 러프니스(LWR: Line Width Roughness)를 개선할 수도 있었다.
도11 은, 슬리밍 전, 슬리밍 후의 레지스트 패턴을 나타내는 도면 대용 사진(SEM 사진)이다.
도11 에 나타내는 바와 같이, 레지스트A(Resist-A)는, 슬리밍 전, LWR=8.2nm이다. 이것을, 제1 실시 형태에 따라 슬리밍한 결과, LWR=6.8nm까지 저하시킬 수 있었다. 또한, 레지스트B(Resist-B)에 대히서도, 슬리밍 전, LWR=5.2nm였던 것을, LWR=4.4nm까지 저하시킬 수 있었다.
이와 같이, 제1 실시 형태에 의하면, 레지스트의 LWR를 개선할 수 있어, 요철 차이가 적고 양호한 형상의 레지스트 패턴을 형성할 수도 있다.
레지스트 패턴의 선폭(CD)이, 예를 들면, 40nm, 30nm, 20nm…로 미세해지면, 근소한 요철 차이가 레지스트 패턴의 형상에 큰 영향을 준다.
이에 대하여, 제1 실시 형태에 의하면, 요철 차이가 작고 양호한 형상의 레지스트 패턴을 형성할 수 있다. 따라서, 제1 실시 형태에 따른 슬리밍 방법은, 향후 더욱 미세화하는 데에도 유리하다.
또한, 상기 제1 실시 형태에 있어서는, 제3회 현상 공정(새로운 가용층 제거) 시에, 제1회 현상 공정과 동일한 현상 공정을 행하였다.
그러나, 제3회 현상 공정(새로운 가용층 제거)에 있어서, 제2회 현상 공정(중간 노광 영역 제거)과 동일한 현상 공정(여기에서는 편의상, 전(前)처리 현상이 라고 함)을 행하면, 레지스트 패턴을 더욱 슬리밍할 수 있는 것을 알았다. 그 결과를 표 1에 나타낸다. 현상 조건은, 통상 현상이, 현상액 온도 23℃, 현상액 농도 2.38％, 현상 시간 60sec이다. 또한, 전처리 현상은, 현상액 온도 45℃, 현상액 농도 2.38％, 현상 시간 60sec이다.
이니셜
통상 현상(現像)
전(前)처리 현상

CD [nm]
45.0
32.8
28.4

슬림 양 [nm]
-
12.2
16.6
이와 같이, 제3회 현상 공정(새로운 가용층 제거)에 있어서, 전처리 현상과 동일한, 고온, 또는 고농도 현상, 또는 장시간 현상을 행함으로써, 통상 현상의 경우에 비교하여, 더욱 레지스트 패턴을 슬리밍하게 할 수 있다.
또한, 제3회 현상 공정을, 전처리 현상과 동일한 조건으로 행하는 경우의 바람직한 조건역(條件域)은, 제2회 현상 공정과 동일한 것으로 좋다.
또한, 제3회 현상 공정을 전처리 현상과 동일한 조건으로 행하는 것은, 이하에 설명하는 다른 실시 형태에도 적용할 수 있음은 물론이다.
(제2 실시 형태)
제1 실시 형태에서는, 새로운 가용층(3e)을, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)의 표면으로부터 레지스트 패턴(3c) 내에 형성했다. 이와 같이 하여 형성된 새로운 가용층(3e)은, 레지스트 패턴(3c)의 측면으로부터 상면에 걸쳐서, 레지스트 패턴(3c)의 표면 전체에 형성된다. 이 때문에, 레지스트 패턴(3c)은, 폭 방향 및 높이 방향의 쌍방에서, 등방적으로 슬림화된다. 등방적인 슬림화에서는, 레지스트 패턴(3c)의 상면의 부분도 제거되게 되기 때문에, 레지스트 패턴(3c)의 높이를, 부주의하게 낮춰 버린다. 레지스트 패턴(3c)에는, 어느 정도의 높이를 유지하고 싶은 경우도 있다. 예를 들면, 레지스트 패턴(3c)을, 하지층(1)을 에칭 가공할 때의 마스크로서 이용하는 경우 등이다.
제2 실시 형태는, 패턴 붕괴를 일으키는 일 없이, 그리고, 레지스트 패턴의 높이 방향의 슬림화를 억제하면서, 레지스트 패턴의 폭을 슬림화할 수 있는 레지스트 패턴의 슬리밍 방법을 얻고자 하는 것이다.
도12A 내지 도12E 는, 본 발명의 제2 실시 형태에 따른 레지스트 패턴의 슬리밍 방법의 일 예를 나타내는 단면도이다.
우선, 도12A 에 나타내는 바와 같이, 도1A 내지 도1D 를 참조하여 설명한 슬리밍 방법에 따라서, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)을 얻는다.
다음으로, 도12B 에 나타내는 바와 같이, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)에, 이 레지스트 패턴(3c)을 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입한 도입층(7)을 형성한다. 반응 물질을 도입하는 방법은, 예를 들면, 도8, 또는 도9 를 참조하여 설명한 방법을 이용할 수 있다. 반응 물질의 일 예는, 제1 실시 형태와 동일하게 산이다.
다음으로, 도12C 에 나타내는 바와 같이, 레지스트 패턴(3c)의 패턴 사이를, 매입 재료(8)로 메운다. 매입 재료(8)는 유동성을 갖는 재료로 좋고, 예를 들면, 유동성 재료를, 레지스트 패턴(3c)상에 도포하면 좋다. 유동성 재료로서는, 예를 들면, 액침(液浸) 노광에 사용되는 액침 보호막(톱 코트)을 이용할 수 있다. 또한, 매입 재료(8)는, 레지스트 패턴(3c)의 상면(9)이 노출하도록 형성한다. 상면(9)을 노출시키기 위해서는, 매입 재료(8)의 막두께가, 예를 들면, 레지스트 패턴(3c)의 높이(h)와 거의 동일하게 되도록 도포하면 좋다.
다음으로, 도12D 에 나타내는 바와 같이, 노출한 레지스트 패턴(3c)의 상면(9)으로부터, 상기 반응 물질이 불용층을 가용층으로 변화시키는 성질을 소멸시켜 버리는 물질, 예를 들면, 중화 물질을, 상면(9)으로부터 레지스트 패턴(3c) 내에 도입한다. 중화 물질을, 상면(9)으로부터 레지스트 패턴(3c) 내에 도입함으로써, 도면중, 파선 타원(10) 내에 나타내는 바와 같이, 레지스트 패턴(3c)의 표면 전체에 형성된 도입층(7) 중, 레지스트 패턴(3c)의 상면 부분에 형성되어 있던 부분을 중화할 수 있다. 중화에 의해, 도입층(7)은, 레지스트 패턴(3c)의 측면 부분에만 남게 된다. 중화 물질의 일 예는, 반응 물질이 산일 때에는, 아민계 물질이다. 중화 물질을 레지스트 패턴(3c) 내에 도입하는 방법의 예는, 중화 물질을 레지스트 패턴(3c) 내로 확산시키는 것이다. 확산의 방법의 예로서는, 주로, 중화 물질을 함유한 중화 가스로부터 중화 물질을 확산시키는 기상 확산(도13 참조)과, 중화 물질을 함유한 중화 용액으로부터 동일하게 중화 물질을 확산시키는 액상 확산(도14 참조)의 두 가지가 있다.
중화 물질을, 기상 확산을 이용하여 도입하는 경우에는, 도13 에 나타내는 바와 같이, 레지스트 패턴(3c)이 형성된 기판, 예를 들면, 반도체 웨이퍼(W)를 처리 챔버(6) 내에 반입하고, 처리 챔버(6) 내에, 중화 물질을 포함하는 중화 가스를 공급하여, 레지스트 패턴(3c)의 상면(9)을, 중화 물질을 포함하는 분위기(11a)에 폭로한다. 이어서, 중화 물질을 포함하는 분위기(11a)로부터, 중화 물질을, 레지스트 패턴(3c)의 상면(9)으로부터 레지스트 패턴(3c) 내로 확산시킨다. 중화 가스의 일 예는, 반응 물질이 산일 때에는, 아민계 가스이다.
또한, 중화 물질을, 액상 확산을 이용하여 도입하는 경우에는, 도14 에 나타내는 바와 같이, 레지스트 패턴(3c)상에, 중화 물질을 포함하는 중화 용액(11b)을 도포한다. 이어서, 중화 용액(11b)으로부터, 중화 물질을, 레지스트 패턴(3c)의 상면(9)으로부터 레지스트 패턴(3c) 내로 확산시킨다. 중화 용액의 일 예는, 반응 물질이 산일 때에는, 아민계 용액이다.
이와 같이, 중화 물질을 포함하는 재료, 예를 들면, 반응 물질이 산일 때에는, 아민계 가스, 또는 아민계 용액으로부터 중화 물질을, 레지스트 패턴(3c)의 상면(9)으로부터 레지스트 패턴(3c) 내로 확산시킨다. 이에 따라, 레지스트 패턴(3c)의 상면 부분으로부터, 반응 물질이 중화되어, 반응 물질이 갖고 있던 불용층을 가용층으로 변화시키는 성질이 사라진다. 이러한 중화에 의해, 도입층(7)을, 레지스트 패턴(3c)의 측면 부분에만 남길 수 있다.
다음으로, 도12E 에 나타내는 바와 같이, 레지스트 패턴(3c)이 형성되어 있는 기판, 예를 들면, 반도체 웨이퍼(W)를, 베이커(5)를 이용하여 베이크한다. 이에 따라, 도입층(7)에 도입되어 있던 반응 물질, 예를 들면, 산이 레지스트 패턴(3c) 내로 확산한다. 또한, 확산한 산이 활성화됨으로써, 예를 들면, 산을 촉매 성분으로 한 알칼리 불용성 보호기로부터 알칼리 가용성기(가용화 물질)로의 변화가 촉진되어, 레지스트 패턴(3c)의 측면에 새로운 가용층(3e)이 형성된다.
이 이후는, 도1F 를 참조하여 설명한 방법에 따라서, 새로운 가용층(3e)을 제거하면 좋다.
이와 같이, 제2 실시 형태에 의하면, 레지스트 패턴(3c)의 상면 부분에 도입되어 있던 반응 물질의, 불용층을 가용층으로 변화시키는 성질을 소멸시킴으로써, 새로운 가용층(3e)을, 레지스트 패턴(3c)의 측면에만 형성할 수 있어, 레지스트 패턴(3c)의 높이(h)가 부주의하게 낮아져 버리는 사정을 억제할 수 있다.
이러한 제2 실시 형태는, 예를 들면, 슬림화한 레지스트 패턴(3e)을, 하지층(1)을 에칭 가공할 때의 마스크로서 이용하는 경우 등에 유효하게 이용할 수 있다.
다음으로, 제2 실시 형태의 변형예에 따른 레지스트 패턴의 슬리밍 방법을 설명한다.
이 변형예는, 새로운 가용층(3e)을 형성할 때에, 반응 물질을, 레지스트 패턴(3c) 내에 액상 확산으로 확산시킨 경우에 적용할 수 있는 예이다.
도15A 내지 도15C 는, 제2 실시 형태의 변형예에 따른 레지스트 패턴의 슬리밍 방법의 일 예를 나타내는 단면도이다.
우선, 도15A 에 나타내는 바와 같이, 반응 물질, 본 예에서는 산(H+)을 포함하는 산성 용액(4a)을, 레지스트 패턴(3c)의 상면(9)이 노출되도록, 예를 들면, 레지스트 패턴(3c)의 높이(h)와 거의 동일하게 되도록 도포한다. 산성 용액(4a)은, 레지스트의 상면(9)이 노출하도록 도포되지만, 산성 용액(4a)은 도포시에 레지스트 패턴(3c)의 상면을 통과하기 때문에, 도입층(7)은 상면(9)에도 형성된다.
다음으로, 도15B 에 나타내는 바와 같이, 도12D 를 참조하여 설명한 공정과 동일하게, 노출된 레지스트 패턴(3c)의 상면(9)으로부터, 상기 반응 물질이 불용층을 가용층으로 변화시키는 성질을 소멸시켜 버리는 물질, 예를 들면, 중화 물질을, 상면(9)으로부터 레지스트 패턴(3c) 내에 도입한다. 이에 따라, 도면중, 파선 타원(10) 내에 나타내는 바와 같이, 레지스트 패턴(3c)의 표면에 형성된 도입층(7) 중, 레지스트 패턴(3c)의 상면 부분에 형성되어 있던 부분을 중화한다. 중화의 방법은, 도13, 또는 도14 를 참조하여 설명한 방법으로 좋다.
다음으로, 도15C 에 나타내는 바와 같이, 도12E 를 참조하여 설명한 공정과 동일하게, 레지스트 패턴(3c)이 형성되어 있는 기판, 예를 들면, 반도체 웨이퍼(W)를, 베이커(5)를 이용하여 베이크한다. 이에 따라, 도입층(7)에 도입되어 있던, 본 예에서는 산을, 레지스트 패턴(3c) 내로 확산시킴과 함께, 산을 활성시킴으로써, 레지스트 패턴(3c)의 측면에 새로운 가용층(3e)을 형성한다.
이 이후는, 도1F 를 참조하여 설명한 방법에 따라서, 새로운 가용층(3e)을 제거하면 좋다.
이와 같이, 제2 실시 형태의 변형예에 의하면, 반응 물질, 예를 들면, 산을, 산성 용액(4a)을 이용하여 레지스트 패턴(3c)에 확산시킬 때에, 산성 용액(4a)을 레지스트 패턴(3c)의 상면(9)이 노출되도록 도포함으로써, 반응 물질의 도입층(7)의 형성과, 상면(9)으로부터 중화 물질을 도입하기 위한 패턴 사이의 매입을 1회의 공정으로 할 수 있다. 이 때문에, 공정수를 줄일 수 있어, 제조 비용의 저감, 수율 저하의 억제 및, 스루풋(through-put)의 향상 등에 유용하다.
(제3 실시 형태)
제3 실시 형태는, 전술한 슬리밍 방법을 이용한 반도체 장치의 제조 방법의 일 예에 관한 예이다.
도16 내지 도24 는, 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
우선, 도16 에 나타내는 바와 같이, 예를 들면, 반도체 웨이퍼, 또는 웨이퍼상에 형성된 층간 절연막 등인 하지층(31)상에, 에칭 스토퍼(32)를 형성한다. 이어서, 에칭 스토퍼(32)상에, 예를 들면, 도전성 폴리실리콘막(33)을 형성한다. 이어서, 폴리실리콘막상에, BARC(2)를 형성한다. 이어서, BARC(2)상에 레지스트를 도포하고, 도포된 레지스트를 프리 베이크하여, 고화시킴으로써 레지스트층(3)을 형성한다. 레지스트의 일 예는, 제1 실시 형태와 동일하게, PAG를 함유하고, 발생한 산을 촉매 성분으로 하여, 알칼리 불용성 보호기를 알칼리 가용성기(가용화 물질)로 변화시키는 화학 증폭형 레지스트이다.
다음으로, 도17 에 나타내는 바와 같이, 레지스트층(3)의 선택된 부분을 노광하여, 레지스트층(3) 중에, 예를 들면, 알칼리성의 용제에 대하여 가용인 가용층(3a) 및 불용인 불용층(3b)의 패턴으로 이루어지는 노광 패턴을 형성한다. 노광 패턴의 형성은, 예를 들면, 도1B 를 참조하여 설명한 방법과 동일한 방법으로 행하면 좋다.
다음으로, 도18 에 나타내는 바와 같이, 레지스트층(3)으로부터 가용층(3a)을 제거하고, 불용층(3b)의 패턴에 따른 레지스트 패턴(3c)을 형성한다. 레지스트 패턴(3c)의 형성은, 예를 들면, 도1C 를 참조하여 설명한 방법과 동일한 방법으로 행하면 좋다.
다음으로, 도19 에 나타내는 바와 같이, 레지스트 패턴(3c)으로부터 중간 노광 영역(3d)을 제거한다. 중간 노광 영역(3d)의 제거는, 도1D 를 참조하여 설명한 방법과 동일한 방법으로 행하면 좋다. 이어서, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)에, 새로운 가용층(3e)을 형성한다. 새로운 가용층(3e)의 형성은, 예를 들면, 도1E 를 참조하여 설명한 방법과 동일한 방법으로 행하면 좋다.
다음으로, 도20 에 나타내는 바와 같이, 레지스트 패턴(3c)으로부터 새로운 가용층(3e)을 제거한다. 새로운 가용층(3e)의 제거는, 예를 들면, 도1F 를 참조하여 설명한 방법과 동일한 방법으로 행하면 좋다.
다음으로, 도21 에 나타내는 바와 같이, 새로운 가용층(3e)이 제거된 레지스트 패턴(3c)을 마스크로 이용하여, BARC(2)를 제거한다.
다음으로, 도22 에 나타내는 바와 같이, 레지스트 패턴(3c)의 측벽상에, 측벽막(34)을 형성한다. 측벽막(34)의 형성 방법은, 주지의 형성 방법을 이용하면 좋다. 본 예의 측벽막(34)은, 나중에 에칭 마스크(하드 마스크)로서 사용한다. 이 때문에, 측벽막(34)의 재료는, 본 예에서는, 도전성 폴리실리콘막(33)과 에칭의 선택비를 취할 수 있는 재료에서 선택된다. 본 예에서는, 일 예로서 이산화실리콘을 이용했다.
다음으로, 도23 에 나타내는 바와 같이, 이산화실리콘으로 이루어지는 측벽막(34)을 마스크로 이용하여, 레지스트 패턴(3c) 및 BARC(2)를 제거한다.
다음으로, 도24 에 나타내는 바와 같이, 측벽막(34)을 마스크로 이용하여, 도전성 폴리실리콘막(33)을 에칭한다. 이 에칭에 의해, 최초에 형성된 레지스트 패턴(3c)의 폭보다도 가는 폭을 갖고, 그리고, 최초에 형성된 레지스트 패턴(3c)간의 간격보다도 좁은 간격으로 배치된 도전성 폴리실리콘 패턴(33a)이 형성된다. 이러한 도전성 폴리실리콘 패턴(33a)은, 반도체 장치의 게이트 전극 패턴이나, 배선 패턴으로서 이용할 수 있다.
이와 같이, 본 발명의 실시 형태에 따른 레지스트 패턴의 슬리밍 방법은, 반도체 장치의 제조에 적용할 수 있다.
또한, 제3 실시 형태에 있어서, 레지스트 패턴(3c)의 높이로, 어느 정도의 높이를 유지하고 싶은 경우에는, 제2 실시 형태를 참조하여 설명한 레지스트 패턴(3c)의 상부를, 중화하는 방법을 적용하면 좋다.
(제4 실시 형태)
제4 실시 형태는, 전술한 슬리밍 방법을 이용한 반도체 장치의 제조 방법의 다른 예에 관한 예이다.
도25 내지 도37 은, 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
우선, 도25 에 나타내는 바와 같이, 예를 들면, 반도체 웨이퍼, 또는 웨이퍼상에 형성된 층간 절연막 등인 하지층(31)상에, 도16 을 참조하여 설명한 방법과 동일한 방법을 이용하여, 에칭 스토퍼(32), 도전성 폴리실리콘막(33), 제1 BARC(2-1) 및, 제1 레지스트층(3-1)을 형성한다. 제1 레지스트층(3-1)을 구성하는 레지스트에는, 예를 들면, 제1 실시 형태와 동일하게, PAG를 함유하고, 발생한 산을 촉매 성분으로 하여, 알칼리 불용성 보호기를 알칼리 가용성기(가용화 물질)로 변화시키는 화학 증폭형 레지스트를 이용했다.
다음으로, 도26 에 나타내는 바와 같이, 예를 들면, 도1B 를 참조하여 설명한 방법과 동일한 방법을 이용하여, 레지스트층(3-1)의 선택된 부분을 노광하고, 레지스트층(3-1) 중에, 예를 들면, 알칼리성의 용제에 대하여 가용인 가용층(3a) 및 불용인 불용층(3b)의 패턴으로 이루어지는 노광 패턴을 형성한다.
다음으로, 도27 에 나타내는 바와 같이, 예를 들면, 도1C 를 참조하여 설명한 방법과 동일한 방법을 이용하여, 레지스트층(3-1)으로부터 가용층(3a)을 제거하여, 불용층(3b)의 패턴에 따른 레지스트 패턴(3c)을 형성한다.
다음으로, 도28 에 나타내는 바와 같이, 예를 들면, 도1D 를 참조하여 설명한 방법과 동일한 방법을 이용하여, 레지스트 패턴(3c)으로부터 중간 노광 영역(3d)을 제거하고, 또한, 도1E 를 참조하여 설명한 방법과 동일한 방법을 이용하여, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3c)에, 새로운 가용층(3e)을 형성한다.
다음으로, 도29 에 나타내는 바와 같이, 예를 들면, 도1E 를 참조하여 설명한 방법과 동일한 방법을 이용하여, 레지스트 패턴(3c)으로부터 새로운 가용층(3e)을 제거한다.
다음으로, 도30 에 나타내는 바와 같이, 새로운 가용층(3e)이 제거된 레지스트 패턴(3c)을 마스크로 이용하여, BARC(2-1)를 제거한다.
다음으로, 도31 에 나타내는 바와 같이, 도전성 폴리실리콘막(33) 및, 레지스트 패턴(3c)상에, 제2 BARC(2-2)을 형성한다. 이어서, 제2 BARC(2-2)상에, 제2 레지스트층(3-2)을 형성한다. 제2 BARC(2-2)의 재료는, 제1 BARC(2-1)의 재료와 동일한 것으로 좋고, 제2 레지스트층(3-2)의 레지스트도, 제1 레지스트층(3-1)의 레지스트와 동일한 것으로 좋다.
또한, 제2 BARC(2-2) 및, 제2 레지스트층(3-2)을 형성함에 있어서, 레지스트 패턴(3c)이 쓰러져 버리는 것이 염려되는 경우에는, 예를 들면, 제2 BARC(2-2)를 형성하기 전에 이산화실리콘 등을 얇게 퇴적하여, 레지스트 패턴(3c)을 피막으로 굳혀 두는, 소위 하드닝(hardening) 처리가 행해져도 좋다.
다음으로, 도32 에 나타내는 바와 같이, 예를 들면, 도1B 를 참조하여 설명한 방법과 동일한 방법을 이용하여, 레지스트층(3-2)의 선택된 부분을 노광하고, 레지스트층(3-2) 중에, 예를 들면, 알칼리성의 용제에 대하여 가용인 가용층(3g) 및 불용인 불용층(3h)의 패턴으로 이루어지는 노광 패턴을 형성한다. 본 예에서는, 노광 패턴을, 불용층(3h)이, 레지스트 패턴(3c)끼리의 사이의 영역에 위치하도록 형성한다.
다음으로, 도33 에 나타내는 바와 같이, 예를 들면, 도1C 를 참조하여 설명한 방법과 동일한 방법을 이용하여, 레지스트층(3-2)으로부터 가용층(3g)을 제거하여, 불용층(3h)의 패턴에 따른 레지스트 패턴(3i)을 형성한다.
다음으로, 도34 에 나타내는 바와 같이, 예를 들면, 도1D 를 참조하여 설명한 방법과 동일한 방법을 이용하여, 레지스트 패턴(3i)으로부터 중간 노광 영역(3d)을 제거하고, 또한, 도1E 를 참조하여 설명한 방법과 동일한 방법을 이용하여, 중간 노광 영역(3d)이 제거된 레지스트 패턴(3i)에, 새로운 가용층(3e)을 형성한다.
다음으로, 도35 에 나타내는 바와 같이, 예를 들면, 도1E 를 참조하여 설명한 방법과 동일한 방법을 이용하여, 레지스트 패턴(3i)으로부터 새로운 가용층(3e)을 제거한다.
다음으로, 도36 에 나타내는 바와 같이, 형성 완료된 레지스트 패턴(3c) 및, 새로운 가용층(3e)이 제거된 레지스트 패턴(3i)을 마스크로 이용하여, BARC(2-2)을 제거한다.
다음으로, 도37 에 나타내는 바와 같이, 레지스트 패턴(3c, 3i)을 마스크로 이용하여, 도전성 폴리실리콘막(33)을 에칭한다. 이 에칭에 의해, 제3 실시 형태와 동일하게, 최초에 형성된 레지스트 패턴(3c)의 폭보다도 가는 선폭을 갖고, 그리고, 최초에 형성된 레지스트 패턴(3c)간의 간격보다도 좁은 간격으로 배치된 도전성 폴리실리콘 패턴(33b)이 형성된다.
이러한 도전성 폴리실리콘 패턴(33b)도 또한, 제3 실시 형태와 동일하게, 반도체 장치의 게이트 전극 패턴이나, 배선 패턴으로서 이용할 수 있다.
다음으로, 제4 실시 형태에 따른 반도체 장치의 제조 방법의 다른 예를 설명한다.
상기 제1 실시 형태에 따른 반도체 장치의 제조 방법의 일 예에서는, 최초에 형성한 레지스트 패턴(3c) 및 다음에 형성한 레지스트 패턴(3i)을 마스크로 이용하여, 하층의 막, 실시 형태에서는 도전성 폴리실리콘막(33)을 에칭하여, 도전성 폴리실리콘 패턴(33b)을 형성했다.
이 다른 예에서는, 제4 실시 형태에 제3 실시 형태를 조합하여, 레지스트 패턴(3c 및 3i)의 측벽상에, 측벽막을 형성하도록 한 예이다.
도38A 내지 도38C 는, 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 다른 예를 나타내는 단면도이다.
우선, 도25 내지 도36을 참조하여 설명한 방법에 따라서, 도36 에 나타낸 바와 같이, BARC(2-1)상에 레지스트 패턴(3c)을, BARC(2-2)상에 레지스트 패턴(3i)을 형성하고, 이들 레지스트 패턴(3c 및 3i)을 마스크로 이용하여 BARC(2-1, 2-2)을 제거한다.
다음으로, 도38A 에 나타내는 바와 같이, 레지스트 패턴(3c 및 3i)의 측벽상에, 주지의 형성 방법에 따라서 측벽막(34)을 형성한다. 본 예의 측벽막(34)도, 제3 실시 형태와 동일하게, 나중에 에칭 마스크(하드 마스크)로서 사용한다. 이 때문에, 측벽막(34)의 재료는, 본 예에서는, 도전성 폴리실리콘막(33)과 에칭의 선택비를 취할 수 있는 재료에서 선택된다. 본 예에서는, 일 예로서 이산화실리콘을 이용했다.
다음으로, 도38B 에 나타내는 바와 같이, 측벽막(34)을 마스크로 이용하여, 레지스트 패턴(3c), BARC(2-1), 레지스트 패턴(3i) 및, BARC(2-2)을 제거한다.
다음으로, 도38C 에 나타내는 바와 같이, 측벽막(34)을 마스크로 이용하여, 도전성 폴리실리콘막(33)을 에칭한다. 이 에칭에 의해, 도전성 폴리실리콘 패턴(33c)이 형성된다.
이와 같이 제4 실시 형태의 다른 예에 따른 방법에 의해서도, 최초에 형성된 레지스트 패턴(3c)의 폭보다도 가는 폭을 갖고, 그리고, 최초에 형성된 레지스트 패턴(3c)간의 간격보다도 좁은 간격으로 배치된 도전성 폴리실리콘 패턴(33c)을 형성할 수 있다. 게다가, 제4 실시 형태의 다른 예에 있어서는, 레지스트 패턴(3c 및 3i)의 측벽상에 측벽막(34)을 형성하고, 이것을 에칭의 마스크로서 이용하기 때문에, 레지스트 패턴(3c 및 3i)을 에칭의 마스크로서 이용하는 제4 실시 형태의 일 예보다도, 더욱, 패턴의 유무가 고밀도로 반복되는 패턴(소위 밀집 패턴)을 얻을 수 있다.
이러한 도전성 폴리실리콘 패턴(33c)도 또한, 제3 실시 형태 및, 제4 실시 형태의 일 예와 동일하게, 반도체 장치의 게이트 전극 패턴이나, 배선 패턴으로서 이용할 수 있다.
또한, 제4 실시 형태에 있어서도, 레지스트 패턴(3c, 3i)의 높이로, 어느 정도의 높이를 유지하고 싶은 경우에는, 제2 실시 형태를 참조하여 설명한 레지스트 패턴(3c)의 상부를, 중화하는 방법을 적용하면 좋다.
(제5 실시 형태)
제5 실시 형태는, 전술한 슬리밍 방법을 실시할 수 있는 반도체 제조 장치의 일 예에 관한 예이다.
본 발명의 실시 형태에 따른 슬리밍 방법의 이점의 하나로서, 레지스트 패턴의 슬림화를 1대(臺)의 레지스트 도포·현상 처리 시스템 안에서 할 수 있다는 것을 들 수 있다.
도39 는, 본 발명의 제5 실시 형태에 따른 레지스트 도포·현상 처리 시스템을 나타내는 개략 평면도, 도40 은 그 정면도, 도41 은 그 배면도이다.
이 레지스트 도포·현상 처리 시스템(100)은, 반송 스테이션인 카세트 스테이션(111)과, 복수의 처리 유닛을 갖는 처리 스테이션(112)과, 처리 스테이션(112)에 인접하여 형성되는 노광 장치(114)와 처리 스테이션(112)과의 사이에서 웨이퍼(W)를 인수인도하기 위한 인터페이스 스테이션(113)을 갖고 있다.
레지스트 도포·현상 처리 시스템(100)에 있어서 처리를 행하는 복수매의 웨이퍼(W)가 수평으로 수용된 웨이퍼 카세트(CR)가 다른 시스템으로부터 카세트 스테이션(111)으로 반입된다. 또한, 역으로 레지스트 도포·현상 처리 시스템(100)에 있어서의 처리가 종료된 웨이퍼(W)가 수용된 웨이퍼 카세트(CR)가 카세트 스테이션(111)으로부터 다른 시스템으로 반출된다. 또한 카세트 스테이션(111)은 웨이퍼 카세트(CR)와 처리 스테이션(112)과의 사이에서의 웨이퍼(W)의 반송을 행한다.
카세트 스테이션(111)에 있어서는, 도39 에 나타내는 바와 같이, 카세트 재치대(120)상에 X방향을 따라 1열로 복수(도39 에서는 5개)의 위치 결정 돌기(120a)가 형성되어 있으며, 웨이퍼 카세트(CR)는 웨이퍼 반입출구를 처리 스테이션(112)측을 향하여 이 돌기(120a)의 위치에 재치 가능하게 되어 있다.
카세트 스테이션(111)에는, 웨이퍼 반송 기구(121)가 카세트 재치대(120)와 처리 스테이션(112)과의 사이에 위치하도록 형성되어 있다. 이 웨이퍼 반송 기구(121)는, 카세트 배열 방향(X방향) 및 웨이퍼 카세트(CR) 안의 웨이퍼(W)의 배열 방향(Z방향)으로 이동 가능한 웨이퍼 반송용 픽(pick)(121a)을 갖고 있으며, 이 웨이퍼 반송용 픽(121a)은, 도39 중에 나타내는 θ방향으로 회전 가능하다. 이에 따라, 웨이퍼 반송용 픽(121a)은 어느 하나의 웨이퍼 카세트(CR)에 대하여 액세스할 수 있고, 그리고, 후술하는 처리 스테이션(112)의 제3 처리 유닛군(G3)에 형성된 트랜지션 유닛(TRS-G3)에 액세스 할 수 있게 되어 있다.
처리 스테이션(112)에는, 시스템 전면(前面)측에, 카세트 스테이션(111)측으로부터 순서대로, 제1 처리 유닛군(G1)과 제2 처리 유닛군(G2)이 형성되어 있다. 또한, 시스템 배면측에, 카세트 스테이션(111)측으로부터 순서대로, 제3 처리 유닛군(G3), 제4 처리 유닛군(G4) 및 제5 처리 유닛군(G5)이 배치되어 있다. 또한, 제3 처리 유닛군(G3)과 제4 처리 유닛군(G4)과의 사이에 제1 주(主)반송부(A1)가 형성되고, 제4 처리 유닛군(G4)과 제5 처리 유닛군(G5)과의 사이에 제2 주반송부(A2)가 형성되어 있다. 또한, 제1 주반송부(A1)의 배면측에는 제6 처리 유닛군(G6)이 형성되고, 제2 주반송부(A2)의 배면측에는 제7 처리 유닛군(G7)이 형성되어 있다.
도39 및 도40 에 나타내는 바와 같이, 제1 처리 유닛군(G1)은, 컵(CP) 내에서 웨이퍼(W)를 스핀척(SP)에 올려서 소정의 처리를 행하는 액공급 유닛으로서의 5대의 스피너(spinner)형 처리 유닛, 예를 들면, 3개의 레지스트 도포 유닛(COT)과, 노광 시의 빛의 반사를 방지하는 반사 방지막을 형성하는 보텀 코팅 유닛(BARC)이합계 5단으로 겹쳐져 있다. 또한 제2 처리 유닛군(G2)에서는, 5대의 스피너형 처리 유닛, 예를 들면, 현상 유닛(DEV)이 5단으로 겹쳐져 있다.
제3 처리 유닛군(G3)은, 도41 에 나타내는 바와 같이, 아래로부터, 온도 조절 유닛(TCP), 카세트 스테이션(111)과 제1 주반송부(A1)와의 사이에서의 웨이퍼(W)의 인수인도부가 되는 트랜지션 유닛(TRS-G3), 웨이퍼(W)를 재치대에 올려서 소정의 처리를 행하는 오븐형의 처리 유닛, 소망의 오븐형 처리 유닛 등을 형성할 수 있는 스페어 공간(V), 웨이퍼(W)에 정밀도가 좋은 온도 관리 하에서 가열 처리를 행하는 3개의 고(高)정밀도 온도 조절 유닛(CPL-G3), 웨이퍼(W)에 소정의 가열 처리를 행하는 4개의 고온도 열처리 유닛(BAKE)이 10단으로 겹쳐져 구성되어 있다.
제4 처리 유닛군(G4)은, 도41 에 나타내는 바와 같이, 아래로부터, 고정밀도 온도 조절 유닛(CPL-G4), 레지스트 도포 후의 웨이퍼(W)에 가열 처리를 행하는 4개의 프리 베이크 유닛(PAB), 현상 처리 후의 웨이퍼(W)에 가열 처리를 행하는 5개의 포스트 베이크 유닛(POST)이 10단으로 겹쳐져 구성되어 있다.
제5 처리 유닛군(G5)은, 도41 에 나타내는 바와 같이, 아래로부터, 4개의 고정밀도 온도 조절 유닛(CPL-G5), 6개의 노광 후 현상 전의 웨이퍼(W)에 가열 처리를 행하는 포스트 익스포저 베이크 유닛(PEB)이 10단으로 겹쳐져 있다.
제3∼5 처리 유닛군(G3∼G5)에 형성되어 있는 고온도 열처리 유닛(BAKE), 프리 베이크 유닛(PAB), 포스트 베이크 유닛(POST), 포스트 익스포저 베이크 유닛(PEB)은, 예를 들면, 모두 동일한 구조를 갖고, 가열 처리 유닛을 구성한다.
또한, 제3∼5 처리 유닛군(G3∼G5)의 적층 단수 및 유닛의 배치는, 도시하는 것에 한정되지 않고, 임의로 설정하는 것이 가능하다.
제6 처리 유닛군(G6)은, 도41 에 나타내는 바와 같이, 아래로부터, 2개의 애드히전(adhesion) 유닛(AD)과, 2개의 웨이퍼(W)를 가열하는 가열 유닛(HP)이 4단으로 겹쳐져 구성되어 있다. 애드히전 유닛(AD)에는 웨이퍼(W)를 온도 조절하는 기구를 갖게 해도 좋다.
제7 처리 유닛군(G7)은, 도41 에 나타내는 바와 같이, 아래로부터, 레지스트 막두께를 측정하는 막두께 측정 장치(FTI)와, 웨이퍼(W)의 에지(edge)부만을 선택적으로 노광하는 주변 노광 장치(WEE)가 2단으로 겹쳐져 구성되어 있다. 여기에서, 주변 노광 장치(WEE)는 다단으로 배치해도 상관없다.
또한, 제2 주반송부(A2)의 배면측에는, 제1 주반송부(A1)의 배면측과 동일하게 가열 유닛(HP) 등의 열처리 유닛을 배치할 수도 있다.
제1 주반송부(A1)에는 제1 주(主)웨이퍼 반송 장치(116)가 형성되고, 이 제1 주웨이퍼 반송 장치(116)는, 제1 처리 유닛군(G1), 제3 처리 유닛군(G3), 제4 처리 유닛군(G4)과 제6 처리 유닛군(G6)에 구비된 각 유닛에 선택적으로 액세스 가능하게 되어 있다.
제2 주반송부(A2)에는 제2 주웨이퍼 반송 장치(117)가 형성되고, 이 제2 주웨이퍼 반송 장치(117)는, 제2 처리 유닛군(G2), 제4 처리 유닛군(G4), 제5 처리 유닛군(G5), 제7 처리 유닛군(G7)에 구비된 각 유닛에 선택적으로 액세스 가능하게 되어 있다.
제1 주웨이퍼 반송 장치(116)는, 도42 에 나타내는 바와 같이, 웨이퍼(W)를 지지하는 3개의 아암(107a, 107b, 107c)을 갖고 있다. 이들, 아암(107a 내지 107c)은, 기대(基臺; 152)를 따라 전후 이동 가능하게 되어 있다. 기대(152)는 지지부(153)에 회전 가능하게 지지되어, 지지부(153)에 내장된 모터에 의해 회전되도록 되어 있다. 지지부(153)는 연직 방향으로 연장하는 지지 기둥(155)을 따라 승강 가능하게 되어 있다. 지지 기둥(155)에는, 연직 방향을 따라 슬리브(155a)가 형성되어 있으며, 지지부(153)로부터 측방으로 돌출하는 플랜지부(156)가 슬리브(155a)에 슬라이드 가능하게 되어 있고, 지지부(153)는 도시하지 않은 승강 기구에 의해 플랜지부(156)를 통하여 승강되도록 되어 있다.
이러한 구성에 의해, 제1 주웨이퍼 반송 장치(116)의 아암(107a 내지 107c)은, X방향, Y방향, Z방향의 각 방향으로 이동 가능하고, 그리고 XY면 내에서 회전 가능하며, 이에 따라 앞서 서술한 바와 같이, 제1 처리 유닛군(G1), 제3 처리 유닛군(G3), 제4 처리 유닛군(G4) 및 제6 처리 유닛군(G6)의 각 유닛에 각각 엑세스 가능하게 되어 있다.
또한, 아암(107a)과 아암(107b)과의 사이에 양(兩) 아암으로부터의 방사열을 차단하는 차폐판(108)이 부착되어 있다. 또한, 최상단의 아암(107a)의 선단부 상방에는 발광 소자(도시하지 않음)가 부착된 센서 부재(159)가 형성되어 있으며, 기대(152)의 선단에는 수광 소자(도시하지 않음)가 형성되어 있어, 이들 발광 소자 및 수광 소자로 이루어지는 광학 센서에 의해 아암(107a 내지 107c)에 있어서의 웨이퍼(W)의 유무와 웨이퍼(W)의 비어져나옴 등이 확인되도록 되어 있다.
또한, 도42 에 나타내는 벽부(157)는 제1 처리 유닛군(G1)측에 있는 제1 주반송부(A1)의 하우징의 일부이며, 벽부(157)에는, 제1 처리 유닛군(G1)의 각 유닛과의 사이에서 웨이퍼(W)의 인수인도를 행하는 창부(157a)가 형성되어 있다.
제2 주웨이퍼 반송 장치(117)는 제1 주웨이퍼 반송 장치(116)와 동일한 구조를 갖고 있다.
제1 처리 유닛군(G1)과 카세트 스테이션(111)과의 사이에는 액(液)온도 조절 펌프(124) 및 덕트(128)가 형성되고, 제2 처리 유닛군(G2)과 인터페이스 스테이션(113)과의 사이에는 액온도 조절 펌프(125) 및 덕트(129)가 형성되어 있다. 액온도 조절 펌프(124, 125)는, 각각 제1 처리 유닛군(G1)과 제2 처리 유닛군(G2)에 소정의 처리액을 공급하는 것이다. 또한, 덕트(128, 129)는, 레지스트 도포·현상 처리 시스템(100) 밖에 형성된 도시하지 않은 공조기로부터의 청정한 공기를 각 처리 유닛군(G1∼G5)의 내부에 공급하기 위한 것이다.
제1 처리 유닛군(G1)∼제7 처리 유닛군(G7)은, 메인터넌스를 위해 떼어낼 수 있게 되어 있으며, 처리 스테이션(112)의 배면측의 패널도 떼어내거나 또는 개폐 가능하게 되어 있다. 또한, 제1 처리 유닛군(G1)과 제2 처리 유닛군(G2)의 하방에는, 제1 처리 유닛군(G1)과 제2 처리 유닛군(G2)에 소정의 처리액을 공급하는 케미컬 유닛(CHM)(126, 127)이 형성되어 있다.
인터페이스 스테이션(113)은, 처리 스테이션(112)측의 제1 인터페이스 스테이션(113a)과, 노광 장치(114)측의 제2 인터페이스 스테이션(113b)으로 구성되어 있으며, 제1 인터페이스 스테이션(113a)에는 제5 처리 유닛군(G5)의 개구부와 대면하도록 제1 웨이퍼 반송체(162)가 배치되고, 제2 인터페이스 스테이션(113b)에는 X방향으로 이동 가능한 제2 웨이퍼 반송체(163)가 배치되어 있다.
제1 웨이퍼 반송체(162)의 배면측에는, 도41 에 나타내는 바와 같이, 아래로부터 순서대로, 노광 장치(114)로부터 반출된 웨이퍼(W)를 일시 수용하는 아웃용 버퍼 카세트(OUTBR), 노광 장치(114)에 반송되는 웨이퍼(W)를 일시 수용하는 인(in)용 버퍼 카세트(INBR), 주변 노광 장치(WEE)가 적층되어 구성된 제8 처리 유닛군(G8)이 배치되어 있다. 인용 버퍼 카세트(INBR)와 아웃용 버퍼 카세트(OUTBR)는, 복수매, 예를 들면 25매의 웨이퍼(W)를 수용할 수 있도록 되어 있다.
또한, 제1 웨이퍼 반송체(162)의 정면측에는, 도40 에 나타내는 바와 같이, 아래로부터 순서대로, 2단의 고정밀도 온도 조절 유닛(CPL-G9)과, 트랜지션 유닛(TRS-G9)이 적층되어 구성된 제9 처리 유닛군(G9)이 배치되어 있다.
제1 웨이퍼 반송체(162)는, Z방향으로 이동 가능하고 그리고 θ방향으로 회전 가능하며, 또한 X-Y면 내에 있어서 진퇴가 자유로운 웨이퍼 인수인도용의 포크(162a)를 갖고 있다. 이 포크(162a)는, 제5 처리 유닛군(G5), 제8 처리 유닛군(G8), 제9 처리 유닛군(G9)의 각 유닛에 대하여 선택적으로 엑세스 가능하며, 이에 따라 이들 유닛 사이에서의 웨이퍼(W)의 반송을 행하는 것이 가능하게 되어 있다.
제2 웨이퍼 반송체(163)도 동일하게, X방향 및 Z방향으로 이동 가능하고, 그리고, θ방향으로 회전 가능하며, 또한 X-Y면 내에 있어서 진퇴가 자유로운 웨이퍼 인수인도용의 포크(163a)를 갖고 있다. 이 포크(163a)는, 제9 처리 유닛군(G9)의 각 유닛과, 노광 장치(114)의 인 스테이지(114a) 및 아웃 스테이지(114b)에 대하여 선택적으로 엑세스 가능하며, 이들 각부의 사이에서 웨이퍼(W)의 반송을 행할 수 있도록 되어 있다.
도40 에 나타내는 바와 같이, 카세트 스테이션(111)의 하부에는 이 레지스트 도포·현상 처리 시스템(100) 전체를 제어하는 집중 제어부(119)가 형성되어 있다. 이 집중 제어부(119)는, 도43 에 나타내는 바와 같이, 레지스트 도포·현상 처리 시스템(100)의 각 유닛 및 각 반송 기구 등의 각 구성부를 제어하는, CPU를 구비한 프로세스 컨트롤러(201)를 갖고, 이 프로세스 컨트롤러(201)에는, 공정 관리자가 레지스트 도포·현상 처리 시스템(100)의 각 구성부를 관리하기 위해 명령(command)의 입력 조작 등을 행하는 키보드나, 레지스트 도포·현상 처리 시스템(100)의 각 구성부의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(202)와, 레지스트 도포·현상 처리 시스템(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(201)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 레지스트 도포·현상 처리 시스템(100)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램 즉 레시피나, 각종 데이터베이스 등이 격납된 기억부(203)가 접속되어 있다. 레시피는 기억부(203) 안의 기억 매체에 기억되어 있다. 기억 매체는, 하드디스크 등의 고정적으로 형성되어 있는 것이어도 좋고, CD-ROM, DVD, 플래시메모리 등의 가반성(可搬性)의 것이어도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 통하여 레시피를 적절히 전송시키도록 해도 좋다. 필요에 따라, 유저 인터페이스(202)로부터의 지시 등을 받아서, 임의의 레시피를 기억부(203)로부터 불러내어 프로세스 컨트롤러(201)에 실행시킴으로써, 프로세스 컨트롤러(201)의 제어하에서, 레지스트 도포·현상 처리 시스템(100)에 있어서 소망의 각종 처리가 행해진다.
이와 같이 구성되는 레지스트 도포·현상 처리 시스템(100)을 이용하여, 전술한 레지스트 패턴의 슬림화를 행하려면, 이하와 같이 하면 좋다.
우선, 웨이퍼 카세트(CR)로부터 처리 전의 웨이퍼(W)를 1매씩 웨이퍼 반송 기구(121)에 의해 꺼내고, 이 웨이퍼(W)를 처리 스테이션(112)의 처리 유닛군(G3)에 배치된 트랜지션 유닛(TRS-G3)에 반송한다. 이어서, 웨이퍼(W)에 대하여, 온도 조절 유닛(TCP)으로 온도 조절 처리를 행한 후, 제1 처리 유닛군(G1)에 속하는 보텀 코팅 유닛(BARC)에서 반사 방지막의 형성, 가열 유닛(HP)에 있어서의 가열 처리, 고온도 열처리 유닛(BAKE)에 있어서의 베이크 처리를 행한다. 보텀 코팅 유닛(BARC)에 의한 웨이퍼(W)로의 반사 방지막의 형성 전에 애드히전 유닛(AD)에 의해 애드히전 처리를 행해도 좋다. 이어서, 고정밀도 온도 조절 유닛(CPL-G4)에서 웨이퍼(W)의 온도 조절을 행한 후, 웨이퍼(W)를 제1 처리 유닛군(G1)에 속하는 레지스트 도포 유닛(COT)으로 반송 후, 레지스트액의 도포 처리를 행한다. 그 후, 제4 처리 유닛군(G4)에 형성된 프리 베이크 유닛(PAB)에서 웨이퍼(W)에 프리 베이크 처리를 행하고, 주변 노광 장치(WEE)에서 주변 노광 처리를 행한 후, 고정밀도 온도 조절 유닛(CPL-G9) 등에서 온도 조절한다. 그 후, 웨이퍼(W)를 제2 웨이퍼 반송체(163)에 의해 노광 장치(114) 내로 반송한다. 노광 장치(114)에 의해 노광 처리가 이루어진 웨이퍼(W)를 제2 웨이퍼 반송체(163)에 의해 트랜지션 유닛(TRS-G9)에 반입하고, 제1 웨이퍼 반송체(162)에 의해, 제5 처리 유닛군(G5)에 속하는 포스트 익스포저 베이크 유닛(PEB)에서 포스트 익스포저 베이크 처리를 행하고, 또한 제2 처리 유닛군(G2)에 속하는 현상 유닛(DEV)으로 반송하여 현상 처리를 행한 후, 포스트 베이크 유닛(POST)에서 포스트 베이크 처리를 행하고, 고정밀도 온도 조절 유닛(CPL-G3)에서 온도 조절 처리를 행한다.
이상으로, 상기 실시 형태에서 설명한 제1회 현상 공정이 종료된다.
계속해서, 제2회 현상 공정(중간 노광 영역 제거)을 행한다. 이를 위해서, 제1회 현상 공정이 끝난 웨이퍼(W)를, 현상 유닛(DEV)에 재차 반입하여, 현상 처리를 한다. 현상 유닛(DEV)은, 제1회 현상 공정에 사용한 현상 유닛(DEV)을 이용해도 좋고, 제1회 현상 공정용과, 제2회 현상 공정용의 두 종류의 현상 유닛(DEV)을 준비해도 좋다.
이상으로, 상기 실시 형태에서 설명한 제2회 현상 공정(중간 노광 영역 제거)이 종료된다.
계속해서, 새로운 가용층의 형성을 행한다. 이를 위해서, 제2회 현상 공정이 끝난 웨이퍼(W)를, 레지스트 도포 유닛(COT)에 반입한다. 레지스트 도포 유닛(COT)에서는, 레지스트 용액을 도포하는 대신에, 예를 들면, 반응 물질을 포함하는 액, 예를 들면, 산성 용액을 도포하면 좋다. 또는 레지스트 용액을 도포하는 도포 유닛(COT)과는 별도로, 산성 용액을 도포하는 도포 유닛(COT)을 형성하도록 해도 좋다.
이상으로, 새로운 가용층의 형성이 종료된다.
계속해서, 제3회 현상 공정(새로운 가용층 제거)을 행한다. 이를 위해서, 새로운 가용층 형성이 끝난 웨이퍼(W)를, 현상 유닛(DEV)에 재차 반입하여, 현상 처리를 한다. 현상 유닛(DEV)은, 제1회 현상 공정, 및/또는 제2회 현상 공정에 사용한 현상 유닛(DEV)을 이용해도 좋고, 제3회 현상 공정용의 현상 유닛(DEV)을 준비해도 좋다. 현상 처리를 행한 후, 포스트 베이크 유닛(POST)에서 포스트 베이크 처리를 행하고, 고정밀도 온도 조절 유닛(CPL-G3)에서 온도 조절 처리를 행한다.
이상으로, 제3회 현상 공정(새로운 가용층 제거)이 종료된다.
이 이후, 트랜지션 유닛(TRS-G3)을 통하여 카세트 스테이션(111)의 웨이퍼 카세트(CR)의 소정 위치로 반송한다.
이와 같이, 본 발명의 실시 형태에 따른 슬리밍 방법은, 레지스트 패턴의 슬림화를 1대의 레지스트 도포·현상 처리 시스템 안에서 실시하는 것도 가능하다.
이상에서, 본 발명을 몇 개의 실시 형태에 의해 설명했지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니고, 여러 종류의 변형이 가능하다.
예를 들면, 제3, 제4 실시 형태에서는, 반도체 장치의 제조 방법의 일 예로서, 도전성 폴리실리콘 패턴의 형성예를 나타냈지만, 본 발명은, 도전성 폴리실리콘 패턴의 형성에 한해서 적용되는 것은 아니고, 예를 들면, 막층간 절연막으로의 홀(hole)패턴의 형성 등에 사용할 수도 있다.
도1 은 본 발명의 제1 실시 형태에 따른 레지스트 패턴의 슬리밍 방법의 일 예를 나타내는 단면도이다.
도2 는 선폭(CD)과 현상액 온도와의 관계를 나타내는 도면이다.
도3 은 선폭(CD)과 현상액 온도와의 관계를 나타내는 도면이다.
도4 는 선폭(CD)과 현상액 농도와의 관계를 나타내는 도면이다.
도5 는 선폭(CD)과 현상 시간과의 관계를 나타내는 도면이다.
도6 은 선폭(CD)과 현상 시간과의 관계를 나타내는 도면이다.
도7 은 선폭(CD)과 현상 시간과의 관계를 나타내는 도면이다.
도8 은 반응 물질을 레지스트 패턴으로 확산시키는 제1 확산예를 나타내는 단면도이다.
도9 는 반응 물질을 레지스트 패턴으로 확산시키는 제2 확산예를 나타내는 단면도이다.
도10A 는 참고예에 따른 슬리밍 방법을 이용하여 형성된 레지스트 패턴의 실례를 나타내는 도면 대용 사진이며, 도10B 는 제1 실시 형태에 따른 슬리밍 방법을 이용하여 형성된 레지스트 패턴의 실례를 나타내는 도면 대용 사진이다.
도11 은 제1 실시 형태에 따른 슬리밍 방법을 이용하여 형성된 레지스트 패턴의 실례를 나타내는 도면 대용 사진이다.
도12 는 본 발명의 제2 실시 형태에 따른 레지스트 패턴의 슬리밍 방법의 일 예를 나타내는 단면도이다.
도13 은 중화 물질을 레지스트 패턴으로 확산시키는 제1 확산예를 나타내는 단면도이다.
도14 는 중화 물질을 레지스트 패턴으로 확산시키는 제2 확산예를 나타내는 단면도이다.
도15 는 본 발명의 제2 실시 형태에 따른 레지스트 패턴의 슬리밍 방법의 다른 예를 나타내는 단면도이다.
도16 은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도17 은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도18 은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도19 는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도20 은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도21 은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도22 는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도23 은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도24 는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도25 는 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도26 은 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도27 은 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도28 은 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도29 는 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도30 은 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도31 은 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도32 는 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도33 은 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도34 는 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도35 는 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도36 은 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도37 은 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 일 예를 나타내는 단면도이다.
도38 은 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법의 다른 예를 나타내는 단면도이다.
도39 는 본 발명의 제5 실시 형태에 따른 레지스트 도포·현상 처리 시스템을 나타내는 개략 평면도이다.
도40 은 도39 에 나타내는 레지스트 도포·현상 처리 시스템의 정면도이다.
도41 은 도39 에 나타내는 레지스트 도포·현상 처리 시스템의 배면도이다.
도42 는 도39 에 나타내는 레지스트 도포·현상 처리 시스템에 구비된 주(主)웨이퍼 반송 장치의 개략 구조를 나타내는 사시도이다.
도43 은 도39 에 나타내는 레지스트 도포·현상 처리 시스템의 제어계를 나타내는 블록도이다.
(도면의 주요 부분에 대한 부호의 설명)
1, 31: 하지층(base layer)
2, 2-1, 2-2: BARC
3, 3-1, 3-2: 레지스트층
3a, 3g: 가용층
3b, 3h: 불용층
3c, 3i: 레지스트 패턴
3d: 중간 노광 영역
3e: 새로운 가용층
4a: 산성 용액
4b: 산성 분위기
7: 도입층
8: 매입 재료
9: 상면
10: 중화된 부분
11a: 중화 분위기
11b: 중화 용액
32: 에칭 스토퍼
33: 도전성 폴리실리콘막

Claims (19)

  1. 하지층(underlayer)상에 레지스트층을 형성하는 공정과,
    상기 레지스트층에 가용층 및 불용층의 패턴으로 이루어지는 노광 패턴을 얻는 공정과,
    상기 노광 패턴이 형성된 레지스트층으로부터 가용층을 제거하여, 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴으로부터 중간 노광 영역을 제거하는 공정과,
    상기 중간 노광 영역이 제거된 레지스트 패턴에, 이 레지스트 패턴을 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하는 공정과,
    상기 반응 물질이 도입된 레지스트 패턴의 표면에 새로운 가용층을 형성하는 공정과,
    상기 레지스트 패턴으로부터 새로운 가용층을 제거하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 반응 물질이 산(酸)이며,
    상기 레지스트층 중의 레지스트가, 상기 산을 발생시키는 광산 발생제를 함유하고, 발생한 산을 촉매 성분으로 하여, 상기 레지스트층 중의 알칼리 불용성 보호기를 알칼리 가용성기(基)로 변화시키는 화학 증폭형 레지스트인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 중간 노광 영역을 제거하는 공정이 현상 공정이며,
    상기 현상 공정에 이용하는 현상액의 온도가 23℃ 이상 70℃ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 중간 노광 영역을 제거하는 공정이 현상 공정이며,
    상기 현상 공정에 이용하는 현상액의 농도가 2.38％ 이상 15％ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 중간 노광 영역을 제거하는 공정이 현상 공정이며,
    상기 현상 공정의 시간이 1sec 이상 300sec 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 레지스트 패턴으로부터 새로운 가용층을 제거하는 공정이 현상 공정이며,
    상기 현상 공정에 이용하는 현상액의 온도가 23℃ 이상 70℃ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 레지스트 패턴으로부터 새로운 가용층을 제거하는 공정이 현상 공정이며,
    상기 현상 공정에 이용하는 현상액의 농도가 2.38％ 이상 15％ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 레지스트 패턴으로부터 새로운 가용층을 제거하는 공정이 현상 공정이며,
    상기 현상 공정의 시간이 1sec 이상 300sec 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 반응 물질을 도입하는 공정 후,
    상기 반응 물질이 도입된 레지스트 패턴의 상면으로부터, 상기 반응 물질의 상기 레지스트 패턴을 가용화시키는 성질을 소멸시키는 공정을, 추가로 구비하고,
    상기 반응 물질의 상기 레지스트 패턴을 가용화시키는 성질을 소멸시키는 공 정이,
    상기 반응 물질이 도입된 레지스트 패턴의 상면으로부터, 상기 반응 물질의 상기 레지스트 패턴을 가용화시키는 성질을 소멸시키는 물질을 도입하는 공정인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 반응 물질이 도입된 레지스트 패턴 사이를 매입 재료를 이용하여, 상기 레지스트 패턴의 상면이 노출된 상태에서 메우고,
    상기 노출된 레지스트 패턴의 상면으로부터, 상기 반응 물질의 상기 레지스트 패턴을 가용화시키는 성질을 소멸시키는 물질을 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 레지스트 패턴을 가용화시키는 성질을 소멸시키는 물질이, 중화 물질인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 중화 물질이, 상기 레지스트 패턴 상면에, 기상(氣相) 확산으로 확산되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 새로운 가용층이 제거된 레지스트 패턴의 측벽에, 측벽막을 형성하는 공정과,
    상기 레지스트 패턴을 제거하여, 상기 측벽막을 남기는 공정을 추가로 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 남겨진 측벽막을 에칭의 마스크로 이용하여, 상기 하지층을 에칭하는 공정을 추가로 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 하지층상에 제1 레지스트층을 형성하는 공정과,
    상기 제1 레지스트층에 가용층 및 불용층의 패턴으로 이루어지는 노광 패턴을 얻는 공정과,
    상기 노광 패턴이 형성된 제1 레지스트층으로부터 가용층을 제거하여, 제1 레지스트 패턴을 형성하는 공정과,
    상기 제1 레지스트 패턴으로부터 중간 노광 영역을 제거하는 공정과,
    상기 중간 노광 영역이 제거된 제1 레지스트 패턴에, 이 제1 레지스트 패턴을 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하는 공정과,
    상기 반응 물질이 도입된 제1 레지스트 패턴의 표면에 새로운 가용층을 형성하는 공정과,
    상기 제1 레지스트 패턴으로부터 새로운 가용층을 제거하는 공정과,
    상기 새로운 가용층이 제거된 제1 레지스트 패턴이 형성된 상기 하지층상에, 제2 레지스트층을 형성하는 공정과,
    상기 제2 레지스트층에 가용층 및 불용층의 패턴으로 이루어지는 노광 패턴을 얻는 공정과,
    상기 노광 패턴이 형성된 제2 레지스트층으로부터 가용층을 제거하여, 제2 레지스트 패턴을 형성하는 공정과,
    상기 제2 레지스트 패턴으로부터 중간 노광 영역을 제거하는 공정과,
    상기 중간 노광 영역이 제거된 제2 레지스트 패턴에, 이 제2 레지스트 패턴을 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하는 공정과,
    상기 반응 물질이 도입된 제2 레지스트 패턴의 표면에 새로운 가용층을 형성하는 공정과,
    상기 제2 레지스트 패턴으로부터 새로운 가용층을 제거하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 새로운 가용층이 형성된 상기 제1 레지스트 패턴 및 상기 제2 레지스트 패턴을 에칭의 마스크로 이용하여, 상기 하지층을 에칭하는 공정을 추가로 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제15항에 있어서,
    상기 새로운 가용층이 제거된 상기 제1 레지스트 패턴 및 상기 제2 레지스트 패턴의 측벽에, 측벽막을 형성하는 공정과,
    상기 제1, 제2 레지스트 패턴을 제거하여, 상기 측벽막을 남기는 공정을 추가로 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 남겨진 측벽막을 에칭의 마스크로 이용하여, 상기 하지층을 에칭하는 공정을 추가로 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 레지스트를 도포하는 도포 유닛과,
    상기 도포된 레지스트를 프리 베이크(pre-bake)하는 프리 베이크 유닛과,
    상기 프리 베이크된 레지스트를 노광하는 노광 유닛과,
    상기 노광된 레지스트를 포스트 노광 베이크하는 제1 포스트 노광 베이크 유닛과,
    상기 포스트 노광 베이크된 레지스트를 현상하는 제1 현상 유닛과,
    상기 현상된 레지스트를 포스트 베이크하는 포스트 베이크 유닛과,
    상기 포스트 베이크된 현상이 끝난 레지스트를 제2회 현상하는 제2 현상 유닛과,
    상기 제2회 현상된 레지스트에, 이 레지스트를 가용화시키는 가용화 물질을 발생시키는 반응 물질을 도입하는 반응 물질 도입 유닛과,
    상기 반응 물질이 도입된 레지스트를 제2회 포스트 노광 베이크하는 제2 포스트 노광 베이크 유닛과,
    상기 제2회 포스트 노광 베이크된 레지스트를 제3회 현상하는 제3 현상 유닛
    을 구비하는 것을 특징으로 하는 레지스트 도포·현상 처리 시스템.
KR1020090007118A 2008-02-28 2009-01-29 반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템 KR101059174B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-048610 2008-02-28
JP2008048610 2008-02-28
JP2008327429A JP5154395B2 (ja) 2008-02-28 2008-12-24 半導体装置の製造方法及びレジスト塗布・現像処理システム
JPJP-P-2008-327429 2008-12-24

Publications (2)

Publication Number Publication Date
KR20090093802A KR20090093802A (ko) 2009-09-02
KR101059174B1 true KR101059174B1 (ko) 2011-08-25

Family

ID=41013444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090007118A KR101059174B1 (ko) 2008-02-28 2009-01-29 반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템

Country Status (5)

Country Link
US (1) US8202682B2 (ko)
JP (1) JP5154395B2 (ko)
KR (1) KR101059174B1 (ko)
CN (1) CN101521153B (ko)
TW (1) TWI408516B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295745A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法
CN101963756B (zh) * 2009-06-26 2014-12-17 罗门哈斯电子材料有限公司 形成电子器件的方法
JP5023128B2 (ja) * 2009-10-07 2012-09-12 東京エレクトロン株式会社 塗布現像装置及び塗布現像方法
TWI442453B (zh) * 2009-11-19 2014-06-21 羅門哈斯電子材料有限公司 形成電子裝置之方法
JP4917652B2 (ja) * 2010-02-12 2012-04-18 東京エレクトロン株式会社 基板処理方法
US8338086B2 (en) * 2010-03-31 2012-12-25 Tokyo Electron Limited Method of slimming radiation-sensitive material lines in lithographic applications
US8435728B2 (en) * 2010-03-31 2013-05-07 Tokyo Electron Limited Method of slimming radiation-sensitive material lines in lithographic applications
JP5192016B2 (ja) * 2010-05-07 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造装置
US8795540B2 (en) * 2011-12-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Selective bias compensation for patterning steps in CMOS processes
US8647817B2 (en) * 2012-01-03 2014-02-11 Tokyo Electron Limited Vapor treatment process for pattern smoothing and inline critical dimension slimming
US9086631B2 (en) * 2012-08-27 2015-07-21 Tokyo Electron Limited EUV resist sensitivity reduction
CN104733283A (zh) * 2013-12-23 2015-06-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件表面预清洁方法
JP2017068281A (ja) * 2016-12-27 2017-04-06 Hoya株式会社 フォトマスクの製造方法、パターン転写方法及び表示装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
JP4329216B2 (ja) * 2000-03-31 2009-09-09 Ｊｓｒ株式会社 レジストパターン縮小化材料及びそれを使用する微細レジストパターンの形成方法
US6664028B2 (en) * 2000-12-04 2003-12-16 United Microelectronics Corp. Method of forming opening in wafer layer
JP2002299202A (ja) * 2001-03-29 2002-10-11 Sony Corp 半導体装置の製造方法
US6752545B2 (en) * 2001-08-16 2004-06-22 Nagase & Co., Ltd. Alkali-based treating liquid, treating liquid adjusting method and equipment, treating liquid supplying method and equipment
JP3953822B2 (ja) 2002-01-25 2007-08-08 富士通株式会社 レジストパターン薄肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP2004062003A (ja) * 2002-07-31 2004-02-26 Sony Corp カラーフィルタの製造方法
JP2004093652A (ja) * 2002-08-29 2004-03-25 Seiko Epson Corp レジストパターンの形成方法および半導体装置の製造方法
JP2004103926A (ja) * 2002-09-11 2004-04-02 Renesas Technology Corp レジストパターン形成方法とそれを用いた半導体装置の製造方法およびレジスト表層処理剤
TWI254977B (en) * 2003-02-27 2006-05-11 United Microelectronics Corp Method for shrinking the image of photoresist
US20050164122A1 (en) * 2004-01-26 2005-07-28 Matsushita Electric Industrial Co., Ltd. Chemically amplified resist and pattern formation method
TW200627093A (en) * 2005-01-28 2006-08-01 Everlight Chem Ind Corp Developer composition
KR100674967B1 (ko) * 2005-04-06 2007-01-26 삼성전자주식회사 더블 패터닝 방식을 이용한 미세 피치를 갖는 포토레지스트패턴 형성방법
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
JP4531726B2 (ja) * 2006-06-22 2010-08-25 Ａｚエレクトロニックマテリアルズ株式会社 微細化されたレジストパターンの形成方法
JP5000260B2 (ja) * 2006-10-19 2012-08-15 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細化されたパターンの形成方法およびそれに用いるレジスト基板処理液

Also Published As

Publication number Publication date
US8202682B2 (en) 2012-06-19
KR20090093802A (ko) 2009-09-02
CN101521153B (zh) 2011-10-26
US20090220892A1 (en) 2009-09-03
CN101521153A (zh) 2009-09-02
JP5154395B2 (ja) 2013-02-27
TW200942999A (en) 2009-10-16
TWI408516B (zh) 2013-09-11
JP2009230106A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
KR101059174B1 (ko) 반도체 장치의 제조 방법 및 레지스트 도포·현상 처리 시스템
KR101400654B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 저장 매체, 및 기판 처리 시스템
US8530357B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device
JP4563409B2 (ja) リフロー処理方法およびｔｆｔの製造方法
US20160299427A1 (en) Method of forming fine patterns
US8247164B2 (en) Resist film forming method
JP2007188925A (ja) 基板処理方法
US20110143290A1 (en) Developing treatment method and computer-readable storage medium
CN112585721B (zh) 基片处理方法和基片处理系统
US8083959B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
US20130040463A1 (en) Method and apparatus for manufacturing semiconductor device
US9653293B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US20060134563A1 (en) Method for manufacturing semiconductor device
JP2007188924A (ja) 基板処理方法
JP2011095484A (ja) 基板の処理方法、プログラム及びコンピュータ記憶媒体
US20040029394A1 (en) Method and structure for preventing wafer edge defocus
JP2004200613A (ja) 基板処理方法及び基板処理装置
JP2009016653A (ja) 基板の処理方法及びコンピュータ読み取り可能な記憶媒体
KR20100058914A (ko) 기판처리방법
JP2013251316A (ja) 現像処理方法、現像処理装置、プログラム及びコンピュータ記憶媒体
KR20090040537A (ko) 포토레지스트 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 9