CN105027264B - 穿过介电通孔的互连件 - Google Patents

穿过介电通孔的互连件 Download PDF

Info

Publication number
CN105027264B
CN105027264B CN201380071827.5A CN201380071827A CN105027264B CN 105027264 B CN105027264 B CN 105027264B CN 201380071827 A CN201380071827 A CN 201380071827A CN 105027264 B CN105027264 B CN 105027264B
Authority
CN
China
Prior art keywords
dielectric layer
metal layer
layer
backflow
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380071827.5A
Other languages
English (en)
Other versions
CN105027264A (zh
Inventor
K·杜利
R·麦夸德
L·基弗斯
D·菲茨佩崔克
L·拜尔恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN105027264A publication Critical patent/CN105027264A/zh
Application granted granted Critical
Publication of CN105027264B publication Critical patent/CN105027264B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Micromachines (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种介电层，包括回流通孔。回流通孔由介电层的回流形成。互连件穿过回流通孔接触。

Description

穿过介电通孔的互连件
背景技术
电子设备可基于各种过程来形成。设备可以局限于缺少互连件的简单结构。包含互连件的设备可能在制造上是复杂的，从而导致低的产量及不良质量，与较高效率的处理技术不兼容。
附图说明
图1是根据示例的包括回流通孔的装置的方块图。
图2是根据示例的包括回流通孔的装置的方块图。
图3A-3T示出了根据示例的包括回流通孔的装置的方块图。
图4是根据示例的包括包含(containment)区域的装置的透视图。
图5是根据示例的以回流介电层为基础的流程图。
图6是根据示例的以蚀刻介电层为基础的流程图。
具体实施方式
本文所提供的示例包含三维(3-D)互连件，例如延伸跨越多个层级的互连件。互连件可形成于设备介电层的回流通孔中。3-D互连件结构可用于包括电子组件、显示应用等等的许多电子应用中。3-D金属互连件可形成于设备(装置)的不同层级上的多个金属层之间。互连件可扩展设备包括以预定图案及自对准处理技术(例如，用于辊对辊(R2R)处理)为基础的那些的可能性。互连件能够实现在单个3-D模板中生成整个设备图案，避免对层到层对准的需要。因此，具有互连件的示例设备甚至可以基于具有低维度稳定性的衬底，诸如挠性聚合物和纸。
图1是根据示例的包括回流通孔122的装置100的方块图。装置100还包括第一金属层110、布置于第一金属层110上的介电层120以及穿过回流通孔122的与第一金属层110接触的互连件130。回流通孔122可基于介电层120的回流而形成，并且本文所提供的示例能够实现选择性地设置回流通孔122以将互连件130提供在装置100上期望的地方(例如将在电感器的不同层之间进行电气连接(穿通绝缘体，诸如介电层)的地方)。
介电层120可为聚合介电材料，包括但不限于UV可固化的聚合抗蚀剂材料或热可固化聚合物膜。例如，介电层120可由SU-8、以环氧树脂为基础、近UV、负光刻胶(其可从Micro-Chemical公司获得)所形成。可使用诸如电泳沉积的各种技术形成介电层120。在替代性示例中，可基于将介电层120对准并喷墨打印在第一金属层110上方，和/或将薄层的介电质往下丝网打印于第一金属层110上方来形成介电层120。
装置100可实现于诸如无源电路元件、有源电路元件、及跨接元件的设备中。有源电路元件可包括薄膜晶体管(例如，场效应晶体管或双极结晶体管)及二极管。无源电路元件可包括导体迹线、电阻器、电容器及电感器。可基于电镀、电沉积、无电沉积、和/或电泳沉积来形成装置100的各种特征。装置100可包括共同存在于三维布置中的多个表面层级，这例如可促进模板电路的制造。
图2是根据示例的包括回流通孔222的装置200的方块图。装置200还包括衬底202、布置于衬底上的第一金属层210及布置于第一金属层210上的凸起特征212。介电层220布置于凸起特征212上，并包括回流通孔222。互连件230形成于回流通孔222中，并与凸起特征212和第二金属层240接触。第二金属层240布置于介电层220上。包含区域204包含介电层220的至少一部分(并可包括包含例如第一金属层210及其它的特征)。
在示例中，装置200可利用模板化电形成方法而形成，其中第一金属层210、凸起特征212、介电层220和第二金属层240通过电镀、抗蚀剂蚀刻、介电质的电泳沉积和热回流的连续步骤而被形成于3-D聚合物抗蚀剂模板中。装置200可利用干蚀刻技术而被蚀刻，干蚀刻技术包括等离子体蚀刻、反应性离子蚀刻、激光烧蚀、聚焦式离子束蚀刻、和/或电子束蚀刻。
回流通孔222可通过介电质的回流(和/或相对于周围区域以增加速率的介电质移除)而形成，以曝露第一金属层210的至少一部分(例如通过曝露第一金属层210上所形成的凸起特征212的至少一部分。在替代性示例中，可省略凸起特征212)。回流通孔222是能够形成互连件230的，其可例如通过将第二金属层240电镀至回流通孔222中而形成。因此，互连件230可将第一金属层210(例如穿过凸起特征212)连接至第二金属层240。装置200可使用三个分离的金属层和介电层，其被包含在形成为衬底202的一部分的预定式聚合物结构中。因此，回流通孔222和互连件230可增强并扩展模板化自对准过程，包括用于跨接镀覆的包含和高过程产量布局的设计。
示例的互连件230可利用自对准图案化和沉积技术产生，通过回流和/或介电层220相对于介电层220的其它几何上不同的区域的不同蚀刻速率实现。介电材料可被选择性地移除以曝露且能够接触于埋置于介电层220下的层(例如，第一金属层210和/或凸起特征212)。介电层220的其它部分可保持布置于埋置层上，以提供绝缘和/或其它介电功能(电容)。
凸起特征212可根据期望被定位于埋置层上，以供设置回流通孔222的形成。凸起特征212可为圆顶或其它形状，例如包括区块、棱锥等等。凸起特征212可促进介电层220回流发生，从凸起特征212的中心区域朝向凸起特征212的外部区域进行(例如以重力为基础)。在替代性示例中，第一金属层210和/或凸起特征212可将尺寸设定成相对大于周围的几何不同区域。可省略凸起特征212。介电层220可随后被蚀刻，其中第一金属层210的相对较大面积以比几何上不同于第一金属层210区域的相对较小周围区域更快的速率蚀刻，以形成回流通孔222。周围区域可视为在几何上不同，例如当其形成为分离的形状、尺寸、面积、或以其它方式显示出在形状与另一区域的差异时。在示例中，大的正方形的第一金属层区域可视为在几何上不同于较窄且呈矩形的相邻区域，即使两区域在物理上彼此连接。
通过生成回流通孔222而曝露埋置于介电层220下的区域时，互连件230随后可形成于回流通孔222中。因此，介电层220的回流和/或蚀刻可在预形成模板中用金属电沉积、蚀刻及介电质电沉积产生模板图案，以产生用于挠性电子件及辊对辊(R2R)处理的设备(例如薄膜晶体管(TFT)及跨接阵列设备)。
这样的模板图案可使用于衬底202上。衬底202可由包括玻璃、陶瓷、塑料和/或其它材料(聚合物)的材料形成。衬底202可为低温材料(例如承受直到150℃的温度)和/或高温材料(例如承受大于150℃的温度)。衬底202可为挠性、刚性、半刚性、光学透明、半透明、非透明、和/或不透明。衬底202可包括粘结剂和/或利用粘结剂被结合，粘结剂包括紫外(UV)可固化聚合物粘结剂，诸如聚丙烯酸和/或环氧树脂、压敏粘结剂膜和/或热可固化粘结剂。粘结剂可利用加压层叠辊以干膜形式施加或通过标准液体涂覆技术作为液体膜施加。粘结剂可为光学透明、半透明、和/或不透明。
衬底202可包括具有传导表面(例如在其上形成第一金属层210或其它层)的传导载体(例如，板)。例如，载体可为平面不锈钢板或其它传导金属，其传导表面可包括低电阻率金属，诸如铜、镍、金、银和/或其两个或更多个的组合(包括包含上述一个或多个的合金，其涂覆于载体的表面上)。往上延伸的衬底202的模板三维结构可形成于衬底202的传导载体的传导表面上。在示例中，模板结构由聚合介电材料形成。
装置200的特征可利用诸如光刻、电镀、金属沉积等等的技术形成。光刻可以与放下一光层(photo layer)、然后金属层、然后再一光层、再一金属层等等可兼容。电镀可与使用在单个通过中被敷设在衬底202上的3-D图案结构兼容。因此，电镀能够使所有层一起被图案化，使得在形成装置200中使用电镀(以包括回流通孔222和互连件230)，可能够不需要例如会在光刻中使用的数个过程。
装置200可基于附加过程形成，由此提高效率并避免浪费(例如相较于包括用以移除一层的大部分的减除过程的金属沉积过程而言)。例如，在金属沉积中，敷设抗蚀剂图案，且整个衬底表面涂覆于金属层中。然后，该金属层的部分被蚀离且损耗掉。利用跨越一层的整个表面的金属沉积，对后续层重复该过程。相反地，利用附加过程(诸如电镀)，能够在需要的地方选择性地施加材料，而不需要涂覆一层的整个表面，而仅使其大部分被蚀离。诸如金属(和介电质)的材料可利用附加处理技术来选择性地施加。
装置200可包括包含区域204。包含区域204可包含例如形成于衬底202中的第一金属层210，和/或介电层220(例如当形成时以及还当回流时)。包含区域204可被提供为例如凹槽特征以物理性地包含特征，以控制特征的横向尺寸/延伸，和/或包围回流的特征。
在示例中，可通过将多层结构模压至衬底202(其可包括被施加以建立和/或加强衬底的不同层级结构)中来形成包含区域204。可例如通过形成包含区域204的墙，以将包含区域204包括在形成于衬底202中的多层模压图案中。在替代性示例中，可通过光刻和电镀的多个实例来形成包含区域204。可利用结构来创建和/或沉积例如使用连续光刻和电镀步骤的金属线图案。接下来可为后续光刻步骤，以定义诸如包含区域204的墙的各种结构。在替代性示例中，包含区域204可基于光刻和激光烧蚀的组合来形成。例如，如在先前示例中，可利用光刻和电镀来沉积金属线的主图案。在第一层级电镀后，可使用单个光刻步骤以定义各种图案，且可使用相较于先前示例的相对较厚抗蚀剂层来建立结构。随后可利用激光烧蚀来形成包含区域204。
图3A-3T显示了根据示例的包括回流通孔的装置300的方块图。装置300可基于光图案化来形成，以创建多个三维层级，不过在替代性示例中，多个层级可利用其它技术形成(例如被提供为三维图案化结构，其可在衬底中形成自对准，例如基于用模板模压和/或辊对辊处理)。如图3A-3T的示例，基于在传导表面上具有多个层的三维模板的形成而呈现电感器装置300。示例的电感器结构示范了创建多个金属层，其中一些金属层通过互连件连接在一起。
图3A显示了装置300A的俯视图，其包括基底金属层303和第一抗蚀剂层305。图3B显示了装置300A沿着线A-A的侧视图，显示出第一抗蚀剂层305布置于基底金属层303上，基底金属层303布置于衬底302上。在示例中，第一抗蚀剂层305可由以4500转每分(rpm)所旋覆的光致抗蚀剂SU8-2形成，以产生大约0.8微米的厚度。
衬底302的基底金属层303为金属的，且随后可选择性地建立和/或图案化聚合物以提供三维结构和/或暴露金属迹线。可使用暴露的金属迹线，且可添加额外的金属(例如利用电镀过程)。可添加介电层(例如利用电泳沉积)，以被回流而形成回流通孔和互连件。
图3C显示了包括第一金属层310的装置300C的俯视图。图3D显示了装置300C沿着线C-C的侧视图，显示了第一金属层310可布置于基底金属层303上。在示例中，第一金属层310可通过将镍(Ni)电镀至近似等于第一抗蚀剂层305厚度的厚度而形成。在替代性示例中，第一金属层310的厚度可不同于第一抗蚀剂层305的厚度(例如达大约0.5微米或更大)。在示例中，第一金属层310被镀覆成比第一抗蚀剂层305更高/更厚。第一金属层310的电镀可在56℃(C)以0.5安培(A)实施15秒(S)且再以0.3A实施20S。
图3E显示了包括第二抗蚀剂层306的装置300E的俯视图。图3F显示了装置300E沿着线E-E的侧视图，显示了第二抗蚀剂层306的相对厚度。在示例中，第二抗蚀剂层306可通过以4500rpm所旋覆的光致抗蚀剂SU8-2形成，以产生大约0.8微米的厚度。
图3G显示了包括第三抗蚀剂层307的装置300G的俯视图。图3H显示了装置300G沿着线G-G的侧视图。在示例中，第三抗蚀剂层307可通过以3300rpm历时6分钟所旋覆的光致抗蚀剂SU8-10形成，以产生大约7微米的厚度。
图3I显示了包括第四抗蚀剂层308和第一凸起特征311的装置300I的俯视图。图3J显示了装置300I沿着线I-I的侧视图。在示例中，第四抗蚀剂层308可通过以3300rpm历时6分钟所旋覆的光致抗蚀剂SU8-10形成，以产生大约7微米的厚度。图3K显示了装置300I沿着线I-I的侧视图，显示了第一凸起特征311。在示例中，可通过镀覆镍的圆顶、例如通过在56℃以0.5A历时30S电镀且再以0.3A历时40S所形成的大约2微米厚度的镍，而形成第一凸起特征311。图3L显示了装置300I沿着线I-I的侧视图，显示了蚀刻后的区域309A、309B以暴露埋置层(例如基底金属层303的部分)。在示例中，可蚀刻多个(例如四个)区域。基底金属层303可通过蚀刻被曝露，以准备用于后续电镀。
图3M显示了包括第二凸起特征312和额外金属层区域350的装置300M的俯视图。图3N显示了装置300M沿着线M-M的侧视图，显示了第二凸起特征312和额外金属层区域350。在示例中，可通过在56℃以0.5A历时30S及以0.3A历时40S电镀大约2微米厚度的镍将第二凸起特征312和额外金属层区域350形成为相同层。在替代性示例中，第二凸起特征312和额外金属层区域350可单独地形成(例如作为不同层和/或金属)。第二凸起特征312在额外金属层区域350上方升高。
凸起特征312显示为圆顶。然而，可使用其它技术和形状来获得凸起特征312，包括平坦凸起特征。可使用无电镀覆以镀设可能不是圆顶状的平坦表面，以使该表面凸起于周围区域上方。区域可能被屏蔽以能够选择性地施加金属以供使凸起特征312凸起。
图3O显示包括介电层320的装置300O的俯视图，介电层320包括几何上不同于第二区域326的第一区域324(也显示介电层320的第三未标示区域，且可包括其它区域)。图3P显示装置300O沿着线O-O的侧视图，显示了几何上不同于第二区域326的介电层320的第一区域324。介电层320可以是可电沉积的，以由于电泳效应而附接至金属(而非抗蚀剂层)。
图3Q显示包括被包含在介电层320中的回流通孔322的装置300Q的俯视图。图3R显示装置300Q沿着线Q-Q的侧视图，显示了回流通孔322暴露埋置的凸起特征312的部分。在示例中，回流通孔322可通过加热介电层320使得介电层320达到或超过玻璃转变温度(Tg)来形成。例如，装置300Q可在80℃烘烤20分钟使介电质320回流以形成回流通孔322。
介电层320可具有玻璃转变温度以能够在烘烤温度(例如大约80℃)实现回流转变。装置300可以满足和/或超过玻璃转变温度为基础在某点被处理，并可包括融化过程以将介电层320回流。然而，装置的制备可作为另一过程的一部分(例如用以烘烤未特定专用于介电层320的装置的另一特征)实现介电回流。因此，可以从烘烤过程中得到“双重任务(double-duty)”以亦达成介电层320的回流从而产生回流通孔322。如果介电层320的玻璃转变温度超过特定烘烤的烘烤温度，可能可以调整烘烤过程以使用较高温度来提供介电层320在该烘烤期间的回流。
介电层320可回流离开凸起特征312的顶部，以暴露凸起特征312的至少一部分，且可回流朝向包含区域304(以高于周围表面(例如高于包含区域304)的凸起特征312为基础)。介电层320可制成足够的厚度以承受后续蚀刻或其它过程(例如额外的图案化层的蚀刻)。回流至包含区域304可在包含区域304提供比起回流前状况更好的介电保护，并可在包含回流的地方提供其它特征，诸如较大的电容。凸起特征312可沉积于期望介电回流的任何地方，以供设置互连件以占用回流通孔322。
图3S显示包括第二金属层340和跨接件352的装置300S的俯视图。在示例中，跨接件352可由第二金属层340形成，而不需要专用和/或单独的处理以形成跨接件352。在替代性示例中，跨接件352可独立地形成，例如作为额外的金属层区域。第二金属层340可通过电镀镍达近似1500S而形成。介电层320使跨接件352电气隔离于埋置的额外金属层区域350。图3T显示装置300S沿着线S-S的侧视图，显示了第二金属层340、形成于回流通孔322中的互连件330、凸起特征312、第一金属层310和额外的金属层区域350。因此，第二金属层340经由布置于凸起特征312上的互连件330而接触于第一金属层310。在示例中，可在第二金属层340形成期间形成互连件330。
因此，互连件330可能能够形成堆积的跨接线，以及设备中的一个金属层与另一金属层间的连接。互连件330和跨接件352可利用相同层形成，藉此不需要单独的处理以形成互连件330和跨接件352。
示例电感器装置300显示出包括互连件和跨接件的多个金属层。其它示例装置可能不需要全部的这些特征，且可省略一些特征。例如，金属层不需要互连件，且回流通道可形成为容许介电质回流远离金属层。墙结构可设计成防止电镀结构的互连。
在后处理中，装置可能被转移至聚合物衬底。在后续处理中，粘结层可能施加至装置的至少一部分表面，聚合物层可能被堆叠至粘结剂层上，且整个堆积可从通过牺牲金属剥离和转移过程而实现的传导表面剥离。这样的挠性电子电路可独立地使用或附接至其它电子设备、集成电路(IC)芯片、或其它设备。第一金属层可用作其它堆叠衬底或IC芯片之间的电气互连件。可能将诸如传感器、TFT设备、电容器、电阻器、显示阵列等其它电路元件集成在挠性电路中。
图4是根据示例的包括包含区域404的装置400的透视图。装置400可基于提供多个三维层级来形成，例如作为可在衬底中形成自对准的三维图案化结构(例如利用辊对辊处理模压)。然而，在替代性示例中，可使用其它技术以形成多个三维层级(例如光图案化)。装置400可包括衬底402、包含区域404、通道460、和第一区域410(例如用以包含第一金属层，诸如凸起特征和/或相对较大几何区域)。不同的特征可在不同的3-D层级提供，例如相对于衬底402基底的相距第一区域410的不同高度。通道460可包含外部特征，诸如形成为电感器器线圈的部份的金属III层或装置的其它特征。
第一区域410可比起几何上不同于第一区域410的包含区域404而言在面积上相对较大。面积的相对差异可影响上覆介电层的蚀刻速率。例如，第一区域410的相对较大面积可导致相对较高的蚀刻速率，以相较于对应于包含区域404的介电层(其可能保持完好而无介电质蚀刻穿通)而言帮助对应于第一区域410的介电层的穿通。因为较大特征上方的介电层的蚀刻速率高于较小特征，使第一区域410例如受到干蚀刻过程，诸如等离子体蚀刻，将比起较小面积而言更快地蚀刻较大面积。并且，当介电沉积时，例如当电镀介电质时，较高的电流密度可导致较厚的填入，其亦可有助于所期望的介电及金属层厚度特征。
凸起特征可能形成于第一区域410中，以使得介电层回流离开凸起特征而朝向相邻的较低区域，诸如包含区域404。介电质亦可能回流入通道460中。
可提供使用第一区域410的示例，第一区域410比起周围区域具有相对较大面积，而不使用凸起特征，以获得回流通孔。示例可组合相对大的第一区域410的特征、和凸起特征(圆顶)以获得回流通孔。这些特征可有助于介电质实现穿通以形成回流通孔。可基于装置处可用的设计空间量来引导是否包括(多个)特定特征。因此，在示例中，不用回流步骤即可实现回流通孔，这仰赖于相对较大的第一区域410的蚀刻效应。
通过将衬底402选择性地图案化，图案本身的本质可生成将在处理期间具有较高电流密度的区域，造成更多金属沉积在相较于具有较低电流密度的区域而言的那些相对较大面积。介电层的沉积(例如电泳沉积)可依赖于相较于金属沉积呈相反运作的不同机制，所以高电流密度的区域可导致比起金属而言沉积较少介电质。为此，可利用此技术选择性地实现受控制的介电沉积，以能够在期望回流通孔以能够形成互连件的地方实现穿通——例如通过将第一区域410形成为具有比起周围区域而言相对较大的相对面积。
示例装置400可基于自对准方法形成至相较于非自对准方法而言具有实质均匀性的设备。模板系统可包括具有多个层级和与多个层级相关联的多个特征区域的3-D模板/模压器。模板可以图案化有在模板层级间具有实质均匀尺寸和实质均匀分布的特征区域。模板随后可被压入衬底402中以形成如所示的对应结构。通道、区域、跨接件和其它特征可产生于模板系统内，在模板化结构整体上具有实质均匀性，而单独需要将那些特征相对于彼此对准(例如如果在分离的步骤中产生，则其结果将需要在步骤之间被对准)。
可使用模板化电形成作为自对准方法，以将材料的单独层连续沉积至3-D介电模板中。沉积步骤可为电、电泳或无电沉积。亦可合并附加沉积技术，诸如槽涂覆、喷洒沉积和喷墨打印。光致抗蚀剂模板可为形成于传导衬底上的多层级结构。随着单独的层被建立，模板内的单独层级可被回蚀以暴露埋置的传导衬底以容许进一步的电沉积。在图案化和沉积之后，完全形成的模板化结构可通过剥除转移过程被转移至聚合物衬底。
衬底材料402可被加热以满足或超过衬底402的玻璃转变温度，且含有主模板的模压式辊可被辊轧至衬底材料402中，以留下所显示的结构，含有所显示的和本文所描述的各种特征。因此，由于特征为自对准的，所以可避免衬底402中的各种特征之间的不对准。
因此，所显示的示例可不需要额外步骤。例如，凭借由烘烤形成的回流通孔，不需要分离地掩模和/或选择性地移除介电质。凭借利用自对准处理(例如辊对辊)，不需要对准各种特征。示例不限于使用辊对辊，且可使用其它技术，诸如三层光刻(例如电镀在刚性衬底上的光刻)。可避免多个光刻、烘烤和显影步骤，藉此提高效率同时能够使用3-D互连件选项以实现各种电子应用。可以在单个步骤中实施图案化。可以基于附加处理产生示例，其中材料根据需要被选择性沉积，而不需要覆盖整层并蚀离其大部分。技术可与用于挠性电子件应用的挠性(亦即非刚性)衬底和辊对辊处理相兼容。
图5是根据示例的以回流介电层为基础的流程图500。在方块510中，介电层形成于第一金属层上。在方块520，介电层回流以形成回流通孔。在方块530，在回流通孔形成与第一金属层的互连件。因此，可提供示例，其中形成介电质，进行回流，且通过镀设金属而形成互连件。
图6是根据示例的以蚀刻介电层为基础的流程图。在方块610，介电层形成于第一金属层上。在方块620，以相较于介电层的几何上不同的第二区域的增加速率蚀刻介电层的第一区域，以形成回流通孔。在方块630，在回流通孔形成与第一金属层的互连件。因此，可提供示例，其以形成介电层为基础，优先蚀刻大的中心特征，且然后形成互连件。

Claims (15)

1.一种电子装置，包括：
第一金属层；
布置在第一金属层上的介电层，其中介电层包括回流通孔，其通过介电层的回流形成；以及穿过回流通孔与第一金属层接触的互连件；
其中所述装置还包括布置在第一金属层上的凸起特征。
2.如权利要求1所述的电子装置，其中介电层包括第一区域和第二区域，其中第一区域在几何上不同于且在表面积上大于第二区域，且其中回流通孔基于第一区域相较于第二区域增加的蚀刻速率而形成于第一区域中。
3.如权利要求1所述的电子装置，其中回流通孔布置于凸起特征上。
4.如权利要求3所述的电子装置，其中介电层可在达到玻璃转变温度(Tg)时回流。
5.如权利要求3所述的电子装置，其中凸起特征为圆顶。
6.如权利要求1所述的电子装置，其中介电层可基于电泳效应电沉积以使介电层附接至金属。
7.如权利要求1所述的电子装置，进一步包含衬底，该衬底包括包含区域以包含介电层的回流。
8.如权利要求1所述的电子装置，进一步包含衬底，该衬底包括多个层级以容纳第一金属层、介电层和互连件，其中互连件跨越穿过多个层级。
9.如权利要求8所述的电子装置，其中多个层级作为可在衬底中形成自对准的三维图案化结构而被提供。
10.如权利要求1所述的电子装置，其中互连件由第二金属层形成，且该装置进一步包含跨接件，该跨接件由布置于介电层上的第二金属层形成，以提供跨越介电层的电传导路径。
11.一种电子装置，包括：
凸起特征；
介电层，其布置于凸起特征上；
回流通孔，其在凸起特征处布置于介电层中，回流通孔由介电层的回流形成；以及
互连件，其穿过回流通孔与凸起特征接触。
12.如权利要求11所述的电子装置，进一步包括第一金属层，其中凸起特征布置于第一金属层上。
13.如权利要求11所述的电子装置，进一步包含布置于介电层上的第二金属层，其中互连件由第二金属层形成。
14.一种用于制造电子装置的方法，包括：
在第一金属层上形成介电层；
回流介电层以形成回流通孔；以及
在回流通孔形成与第一金属层的互连件；
其中凸起特征被布置在第一金属层上。
15.如权利要求14所述的方法，其中回流介电层包括在烘烤过程期间以处于或高于玻璃转变温度(Tg)加热介电层。
CN201380071827.5A 2013-01-29 2013-01-29 穿过介电通孔的互连件 Expired - Fee Related CN105027264B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/023586 WO2014120118A1 (en) 2013-01-29 2013-01-29 Interconnects through dielectric vias

Publications (2)

Publication Number Publication Date
CN105027264A CN105027264A (zh) 2015-11-04
CN105027264B true CN105027264B (zh) 2018-08-17

Family

ID=51262690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380071827.5A Expired - Fee Related CN105027264B (zh) 2013-01-29 2013-01-29 穿过介电通孔的互连件

Country Status (5)

Country Link
US (2) US9583432B2 (zh)
EP (1) EP2951856B1 (zh)
CN (1) CN105027264B (zh)
TW (1) TWI543298B (zh)
WO (1) WO2014120118A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753866A (en) * 1986-02-24 1988-06-28 Texas Instruments Incorporated Method for processing an interlevel dielectric suitable for VLSI metallization schemes
US5000818A (en) * 1989-08-14 1991-03-19 Fairchild Semiconductor Corporation Method of fabricating a high performance interconnect system for an integrated circuit
JPH066032A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Works Ltd 配線板の製造方法
US5840624A (en) * 1996-03-15 1998-11-24 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of via over etching for borderless contacts
US5960315A (en) * 1997-07-10 1999-09-28 International Business Machines Corporation Tapered via using sidewall spacer reflow
CN101231947A (zh) * 2007-01-19 2008-07-30 东京毅力科创株式会社 回流处理方法以及tft的制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122589A (ja) 1988-10-31 1990-05-10 Toshiba Lighting & Technol Corp 回路基板
TW226474B (en) 1993-04-29 1994-07-11 Ind Tech Res Inst A process of forming tungsten contact by using disposable spin-on-glass
JPH088209A (ja) * 1994-01-10 1996-01-12 Cypress Semiconductor Corp 半導体装置の製造のための除去されるポストの処理方法
KR19980037947A (ko) * 1996-11-22 1998-08-05 김광호 반도체 장치의 콘택 홀 형성 방법
US6153936A (en) * 1997-11-07 2000-11-28 Winbond Electronics, Corp. Method for forming via hole and semiconductor structure formed thereby
TW415004B (en) 1998-07-10 2000-12-11 Ind Tech Res Inst Manufacture of low-k inter-metal dielectric layer
KR20000019708A (ko) 1998-09-15 2000-04-15 윤종용 스퍼터링 설비의 냉각 장치
US6239017B1 (en) * 1998-09-18 2001-05-29 Industrial Technology Research Institute Dual damascene CMP process with BPSG reflowed contact hole
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6261963B1 (en) 2000-07-07 2001-07-17 Advanced Micro Devices, Inc. Reverse electroplating of barrier metal layer to improve electromigration performance in copper interconnect devices
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
JP3981314B2 (ja) * 2002-08-28 2007-09-26 京セラ株式会社 多層配線基板の製造方法
JP2005026454A (ja) 2003-07-02 2005-01-27 Toshiba Corp 容量素子、半導体集積回路及びこれらの製造方法
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7521313B2 (en) * 2005-01-18 2009-04-21 Hewlett-Packard Development Company, L.P. Thin film device active matrix by pattern reversal process
TW200826233A (en) 2006-12-15 2008-06-16 Touch Micro System Tech Method of fabricating metal interconnects and inter-metal dielectric layer thereof
JP2008171856A (ja) * 2007-01-09 2008-07-24 Fujifilm Corp 半導体素子及び半導体素子の製造方法
KR100959453B1 (ko) * 2007-12-27 2010-05-25 주식회사 동부하이텍 반도체 소자의 제조 방법
US8003515B2 (en) 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753866A (en) * 1986-02-24 1988-06-28 Texas Instruments Incorporated Method for processing an interlevel dielectric suitable for VLSI metallization schemes
US5000818A (en) * 1989-08-14 1991-03-19 Fairchild Semiconductor Corporation Method of fabricating a high performance interconnect system for an integrated circuit
JPH066032A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Works Ltd 配線板の製造方法
US5840624A (en) * 1996-03-15 1998-11-24 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of via over etching for borderless contacts
US5960315A (en) * 1997-07-10 1999-09-28 International Business Machines Corporation Tapered via using sidewall spacer reflow
CN101231947A (zh) * 2007-01-19 2008-07-30 东京毅力科创株式会社 回流处理方法以及tft的制造方法

Also Published As

Publication number Publication date
US9780028B2 (en) 2017-10-03
WO2014120118A1 (en) 2014-08-07
EP2951856B1 (en) 2019-05-22
US9583432B2 (en) 2017-02-28
CN105027264A (zh) 2015-11-04
TWI543298B (zh) 2016-07-21
EP2951856A1 (en) 2015-12-09
EP2951856A4 (en) 2016-09-21
TW201444022A (zh) 2014-11-16
US20170084533A1 (en) 2017-03-23
US20160104675A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
JP4459406B2 (ja) フレキシブル配線板製造方法
CN102171804B (zh) 在衬底上实现选择性区域电镀的方法
CN103887189B (zh) 用于制造芯片布置的方法和芯片布置
TW200803673A (en) Wiring substrate and manufacturing method thereof, and semiconductor apparatus
CN204792778U (zh) 半导体衬底结构及半导体封装
WO2009023284A2 (en) Interconnection element with plated posts formed on mandrel
TW200921881A (en) Manufacturing method of high heat-dissipation multilayer package substrate
CN104039071A (zh) 布线板及其制造方法
CN108738231A (zh) 电路板结构及其形成方法
CN103404243A (zh) 印刷电路板及其制造方法
TW200913836A (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
US8393077B2 (en) Fabrication of passive electronic components
JPS61144093A (ja) 再使用可能なマンドレルをそなえた絶縁基板上にパターン化された相互接続を形成する方法
CN105830213A (zh) 包括凸块区域中的改善型通孔焊盘放置的基板
CN102573289A (zh) 侧边具有导电接触件的积层印刷电路板模组及其制造方法
RU2323504C2 (ru) Способ изготовления микросистем
TWI524441B (zh) 電路板及其製造方法
CN105027264B (zh) 穿过介电通孔的互连件
CN113777880A (zh) Micro LED器件及其制备方法
TWI580326B (zh) 多層電子支持結構的層間對准
TW201124026A (en) Circuit substrate and manufacturing method thereof
CN103974541A (zh) 金属线路的制作方法和印刷电路板
CN102131347B (zh) 线路基板及其制作方法
JP2019160929A (ja) 配線基板およびその製造方法
TW200849542A (en) Device having high aspect ratio via in low dielectric material and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180817

Termination date: 20220129