KR19980037947A - 반도체 장치의 콘택 홀 형성 방법 - Google Patents
반도체 장치의 콘택 홀 형성 방법 Download PDFInfo
- Publication number
- KR19980037947A KR19980037947A KR1019960056771A KR19960056771A KR19980037947A KR 19980037947 A KR19980037947 A KR 19980037947A KR 1019960056771 A KR1019960056771 A KR 1019960056771A KR 19960056771 A KR19960056771 A KR 19960056771A KR 19980037947 A KR19980037947 A KR 19980037947A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- insulating film
- pattern
- insulating layer
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 콘택 홀 형성 방법에 관하여 개시한다. 본 발명은 도전층 상에 절연막을 형성하는 단계; 상기 절연막 상에 상기 절연막의 소정 영역을 노출시키는 홀이 형성된 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 하여 상기 도전층이 노출되도록 상기 절연막을 식각함으로써 콘택 홀이 형성된 절연막 패턴을 형성하는 단계; 및 상기 절연막 패턴이 리플로우(reflow)되도록 상기 절연막 패턴이 형성된 기판을 열처리함으로써 상기 콘택 홀의 폭보다 더 작은 폭을 갖는 변형된 콘택 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 홀 형성 방법을 제공한다. 본 발명에 의하면, 종래의 제조 공정에 단순히 열처리 공정을 더 부가하여 상기 절연막 패턴을 리플로우 시킴으로써 간단하게 미세한 폭을 갖는 콘택 홀을 형성할 수 있다.
Description
본 발명은 반도체 장치의 콘택 홀 형성 방법에 관한 것으로, 특히 콘택 홀이 형성된 절연막을 리플로우(reflow)시켜 콘택 홀의 폭을 더욱 감소시키는 반도체 장치의 콘택 홀 형성 방법에 관한 것이다.
반도체 장치의 집적도가 증가함에 따라 셀 영역의 면적이 감소하게 되고 결과적으로 콘택 홀의 폭도 감소하고 있다. 콘택 홀의 폭을 감소시키기 위하여 위상 시프트 마스크(phase shift mask) 및 스페이서(spacer) 등을 이용하는 방법이 많이 제시되고 있다. 그러나, 이러한 방법들은 그 비용이 많이 들거나 공정이 복잡하다는 단점이 있다. 예컨데, 상기 위상 시프트 마스크를 이용하는 방법은 마스크 제조가 용이하지 않고, 상기 스페이서를 이용하는 방법은 그 공정이 복잡하다는 단점을 갖고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 종래의 제조 공정에 단순히 열처리 공정을 더 부가함으로써 간단하게 미세한 폭을 갖는 콘택 홀을 형성할 수 있는 반도체 장치의 콘택 홀 형성 방법을 제공하는 데 있다.
도 1 내지 도 3은 본 발명에 따른 반도체 장치의 콘택 홀 형성 방법을 설명하기 위한 단면도들이다.
도면의 주요 부분에 대한 부호의 설명
110: 도전층120: 절연막130: 감광막 패턴
120a: 절연막 패턴120b: 변형된 절연막 패턴
A: 콘택 홀B: 변형된 콘택 홀
상기 기술적 과제를 달성하기 위하여, 본 발명은 도전층 상에 절연막을 형성하는 단계; 상기 절연막 상에 상기 절연막의 소정 영역을 노출시키는 홀이 형성된 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 하여 상기 도전층이 노출되도록 상기 절연막을 식각함으로써 콘택 홀이 형성된 절연막 패턴을 형성하는 단계; 및 상기 절연막 패턴이 리플로우(reflow)되도록 상기 절연막 패턴이 형성된 기판을 열처리함으로써 상기 콘택 홀의 폭보다 더 작은 폭을 갖는 변형된 콘택 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 홀 형성 방법을 제공한다.
본 발명에 따른 반도체 장치의 콘택 홀 형성 방법에 있어서, 상기 절연막은 BPSG(borophosphosilicate glass)로 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 콘택 홀 형성 방법에 있어서, 상기 열처리는 650 내지 800℃ 에서 행하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 콘택 홀 형성 방법에 의하면, 종래의 제조 공정에 단순히 열처리 공정을 더 부가하여 상기 절연막 패턴을 리플로우 시킴으로써 간단하게 미세한 폭을 갖는 콘택 홀을 형성할 수 있다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.
도 1 내지 도 3은 본 발명에 따른 반도체 장치의 콘택 홀 형성 방법을 설명하기 위한 단면도들이다.
도 1은 절연막(120) 및 감광막 패턴(130)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로, 반도체 기판(도시되지 않음) 상에 도전층(110)을 형성하고, 상기 도전층(110) 상에 절연층(120), 예컨데 BPSG(borophosphosilicate glass)을 형성한다. 이어서, 상기 절연막(120) 상에 상기 절연막(120)의 소정 영역을 노출시키는 홀이 형성된 감광막 패턴(130)을 형성한다.
도 2는 절연막 패턴(120a)을 형성하는 단계 및 상기 감광막 패턴(130)을 제거하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 감광막 패턴(130)을 식각 마스크로 하여 상기 도전층(110)이 노출되도록 상기 절연막(120)을 식각함으로써 콘택 홀(A)이 형성된 절연막 패턴(120a)을 형성한다. 이어서, 상기 절연막 패턴(120a)이 형성된 기판 상에서 상기 감광막 패턴(130)을 제거한다.
도 3은 변형된 절연막 패턴(120b)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로, 상기 절연막 패턴(120a)이 형성된 기판을, 예컨데 650 내지 800℃ 에서 열처리하면, 상기 절연막 패턴(120a)이 리플로우(reflow)되어 상기 콘택 홀(A)의 폭이 좁아지게 된다. 즉, 상기 콘택 홀(A)의 폭보다 더 작은 폭을 갖는 변형된 콘택 홀(B)이 형성된 변형된 절연막 패턴(120b)이 형성된다.
상술한 바와 같이 본 발명에 따른 반도체 장치의 콘택 홀 형성 방법에 의하면, 종래의 제조 공정에 단순히 열처리 공정을 더 부가하여 상기 절연막 패턴(120a)을 리플로우 시킴으로써 간단하게 미세한 폭을 갖는 콘택 홀을 형성할 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
Claims (3)
- 도전층 상에 절연막을 형성하는 단계;상기 절연막 상에 상기 절연막의 소정 영역을 노출시키는 홀이 형성된 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각 마스크로 하여 상기 도전층이 노출되도록 상기 절연막을 식각함으로써 콘택 홀이 형성된 절연막 패턴을 형성하는 단계; 및상기 절연막 패턴이 리플로우(reflow)되도록 상기 절연막 패턴이 형성된 기판을 열처리함으로써 상기 콘택 홀의 폭보다 더 작은 폭을 갖는 변형된 콘택 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 홀 형성 방법.
- 제1 항에 있어서, 상기 절연막은 BPSG(borophosphosilicate glass)로 형성하는 것을 특징으로 하는 반도체 장치의 콘택 홀 형성 방법.
- 제1 항에 있어서, 상기 열처리는 650 내지 800℃ 에서 행하는 것을 특징으로 하는 반도체 장치의 콘택 홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960056771A KR19980037947A (ko) | 1996-11-22 | 1996-11-22 | 반도체 장치의 콘택 홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960056771A KR19980037947A (ko) | 1996-11-22 | 1996-11-22 | 반도체 장치의 콘택 홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980037947A true KR19980037947A (ko) | 1998-08-05 |
Family
ID=66321641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960056771A KR19980037947A (ko) | 1996-11-22 | 1996-11-22 | 반도체 장치의 콘택 홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980037947A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372816B1 (ko) * | 1999-06-22 | 2003-02-17 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
| WO2014120118A1 (en) * | 2013-01-29 | 2014-08-07 | Hewlett-Packard Development Company, L.P. | Interconnects through dielectric vias |
-
1996
- 1996-11-22 KR KR1019960056771A patent/KR19980037947A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100372816B1 (ko) * | 1999-06-22 | 2003-02-17 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
| WO2014120118A1 (en) * | 2013-01-29 | 2014-08-07 | Hewlett-Packard Development Company, L.P. | Interconnects through dielectric vias |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4261772A (en) | Method for forming voltage-invariant capacitors for MOS type integrated circuit device utilizing oxidation and reflow techniques | |
| CA1131796A (en) | Method for fabricating mos device with self-aligned contacts | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| KR19980037947A (ko) | 반도체 장치의 콘택 홀 형성 방법 | |
| KR100209280B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100391001B1 (ko) | 금속 배선 형성 방법 | |
| KR19980048950A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR100204009B1 (ko) | 반도체소자 제조방법 | |
| KR100200749B1 (ko) | 반도체장치의 콘택 홀 형성방법 | |
| KR20010063726A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960016236B1 (ko) | 반도체 장치의 자기 정렬형 콘택 제조방법 | |
| KR19990069529A (ko) | 반도체장치의 콘택 형성방법 | |
| KR100390999B1 (ko) | 반도체소자의 형성방법 | |
| KR100469915B1 (ko) | 듀얼게이트전극제조방법 | |
| KR100541696B1 (ko) | 반도체 소자의 금속실리사이드 형성방법 | |
| KR100281101B1 (ko) | 반도체장치 제조방법 | |
| KR0156221B1 (ko) | 반도체장치의 콘택형성방법 | |
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| KR100365756B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR19980055970A (ko) | 트랜지스터 제조 방법 | |
| KR100223015B1 (ko) | 구리 배선막 형성 방법 | |
| KR940009591B1 (ko) | 메탈 콘택 형성방법 | |
| KR19990006191A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR19990084312A (ko) | 금속식각시 생성된 폴리머 연화방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |