JP3976598B2 - レジスト・パターン形成方法 - Google Patents
レジスト・パターン形成方法 Download PDFInfo
- Publication number
- JP3976598B2 JP3976598B2 JP2002087297A JP2002087297A JP3976598B2 JP 3976598 B2 JP3976598 B2 JP 3976598B2 JP 2002087297 A JP2002087297 A JP 2002087297A JP 2002087297 A JP2002087297 A JP 2002087297A JP 3976598 B2 JP3976598 B2 JP 3976598B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- wettability
- reflow
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レジスト・パターン形成方法に関し、さらに言えば、半導体装置の製造時にその微細形状を形成するのに使用されるリソグラフィ・プロセスにおいて、リフロー現象を利用したレジスト・パターンの変形量を好適に制御し、もって変形レジスト・パターンを精度良く形成可能とするレジスト・パターン形成方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、高性能化が急速に進展してきており、それに伴って増大する製造コストをいかに抑制するかが重要課題となっている。そこで、半導体装置の製造工程を短縮して製造コストを低減する手法として、あるレジスト・パターンをマスクとして１回目のエッチングを行った後、そのレジスト・パターンをリフロー現象により変形させ、得られた変形レジスト・パターンをマスクとして２回目のエッチングを行う、という方法が提案されている。この方法は「レジスト・リフロー法」と呼ばれている。この方法によれば、２回のエッチング工程を実質的に１個のレジスト・パターンを用いて実施できるため、製造工程数を減少させることができる。
【０００３】
図３は、従来のレジスト・リフロー法の原理を説明するための概念図であり、図３（ａ）にはリフロー前の模式断面図を、図３（ｂ）にはリフロー後の模式断面図を示してある。
【０００４】
まず、図３（ａ）に示すように、公知の方法により、基体１０２上に所定形状を持つレジスト・パターン１０１を形成する。このレジスト・パターン１０１は、エッチング工程のマスクとして利用される。
【０００５】
次に、レジスト・パターン１０１が可溶な溶剤の蒸気に暴露する等して、表面からレジスト・パターン１０１の内部に溶剤を浸透させる。この時、溶剤の浸透によって粘度の低下したレジスト・パターン１０１は、その表面張力、溶剤の再揮発、および下地（つまり基板１０２の表面）の濡れ性の影響を受けながら、エネルギー的に最も安定な形を取りながらリフロー現象が進行する。レジスト・パターン１０１が所望の形状になると、上記の溶剤蒸気への暴露処理の停止、乾燥処理等によってレジスト・パターン１０１の変形を停止させる。こうして、レジスト・パターン１０１のリフローが完了する。その結果、図３（ｂ）に示すように、変形レジスト・パターン１０１ａが基体１０２上に形成される。この変形レジスト・パターン１０１ａも、エッチングのマスクとして使用される。
【０００６】
図３（ｂ）では、変形レジスト・パターン１０１ａの形状が、レジスト・パターン１０１の形状とはかなり異なっているが、リフロー条件を調整することにより、この形状変形の度合いは必要とする形状に応じて任意に変更できる。
【０００７】
図４は、従来のレジスト・リフロー法を電界効果トランジスタの製造工程に適用した例を示す。図４（ａ）は１回目のエッチング後、リフロー前の模式断面図、図４（ｂ）はリフロー後の模式断面図、図４（ｃ）は２回目のエッチング後の模式断面図である。
【０００８】
図４（ａ）において、基体１１０の上にはシリコン膜１１２が形成されており、そのシリコン膜１１２の上にソース電極１１４ａとドレイン電極１１４ｂが所定間隔をあけて形成されている。ソース電極１１４ａとドレイン電極１１４ｂは、クロム（Ｃｒ）膜をパターン化して形成されている。
【０００９】
ソース電極１１４ａとドレイン電極１１４ｂの上には、レジスト・パターン１１１が形成されている。このレジスト・パターン１１１は、ソース電極１１４ａとドレイン電極１１４ｂを形成するのに用いた元のレジスト・パターン（図示せず）の幅を、公知の方法により狭くしたものである。
【００１０】
図４（ａ）の状態から、レジスト・パターン１１１のリフローを行う。このリフロー工程は、レジスト・パターン１１１が可溶な溶剤の蒸気に当該レジスト・パターン１１１を暴露する等により、その溶剤を当該レジスト・パターン１１１の表面から内部に浸透させて行う。
【００１１】
この時、溶剤の浸透によって粘度の低下したレジスト・パターン１１１は、その表面張力、溶剤の再揮発および下地（つまり、シリコン膜１１２、ソース電極１１４ａおよびドレイン電極１１４ｂの表面）の濡れ性の影響を受けつつ、エネルギー的に最も安定な形を取りながら徐々に変形し、横方向に広がる。レジスト・パターン１１１が目的の形状になった時に、蒸気暴露処理の停止、乾燥処理等によってレジスト・パターン１１１の変形を停止させる。こうしてレジスト・パターン１１１のリフローが完了し、図４（ｂ）に示すように、変形レジスト・パターン１１１ａが得られる。
【００１２】
次に、変形レジスト・パターン１１１ａをマスクとしてシリコン膜１１２を選択的にエッチングする。こうして、基材１１０上に、変形レジスト・パターン１１１ａの形状に対応する形状を持つシリコン・アイランド１１２ａが形成される。この時の状態は、図４（ｃ）に示すようになる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来のレジスト・パターン形成方法にあっては、リフロー工程において、レジスト・パターン１１１の表面が溶剤を吸収して軟化し続ける。また、リフローが進むにつれて、レジスト・パターン１１１の下地に付着する溶剤の蒸気が増加し、レジスト・パターン１１１との濡れ性が向上していく。このため、リフローが進めば進むほどリフロー速度が加速度的に増加する。その結果、所望の形状を持つ変形レジスト・パターン１１１ａを精度よく形成することが困難となると共に、面内の材質均一性も低下する、という難点がある。
【００１４】
よって、変形レジスト・パターン１１１ａの精度および均一性を上げるには、レジスト・パターン１１１の変形があまり大きくならない範囲でリフローを終了しなくてはならないが、これはリフロー前のレジスト・パターン１１１を大きく変形させて、かけ離れた形状の変形レジスト・パターン１１１ａとすることができないことを意味する。また、リフローの初期段階では、レジスト・パターン１１１の表面部分のみが溶解するので、変形レジスト・パターン１１１ａの拡張部分は膜厚が薄くなり、またドライエッチングに対する耐性も弱くなってしまう。
【００１５】
変形レジスト・パターン１１１ａの精度を上げる別の手法として、リフローで溶解したレジスト・パターン１１１ａが余計に拡張しないように、下地のパターニング時に予め「堤防」を作っておくことも考えられる。しかし、この方法では、下地のパターン形状が制限を受けることになるから、好ましくない。
【００１６】
本発明は、上記従来の事情に鑑みてなされたものであって、リフローによるレジスト・パターンの変形態様と変形量を効果的に制御することができるレジスト・パターン形成方法を提供することを目的とする。
【００１７】
本発明の他の目的は、レジスト・パターンの変形量を大きくしてもリフロー後のレジスト・パターンを精度よく形成し得るレジスト・パターン形成方法を提供することにある。
【００１８】
本発明のさらに他の目的は、リフロー後のレジスト・パターンのドライエッチングに対する耐性の劣化を回避できるレジスト・パターン形成方法を提供することである。
【００１９】
本発明のさらに他の目的は、リフロー後のレジスト・パターンの下地に影響を与えることのないレジスト・パターン形成方法を提供することである。
【００２０】
【課題を解決するための手段】
（１）上記課題を解決するために、本発明のパターン形成方法は、
（ａ） 第１膜の上に第２膜を形成する工程と、
（ｂ） 前記第２膜の上に第１レジスト・パターンを形成する工程と、
（ｃ） 前記第１レジスト・パターンを用いて前記第２膜を選択的にエッチングする工程と、
（ｄ） 前記第２膜または前記第１膜の前記第１レジスト・パターンより露出した露出部の少なくとも一部について、濡れ性を調整する工程と、
（ｅ） 有機溶剤を用いて前記第１レジスト・パターンをリフローさせることにより、前記第１レジスト・パターンを前記露出部の濡れ性を調整した部分にまで延在させ、もって前記第１膜あるいは前記第２膜を選択的にエッチングするための第２レジスト・パターンを形成する工程とを備えている。
【００２１】
（２） 半導体装置の製造時にその微細形状を形成するのに使用されるフォトリソグラフィ・プロセスにおいて、レジスト・パターンのリフロー現象を利用する場合、リフロー後のレジスト・パターン（変形レジスト・パターン）はリフロー前のレジスト・パターン（つまりレジスト膜）の溶け方によって決定される。このため、所望の変形レジスト・パターンを形成するには、リフロー現象の進行する速度を効果的に制御することが不可欠である。
【００２２】
本発明のパターン形成方法では、工程（ｄ）において、前記第２膜または前記第１膜の前記第１レジスト・パターンより露出した露出部の少なくとも一部について濡れ性を調整することにより、リフロー現象の速度を効果的に制御するものである。
【００２３】
このような「濡れ性調整」により、リフローによる前記第１レジスト・パターンの変形態様と変形量を効果的に制御することができる。その結果、リフロー前の前記第１レジスト・パターンの変形量を大きくしても、リフロー後の前記第２レジスト・パターンを精度よく形成することができる。
【００２４】
また、リフロー速度の異常上昇を防止できるので、前記有機溶剤により前記第１レジスト・パターンの内部まで十分に溶解させて、リフロー後の前記第２レジスト・パターンの膜厚の薄い部分をなくすことができる。つまり、前記第２レジスト・パターンの膜厚均一性を維持することができる。その結果、前記第２レジスト・パターンのドライエッチングに対する耐性の劣化を回避することができる。
【００２５】
さらに、ドライエッチングに対する耐性の劣化の回避により、リフロー後の前記第２レジスト・パターンの下地に与える影響を防止することができる。
【００２６】
（３） 本発明のパターン形成方法の好ましい例では、前記工程（ｄ）で濡れ性が調整された前記露出部の少なくとも一部が、濡れ性を向上させた第１領域と、濡れ性を低下させた第２領域とを含む。この例では、前記第１領域の濡れ性の向上と前記第２領域の濡れ性の低下が、それら第１領域と第２領域の下地の差異に応じて生成されるのが好ましい。また、前記第１領域が、前記第１レジスト・パターンの変形を相対的に大きくしたい箇所に配置され、前記第２領域が、前記第１レジスト・パターンの変形を相対的に小さくしたい箇所に配置されるのがより好ましい。これらの場合、必要に応じて、所望の形状の前記第２レジスト・パターンが容易に得られるという利点がある。
【００２７】
本発明のパターン形成方法の他の好ましい例では、前記露出部の少なくとも一部について濡れ性を調整する工程（ｄ）が、所のガスを用いたプラズマ処理により行われる。この例では、本発明のパターン形成方法を容易に実行できる利点がある。この場合、好ましくは、前記プラズマ処理において、濡れ性調整用のガスとしてＣＨＦ3とO2の混合ガスが使用される。あるいは、前記プラズマ処理が、第１ステップと第２ステップで実行され、前記第１ステップでは濡れ性調整用のガスとしてＣＨＦ3が使用され、前記第２ステップでは濡れ性調整用のガスとしてO２が使用される。
【００２８】
本発明のパターン形成方法のさらに他の好ましい例では、前記第１レジスト・パターンをリフローさせる前記工程（ｅ）において、前記第１レジスト・パターンを前記有機溶剤の蒸気中に暴露させ、もってその有機溶剤を前記第１レジストパターン中に浸透させる。あるいは、前記第１レジスト・パターンを前記有機溶剤中に浸漬させ、もってその有機溶剤を前記第１レジスト・パターン中に浸透させる。
【００２９】
前記有機溶剤としては、アルコール類、エーテル類、エステル類、ケトン類およびグリコールエーテル類からなる群から選ばれる少なくとも１つを使用するのが好ましい。
【００３０】
【発明の実施の形態】
以下、本発明のパターン形成方法の好適な実施形態について、添付図面を参照しながら詳細に説明する。
〔第１実施形態〕
図１は本発明の第１実施形態に係るレジスト・パターン形成方法の原理を説明するための概念図であり、図１（ａ）にはリフロー前の模式断面図を、図１（ｂ）にはリフロー後の模式断面図を示してある。
【００３１】
まず、図１（ａ）に示すように、公知の方法により、基体２上に所定形状を持つレジスト・パターン１（これは第１レジスト・パターンに対応する）を形成する。このレジスト・パターン１は、エッチング工程のマスクとして利用される。
【００３２】
次に、下地となる基体２の表面の「濡れ性」を調整するための表面処理を行う。こうして、基体２の表面３の濡れ性が調整される。つまり、表面３の濡れ性がその処理前のレベルより低下あるいは向上せしめられる。この時の状態は図１（ａ）に示す通りである。
【００３３】
表面の「濡れ性」の良し悪しの評価は、「接触角」を用いて行われる。ここに「接触角」とは、固体表面と液滴との接触点において、これに引いた接線と固体表面とのなす角である。「接触角」が小さいと濡れ性が良いとされ、その表面上を材料がよく流れると共に、接着強度も向上する。現在では、ほとんどの材料に対して種々の条件に適した表面処理方法が開発されており、「濡れ性」を向上させるための表面処理方法も種々提案されている。
【００３４】
例えば、ドライで且つ簡便な表面処理方法としては、プラズマを利用した方法がある。この方法では、真空または大気圧下においてプラズマを発生させ、そのプラズマあるいはプラズマによって活性となった気体に被処理物（すなわち基体２の表面）を曝す方法である。ウエットな表面処理方法としては、界面活性剤を含む液に被処理物を曝す、いわゆる「ウエット洗浄」がある。しかし、この方法では、洗浄や乾燥等を必要として工数が増えると共に、処理に時間を要することから、ドライな表面処理方法の方が望ましい。
【００３５】
なお、「濡れ性」を低下させるには、表面処理が施してある被処理物を、例えば湿度や温度、雰囲気や塵埃等の状態を管理した一定環境条件下に所定時間、放置することにより行うことができる。
【００３６】
下地となる基体２の表面の「濡れ性」を調整するための表面処理を行った後、レジスト・パターン１が可溶な適当な溶剤の蒸気に当該レジスト・パターン１を暴露する等して、その溶剤をレジスト・パターン１の表面から内部に浸透させ、レジスト・パターン１にリフロー現象を惹起させる。そして、レジスト・パターン１が所望の形状になった時に、蒸気暴露処理の停止、乾燥処理等によってレジスト・パターンの変形を停止させる。こうして、リフロー処理が完了する。この時の状態は、図１（ｂ）に示すようになる。同図より明らかなように、レジスト・パターン１のリフローにより幅の広がった変形レジスト・パターン１ａが、基体２の表面に形成されている。
【００３７】
リフロー処理の条件としては、例えば、レジスト・パターン１をノボラック系の樹脂で形成した場合、処理溶剤をＮＭＰ（Ｎ−メチル−２−ピロリドン）とし、処理圧力を−８０［ｋＰａ］〜＋１０［ｋＰａ］とし、処理時間を３〜１０［分］として行うのが好ましい。
【００３８】
溶剤であるＮＭＰを吸収して粘度の低下したレジスト・パターン１は、その表面張力、ＮＭＰの再揮発、および下地である基体２の表面３の濡れ性の影響を受けつつ、エネルギー的に最も安定な形を取りながらリフロー現象が進行する。このような微小なスケールでの物理現象では、体積や重量よりも表面積に関連する物性が支配的になるので、表面３の濡れ性がレジスト・パターン１と溶剤に対して良いと、リフロー速度が向上し、その濡れ性が低いと、リフロー速度は遅くなる。本実施形態では、リフローの制御性が良くなるように、上述した表面処理によって表面３の濡れ性が最適化される。
【００３９】
レジスト・パターン１のリフローに影響を与える第１の要因は、リフローの処理条件、即ち溶剤の種類、濃度、温度等であり、第２の要因は、リフローを行うレジスト・パターン１の種類、当該パターン１の下地の表面（つまり基板２の表面）の濡れ性および断面形状である。
【００４０】
以上述べたように、本実施形態のレジスト・パターン形成方法では、レジスト・パターン１より露出した基体２の表面について「濡れ性」を調整することにより、リフロー現象の速度を効果的に制御している。このため、リフローによるレジスト・パターン１の変形態様と変形量を効果的に制御することができ、その結果、リフロー前のレジスト・パターン１の変形量を大きくしても、リフロー後の変形レジスト・パターン１ａを精度よく形成することができる。
【００４１】
また、リフロー速度の異常上昇を防止できるので、上記の有機溶剤によりレジスト・パターン１の内部まで十分に溶解させて、リフロー後の変形レジスト・パターン１ａの膜厚の薄い部分をなくすことができる。つまり、変形レジスト・パターン１ａの膜厚均一性を維持することができる。その結果、変形レジスト・パターン１ａのドライエッチングに対する耐性の劣化を回避することができる。
【００４２】
さらに、ドライエッチングに対する耐性の劣化の回避により、リフロー後の変形レジスト・パターン１ａの下地に与える影響を防止することができる。
〔第２実施形態〕
図２は、本発明の第２実施形態に係るレジスト・パターン形成方法を示す説明図であり、図２（ａ）にはリフロー前の模式断面図を、図２（ｂ）にはリフロー後の模式断面図を、図２（ｃ）は２回目のエッチング後の模式断面図を示す。本実施形態は、より具体的に電界効果トランジスタの製造工程に本発明を適用したものである。
【００４３】
図２（ａ）において、基体１０の上にシリコン（Ｓｉ）膜１２が形成され、そのシリコン膜１２の上にソース電極１４ａとドレイン電極１４ｂが所定間隔をあけて形成されている。ソース電極１４ａとドレイン電極１４ｂは、クロム（Ｃｒ）膜をパターン化して形成されている。
【００４４】
ソース電極１４ａとドレイン電極１４ｂの上には、レジスト・パターン１１が形成されている。このレジスト・パターン１１は、ソース電極１４ａとドレイン電極１４ｂを形成するのに用いた元のレジスト・パターン（図示せず）の幅を、公知の方法により狭くしたものである。
【００４５】
次に、下地となるシリコン膜２とソース電極１４ａとドレイン電極１４ｂの表面の「濡れ性」を調整するための表面処理を行う。ここでは、表面処理により、Ｃｒ膜よりなるソース電極１４ａとドレイン電極１４ｂの表面領域１７の濡れ性を低下させ、それと同時に、ソース電極１４ａとドレイン電極１４ｂの間に露出したシリコン膜１２の表面領域１８の濡れ性を向上させている。こうして、レジスト・パターン１１の下地の表面の濡れ性が調整される。この時の状態は図２（ａ）に示す通りである。
【００４６】
ここで使用する「濡れ性」調整用の表面処理方法としては、所定のガスを用いるプラズマ処理が有効である。例えば、（ｉ）ＣＨＦ3とＯ2の混合ガスを用いて行うプラズマ処理や、（ｉｉ）第１ステップでＣＨＦ3を用い、第２ステップでＯ2を用いて行う２段階プラズマ処理、などが有効である。
【００４７】
より具体的に言えば、ＲＦパワーを１００〜３００［Ｗ］とし、ガス流量を１００〜３００［ｓｃｃｍ］とし、放電時間を１０〜６０［秒］としたプラズマ処理が望ましい。この条件下では、溶剤（ＮＭＰ）に対する濡れ性の目安となる接触角がシリコン膜１２の表面領域１８で１〜１０［度］、ソース電極１４ａとドレイン電極１４ｂ（クロム膜）の表面領域１７で３０〜５０［度］になる。つまり、１回の表面処理により、表面領域１７の濡れ性を低下させると同時に、表面領域１８の濡れ性を向上させることができるのである。
【００４８】
なお、当該表面処理の具体的条件は、処理に用いるガス種、プラズマ条件と下地の膜の溶剤に対する接触角、およびレジスト・パターン１１への影響等を予め調査しておき、必要に応じて使い分けるのがよい。つまり、下地の膜の種類に応じて接触角に差が生じ、且つレジスト・パターン１１への影響が少ない条件が望ましい。
【００４９】
次に、図２（ａ）の状態から、レジスト・パターン１１のリフローを行う。このリフロー工程は、レジスト・パターン１１が可溶な溶剤の蒸気に当該レジスト・パターン１１を暴露する等により、その溶剤を当該レジスト・パターン１１の表面から内部に浸透させて行う。リフローの条件としては、例えば、レジスト・パターン１１をノボラック系の樹脂としたとき、溶剤をＮＭＰとし、処理圧力を−８０［ｋＰａ］〜＋１０［ｋＰａ］とし、処理時間を３〜１０［分］として処理する。
【００５０】
リフローは、溶剤を吸収して粘度の低下したレジスト・パターン１１がその表面張力、溶剤の再揮発およびシリコン膜１２の表面領域１８およびクロム膜（すなわちソース電極１４ａとドレイン電極１４ｂ）の表面領域１７の濡れ性の影響を受けつつ、エネルギー的に最も安定な形を取りながら進行していくが、上述のように、下地の種類に応じて下地表面の領域１７、１８の濡れ性に差が付けられているので、濡れ性を低下させた表面領域１７へのリフローは抑えられる一方、濡れ性を向上させた表面領域１８へは選択的にリフローが促進されることになる。
【００５１】
次に、レジスト・パターン１１が目的の形状になった時に、蒸気暴露処理の停止、乾燥処理等によってレジスト・パターン１１が変形するのを停止させる。こうしてレジスト・パターン１１のリフローが完了し、図２（ｂ）に示すように、変形レジスト・パターン１１ａが得られる。
【００５２】
この変形レジスト・パターン１１ａは、図２（ｂ）に示すように、下地のシリコン膜１２の全表面のうち、ソース電極１４ａとドレイン電極１４ｂの間の表面領域１８を選択的に覆っている。
【００５３】
その後、こうして形成された変形レジスト・パターン１１ａとソース電極１４ａおよびドレイン電極１４ｂをマスクとして、シリコン膜１２を選択的にエッチングする。その結果、基体１０上に、トランジスタのシリコン・アイランド１２ａが形成される。
【００５４】
第２実施形態のレジスト・パターン形成方法では、レジスト・パターン１１のリフロー前の濡れ性調整工程において、レジスト・パターン１１の下地となるシリコン膜１２の表面領域１８の濡れ性を向上させると共に、Ｃｒ膜（ソース電極１４ａとドレイン電極１４ｂ）の表面領域１７の濡れ性を低下させている。換言すれば、表面領域１７と１８の下地の種類に応じて濡れ性に差を付けているので、レジスト・パターン１１のリフローにより生成される変形レジスト・パターン１１ａの形状をより効果的に制御して、精度よく形成することができる。
〔変形例〕
上記第１および第２の実施形態では、リフローの溶剤としてＮＭＰ（Ｎ−メチル−２−ピロリドン）を用いたが、溶剤は、アルコール類（Ｒ−ＯＨ）、エーテル類（Ｒ−Ｏ-Ｒ，Ａｒ−Ｏ−Ｒ，Ａｒ−Ｏ−Ａｒ）、エステル類、ケトン類またはグリコールエーテル類の少なくとも１つを含む有機溶剤であれば良く、具体的に、以下に列挙するようなものが含まれる。（ここで、Ｒはアルキル基または置換アルキル基、Ａｒはフェニル基またはフェニル基以外の芳香基を示す。）
有機溶剤の具体例としては、次のようなものが挙げられる。
【００５５】
ＣＨ3ＯＨ，Ｃ2Ｈ5ＯＨ，ＣＨ3（ＣＨ2）ＸＯＨ、ＩＰＡ（イソプロピルアルコール）、長鎖アルキルエステル、アセトン、ジオキサン、酢酸エチル、酢酸ブチル、トルエン、ＭＥＫ（メチルエチルケトン）、ＤＭＳＯ（ジメチルスルホキシド）、ＭＩＢＫ（メチルイソブチルケトン）、ブチルカルビトール、ｎＢＡ（ｎ−ブチルアセテート）、ガンマ−ブチロラクトン、ＥＣＡ（エチルセロソルブアセテート）、乳酸エチル、ピルビン酸エチル、ＭＡＫ（２−ヘプタノン）、３−メトキシブチルアセテート、ＭＭＰ（メチル−３−メトキシプロピオネート）、ＰＧＭＥ（プロピレングリコールモノメチルエーテル）、ＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）、ＰＧＰ（プロピレングリコールモノプロピルエーテル）、ＰＧＥＥ（プロピレングリコールモノエチルエーテル）、ＦＥＰ（エチル−３−エトキシプロピオネート）、ジプロピレングリコールモノエチルエーテル、プロピレングリコールモノメチルエーテルプロピオネート、３−メトキシプロピオン酸メチル、３−エトキシプロピオン酸メチル、ＮＭＰ（Ｎ−メチル−２−ピロリドン）。
【００５６】
また、上記第１および第２の実施形態では、本発明を電界効果トランジスタの製造工程に適用しているが、本発明はこれに限定されず、電界効果トランジスタの製造工程以外の任意の工程にも適用可能であることは言うまでもない。
【００５７】
本発明は、フォトレジスト、電子線レジスト等の任意のレジストのパターン形成に適用可能である。
【００５８】
【発明の効果】
以上説明したように、本発明のレジスト・パターン形成方法によれば、リフローによるレジスト・パターンの変形態様と変形量を効果的に制御することができる。その結果、レジスト・パターンの変形量を大きくしてもリフロー後のレジスト・パターンを精度よく形成することができる。また、リフロー後のレジスト・パターンのドライエッチングに対する耐性の劣化を回避できる。さらに、リフロー後のレジスト・パターンの下地に影響を与えることがない。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るレジスト・パターン形成方法を説明する図であり、図１（ａ）はリフロー前の模式断面図、図１（ｂ）はリフロー後の模式断面図である。
【図２】本発明の第２実施形態に係るレジスト・パターン形成方法を説明する図であり、図２（ａ）はリフロー前の模式断面図、図２（ｂ）はリフロー後の模式断面図、図２（ｃ）は２回目のエッチング後の模式断面図である。
【図３】従来のレジスト・リフロー法の原理を説明するための図であり、図３（ａ）はリフロー前の模式断面図、図３（ｂ）はリフロー後の模式断面図である。
【図４】従来のレジスト・パターン形成方法を説明する図であり、図４（ａ）はリフロー前の模式断面図、図４（ｂ）はリフロー後の模式断面図、図４（ｃ）は２回目のエッチング後の模式断面図である。
【符号の説明】
１ レジスト・パターン
１ａ 変形レジスト・パターン
２ 基体
３ 濡れ性を調整した基体の表面
１０ 基体
１１ レジスト・パターン
１１ａ 変形レジスト・パターン
１２ シリコン膜
１２ａ シリコン・アイランド
１４ａ ソース電極
１４ｂ ドレイン電極
１７ 濡れ性を悪化させた表面領域
１８ 濡れ性を向上させた表面領域
【発明の属する技術分野】
本発明は、レジスト・パターン形成方法に関し、さらに言えば、半導体装置の製造時にその微細形状を形成するのに使用されるリソグラフィ・プロセスにおいて、リフロー現象を利用したレジスト・パターンの変形量を好適に制御し、もって変形レジスト・パターンを精度良く形成可能とするレジスト・パターン形成方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、高性能化が急速に進展してきており、それに伴って増大する製造コストをいかに抑制するかが重要課題となっている。そこで、半導体装置の製造工程を短縮して製造コストを低減する手法として、あるレジスト・パターンをマスクとして１回目のエッチングを行った後、そのレジスト・パターンをリフロー現象により変形させ、得られた変形レジスト・パターンをマスクとして２回目のエッチングを行う、という方法が提案されている。この方法は「レジスト・リフロー法」と呼ばれている。この方法によれば、２回のエッチング工程を実質的に１個のレジスト・パターンを用いて実施できるため、製造工程数を減少させることができる。
【０００３】
図３は、従来のレジスト・リフロー法の原理を説明するための概念図であり、図３（ａ）にはリフロー前の模式断面図を、図３（ｂ）にはリフロー後の模式断面図を示してある。
【０００４】
まず、図３（ａ）に示すように、公知の方法により、基体１０２上に所定形状を持つレジスト・パターン１０１を形成する。このレジスト・パターン１０１は、エッチング工程のマスクとして利用される。
【０００５】
次に、レジスト・パターン１０１が可溶な溶剤の蒸気に暴露する等して、表面からレジスト・パターン１０１の内部に溶剤を浸透させる。この時、溶剤の浸透によって粘度の低下したレジスト・パターン１０１は、その表面張力、溶剤の再揮発、および下地（つまり基板１０２の表面）の濡れ性の影響を受けながら、エネルギー的に最も安定な形を取りながらリフロー現象が進行する。レジスト・パターン１０１が所望の形状になると、上記の溶剤蒸気への暴露処理の停止、乾燥処理等によってレジスト・パターン１０１の変形を停止させる。こうして、レジスト・パターン１０１のリフローが完了する。その結果、図３（ｂ）に示すように、変形レジスト・パターン１０１ａが基体１０２上に形成される。この変形レジスト・パターン１０１ａも、エッチングのマスクとして使用される。
【０００６】
図３（ｂ）では、変形レジスト・パターン１０１ａの形状が、レジスト・パターン１０１の形状とはかなり異なっているが、リフロー条件を調整することにより、この形状変形の度合いは必要とする形状に応じて任意に変更できる。
【０００７】
図４は、従来のレジスト・リフロー法を電界効果トランジスタの製造工程に適用した例を示す。図４（ａ）は１回目のエッチング後、リフロー前の模式断面図、図４（ｂ）はリフロー後の模式断面図、図４（ｃ）は２回目のエッチング後の模式断面図である。
【０００８】
図４（ａ）において、基体１１０の上にはシリコン膜１１２が形成されており、そのシリコン膜１１２の上にソース電極１１４ａとドレイン電極１１４ｂが所定間隔をあけて形成されている。ソース電極１１４ａとドレイン電極１１４ｂは、クロム（Ｃｒ）膜をパターン化して形成されている。
【０００９】
ソース電極１１４ａとドレイン電極１１４ｂの上には、レジスト・パターン１１１が形成されている。このレジスト・パターン１１１は、ソース電極１１４ａとドレイン電極１１４ｂを形成するのに用いた元のレジスト・パターン（図示せず）の幅を、公知の方法により狭くしたものである。
【００１０】
図４（ａ）の状態から、レジスト・パターン１１１のリフローを行う。このリフロー工程は、レジスト・パターン１１１が可溶な溶剤の蒸気に当該レジスト・パターン１１１を暴露する等により、その溶剤を当該レジスト・パターン１１１の表面から内部に浸透させて行う。
【００１１】
この時、溶剤の浸透によって粘度の低下したレジスト・パターン１１１は、その表面張力、溶剤の再揮発および下地（つまり、シリコン膜１１２、ソース電極１１４ａおよびドレイン電極１１４ｂの表面）の濡れ性の影響を受けつつ、エネルギー的に最も安定な形を取りながら徐々に変形し、横方向に広がる。レジスト・パターン１１１が目的の形状になった時に、蒸気暴露処理の停止、乾燥処理等によってレジスト・パターン１１１の変形を停止させる。こうしてレジスト・パターン１１１のリフローが完了し、図４（ｂ）に示すように、変形レジスト・パターン１１１ａが得られる。
【００１２】
次に、変形レジスト・パターン１１１ａをマスクとしてシリコン膜１１２を選択的にエッチングする。こうして、基材１１０上に、変形レジスト・パターン１１１ａの形状に対応する形状を持つシリコン・アイランド１１２ａが形成される。この時の状態は、図４（ｃ）に示すようになる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来のレジスト・パターン形成方法にあっては、リフロー工程において、レジスト・パターン１１１の表面が溶剤を吸収して軟化し続ける。また、リフローが進むにつれて、レジスト・パターン１１１の下地に付着する溶剤の蒸気が増加し、レジスト・パターン１１１との濡れ性が向上していく。このため、リフローが進めば進むほどリフロー速度が加速度的に増加する。その結果、所望の形状を持つ変形レジスト・パターン１１１ａを精度よく形成することが困難となると共に、面内の材質均一性も低下する、という難点がある。
【００１４】
よって、変形レジスト・パターン１１１ａの精度および均一性を上げるには、レジスト・パターン１１１の変形があまり大きくならない範囲でリフローを終了しなくてはならないが、これはリフロー前のレジスト・パターン１１１を大きく変形させて、かけ離れた形状の変形レジスト・パターン１１１ａとすることができないことを意味する。また、リフローの初期段階では、レジスト・パターン１１１の表面部分のみが溶解するので、変形レジスト・パターン１１１ａの拡張部分は膜厚が薄くなり、またドライエッチングに対する耐性も弱くなってしまう。
【００１５】
変形レジスト・パターン１１１ａの精度を上げる別の手法として、リフローで溶解したレジスト・パターン１１１ａが余計に拡張しないように、下地のパターニング時に予め「堤防」を作っておくことも考えられる。しかし、この方法では、下地のパターン形状が制限を受けることになるから、好ましくない。
【００１６】
本発明は、上記従来の事情に鑑みてなされたものであって、リフローによるレジスト・パターンの変形態様と変形量を効果的に制御することができるレジスト・パターン形成方法を提供することを目的とする。
【００１７】
本発明の他の目的は、レジスト・パターンの変形量を大きくしてもリフロー後のレジスト・パターンを精度よく形成し得るレジスト・パターン形成方法を提供することにある。
【００１８】
本発明のさらに他の目的は、リフロー後のレジスト・パターンのドライエッチングに対する耐性の劣化を回避できるレジスト・パターン形成方法を提供することである。
【００１９】
本発明のさらに他の目的は、リフロー後のレジスト・パターンの下地に影響を与えることのないレジスト・パターン形成方法を提供することである。
【００２０】
【課題を解決するための手段】
（１）上記課題を解決するために、本発明のパターン形成方法は、
（ａ） 第１膜の上に第２膜を形成する工程と、
（ｂ） 前記第２膜の上に第１レジスト・パターンを形成する工程と、
（ｃ） 前記第１レジスト・パターンを用いて前記第２膜を選択的にエッチングする工程と、
（ｄ） 前記第２膜または前記第１膜の前記第１レジスト・パターンより露出した露出部の少なくとも一部について、濡れ性を調整する工程と、
（ｅ） 有機溶剤を用いて前記第１レジスト・パターンをリフローさせることにより、前記第１レジスト・パターンを前記露出部の濡れ性を調整した部分にまで延在させ、もって前記第１膜あるいは前記第２膜を選択的にエッチングするための第２レジスト・パターンを形成する工程とを備えている。
【００２１】
（２） 半導体装置の製造時にその微細形状を形成するのに使用されるフォトリソグラフィ・プロセスにおいて、レジスト・パターンのリフロー現象を利用する場合、リフロー後のレジスト・パターン（変形レジスト・パターン）はリフロー前のレジスト・パターン（つまりレジスト膜）の溶け方によって決定される。このため、所望の変形レジスト・パターンを形成するには、リフロー現象の進行する速度を効果的に制御することが不可欠である。
【００２２】
本発明のパターン形成方法では、工程（ｄ）において、前記第２膜または前記第１膜の前記第１レジスト・パターンより露出した露出部の少なくとも一部について濡れ性を調整することにより、リフロー現象の速度を効果的に制御するものである。
【００２３】
このような「濡れ性調整」により、リフローによる前記第１レジスト・パターンの変形態様と変形量を効果的に制御することができる。その結果、リフロー前の前記第１レジスト・パターンの変形量を大きくしても、リフロー後の前記第２レジスト・パターンを精度よく形成することができる。
【００２４】
また、リフロー速度の異常上昇を防止できるので、前記有機溶剤により前記第１レジスト・パターンの内部まで十分に溶解させて、リフロー後の前記第２レジスト・パターンの膜厚の薄い部分をなくすことができる。つまり、前記第２レジスト・パターンの膜厚均一性を維持することができる。その結果、前記第２レジスト・パターンのドライエッチングに対する耐性の劣化を回避することができる。
【００２５】
さらに、ドライエッチングに対する耐性の劣化の回避により、リフロー後の前記第２レジスト・パターンの下地に与える影響を防止することができる。
【００２６】
（３） 本発明のパターン形成方法の好ましい例では、前記工程（ｄ）で濡れ性が調整された前記露出部の少なくとも一部が、濡れ性を向上させた第１領域と、濡れ性を低下させた第２領域とを含む。この例では、前記第１領域の濡れ性の向上と前記第２領域の濡れ性の低下が、それら第１領域と第２領域の下地の差異に応じて生成されるのが好ましい。また、前記第１領域が、前記第１レジスト・パターンの変形を相対的に大きくしたい箇所に配置され、前記第２領域が、前記第１レジスト・パターンの変形を相対的に小さくしたい箇所に配置されるのがより好ましい。これらの場合、必要に応じて、所望の形状の前記第２レジスト・パターンが容易に得られるという利点がある。
【００２７】
本発明のパターン形成方法の他の好ましい例では、前記露出部の少なくとも一部について濡れ性を調整する工程（ｄ）が、所のガスを用いたプラズマ処理により行われる。この例では、本発明のパターン形成方法を容易に実行できる利点がある。この場合、好ましくは、前記プラズマ処理において、濡れ性調整用のガスとしてＣＨＦ3とO2の混合ガスが使用される。あるいは、前記プラズマ処理が、第１ステップと第２ステップで実行され、前記第１ステップでは濡れ性調整用のガスとしてＣＨＦ3が使用され、前記第２ステップでは濡れ性調整用のガスとしてO２が使用される。
【００２８】
本発明のパターン形成方法のさらに他の好ましい例では、前記第１レジスト・パターンをリフローさせる前記工程（ｅ）において、前記第１レジスト・パターンを前記有機溶剤の蒸気中に暴露させ、もってその有機溶剤を前記第１レジストパターン中に浸透させる。あるいは、前記第１レジスト・パターンを前記有機溶剤中に浸漬させ、もってその有機溶剤を前記第１レジスト・パターン中に浸透させる。
【００２９】
前記有機溶剤としては、アルコール類、エーテル類、エステル類、ケトン類およびグリコールエーテル類からなる群から選ばれる少なくとも１つを使用するのが好ましい。
【００３０】
【発明の実施の形態】
以下、本発明のパターン形成方法の好適な実施形態について、添付図面を参照しながら詳細に説明する。
〔第１実施形態〕
図１は本発明の第１実施形態に係るレジスト・パターン形成方法の原理を説明するための概念図であり、図１（ａ）にはリフロー前の模式断面図を、図１（ｂ）にはリフロー後の模式断面図を示してある。
【００３１】
まず、図１（ａ）に示すように、公知の方法により、基体２上に所定形状を持つレジスト・パターン１（これは第１レジスト・パターンに対応する）を形成する。このレジスト・パターン１は、エッチング工程のマスクとして利用される。
【００３２】
次に、下地となる基体２の表面の「濡れ性」を調整するための表面処理を行う。こうして、基体２の表面３の濡れ性が調整される。つまり、表面３の濡れ性がその処理前のレベルより低下あるいは向上せしめられる。この時の状態は図１（ａ）に示す通りである。
【００３３】
表面の「濡れ性」の良し悪しの評価は、「接触角」を用いて行われる。ここに「接触角」とは、固体表面と液滴との接触点において、これに引いた接線と固体表面とのなす角である。「接触角」が小さいと濡れ性が良いとされ、その表面上を材料がよく流れると共に、接着強度も向上する。現在では、ほとんどの材料に対して種々の条件に適した表面処理方法が開発されており、「濡れ性」を向上させるための表面処理方法も種々提案されている。
【００３４】
例えば、ドライで且つ簡便な表面処理方法としては、プラズマを利用した方法がある。この方法では、真空または大気圧下においてプラズマを発生させ、そのプラズマあるいはプラズマによって活性となった気体に被処理物（すなわち基体２の表面）を曝す方法である。ウエットな表面処理方法としては、界面活性剤を含む液に被処理物を曝す、いわゆる「ウエット洗浄」がある。しかし、この方法では、洗浄や乾燥等を必要として工数が増えると共に、処理に時間を要することから、ドライな表面処理方法の方が望ましい。
【００３５】
なお、「濡れ性」を低下させるには、表面処理が施してある被処理物を、例えば湿度や温度、雰囲気や塵埃等の状態を管理した一定環境条件下に所定時間、放置することにより行うことができる。
【００３６】
下地となる基体２の表面の「濡れ性」を調整するための表面処理を行った後、レジスト・パターン１が可溶な適当な溶剤の蒸気に当該レジスト・パターン１を暴露する等して、その溶剤をレジスト・パターン１の表面から内部に浸透させ、レジスト・パターン１にリフロー現象を惹起させる。そして、レジスト・パターン１が所望の形状になった時に、蒸気暴露処理の停止、乾燥処理等によってレジスト・パターンの変形を停止させる。こうして、リフロー処理が完了する。この時の状態は、図１（ｂ）に示すようになる。同図より明らかなように、レジスト・パターン１のリフローにより幅の広がった変形レジスト・パターン１ａが、基体２の表面に形成されている。
【００３７】
リフロー処理の条件としては、例えば、レジスト・パターン１をノボラック系の樹脂で形成した場合、処理溶剤をＮＭＰ（Ｎ−メチル−２−ピロリドン）とし、処理圧力を−８０［ｋＰａ］〜＋１０［ｋＰａ］とし、処理時間を３〜１０［分］として行うのが好ましい。
【００３８】
溶剤であるＮＭＰを吸収して粘度の低下したレジスト・パターン１は、その表面張力、ＮＭＰの再揮発、および下地である基体２の表面３の濡れ性の影響を受けつつ、エネルギー的に最も安定な形を取りながらリフロー現象が進行する。このような微小なスケールでの物理現象では、体積や重量よりも表面積に関連する物性が支配的になるので、表面３の濡れ性がレジスト・パターン１と溶剤に対して良いと、リフロー速度が向上し、その濡れ性が低いと、リフロー速度は遅くなる。本実施形態では、リフローの制御性が良くなるように、上述した表面処理によって表面３の濡れ性が最適化される。
【００３９】
レジスト・パターン１のリフローに影響を与える第１の要因は、リフローの処理条件、即ち溶剤の種類、濃度、温度等であり、第２の要因は、リフローを行うレジスト・パターン１の種類、当該パターン１の下地の表面（つまり基板２の表面）の濡れ性および断面形状である。
【００４０】
以上述べたように、本実施形態のレジスト・パターン形成方法では、レジスト・パターン１より露出した基体２の表面について「濡れ性」を調整することにより、リフロー現象の速度を効果的に制御している。このため、リフローによるレジスト・パターン１の変形態様と変形量を効果的に制御することができ、その結果、リフロー前のレジスト・パターン１の変形量を大きくしても、リフロー後の変形レジスト・パターン１ａを精度よく形成することができる。
【００４１】
また、リフロー速度の異常上昇を防止できるので、上記の有機溶剤によりレジスト・パターン１の内部まで十分に溶解させて、リフロー後の変形レジスト・パターン１ａの膜厚の薄い部分をなくすことができる。つまり、変形レジスト・パターン１ａの膜厚均一性を維持することができる。その結果、変形レジスト・パターン１ａのドライエッチングに対する耐性の劣化を回避することができる。
【００４２】
さらに、ドライエッチングに対する耐性の劣化の回避により、リフロー後の変形レジスト・パターン１ａの下地に与える影響を防止することができる。
〔第２実施形態〕
図２は、本発明の第２実施形態に係るレジスト・パターン形成方法を示す説明図であり、図２（ａ）にはリフロー前の模式断面図を、図２（ｂ）にはリフロー後の模式断面図を、図２（ｃ）は２回目のエッチング後の模式断面図を示す。本実施形態は、より具体的に電界効果トランジスタの製造工程に本発明を適用したものである。
【００４３】
図２（ａ）において、基体１０の上にシリコン（Ｓｉ）膜１２が形成され、そのシリコン膜１２の上にソース電極１４ａとドレイン電極１４ｂが所定間隔をあけて形成されている。ソース電極１４ａとドレイン電極１４ｂは、クロム（Ｃｒ）膜をパターン化して形成されている。
【００４４】
ソース電極１４ａとドレイン電極１４ｂの上には、レジスト・パターン１１が形成されている。このレジスト・パターン１１は、ソース電極１４ａとドレイン電極１４ｂを形成するのに用いた元のレジスト・パターン（図示せず）の幅を、公知の方法により狭くしたものである。
【００４５】
次に、下地となるシリコン膜２とソース電極１４ａとドレイン電極１４ｂの表面の「濡れ性」を調整するための表面処理を行う。ここでは、表面処理により、Ｃｒ膜よりなるソース電極１４ａとドレイン電極１４ｂの表面領域１７の濡れ性を低下させ、それと同時に、ソース電極１４ａとドレイン電極１４ｂの間に露出したシリコン膜１２の表面領域１８の濡れ性を向上させている。こうして、レジスト・パターン１１の下地の表面の濡れ性が調整される。この時の状態は図２（ａ）に示す通りである。
【００４６】
ここで使用する「濡れ性」調整用の表面処理方法としては、所定のガスを用いるプラズマ処理が有効である。例えば、（ｉ）ＣＨＦ3とＯ2の混合ガスを用いて行うプラズマ処理や、（ｉｉ）第１ステップでＣＨＦ3を用い、第２ステップでＯ2を用いて行う２段階プラズマ処理、などが有効である。
【００４７】
より具体的に言えば、ＲＦパワーを１００〜３００［Ｗ］とし、ガス流量を１００〜３００［ｓｃｃｍ］とし、放電時間を１０〜６０［秒］としたプラズマ処理が望ましい。この条件下では、溶剤（ＮＭＰ）に対する濡れ性の目安となる接触角がシリコン膜１２の表面領域１８で１〜１０［度］、ソース電極１４ａとドレイン電極１４ｂ（クロム膜）の表面領域１７で３０〜５０［度］になる。つまり、１回の表面処理により、表面領域１７の濡れ性を低下させると同時に、表面領域１８の濡れ性を向上させることができるのである。
【００４８】
なお、当該表面処理の具体的条件は、処理に用いるガス種、プラズマ条件と下地の膜の溶剤に対する接触角、およびレジスト・パターン１１への影響等を予め調査しておき、必要に応じて使い分けるのがよい。つまり、下地の膜の種類に応じて接触角に差が生じ、且つレジスト・パターン１１への影響が少ない条件が望ましい。
【００４９】
次に、図２（ａ）の状態から、レジスト・パターン１１のリフローを行う。このリフロー工程は、レジスト・パターン１１が可溶な溶剤の蒸気に当該レジスト・パターン１１を暴露する等により、その溶剤を当該レジスト・パターン１１の表面から内部に浸透させて行う。リフローの条件としては、例えば、レジスト・パターン１１をノボラック系の樹脂としたとき、溶剤をＮＭＰとし、処理圧力を−８０［ｋＰａ］〜＋１０［ｋＰａ］とし、処理時間を３〜１０［分］として処理する。
【００５０】
リフローは、溶剤を吸収して粘度の低下したレジスト・パターン１１がその表面張力、溶剤の再揮発およびシリコン膜１２の表面領域１８およびクロム膜（すなわちソース電極１４ａとドレイン電極１４ｂ）の表面領域１７の濡れ性の影響を受けつつ、エネルギー的に最も安定な形を取りながら進行していくが、上述のように、下地の種類に応じて下地表面の領域１７、１８の濡れ性に差が付けられているので、濡れ性を低下させた表面領域１７へのリフローは抑えられる一方、濡れ性を向上させた表面領域１８へは選択的にリフローが促進されることになる。
【００５１】
次に、レジスト・パターン１１が目的の形状になった時に、蒸気暴露処理の停止、乾燥処理等によってレジスト・パターン１１が変形するのを停止させる。こうしてレジスト・パターン１１のリフローが完了し、図２（ｂ）に示すように、変形レジスト・パターン１１ａが得られる。
【００５２】
この変形レジスト・パターン１１ａは、図２（ｂ）に示すように、下地のシリコン膜１２の全表面のうち、ソース電極１４ａとドレイン電極１４ｂの間の表面領域１８を選択的に覆っている。
【００５３】
その後、こうして形成された変形レジスト・パターン１１ａとソース電極１４ａおよびドレイン電極１４ｂをマスクとして、シリコン膜１２を選択的にエッチングする。その結果、基体１０上に、トランジスタのシリコン・アイランド１２ａが形成される。
【００５４】
第２実施形態のレジスト・パターン形成方法では、レジスト・パターン１１のリフロー前の濡れ性調整工程において、レジスト・パターン１１の下地となるシリコン膜１２の表面領域１８の濡れ性を向上させると共に、Ｃｒ膜（ソース電極１４ａとドレイン電極１４ｂ）の表面領域１７の濡れ性を低下させている。換言すれば、表面領域１７と１８の下地の種類に応じて濡れ性に差を付けているので、レジスト・パターン１１のリフローにより生成される変形レジスト・パターン１１ａの形状をより効果的に制御して、精度よく形成することができる。
〔変形例〕
上記第１および第２の実施形態では、リフローの溶剤としてＮＭＰ（Ｎ−メチル−２−ピロリドン）を用いたが、溶剤は、アルコール類（Ｒ−ＯＨ）、エーテル類（Ｒ−Ｏ-Ｒ，Ａｒ−Ｏ−Ｒ，Ａｒ−Ｏ−Ａｒ）、エステル類、ケトン類またはグリコールエーテル類の少なくとも１つを含む有機溶剤であれば良く、具体的に、以下に列挙するようなものが含まれる。（ここで、Ｒはアルキル基または置換アルキル基、Ａｒはフェニル基またはフェニル基以外の芳香基を示す。）
有機溶剤の具体例としては、次のようなものが挙げられる。
【００５５】
ＣＨ3ＯＨ，Ｃ2Ｈ5ＯＨ，ＣＨ3（ＣＨ2）ＸＯＨ、ＩＰＡ（イソプロピルアルコール）、長鎖アルキルエステル、アセトン、ジオキサン、酢酸エチル、酢酸ブチル、トルエン、ＭＥＫ（メチルエチルケトン）、ＤＭＳＯ（ジメチルスルホキシド）、ＭＩＢＫ（メチルイソブチルケトン）、ブチルカルビトール、ｎＢＡ（ｎ−ブチルアセテート）、ガンマ−ブチロラクトン、ＥＣＡ（エチルセロソルブアセテート）、乳酸エチル、ピルビン酸エチル、ＭＡＫ（２−ヘプタノン）、３−メトキシブチルアセテート、ＭＭＰ（メチル−３−メトキシプロピオネート）、ＰＧＭＥ（プロピレングリコールモノメチルエーテル）、ＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）、ＰＧＰ（プロピレングリコールモノプロピルエーテル）、ＰＧＥＥ（プロピレングリコールモノエチルエーテル）、ＦＥＰ（エチル−３−エトキシプロピオネート）、ジプロピレングリコールモノエチルエーテル、プロピレングリコールモノメチルエーテルプロピオネート、３−メトキシプロピオン酸メチル、３−エトキシプロピオン酸メチル、ＮＭＰ（Ｎ−メチル−２−ピロリドン）。
【００５６】
また、上記第１および第２の実施形態では、本発明を電界効果トランジスタの製造工程に適用しているが、本発明はこれに限定されず、電界効果トランジスタの製造工程以外の任意の工程にも適用可能であることは言うまでもない。
【００５７】
本発明は、フォトレジスト、電子線レジスト等の任意のレジストのパターン形成に適用可能である。
【００５８】
【発明の効果】
以上説明したように、本発明のレジスト・パターン形成方法によれば、リフローによるレジスト・パターンの変形態様と変形量を効果的に制御することができる。その結果、レジスト・パターンの変形量を大きくしてもリフロー後のレジスト・パターンを精度よく形成することができる。また、リフロー後のレジスト・パターンのドライエッチングに対する耐性の劣化を回避できる。さらに、リフロー後のレジスト・パターンの下地に影響を与えることがない。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るレジスト・パターン形成方法を説明する図であり、図１（ａ）はリフロー前の模式断面図、図１（ｂ）はリフロー後の模式断面図である。
【図２】本発明の第２実施形態に係るレジスト・パターン形成方法を説明する図であり、図２（ａ）はリフロー前の模式断面図、図２（ｂ）はリフロー後の模式断面図、図２（ｃ）は２回目のエッチング後の模式断面図である。
【図３】従来のレジスト・リフロー法の原理を説明するための図であり、図３（ａ）はリフロー前の模式断面図、図３（ｂ）はリフロー後の模式断面図である。
【図４】従来のレジスト・パターン形成方法を説明する図であり、図４（ａ）はリフロー前の模式断面図、図４（ｂ）はリフロー後の模式断面図、図４（ｃ）は２回目のエッチング後の模式断面図である。
【符号の説明】
１ レジスト・パターン
１ａ 変形レジスト・パターン
２ 基体
３ 濡れ性を調整した基体の表面
１０ 基体
１１ レジスト・パターン
１１ａ 変形レジスト・パターン
１２ シリコン膜
１２ａ シリコン・アイランド
１４ａ ソース電極
１４ｂ ドレイン電極
１７ 濡れ性を悪化させた表面領域
１８ 濡れ性を向上させた表面領域
Claims (10)
- （ａ） 第１膜の上に第２膜を形成する工程と、
（ｂ） 前記第２膜の上に第１レジスト・パターンを形成する工程と、
（ｃ） 前記第１レジスト・パターンを用いて前記第２膜を選択的にエッチングする工程と、
（ｄ） 前記第２膜または前記第１膜の前記第１レジスト・パターンより露出した露出部の少なくとも一部について、濡れ性を調整する工程と、
（ｅ） 有機溶剤を用いて前記第１レジスト・パターンをリフローさせることにより、前記第１レジスト・パターンを前記露出部の濡れ性を調整した部分にまで延在させ、もって前記第１膜あるいは前記第２膜を選択的にエッチングするための第２レジスト・パターンを形成する工程と
を備えてなるレジスト・パターン形成方法。 - 前記工程（ｄ）で濡れ性が調整された前記露出部の少なくとも一部が、濡れ性を向上させた第１領域と、濡れ性を低下させた第２領域とを含む請求項１に記載のレジスト・パターン形成方法。
- 前記第１領域の濡れ性の向上と前記第２領域の濡れ性の低下が、それら第１領域と第２領域の下地の差異に応じて生成される請求項２に記載のレジスト・パターン形成方法。
- 前記第１領域が、前記第１レジスト・パターンの変形を相対的に大きくしたい箇所に配置され、前記第２領域が、前記第１レジスト・パターンの変形を相対的に小さくしたい箇所に配置される請求項２または３に記載のレジスト・パターン形成方法。
- 前記露出部の少なくとも一部について濡れ性を調整する工程（ｄ）が、所定のガスを用いたプラズマ処理により行われる請求項１〜４のいずれか１項に記載のレジスト・パターン形成方法。
- 前記プラズマ処理において、濡れ性調整用のガスとしてＣＨＦ3とO2の混合ガスが使用される請求項５に記載のレジスト・パターン形成方法。
- 前記プラズマ処理が、第１ステップと第２ステップで実行され、前記第１ステップでは濡れ性調整用のガスとしてＣＨＦ3が使用され、前記第２ステップでは濡れ性調整用のガスとしてO２が使用される請求項５に記載のレジスト・パターン形成方法。
- 前記第１レジスト・パターンをリフローさせる前記工程（ｅ）では、前記第１レジスト・パターンを前記有機溶剤の蒸気中に暴露させ、もってその有機溶剤を前記第１レジストパターン中に浸透させる請求項１〜７のいずれか１項に記載のレジスト・パターン形成方法。
- 前記第１レジスト・パターンをリフローさせる前記工程（ｅ）では、前記第１レジスト・パターンを前記有機溶剤中に浸漬させ、もってその有機溶剤を前記第１レジスト・パターン中に浸透させる請求項１〜７のいずれか１項に記載のレジスト・パターン形成方法。
- 前記有機溶剤として、アルコール類、エーテル類、エステル類、ケトン類およびグリコールエーテル類からなる群から選ばれる少なくとも１つを使用する請求項１〜９のいずれか１項に記載のレジスト・パターン形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002087297A JP3976598B2 (ja) | 2002-03-27 | 2002-03-27 | レジスト・パターン形成方法 |
| TW092105780A TWI220765B (en) | 2002-03-27 | 2003-03-17 | Method of forming resist pattern |
| US10/400,860 US6872512B2 (en) | 2002-03-27 | 2003-03-27 | Method of forming resist pattern |
| CNB031083188A CN1215533C (zh) | 2002-03-27 | 2003-03-27 | 形成抗蚀图的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002087297A JP3976598B2 (ja) | 2002-03-27 | 2002-03-27 | レジスト・パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282422A JP2003282422A (ja) | 2003-10-03 |
| JP3976598B2 true JP3976598B2 (ja) | 2007-09-19 |
Family
ID=28449365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002087297A Expired - Fee Related JP3976598B2 (ja) | 2002-03-27 | 2002-03-27 | レジスト・パターン形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6872512B2 (ja) |
| JP (1) | JP3976598B2 (ja) |
| CN (1) | CN1215533C (ja) |
| TW (1) | TWI220765B (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445707B1 (ko) * | 2002-07-06 | 2004-08-21 | 삼성전자주식회사 | 반도체 장치의 평탄막 형성방법 |
| CN1802603A (zh) | 2003-07-17 | 2006-07-12 | 霍尼韦尔国际公司 | 用于高级微电子应用的平面化薄膜及其生产装置和方法 |
| WO2005024920A1 (en) * | 2003-09-09 | 2005-03-17 | Csg Solar, Ag | Improved method of forming openings in an organic resin material |
| WO2005024959A1 (en) * | 2003-09-09 | 2005-03-17 | Csg Solar, Ag | Adjustment of masks by re-flow |
| US20050218113A1 (en) * | 2004-03-30 | 2005-10-06 | Tokyo Electron Limited | Method and system for adjusting a chemical oxide removal process using partial pressure |
| JP4524744B2 (ja) | 2004-04-14 | 2010-08-18 | 日本電気株式会社 | 有機マスクの形成方法及び該有機マスクを利用したパターン形成方法 |
| JP4325802B2 (ja) | 2004-08-02 | 2009-09-02 | Ｎｅｃ液晶テクノロジー株式会社 | Ｔｆｔアレイパターン形成方法 |
| JP4314190B2 (ja) * | 2004-12-28 | 2009-08-12 | Ｎｅｃ液晶テクノロジー株式会社 | エッチング方法及びこれを使用したコンタクトホールの形成方法 |
| US7166533B2 (en) * | 2005-04-08 | 2007-01-23 | Infineon Technologies, Ag | Phase change memory cell defined by a pattern shrink material process |
| JP4451412B2 (ja) * | 2006-03-31 | 2010-04-14 | 東京エレクトロン株式会社 | リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 |
| JP2007273827A (ja) * | 2006-03-31 | 2007-10-18 | Tokyo Electron Ltd | リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 |
| JP2007273826A (ja) * | 2006-03-31 | 2007-10-18 | Tokyo Electron Ltd | リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 |
| JP5145654B2 (ja) * | 2006-05-29 | 2013-02-20 | 日本電気株式会社 | 基板処理装置及び基板処理方法 |
| US8852851B2 (en) | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| JP2008117964A (ja) * | 2006-11-06 | 2008-05-22 | Tokyo Electron Ltd | リフロー方法、パターン形成方法およびｔｆｔの製造方法 |
| JP2008117965A (ja) * | 2006-11-06 | 2008-05-22 | Tokyo Electron Ltd | リフロー方法、パターン形成方法およびｔｆｔの製造方法 |
| AU2008210253A1 (en) * | 2007-01-31 | 2008-08-07 | Newsouth Innovations Pty Limited | Method of forming openings in selected material |
| JP5162952B2 (ja) * | 2007-04-26 | 2013-03-13 | 日本電気株式会社 | 液晶表示装置用反射板の製造方法、液晶表示装置及び液晶表示装置用アレイ基板 |
| US20080292991A1 (en) * | 2007-05-24 | 2008-11-27 | Advanced Micro Devices, Inc. | High fidelity multiple resist patterning |
| JP4375466B2 (ja) * | 2007-09-21 | 2009-12-02 | セイコーエプソン株式会社 | 導電ポスト形成方法、多層配線基板の製造方法及び電子機器の製造方法 |
| US7989307B2 (en) | 2008-05-05 | 2011-08-02 | Micron Technology, Inc. | Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same |
| US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
| US8409457B2 (en) * | 2008-08-29 | 2013-04-02 | Micron Technology, Inc. | Methods of forming a photoresist-comprising pattern on a substrate |
| US8617799B2 (en) * | 2008-09-22 | 2013-12-31 | Api Technologies Corp. | Post arrays and methods of making the same |
| US8039399B2 (en) * | 2008-10-09 | 2011-10-18 | Micron Technology, Inc. | Methods of forming patterns utilizing lithography and spacers |
| US8796155B2 (en) * | 2008-12-04 | 2014-08-05 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8247302B2 (en) * | 2008-12-04 | 2012-08-21 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8273634B2 (en) * | 2008-12-04 | 2012-09-25 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8268543B2 (en) * | 2009-03-23 | 2012-09-18 | Micron Technology, Inc. | Methods of forming patterns on substrates |
| US9330934B2 (en) * | 2009-05-18 | 2016-05-03 | Micron Technology, Inc. | Methods of forming patterns on substrates |
| US8758987B2 (en) * | 2009-09-02 | 2014-06-24 | Micron Technology, Inc. | Methods of forming a reversed pattern in a substrate |
| WO2011061976A1 (ja) * | 2009-11-20 | 2011-05-26 | シャープ株式会社 | アレイ基板、その製造方法及び表示装置 |
| JP2010056569A (ja) * | 2009-11-30 | 2010-03-11 | Tokyo Electron Ltd | リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法 |
| US20110129991A1 (en) * | 2009-12-02 | 2011-06-02 | Kyle Armstrong | Methods Of Patterning Materials, And Methods Of Forming Memory Cells |
| JP2010103551A (ja) * | 2009-12-17 | 2010-05-06 | Tokyo Electron Ltd | 基板処理装置 |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8455341B2 (en) | 2010-09-02 | 2013-06-04 | Micron Technology, Inc. | Methods of forming features of integrated circuitry |
| US8575032B2 (en) | 2011-05-05 | 2013-11-05 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US9177794B2 (en) | 2012-01-13 | 2015-11-03 | Micron Technology, Inc. | Methods of patterning substrates |
| US8629048B1 (en) | 2012-07-06 | 2014-01-14 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US10879078B2 (en) * | 2018-09-27 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of patterning resist layer and method of forming semiconductor structure using patterned resist layer |
| JP6307764B2 (ja) * | 2013-09-30 | 2018-04-11 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4022932A (en) * | 1975-06-09 | 1977-05-10 | International Business Machines Corporation | Resist reflow method for making submicron patterned resist masks |
| US5133840A (en) * | 1990-05-15 | 1992-07-28 | International Business Machines Corporation | Surface midification of a polyimide |
| JP4003273B2 (ja) * | 1998-01-19 | 2007-11-07 | セイコーエプソン株式会社 | パターン形成方法および基板製造装置 |
| US7771630B2 (en) * | 2000-02-24 | 2010-08-10 | The Regents Of The University Of California | Precise fabrication of polymer microlens arrays |
-
2002
- 2002-03-27 JP JP2002087297A patent/JP3976598B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-17 TW TW092105780A patent/TWI220765B/zh not_active IP Right Cessation
- 2003-03-27 CN CNB031083188A patent/CN1215533C/zh not_active Expired - Fee Related
- 2003-03-27 US US10/400,860 patent/US6872512B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200400541A (en) | 2004-01-01 |
| US6872512B2 (en) | 2005-03-29 |
| CN1447387A (zh) | 2003-10-08 |
| US20030186170A1 (en) | 2003-10-02 |
| CN1215533C (zh) | 2005-08-17 |
| JP2003282422A (ja) | 2003-10-03 |
| TWI220765B (en) | 2004-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3976598B2 (ja) | レジスト・パターン形成方法 | |
| US7807341B2 (en) | Method for forming organic mask and method for forming pattern using said organic mask | |
| US8158335B2 (en) | High etch resistant material for double patterning | |
| US6255035B1 (en) | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices | |
| JP4287383B2 (ja) | レジストの加工方法及び半導体装置の製造方法 | |
| US7846623B2 (en) | Resist pattern and reflow technology | |
| US7488672B2 (en) | Well photoresist pattern of semiconductor device and method for forming the same | |
| US20090011374A1 (en) | Method and material for forming high etch resistant double exposure patterns | |
| US6218090B1 (en) | Method of creating controlled discontinuity between photoresist and substrate for improving metal lift off | |
| JP2006253207A (ja) | 塗布膜形成方法，半導体装置の製造方法 | |
| US6444410B1 (en) | Method of improving photoresist profile | |
| US6977219B2 (en) | Solvent vapor-assisted plasticization of photoresist films to achieve critical dimension reduction during temperature reflow | |
| JP3871923B2 (ja) | パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法 | |
| JPH06267843A (ja) | パターン形成方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| US7816070B2 (en) | Substrate used for immersion lithography process, method of manufacturing substrate used for immersion lithography process, and immersion lithography | |
| JP2001318472A5 (ja) | ||
| KR100275661B1 (ko) | 실리레이션을이용한감광막패턴형성방법 | |
| KR100349375B1 (ko) | 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법 | |
| US8389402B2 (en) | Method for via formation in a semiconductor device | |
| JP3036500B2 (ja) | フォトレジストパターン形成方法及び半導体基板 | |
| KR100378539B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20050120412A (ko) | 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법 | |
| US8323876B1 (en) | Methods of forming integrated circuit devices using anti-penetration films to block acid transfer into anti-reflective coatings | |
| KR100510616B1 (ko) | 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |