KR100445707B1 - 반도체 장치의 평탄막 형성방법 - Google Patents
반도체 장치의 평탄막 형성방법 Download PDFInfo
- Publication number
- KR100445707B1 KR100445707B1 KR10-2002-0039159A KR20020039159A KR100445707B1 KR 100445707 B1 KR100445707 B1 KR 100445707B1 KR 20020039159 A KR20020039159 A KR 20020039159A KR 100445707 B1 KR100445707 B1 KR 100445707B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist pattern
- region
- film
- etching
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Abstract
Description
Claims (18)
- 표면에 요철구조를 가진 반도체 기판 상에 표면이 평탄한 층간막을 형성하는 방법에 있어서,상기 반도체 기판 상에 상기 요철구조의 프로파일을 따른 표면굴곡을 가진 층간막을 형성하는 단계;상기 층간막 철부의 평탄 영역을 소정의 깊이(h)로 제거하기 위하여 상기 평탄영역을 제외한 나머지 영역 상에 h/n 이상의 두께를 가진 포토레지스트 패턴을 형성하는 단계(여기서, 상기 h는 1 이상의 양의 실수이며 상기 층간막의 철부와 요부 사이의 단차를 의미하며, 상기 n은 1 이상의 양의 실수이며 상기 포토레지스트 패턴에 대한 상기 층간막의 식각 선택비를 의미한다);상기 평탄영역의 에지로부터 상기 평탄영역 둘레의 경사영역에 걸쳐서 위치한 포토레지스트 패턴의 두께를 h/n 이하로 하기 위하여 상기 포토레지스트 패턴을 리플로우시키는 단계; 및상기 포토레지스트 패턴과 상기 층간막의 식각 선택비가 1:n인 에천트를 사용하여 상기 층간막을 상기 h만큼 식각하는 단계를 구비한 것을 특징으로 하는 평탄막의 형성방법.
- 제 1 항에 있어서, 상기 층간막은 BPSG, TEOS, TOSZ막 및 이들의 조합 적층막 중 어느 하나인 것을 특징으로 하는 평탄막의 형성방법.
- 제 1항에 있어서, 상기 포토레지스트 패턴의 리플로우 공정은 포토장비에서 수행되는 것을 특징으로 하는 평탄막 형성방법.
- 제 1 항에 있어서, 상기 포토레지스트 패턴의 리플로우 공정은 식각장비에서 수행되는 것을 특징으로 하는 평탄막 형성방법.
- 제 1 항에 있어서, 상기 층간막의 두께는 5,000~30,000Å인 것을 특징으로 하는 평탄막 형성방법.
- 제 1 항에 있어서, 상기 식각공정 후,상기 남은 포토레지스트 패턴을 제거하는 단계; 및상기 경사영역 상에 잔존하는 필라를 식각하여 표면을 평탄하게 하는 단계를 더 구비하는 것을 특징으로 하는 평탄막 형성방법.
- 제 6 항에 있어서, 상기 잔존 필라의 식각공정은 화학 기계적 연마공정, 습식식각공정 또는 에치백 공정에 의해 수행되는 것을 특징으로 하는 평탄막 형성방법.
- 제 7 항에 있어서, 상기 필라를 제거한 후 상기 층간막과 동일 물질의 보충막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 평탄막 형성방법.
- 제 1 항에 있어서, 상기 식각공정은 이방성 식각공정인 것을 특징으로 하는 평탄막 형성방법.
- 반도체 기판 상에 셀영역과 주변영역을 가지며, 상기 셀영역에는 주변영역에 비해 상대적으로 매우 높은 높이를 가진 캐패시터 패턴이 형성된 반도체 장치에 있어서,상기 반도체 기판 상에 절연막을 소정 두께로 형성하는 단계;상기 셀영역에서 상기 절연막 철부의 평탄 영역을 소정 깊이(h)로 제거하기 위하여, 상기 평탄영역을 제외한 나머지 셀영역 및 주변영역 상에 h/n 이상의 두께를 가진 포토레지스트 패턴을 형성하는 단계(여기서, 상기 h는 1 이상의 양의 실수이며 상기 절연막의 철부와 요부 사이의 단차를 의미하며, 상기 n은 1 이상의 양의 실수이며 상기 포토레지스트 패턴에 대한 상기 절연막의 식각 선택비를 의미한다);상기 평탄영역의 에지로부터 상기 평탄영역 둘레의 경사영역에 걸쳐서 위치한 포토레지스트 패턴의 두께를 h/n 이하로 하기 위하여 상기 포토레지스트 패턴을 리플로우시키는 단계; 및상기 포토레지스트 패턴과 상기 절연막의 식각 선택비가 1:n인 에천트를 사용하여 노출된 절연막을 상기 h만큼 식각하는 단계를 구비한 것을 특징으로 하는 평탄막의 형성방법.
- 제 10 항에 있어서, 상기 절연막은 BPSG, TEOS, TOSZ막 및 이들의 조합 적층막 중 어느 하나인 것을 특징으로 하는 평탄막의 형성방법.
- 제 10 항에 있어서, 상기 포토레지스트 패턴의 리플로우 공정은 포토장비에서 수행되는 것을 특징으로 하는 평탄막 형성방법.
- 제 10 항에 있어서, 상기 포토레지스트 패턴의 리플로우 공정은 식각장비에서 수행되는 것을 특징으로 하는 평탄막 형성방법.
- 제 10 항에 있어서, 상기 절연막의 두께는 5,000~30,000Å인 것을 특징으로 하는 평탄막 형성방법.
- 제 10 항에 있어서, 상기 식각공정 후,상기 남은 포토레지스트 패턴을 제거하는 단계; 및상기 경사영역 상에 잔존하는 필라를 식각하여 표면을 평탄하게 하는 단계를 더 구비하는 것을 특징으로 하는 평탄막 형성방법.
- 제 15 항에 있어서, 상기 잔존 필라의 식각공정은 화학 기계적 연마공정, 습식식각공정 또는 에치백 공정에 의해 수행되는 것을 특징으로 하는 평탄막 형성방법.
- 제 16 항에 있어서, 상기 필라를 제거한 후 상기 절연막과 동일 물질의 부가 절연막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 평탄막 형성방법.
- 제 10 항에 있어서, 상기 식각공정은 이방성 식각공정인 것을 특징으로 하는 평탄막 형성방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0039159A KR100445707B1 (ko) | 2002-07-06 | 2002-07-06 | 반도체 장치의 평탄막 형성방법 |
US10/464,645 US7008755B2 (en) | 2002-07-06 | 2003-06-19 | Method for forming a planarized layer of a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0039159A KR100445707B1 (ko) | 2002-07-06 | 2002-07-06 | 반도체 장치의 평탄막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040004927A KR20040004927A (ko) | 2004-01-16 |
KR100445707B1 true KR100445707B1 (ko) | 2004-08-21 |
Family
ID=29997477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0039159A KR100445707B1 (ko) | 2002-07-06 | 2002-07-06 | 반도체 장치의 평탄막 형성방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7008755B2 (ko) |
KR (1) | KR100445707B1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100513798B1 (ko) * | 2003-06-30 | 2005-09-13 | 주식회사 하이닉스반도체 | 유동성 절연막의 평탄화 특성을 개선한 반도체 소자의제조방법 |
KR100828029B1 (ko) * | 2006-12-11 | 2008-05-08 | 삼성전자주식회사 | 스택형 반도체 장치의 제조 방법 |
JP2011082223A (ja) * | 2009-10-02 | 2011-04-21 | Renesas Electronics Corp | 半導体集積回路装置 |
JP2011210916A (ja) * | 2010-03-30 | 2011-10-20 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
KR20120095693A (ko) * | 2011-02-21 | 2012-08-29 | 삼성전자주식회사 | 평탄화된 절연막들을 구비하는 반도체 소자 및 그 제조방법 |
WO2013111812A1 (ja) * | 2012-01-27 | 2013-08-01 | 旭化成株式会社 | 微細凹凸構造体、ドライエッチング用熱反応型レジスト材料、モールドの製造方法及びモールド |
JP2016058599A (ja) * | 2014-09-11 | 2016-04-21 | キヤノン株式会社 | 撮像装置の製造方法 |
TWI660404B (zh) * | 2018-04-03 | 2019-05-21 | 華邦電子股份有限公司 | 半導體裝置的製造方法 |
CN110349855B (zh) * | 2018-04-03 | 2021-11-26 | 华邦电子股份有限公司 | 半导体装置的制造方法 |
KR20210052997A (ko) * | 2019-11-01 | 2021-05-11 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177351A (ja) * | 1992-12-02 | 1994-06-24 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5872060A (en) * | 1995-11-02 | 1999-02-16 | Texas Instruments Incorporated | Semiconductor device manufacturing method |
KR970052834A (ko) | 1995-12-23 | 1997-07-29 | 김주용 | 반도체 소자의 글로벌 단차 완화 방법 |
JPH10284702A (ja) | 1997-04-09 | 1998-10-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR20010086625A (ko) | 2000-02-15 | 2001-09-15 | 윤종용 | 반도체 메모리 소자의 층간절연막 평탄화 방법 |
KR20020011814A (ko) | 2000-08-04 | 2002-02-09 | 윤종용 | 반도체 소자의 절연막 평탄화 방법 |
JP3976598B2 (ja) * | 2002-03-27 | 2007-09-19 | Nec液晶テクノロジー株式会社 | レジスト・パターン形成方法 |
-
2002
- 2002-07-06 KR KR10-2002-0039159A patent/KR100445707B1/ko active IP Right Grant
-
2003
- 2003-06-19 US US10/464,645 patent/US7008755B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177351A (ja) * | 1992-12-02 | 1994-06-24 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040005518A1 (en) | 2004-01-08 |
KR20040004927A (ko) | 2004-01-16 |
US7008755B2 (en) | 2006-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8557660B2 (en) | Semiconductor device and method for forming the same | |
US7547938B2 (en) | Semiconductor devices having elongated contact plugs | |
US6709972B2 (en) | Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions | |
KR100378200B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
JP2001189438A (ja) | 半導体記憶装置及びその製造方法 | |
TWI571915B (zh) | 電容器下電極之製造方法及半導體裝置 | |
US11222897B2 (en) | Semiconductor device and a fabrication method thereof | |
JP2005079576A (ja) | 半導体装置及びこれの製造方法 | |
JP2005005669A (ja) | 半導体素子の製造方法 | |
KR100445707B1 (ko) | 반도체 장치의 평탄막 형성방법 | |
US20030008453A1 (en) | Semiconductor device having a contact window and fabrication method thereof | |
KR100455378B1 (ko) | 반도체 소자의 퓨즈 오픈방법 | |
US6274426B1 (en) | Self-aligned contact process for a crown shaped dynamic random access memory capacitor structure | |
US7615443B2 (en) | Method of forming finFET device | |
JP2006032574A (ja) | 半導体装置及びその製造方法 | |
US10985262B2 (en) | Semiconductor structure and manufacturing method thereof | |
US6143596A (en) | Planarization for interlayer dielectric | |
KR20060108432A (ko) | 디램 장치 및 그 형성방법 | |
KR20010108963A (ko) | 셀 어레이 영역을 둘러싸는 장벽을 가지는 dram 소자및 그 제조방법 | |
KR100382545B1 (ko) | 반도체 소자의 제조방법 | |
KR100673209B1 (ko) | 반도체 소자 및 그의 제조방법 | |
US20080124934A1 (en) | Method of manufacturing a semiconductor device | |
KR0158905B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
KR20010039178A (ko) | 평탄화된 반도체 장치의 디램 제조 방법 | |
KR20080000846A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140731 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 16 |