JP2010272810A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010272810A JP2010272810A JP2009125531A JP2009125531A JP2010272810A JP 2010272810 A JP2010272810 A JP 2010272810A JP 2009125531 A JP2009125531 A JP 2009125531A JP 2009125531 A JP2009125531 A JP 2009125531A JP 2010272810 A JP2010272810 A JP 2010272810A
- Authority
- JP
- Japan
- Prior art keywords
- width
- wiring
- semiconductor device
- metal wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】配線中での細幅配線と太幅配線とが接続箇所でのエレクトロマイグレーションによるボイド発生を抑制する。
【解決手段】
半導体装置は、第1幅を有する第1金属配線11と、第1金属配線11に接続され、第1幅よりも広い第2幅を有する第2金属配線12とを具備する。第1金属配線11及び第2金属配線12は同層である。第2金属配線12は、第1金属配線11との接続箇所13の近傍部分に絶縁膜31が埋め込まれたスリット部14を含む。接続箇所13からスリット部14までの距離が第1幅以上で、第2幅より小さい。近傍部分を構成する複数の配線部分の各々の第3幅は、第1幅以上で、第2幅より小さい。
【選択図】図5A
【解決手段】
半導体装置は、第1幅を有する第1金属配線11と、第1金属配線11に接続され、第1幅よりも広い第2幅を有する第2金属配線12とを具備する。第1金属配線11及び第2金属配線12は同層である。第2金属配線12は、第1金属配線11との接続箇所13の近傍部分に絶縁膜31が埋め込まれたスリット部14を含む。接続箇所13からスリット部14までの距離が第1幅以上で、第2幅より小さい。近傍部分を構成する複数の配線部分の各々の第3幅は、第1幅以上で、第2幅より小さい。
【選択図】図5A
Description
本発明は、半導体装置及び半導体装置の製造方法に関し、特に太幅配線及び細幅配線の接続部を有する半導体装置及び半導体装置の製造方法に関する。
Cuダマシン配線を用いた半導体装置が知られている。Cuダマシン配線では、配線幅が相対的に細い細幅配線と、配線幅が相対的に太い太幅配線とが接続する箇所が存在する。図1A及び図1Bは、それぞれCuダマシン配線における細幅配線と太幅配線との接続箇所を示す平面図及び断面図である。ただし、図1Bは、図1AのAA’断面図である。Cuダマシン配線である配線110は、細幅配線111と、太幅配線112とを含み、絶縁層120に埋設されている。設計基準に従っている限り、このような配線幅の変化に対しては特に制約はない。
関連する技術として特開2003−257970号公報(対応米国特許US6936926(B2))に半導体装置及びその配線構造が開示されている。この配線構造は、第一の配線幅を有する第一の配線と、前記第一の配線と同一層で形成され、前記第一の配線幅よりも大きい第二の配線幅を有し、前記第一の配線に接続される第二の配線と、からなる。前記第一及び第二の配線は銅または銅を主成分とする合金からなり、前記第一及び第二の配線は同一の厚さを有しており、前記第二の配線の面積と前記第一の配線の面積との比がN:1であり、前記Nは2000以上かつ200000000以下の任意の数(2000≦N≦200000000)である。
特開2004−063702号公報(対応米国特許US6917092(B2))に配線層構造及びその形成方法が開示されている。この配線層構造は、配線層中に複数のスリットダミーが離間配設されている。配線層の配線幅をWとし、該配線層に想定された最大許容配線抵抗率変化により指定される基準最大配線幅をWmaxとし、距離Rを前記基準最大配線幅Wmaxの半分の値、すなわち、R=Wmax/2とし、及び、前記配線幅Wが、前記基準最大配線幅Wmaxより大きいとき、複数の前記スリットダミーは、互いに隣接する2つのスリットダミー間の間隔Lが、0<L<2Rを満たす関係で、配設されている。
特開2004−327666号公報(対応米国出願US2004211958(A1))に半導体装置およびその製造方法が開示されている。この半導体装置は、半導体基板上に形成された第1の層間絶縁層と、この第1の層間絶縁層に形成された電極パターンと、前記第1の層間絶縁層の表面に形成されビア・コンタクト・ホールが設けられた第2の層間絶縁層を具備する。前記電極パターンには、前記ビア・コンタクト・ホールの底部を取り囲むように所定間隔を離間して絶縁体のダミーパターンが設けられている。
しかし、図1A及び図1Bのような細幅配線と太幅配線との接続箇所に電流を流すと、エレクトロマイグレーションが起きる可能性がある。図2は、細幅配線と太幅配線との接続箇所でのエレクトロマイグレーションを模式的に示す平面図である。この場合、電子が太幅配線112から細幅配線111へ流れる(電流が細幅配線111から太幅配線112へ流れる)ことにより、接続部分から細幅配線111側の領域に、エレクトロマイグレーションによるボイド130が発生している。
このような現象は、発明者の研究によれば、以下のような理由により発生すると考えられる。
太幅配線112から細幅配線111に変わる箇所では配線110のCu(銅)膜の結晶粒サイズが変わっている。図3は、細幅配線と太幅配線との接続箇所での結晶粒を模式的に示す平面図である。結晶粒は、太幅配線112で大きく、細幅配線111で小さくなっている。これは、太幅配線用の金属膜と細幅配線用の金属膜とは同一で同時に形成されるところ、その形成中及びその後の熱工程において、配線用の溝の幅に応じてCu膜の結晶成長の状態が異なるためと考えられる。すなわち、細幅配線用の溝内ではCu膜の結晶が小さく成長し、太幅配線用の溝内ではCu膜の結晶粒が大きく成長するためと考えられる。その結果、このような太幅配線112から細幅配線111に変わる箇所では結晶粒界の数も変わる。すなわち、結晶粒界の数は、太幅配線112で少なく、細幅配線111で多くなる。
太幅配線112から細幅配線111に変わる箇所では配線110のCu(銅)膜の結晶粒サイズが変わっている。図3は、細幅配線と太幅配線との接続箇所での結晶粒を模式的に示す平面図である。結晶粒は、太幅配線112で大きく、細幅配線111で小さくなっている。これは、太幅配線用の金属膜と細幅配線用の金属膜とは同一で同時に形成されるところ、その形成中及びその後の熱工程において、配線用の溝の幅に応じてCu膜の結晶成長の状態が異なるためと考えられる。すなわち、細幅配線用の溝内ではCu膜の結晶が小さく成長し、太幅配線用の溝内ではCu膜の結晶粒が大きく成長するためと考えられる。その結果、このような太幅配線112から細幅配線111に変わる箇所では結晶粒界の数も変わる。すなわち、結晶粒界の数は、太幅配線112で少なく、細幅配線111で多くなる。
一方、エレクトロマイグレーションによるCu原子の拡散は表面の絶縁キャップ膜界面又はCu膜内の結晶粒界を経路とする。従って、エレクトロマイグレーションによってCu原子が結晶粒界を経路として拡散する場合、図2のように電子が流れると、Cu原子も同じ方向へ拡散するので、結晶粒界が少ないところから、結晶粒界が多いところへ拡散することになる。この結晶粒界の変化により、拡散経路も変化するので、Cuの拡散が不均一となる。すなわち、太幅配線112から細幅配線111に変わると拡散経路が多くなる。従って、拡散経路の増加にCu原子の供給が追いつかず、細幅配線111の接続箇所近傍においてボイド130が発生しやすくなると考えられる。
また、太幅配線112から細幅配線111に変わる箇所では、高温によるCu膜の収縮(凝集)により、細幅配線111と太幅配線112とでは互いに反対方向に引っ張る応力が働くと考えられる。図4は、細幅配線と太幅配線との接続箇所での応力(矢印で表示)を模式的に示す平面図である。このような場合、細幅配線111の接続箇所近傍(楕円で囲んだ部分)がその反対方向の引張応力の影響を最も受け易い。その結果、エレクトロマイグレーションによるCu原子の拡散が急激な応力勾配により加速されて、ボイド130がより発生しやすくなると考えられる。
特開2003−257970号公報は、デュアルダマシン配線に高温熱処理が施されたとき、銅が凝集してビアホールのほぼ中央部(の底部)にボイドが発生する、という現象を防止することを目的としている。そして、細幅配線と太幅配線とが同層で接続する場合、両者の幅の比を特定の範囲にすることで銅の凝集を防止することが記載されている。一方、上部配線とビアとが異層で接続する場合(特開2001−298084号公報(対応米国特許US6373136(B2))、上部配線に絶縁突出パターンを設けることで、ストレスマイグレーションによる銅の凝集を防止し、ビアの先端部(底部)のボイドの発生を防止することが記載されている。
後者の場合、ビアを細幅配線、上部配線を太幅配線と見れば、ボイドの発生という点で上記図2と一見似ているようにも思える。しかし、この現象は、異層接続部分で発生していること、高温熱工程におけるストレスマイグレーションで発生するボイドであること等から、発生するメカニズム(高温熱工程における応力による銅の凝集)や、発生する時期(製造時)や、発生する位置(ビアにおける上部配線との接続部分とは反対側の部分)が図2の場合と異なることが分かる。すなわち、この文献の技術を図2のエレクトロマイグレーションの抑制に用いることはできない。
また、特開2004−327666号公報は、ダマシン配線に高温熱処理が施されたとき、応力勾配により、電極パターン内のベーカンシーがビアの底部付近に凝集してボイドが発生する、という現象を防止することを目的としている。そして、下部の電極パターンとビアとが異層で接続する場合、下部の電極パターン内に絶縁体のダミーパターンを設けることで、ストレスマイグレーションによりベーカンシーの凝集を防止することが記載されている。この文献によれば、幅広の電極パターンの場合には電極パターン内にボイドが発生し易いが、幅の狭い電極パターンの場合には電極パターン内にボイドが発生し難い。したがって、ビアと接続する箇所を絶縁体のダミーパターンで囲み擬似的に幅の狭い電極パターンにしている。
この文献において、ビアを細幅配線、下部の電極パターンを太幅配線と見れば、ボイドの発生という点で上記図2と一見似ているようにも思える。しかし、この文献の現象は、異層接続部分で発生して間にバリアメタルが介在していること、高温熱工程におけるストレスマイグレーションで発生するボイドのであること等から、メカニズム(ベーカンシーの移動)や、発生する時期(製造時)や、発生する位置(幅広の電極パターン内にボイドが発生)が図2の場合と異なることが分かる。すなわち、この文献の技術を図2のエレクトロマイグレーションの抑制に用いることはできない。
一方、特開2004−063702号公報は、化学機械研磨(Chemical Mechanical Polishing:CMP)におけるディッシングに関する技術であり、エレクトロマイグレーションには関係がない。すなわち、この文献の技術を図2のエレクトロマイグレーションの抑制に用いることはできない。
以下に、発明を実施するための形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の半導体装置は、第1幅(a)を有する第1金属配線(11)と、第1金属配線(11)に接続され、第1幅(a)よりも広い第2幅(b)を有する第2金属配線(12)とを具備する。第1金属配線(11)及び第2金属配線(12)は同層である。第2金属配線(12)は、第1金属配線(11)との接続箇所(13)の近傍部分に絶縁膜(31)が埋め込まれたスリット部(14)を含む。接続箇所(13)からスリット部(14)までの距離(d)が第1幅(a)以上で、第2幅(b)より小さい。近傍部分を構成する複数の配線部分の各々の第3幅(c)は、第1幅(a)以上で、第2幅(b)より小さい。
本発明の半導体装置は、太幅配線(12)にスリット部(14)を所定の条件で設けている。そのため、太幅配線(12)におけるスリット部(14)で分けられた部分が、太幅配線(12)よりも幅の狭い擬似的な配線と見ることができる。その結果、細幅配線(11)は、当該擬似的な部分の配線を介して、太幅配線(12)につながる。それにより、細幅配線(11)と太幅配線(12)との接続部分の付近における、配線幅の急激な変動を実質的に抑制することができる。それにより、細幅配線(11)と太幅配線(12)との間で結晶粒の大きさが急激に変化することを抑制できる。併せて、細幅配線(11)と太幅配線(12)との間で応力の大きさが急激に変化することを抑制できる。これらにより、エレクトロマイグレーションを抑制することができ、配線の寿命を改善でき、配線の信頼性を向上させることが可能となる。
本発明の半導体装置の製造方法は、絶縁層(30)に、第1幅(a)を有する第1溝(30a)、及び、第1溝(30a)に接続され、第1幅(a)よりも広い第2幅(b)を有し、第1溝(30a)との接続箇所(13)の近傍部分に絶縁層(30)の凸部(31)を含む第2溝(30b)を形成する工程を具備する。ここで、第2溝(30b)において、接続箇所(13)から凸部(31)までの距離(d)が第1幅(a)以上で、第2幅(b)より小さい。近傍部分を構成する複数の溝部分の各々の第3幅(c)は、第1幅(a)以上で、第2幅(b)より小さい。そして、本発明の半導体装置の製造方法は、更に、金属膜(10a)を形成する工程と、化学機械研磨法により、金属膜(10a)を平坦化し、第1溝(30a)に第1金属配線(11)を、及び、第2溝(30b)に第2金属配線(12)を、それぞれ形成する工程とを具備する。
本発明の半導体装置の製造方法は、太幅配線(12)にスリット部(14)を所定の条件で形成する。そのため、太幅配線(12)におけるスリット部(14)で分けられた部分が、太幅配線(12)よりも幅の狭い擬似的な配線と見ることができる。その結果、細幅配線(11)は、当該擬似的な部分の配線を介して、太幅配線(12)につながる。それにより、細幅配線(11)と太幅配線(12)との接続部分の付近においても、配線幅の急激な変動を実質的に抑制することができる。それにより、製造時に高温熱工程を経た後であっても、細幅配線(11)と太幅配線(12)との間で結晶粒の大きさが急激に変化することを抑制できる。併せて、細幅配線(11)と太幅配線(12)との間で応力の大きさが急激に変化することを抑制することができる。それにより、エレクトロマイグレーションを抑制することができ、配線の寿命を改善でき、配線の信頼性を向上させることが可能となる。
本発明により、配線中での細幅配線と太幅配線とが接続箇所でのエレクトロマイグレーションによるボイド発生を抑制することができる。それにより、配線の信頼性を向上させることが可能となる。
以下、本発明の半導体装置及び半導体装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
まず、本発明の実施の形態に係る半導体装置の構成について説明する。
図5A及び図5Bは、それぞれ本発明の実施の形態に係る半導体装置の構成の一例を示す平面図及び断面図である。ただし、図5Bは図5AにおけるBB’断面図である。これらの図は、本実施の形態に係る半導体装置でのダマシン配線を示している。このダマシン配線である配線10は、配線幅が相対的に細い細幅配線(第1金属配線)11と、配線幅が相対的に太い太幅配線(第2金属配線)12とを具備している。細幅配線11及び太幅配線12は同層(同一レイヤー)に設けられている。配線材料としては、金属、特にCu(銅)を用いることが好ましく、その場合Cuダマシン配線となる。
図5A及び図5Bは、それぞれ本発明の実施の形態に係る半導体装置の構成の一例を示す平面図及び断面図である。ただし、図5Bは図5AにおけるBB’断面図である。これらの図は、本実施の形態に係る半導体装置でのダマシン配線を示している。このダマシン配線である配線10は、配線幅が相対的に細い細幅配線(第1金属配線)11と、配線幅が相対的に太い太幅配線(第2金属配線)12とを具備している。細幅配線11及び太幅配線12は同層(同一レイヤー)に設けられている。配線材料としては、金属、特にCu(銅)を用いることが好ましく、その場合Cuダマシン配線となる。
太幅配線12は、スリット部14を含んでいる。スリット部14は、太幅配線12内における細幅配線11との接続箇所13の近傍部分に設けられている。スリット部14は、図5Bに示されるように、太幅配線12を貫通し、絶縁膜31(例示:層間絶縁層)が埋め込まれている。ただし、スリット部14の形状は、後述の条件を満たすのであれば、特に限定されるものではない。すなわち、図5Aに示されるような太幅配線12の延在方向と平行な辺を有する矩形形状の長方形パターンや、延在方向と垂直な方向に細長いパターンでも良いし、BB’線に対称でB’側に頂点を有する二等辺三角形パターンでも良い。このような二等辺三角形の場合、幅cが徐々に変化するので、結晶成長や応力の面で変化が緩やかなため、エレクトロマイグレーションが起こり難くなり好ましい。また、楕円形状や多角形であっても良い。更に、複数のスリット部14が延在方向と垂直な方向に並んでいても良い。
ここで、細幅配線の幅と太幅配線の幅との比とエレクトロマイグレーション寿命との関係について、発明者がその研究により得た実験結果を以下に示す。図6Aは、細幅配線の幅と太幅配線の幅との比とエレクトロマイグレーション寿命との関係を示すグラフである。ただし、横軸は細幅配線の幅と太幅配線の幅との比であり、縦軸は半導体装置におけるエレクトロマイグレーション寿命(任意単位)である。図6Bは、細幅配線の幅と太幅配線の幅との関係を模式的に示す平面図である。細幅配線の幅aと太幅配線の幅bとの比a/bと、エレクトロマイグレーション寿命との関係を見ると、a/bの値の減少に伴い、エレクトロマイグレーション寿命が急減することが分かる。例えば、a/bが“1/2”になると、“1”の場合と比較して、エレクトロマイグレーション寿命は1/10より小さくなる。更に、“1/3”になると、“1”の場合と比較して、エレクトロマイグレーション寿命は1/100より小さくなる。すなわち、細幅配線の幅aと太幅配線の幅bとの差が大きくなればなるほど、エレクトロマイグレーション寿命が極端に短くなることが分かる。
したがって、エレクトロマイグレーション寿命の観点から、線幅の比a/bはできるだけ大きくすることが好ましい。図7は、本実施の形態に係る半導体装置での細幅配線、太幅配線及びスリット部の設計条件を模式的に示す平面図である。ここで、太幅配線12における接続箇所13からスリット部14までの領域をS1、太幅配線12における接続箇所13の近傍部分におけるスリット部14を除いた複数の配線部分の各々の領域をS2、太幅配線12における残りの領域をS3とする。また、細幅配線11の幅をa、太幅配線12の幅をb、接続箇所13からスリット部14までの距離をd、接続箇所13の近傍部分におけるスリット部14を除いた幅を2c(複数の配線部分の各々(S2)の幅をcとして、その2倍)とする。
その場合、配線の設計条件は以下のようになる。
(細幅配線の幅a)≦(接続箇所13からスリット部14までの距離d)<(太幅配線の幅b)…(1)
(細幅配線の幅a)≦(複数の配線部分の各々の幅c)…(2)
その場合、配線の設計条件は以下のようになる。
(細幅配線の幅a)≦(接続箇所13からスリット部14までの距離d)<(太幅配線の幅b)…(1)
(細幅配線の幅a)≦(複数の配線部分の各々の幅c)…(2)
これらの条件は、以下の理由で設定される。すなわち、距離dや幅cが幅aより小さくなると、その箇所での電流密度が細幅配線11(幅a)での電流密度よりも高くなってしまい、エレクトロマイグレーション不良の起こり易い箇所となってしまう可能性があるからである(エレクトロマイグレーションは電流密度が高いほど起き易い)。
また、この場合、太幅配線12中にスリット部14が存在することから、必然的に以下の条件が成立している。
(接続箇所13の近傍部分のスリット部14を除いた幅2c)<(太幅配線の幅b)…(3)
2×(細幅配線の幅a)<(太幅配線の幅b)…(4)
(接続箇所13の近傍部分のスリット部14を除いた幅2c)<(太幅配線の幅b)…(3)
2×(細幅配線の幅a)<(太幅配線の幅b)…(4)
スリット部14を設けると、細幅配線11と太幅配線12との接続は、細幅配線11と、1本の配線(領域S1)と、2本の配線(2つの領域S2)と、1本の配線(領域S3)との接続と見ることができる。この場合、上記(1)及び(2)の条件でスリット部14を設けることで、領域S1の実質的な配線幅は幅d程度となる。すなわち、領域S1の配線幅は幅a以上かつ幅bより小さくなる。ここで、エレクトロマイグレーション寿命の観点から線幅の比はできるだけ大きくすることが好ましいことは、既述(図6A参照)の通りである。したがって、上記条件でスリット部14を設けることで、接続箇所13での配線幅の比が実質的にa/dとなり、式(1)よりa/bよりも大きくなる。それにより、スリット部14を形成しない場合に比較して、細幅配線11と領域S1との接続において、エレクトロマイグレーション寿命を延ばすことが出来る。
また、領域S1と2つの領域S2との接続は、配線幅dの配線(領域S1)と配線幅cの2本の配線(領域S2)との接続となる。ここで、1つの領域S2に着目すると、この場合、上記条件でスリット部14を設けることで、領域S1と領域S2との接続における配線幅の比が実質的にd/cとなり、下記理由からa/bよりも大きくなる。それにより、スリット部14を形成しない場合に比較して、領域S1と2つの領域S2の各々との接続において、エレクトロマイグレーション寿命を延ばすことが出来る。
ただし、d/cとa/bとの大小関係は、以下のように求まる。すなわち、式(1)を2cで割ると(a/2c)≦(d/2c)、bで割ると(a/b)≦(d/b)となる。ここで、式(3)の2c<bを考慮すると、前者の不等式の各辺は、それぞれ後者の不等式の各辺よりも大きい。よって、(a/b)≦(d/b)<(d/2c)となり、(a/b)<(d/c)となる。
ただし、d/cとa/bとの大小関係は、以下のように求まる。すなわち、式(1)を2cで割ると(a/2c)≦(d/2c)、bで割ると(a/b)≦(d/b)となる。ここで、式(3)の2c<bを考慮すると、前者の不等式の各辺は、それぞれ後者の不等式の各辺よりも大きい。よって、(a/b)≦(d/b)<(d/2c)となり、(a/b)<(d/c)となる。
一方、2つの領域S2と領域S3との接続は、配線幅cの2本の配線(領域S2)と配線幅bの配線(領域S3)との接続となる。ここで、1つの領域S2に着目すると、この場合、上記条件でスリット部14を設けることで、領域S2と領域S3との接続における配線幅の比が実質的にc/bとなり、式(2)よりa/bと同程度又は大きくなる。ところが、領域S3流れる電流と、2つの領域S2とに流れる電流とは同量であるから、2つの領域S2における電流密度は1/2になる。したがって、c/bがa/bと同程度であっても、電流密度の減少により、2つの領域S2の各々と領域S3との接続において、スリット部14を形成しない場合に比較して、エレクトロマイグレーション寿命を延ばすことが出来る。また、c/bがa/bよりも大きい場合には、これまでの場合と同様に、スリット部14を形成しない場合に比較して、2つの領域S2の各々と領域S3との接続において、エレクトロマイグレーション寿命を延ばすことが出来る。
以上のように、配線の設計条件として、上記式(1)及び式(2)を設定し、スリット部14を設けることで、スリット部14を形成しない場合に比較して、エレクトロマイグレーション寿命を延ばすことが可能となる。その結果、配線信頼性を向上させることができる。
更に、線幅の比a/bが1/1に近い場合(図6Aでは、エレクトロマイグレーション寿命は“100”以上)と比較して、配線幅の比a/bが1/2未満の場合(図6Aでは“10”以下)でも、エレクトロマイグレーション寿命を少なくとも1/10以内(図6Aにおける“10”以上)に近づけようと考える場合、以下のように考えることができる。すなわち、図6Aを考慮すれば、細幅配線11と1本の配線(領域S1)との接続、1本の配線(領域S1)と2本の配線(2つの領域S2)の各々との接続、及び、2本の配線(2つの領域S2)の各々と1本の配線(領域S3)との接続のそれぞれにおいて、線幅の比が1/2以上になればよいことが分かる。
したがって、エレクトロマイグレーション寿命を、線幅の変化のほとんど無い箇所(線幅の比a/bが1/1に近い場合)の1/10程度以内に収めるために、本実施の形態では、配線の設計条件として、更に、以下の条件を加えることがより好ましい。
(接続箇所13からスリット部14までの距離d)≦2×(細幅配線の幅a)…(5)
(複数の配線部分の各々の幅c)≦2×(細幅配線の幅a)…(6)
(接続箇所13からスリット部14までの距離d)≦2×(細幅配線の幅a)…(5)
(複数の配線部分の各々の幅c)≦2×(細幅配線の幅a)…(6)
これらの条件は、以下の理由で設定される。すなわち、幅c=幅aのとき、細幅配線11及び領域S2(複数の配線部分の各々)に接続する領域S1(接続箇所13からスリット部14まで)の幅d≦2a(5)のとき、(1/2)≦(a/d)=(c/d)となり、上記線幅の比が1/2以上の要件を満たす。すなわち、細幅配線11及び領域S2の各々のエレクトロマイグレーション寿命を上記1/10以内にすることができる。
同様に、幅d=幅aのとき、領域S1(接続箇所13からスリット部14まで)に接続する領域S2(複数の配線部分の各々)の幅c≦2a(6)のとき、(1/2)≦(a/c)=(d/c)となり、領域S1のエレクトロマイグレーション寿命を上記1/10以内にすることができる。
これらにより、スリット部14の効果を十分に得ることが可能となると考えられるからである。
同様に、幅d=幅aのとき、領域S1(接続箇所13からスリット部14まで)に接続する領域S2(複数の配線部分の各々)の幅c≦2a(6)のとき、(1/2)≦(a/c)=(d/c)となり、領域S1のエレクトロマイグレーション寿命を上記1/10以内にすることができる。
これらにより、スリット部14の効果を十分に得ることが可能となると考えられるからである。
これらの各設定は、エレクトロマイグレーションの発生し易さとの関係から、細幅配線11の幅aが100nm以下の場合に、特に効果があり好ましい。より好ましくは、細幅配線11の幅aが70nm以下の場合である。また、エレクトロマイグレーションの発生し易さとの関係から、太幅配線12の幅bが細幅配線11の幅aの3倍以上(上記(4)で“2×”を“3×”)の場合に、より効果があり好ましい。
以上のように、配線の設計条件として、上記式(1)、式(2)、式(5)、式(6)を設定し、スリット部14を設けることで、スリット部14を形成しない場合に比較して、エレクトロマイグレーションによるボイド発生をより抑制し、エレクトロマイグレーション寿命をより延ばし、全体として、例えば線幅の変化のほとんど無い箇所のエレクトロマイグレーション寿命の1/10程度以内に近づけることが可能となる。その結果、配線信頼性をより向上させることができる。
次に、本発明の実施の形態に係る半導体装置の製造方法について説明する。
図8A及び図8B、図9A及び図9B、図10A及び図10Bは、それぞれ本発明の実施の形態に係る半導体装置の製造方法の工程の一例を示す平面図及び断面図である。ただし、図8B、図9B、及び図10Bは、それぞれ図8A、図9A、及び図10AにおけるCC’断面図である。これらの図は、本実施の形態に係る半導体装置の製造方法でのダマシン配線の製造工程を示している。
図8A及び図8B、図9A及び図9B、図10A及び図10Bは、それぞれ本発明の実施の形態に係る半導体装置の製造方法の工程の一例を示す平面図及び断面図である。ただし、図8B、図9B、及び図10Bは、それぞれ図8A、図9A、及び図10AにおけるCC’断面図である。これらの図は、本実施の形態に係る半導体装置の製造方法でのダマシン配線の製造工程を示している。
まず、図8A及び図8Bに示されるように、素子が形成された半導体基板(図示されず)上に絶縁層30を形成する。例えば、絶縁層30として、酸化シリコン層形成後、窒化シリコン/酸化シリコンの積層膜を形成する。その後、フォトリソグラフィーの技術を用いて、絶縁層30の上層の酸化シリコン層をエッチングし、配線用の溝41を形成する。ただし、溝41は、細幅配線11用の第1溝30aと、太幅配線12用の第2溝30bとを備える。第1溝30aは、幅aを有する。第2溝30bは、第1溝30aに接続箇所13で接続され、幅aよりも広い幅bを有する。第2溝30bには、第1溝30aとの接続箇所13の近傍部分に絶縁層30の凸部である絶縁膜31を含む。そして、第2溝30bにおいて、接続箇所13から凸部(絶縁膜31)までの距離dが幅a以上で、幅bより小さい。また、近傍部分を構成する複数の溝部分の各々の幅cは、幅a以上で、幅bより小さい。なお、これら、a、b、c、dの間の関係は、上記(1)〜(4)を満たすものであるとする。なお、上記各酸化シリコンは、誘電率を下げて寄生配線容量を減らすために、炭素含有酸化シリコンであることが好ましい。
次に、図9A及び図9Bに示されるように、全面に金属膜10aを形成する。金属膜10aは、バリアメタル膜と配線用金属膜との積層膜である。例えば、スパッタリング法でバリアメタル膜としてTaN膜を成膜後、スパッタリング法でシード膜としてCu膜を成膜し、続いてめっき法によりCu膜を成膜することにより、溝41を埋めるように金属膜10aを成膜する。その後、金属膜10aの熱処理を行う。
続いて、図10A及び図10Bに示されるように、化学機械研磨(CMP)法により、金属膜10aを平坦化する。これにより、第1溝30aに細幅配線11を、及び、第2溝30bにスリット部14を有する太幅配線12を、それぞれ同層で形成することができる。以上のように、ダマシン配線の形成工程を応用して、本発明の実施の形態に係る半導体装置を製造することができる。
ただし、図8Aにおける溝41を形成するに際して、既述のように、接続箇所13から凸部(絶縁膜31)までの距離dは、幅a以上、幅aの2倍以下であることがより好ましい。更に、近傍部分を構成する複数の溝部分の各々の幅cは、幅a以上、第1幅aの2倍以下であることがより好ましい。すなわち、上記(5)〜(6)を満たすものであることがより好ましい。
また、凸部の絶縁膜31の形状は、第2溝30bの延在方向と平行な辺を有する矩形形状の長方形パターンや、延在方向と垂直な方向に細長いパターンでも良いし、CC’線に対称でC’側に頂点を有する二等辺三角形でも良い。楕円形状や多角形であっても良い。更に、複数の凸部の絶縁膜31が延在方向と垂直な方向に並んでいても良い。
ダマシン配線では、めっき法によりCu膜を配線溝に埋め込んだ後に熱処理を行うが、その際に結晶粒の成長が起こる。更に、CMP法で溝以外の余剰のCu膜を除去した後でも、プロセス中の熱工程により結晶粒の成長が起こる。また、Cu膜は高温により凝集を起こすという性質がある。
これらの結果、Cu膜は、収縮して配線の膜中のストレスが大きくなる。このストレスは、太幅配線と細幅配線とでは異なるものとなる。特に、Cu原子の多い太幅配線の広い箇所に向かって、Cu原子が凝集する結果、太幅配線と接続する細幅配線のCu原子が移動してしまい、細幅配線中にボイドが発生してしまう可能性がある。
また、エレクトロマイグレーションによるCu原子の移動は、結晶粒界又は配線表面の絶縁キャップ膜との界面を拡散経路とする。ところが、細幅配線11と太幅配線12との接続部分のように結晶粒の大きさが急激に変化するところでは(図3参照)、Cu原子の流れが不均一となるため、ボイドが発生し易い箇所となる。更に、Cu原子の拡散は応力勾配も駆動力となるため、応力が急激に異なるところでは拡散が促進されるためにやはり原子の流れが不均一となり、このことからもボイドが発生しやすい箇所となる。
しかし、本実施の形態では、太幅配線12にスリット部14を所定の条件で設けている。その結果、細幅配線11と太幅配線12との接続部分の付近においても、配線幅の急激な変動が実質的に抑制される。それにより、高温熱工程を経た後であっても、結晶粒の大きさが急激に変化することを抑制できる。それにより、Cu原子の移動を抑制することができる。併せて、応力の大きさが急激に変化することを抑制することができる。それらにより、エレクトロマイグレーションを抑制することができ、配線の寿命を改善でき、配線の信頼性を向上させることが可能となる。
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。
10 配線
10a 金属膜
11 細幅配線
12 太幅配線
13 接続箇所
14 スリット部
30 絶縁層
30a 第1溝
30b 第2溝
31 絶縁膜
41 溝
110 配線
111 細幅配線
112 太幅配線
120 絶縁層
130 ボイド
10a 金属膜
11 細幅配線
12 太幅配線
13 接続箇所
14 スリット部
30 絶縁層
30a 第1溝
30b 第2溝
31 絶縁膜
41 溝
110 配線
111 細幅配線
112 太幅配線
120 絶縁層
130 ボイド
Claims (14)
- 第1幅を有する第1金属配線と、
前記第1金属配線に接続され、前記第1幅よりも広い第2幅を有する第2金属配線と
を具備し、
前記第1金属配線及び前記第2金属配線は同層であり、
前記第2金属配線は、
前記第1金属配線との接続箇所の近傍部分に絶縁膜が埋め込まれたスリット部を含み、
前記接続箇所から前記スリット部までの距離が前記第1幅以上で、前記第2幅より小さく、
前記近傍部分を構成する複数の配線部分の各々の第3幅は、前記第1幅以上で、前記第2幅より小さい
半導体装置。 - 請求項1に記載の半導体装置において、
前記第2金属配線は、前記近傍部分の前記スリット部を除いた第4幅が前記第1幅より大きく前記第2幅より小さい
半導体装置。 - 請求項2に記載の半導体装置において、
前記第2幅は、前記第1幅の2倍より大きい
半導体装置。 - 請求項3に記載の半導体装置において、
前記接続箇所から前記スリット部までの距離は、前記第1幅以上、前記第1幅の2倍以下である
半導体装置。 - 請求項4に記載の半導体装置において、
前記第3幅は、前記第1幅以上、前記第1幅の2倍以下である
半導体装置。 - 請求項1乃至5のいずれか一項に記載の半導体装置において、
前記第1金属配線及び前記第2金属配線は、同層のCuダマシン配線である
半導体装置。 - 請求項1乃至6のいずれか一項に記載の半導体装置において、
前記スリット部は、前記第2金属配線の延在方向と平行な辺を有する矩形形状である
半導体装置。 - 絶縁層に、第1幅を有する第1溝、及び、前記第1溝に接続され、前記第1幅よりも広い第2幅を有し、前記第1溝との接続箇所の近傍部分に前記絶縁層の凸部を含む第2溝を形成する工程と、
ここで、前記第2溝において、
前記接続箇所から前記凸部までの距離が前記第1幅以上で、前記第2幅より小さく、
前記近傍部分を構成する複数の溝部分の各々の第3幅は、前記第1幅以上で、前記第2幅より小さく、
金属膜を形成する工程と、
化学機械研磨法により、前記金属膜を平坦化し、前記第1溝に第1金属配線を、及び、前記第2溝に第2金属配線を、それぞれ形成する工程と
を具備する
半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記第2溝は、前記近傍部分の前記凸部を除いた第4幅が前記第1幅より大きく前記第2幅より小さい
半導体装置の製造方法。 - 請求項9に記載の半導体装置の製造方法において、
前記第2幅は、前記第1幅の2倍より大きい
半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記接続箇所から前記凸部までの距離は、前記第1幅以上、前記第1幅の2倍以下である
半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記第3幅は、前記第1幅以上、前記第1幅の2倍以下である
半導体装置の製造方法。 - 請求項8乃至12のいずれか一項に記載の半導体装置の製造方法において、
前記金属膜は、バリア膜と銅膜の積層膜である
半導体装置の製造方法。 - 請求項8乃至13のいずれか一項に記載の半導体装置の製造方法において、
前記凸部は、前記第2溝の延在方向と平行な辺を有する矩形形状である
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009125531A JP2010272810A (ja) | 2009-05-25 | 2009-05-25 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009125531A JP2010272810A (ja) | 2009-05-25 | 2009-05-25 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010272810A true JP2010272810A (ja) | 2010-12-02 |
Family
ID=43420571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009125531A Withdrawn JP2010272810A (ja) | 2009-05-25 | 2009-05-25 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010272810A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180047684A1 (en) * | 2016-08-10 | 2018-02-15 | Sii Semiconductor Corporation | Semiconductor device |
-
2009
- 2009-05-25 JP JP2009125531A patent/JP2010272810A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180047684A1 (en) * | 2016-08-10 | 2018-02-15 | Sii Semiconductor Corporation | Semiconductor device |
JP2018026451A (ja) * | 2016-08-10 | 2018-02-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
CN107731777A (zh) * | 2016-08-10 | 2018-02-23 | 精工半导体有限公司 | 半导体装置 |
US10483223B2 (en) | 2016-08-10 | 2019-11-19 | Ablic Inc. | Semiconductor device having a large area interconnect or pad |
TWI716621B (zh) * | 2016-08-10 | 2021-01-21 | 日商艾普凌科有限公司 | 半導體裝置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5012022B2 (ja) | 半導体装置及びその製造方法 | |
JP5637795B2 (ja) | 装置 | |
US7566975B2 (en) | Semiconductor device and method for manufacturing the same | |
TWI375297B (en) | Semiconductor contact structure | |
JP5782232B2 (ja) | 半導体構造体の製造方法 | |
US20060086958A1 (en) | Wire structure, semiconductor device, MRAM, and manufacturing method of semiconductor device | |
JP5820416B2 (ja) | 半導体装置及びその製造方法 | |
JP2010087094A (ja) | 半導体装置及び半導体装置の製造方法 | |
US7514352B2 (en) | Method of manufacturing a semiconductor device having an interconnect structure that increases in impurity concentration as width increases | |
TW201735271A (zh) | 在金屬化層中形成具有不同材料組成物之導電結構的方法 | |
JP2008166756A (ja) | カーボンナノチューブに基づく層間配線要素 | |
TW201125177A (en) | Light emitting diode package and method for forming the same | |
JP5180598B2 (ja) | 半導体装置およびその製造方法 | |
US9991203B2 (en) | Semiconductor device and method of fabricating the same | |
JP2017126744A (ja) | 貫通電極及びその製造方法、並びに半導体装置及びその製造方法 | |
JP2010272810A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008172051A (ja) | 半導体装置およびその製造方法 | |
JP2007180313A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5310721B2 (ja) | 半導体装置とその製造方法 | |
US11410926B2 (en) | E-fuse enhancement by underlayer layout design | |
JP2008016464A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5825272B2 (ja) | 半導体装置及びその製造方法 | |
JP2011061005A (ja) | 電子デバイス | |
KR20080001905A (ko) | 반도체 소자의 금속 배선 형성방법 | |
JP5412738B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120807 |