JP2003218113A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003218113A
JP2003218113A JP2002012062A JP2002012062A JP2003218113A JP 2003218113 A JP2003218113 A JP 2003218113A JP 2002012062 A JP2002012062 A JP 2002012062A JP 2002012062 A JP2002012062 A JP 2002012062A JP 2003218113 A JP2003218113 A JP 2003218113A
Authority
JP
Japan
Prior art keywords
opening
plating
mask
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002012062A
Other languages
English (en)
Other versions
JP3714466B2 (ja
Inventor
Yutaka Sato
佐藤　　裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Priority to JP2002012062A priority Critical patent/JP3714466B2/ja
Priority to US10/285,520 priority patent/US6803312B2/en
Publication of JP2003218113A publication Critical patent/JP2003218113A/ja
Application granted granted Critical
Publication of JP3714466B2 publication Critical patent/JP3714466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 メッキ成長の速度を任意に制御できる半導体
製造方法及びこの製造方法を用いた半導体装置を提供す
る。 【解決手段】 所定の層（１２）側に位置する第１の開
口（１７）と、これに連続しかつ前記第１の開口よりも
小さい第２の開口（１８）とを有する開口部を備えるマ
スク（１３、１４）を前記所定の層上に形成する第１の
工程と、前記マスクを用いて前記所定の層上にメッキ層
（１５）を形成する第２の工程とを有する半導体装置の
製造方法である。所定の層上に形成されるメッキ層の成
長速度は、第２の開口の大きさ（面積）に依存する。従
って、第１の開口内に形成されるメッキ層の成長速度
を、第２の開口の大きさで調整することができる。これ
により、所定膜上に異なる径で同じ高さのメッキ層を形
成することができるようになる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関し、特にメッキ法による配線及び
電極形成に関する。
【０００２】
【従来の技術】従来から、半導体装置の配線や電極の形
成方法には様々なものがある。このうち、メッキ法は薄
膜形成の有力なパターン形成手法として広く採用されて
いる。
【０００３】メッキ法を用いた配線や電極の形成方法
は、例えば特開平１０−６４９５３号公報に記載されて
いる。この公開公報に記載のパターン形成方法を、図１
を参照して説明する。絶縁基板１上に種金属層２を形成
した後、ホトレジスト層３をマスクとしてメッキ成長に
よりピラーを形成する。このマスク３は径の異なる複数
の開口部を有しており、メッキ液に接触させてピラー形
成を行うと、開口径の大小によって新鮮なメッキ液の供
給量に差が生じる。換言すれば、メッキ速度に差が生じ
る。この差により、開口径の小さい開口部では薄いメッ
キ層（ピラー）４ｃが形成され、開口径の大きい開口部
では厚いメッキ層４ｄ、４ｓが形成される。従って、厚
膜メッキを必要とする箇所には開口径の大きい開口部を
マスク３に形成し、薄膜メッキを必要とする箇所には開
口径の小さい開口部を形成する。
【０００４】
【発明が解決しようとする課題】このように、メッキ液
の供給量が開口面積に依存しているため、成長するメッ
キの厚み（高さ）とは比例関係にある。これにより、異
なる開口面積を持つパターンを同時にメッキすると、メ
ッキ厚は広い開口面積を有するパターンは厚く、小さい
開口面積を有するパターンは薄く形成されてしまう。こ
のため、小さい開口面積を有するパターンに厚くメッキ
層を形成し、同時に広い開口面積を有するパターンに薄
いメッキ層を形成することや、同じ開口面積を有するパ
ターンにおいて、異なる膜厚のメッキを成長させること
は不可能である。
【０００５】このため、デバイスの配線をメッキ成長に
よって行う場合、同層で配線形成用の開口面積が異なる
と、出来上がりのメッキ層に差が生じるため、開口面積
に応じた厚みでしかメッキ配線を得ることができない。
同層で同一高さのメッキ層を形成するためには、異なる
大きさの開口面積毎にメッキ成長を施さなくてはならな
い。
【０００６】また、上記従来のメッキ成長で電極を形成
した場合には、開口面積の大きさに依存して電極の厚み
が異なるため、ボンディング不良などを引き起こしてし
まう。
【０００７】従って、本発明は上記従来技術の問題点を
解決し、メッキ成長の速度を任意に制御できる半導体製
造方法及びこの製造方法を用いた半導体装置を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は請求項１に記載のように、所定の層側に位
置する第１の開口と、これに連続しかつ前記第１の開口
よりも小さい第２の開口とを有する開口部を備えるマス
クを前記所定の層上に形成する第１の工程と、前記マス
クを用いて前記所定の層上にメッキ層を形成する第２の
工程とを有することを特徴とする半導体装置の製造方法
である。所定の層（メッキ処理における給電メタルとし
て機能する）上に形成されるメッキ層の成長速度は、第
２の開口の大きさ（面積）に依存する。従って、第１の
開口内に形成されるメッキ層の成長速度を、第２の開口
の大きさで調整することができる。これにより、上記開
口部とは異なる大きさの別の開口部におけるメッキ層の
成長速度との関係で、所望の成長速度となるように、つ
まり同じ成長速度となるように第２の開口の大きさを制
御することで、所定膜上に異なる径で同じ高さのメッキ
層を形成することができる。
【０００９】例えば、請求項２に記載のように、請求項
１に記載の製造方法において、前記マスクは、径の大き
さが一様の別の開口部を有する。このような開口部と請
求項１記載の開口部とを用いて、１回のメッキ処理で異
なる表面積で高さが等しいメッキ層を形成することがで
きる。ここで、等しいとは、完全に高さが等しい場合は
勿論、若干の相違があっても、この相違がメッキ層の電
気的、構造的作用効果において実質的な差異をもたらさ
ない（実質的に同一な）範囲をも含むことを意味する。
なお、このような定義は、他の同一、同じ、一様などに
も同様に適用できるものである。
【００１０】例えば、請求項３に記載のように、請求項
１に記載の製造方法において、前記マスクは、前記第１
の開口及び／又は前記第２の開口の大きさが異なる複数
の開口部を有する。開口の大きさを様々に設定すること
で、異なる表面積で所望の高さのメッキ層を複数個形成
することができる。
【００１１】例えば、請求項４に記載のように、請求項
１に記載の製造方法において、前記第１の工程は、前記
第１の開口を有する第１のマスク層を前記所定の層上に
形成する工程と、前記第２の開口を有する第２のマスク
層を前記第１のマスク層上に形成する工程とを含む。こ
のように、２回の工程でマスクを形成することができ
る。
【００１２】例えば、請求項５に記載のように、請求項
１に記載の製造方法において、前記マスクは、前記所定
の層上に形成されかつ前記第２の開口と連続する第３の
開口を有し、該第３の開口は前記第２の開口よりも小さ
い。第３の開口を用いることで、メッキ層が第１の開口
内でマスクに接触することなく成長でき、この結果メッ
キ層の上部が面取りされた形状となる。
【００１３】例えば、請求項６に記載のように、請求項
５に記載の製造方法において、前記第３の開口と前記第
２の開口とは、同じ径を持つ。これにより、メッキ層の
立ち上がり部分は第２の開口で規定される径（幅）とな
る。
【００１４】例えば、請求項７に記載のように、請求項
１に記載の製造方法において、前記第１の工程は、第１
の開口よりも小さい第３の開口を有する第１のマスク層
を前記所定の層上に形成する工程と、前記第１の開口を
有する第２のマスク層を前記第１のマスク層上に形成す
る工程と、前記第２の開口を有する第３のマスク層を前
記第２のマスク層上に形成する工程とを含む。マスクの
一形成方法である。
【００１５】例えば、請求項８に記載のように、請求項
１記載の製造方法において、前記マスクは第２の開口の
大きさが異なる複数の開口部を有し、該複数の開口部に
形成されるメッキ層の幅は異なるが高さは同一である。
第２の開口が第１の開口を制限するように形成されてい
るため、幅は異なるが高さは同一のメッキ層を形成する
ことができる。
【００１６】例えば、請求項９に記載のように、請求項
１ないし８のいずれか一項記載の製造方法においては、
前記メッキ層は配線パターンである。
【００１７】また、請求項１０に記載のように、請求項
１ないし８のいずれか一項記載の製造方法においては、
前記メッキ層は電極パターンである。
【００１８】例えば、請求項１１に記載のように、請求
項１記載の製造方法において、前記第１の工程は、前記
第１の開口を有する第１のマスク層を前記所定の層上に
形成する工程と、前記第２の開口を有する第２のマスク
層を前記第１のマスク層上に形成する工程とを含み、前
記第１のマスク層と前記第２のマスク層とは異なる感度
である。これにより、それぞれのマスク層の処理（例え
ばエッチング）を互いに影響されることなく行える。
【００１９】例えば、請求項１２に記載のように、請求
項１記載の製造方法において、記第１の工程は、前記第
１の開口を有する第１のマスク層を前記所定の層上に形
成する工程と、前記第２の開口を有する第２のマスク層
を前記第１のマスク層上に形成する工程とを含み、前記
第１のマスク層と前記第２のマスク層とは異なる絶縁層
である。これにより、それぞれのマスク層の処理（例え
ばエッチング）を互いに影響されることなく行える。
【００２０】また、本発明は請求項１３に記載のよう
に、異なる大きさの開口部を有するマスクを用いて所定
の層上にメッキ層を形成する半導体装置の製造方法にお
いて、前記開口部の少なくとも一部を覆う庇を前記マス
クに形成し、各開口部内でメッキの成長速度を同一に制
御することを特徴とする半導体装置の製造方法である。
請求項１では、マスクの開口という観点から発明を特定
しているが、請求項１３では、マスクの形状上の特徴を
別の観点から特定したものである。ここに記載の庇が各
開口部内でメッキの成長速度を同一に制御することを可
能とする。
【００２１】また、請求項１４に記載のように、前記所
定の層は導電層である。メッキ処理において所定の層は
一方の電極となる。
【００２２】また、請求項１５に記載のように、本発明
は所定の層上に形成された複数のメッキ層を有し、該複
数のメッキ層は幅が異なるが高さは等しく、かつ同一の
硬度を持つことを特徴とする半導体装置である。幅が異
なるが高さが等しいメッキ層を一回のメッキ処理で形成
した場合には、各メッキ層の硬度は等しくなる。硬度が
等しいとは、完全に一致する場合のみならず、若干の相
違があっても、この相違が一回のメッキ処理におけるプ
ロセス上の誤差等に起因したといえる程度の範囲を含む
ことを意味する。
【００２３】また、請求項１６に記載のように、所定の
層上に形成された複数のメッキ層を有し、該複数のメッ
キ層は一定の径で垂直に延びる第１の部分と、該第１の
部分に連続しており、該第１の部分よりも幅広の第２の
部分とを有することを特徴とする半導体装置。このよう
に、上記第１及び第２の部分を有するメッキ層は、本発
明の製造方法（請求項５相当）で形成できるものであ
る。
【００２４】この場合、請求項１７に記載のように、請
求項１６に記載の半導体装置において、前記第２の部分
の幅は、連続的に変化している。
【００２５】また、請求項１６に記載のメッキ層は、請
求項１８に記載のように、前記第２の部分が、連続的に
幅が増大していく部分と連続的に幅が減少していく部分
とを有する形状を持っている。
【００２６】換言すれば、請求項１９に記載のように、
請求項１６に記載の前記第２の部分は、凸状の側面部を
有する。
【００２７】そして、請求項２０に記載のように、請求
項１６ないし１９のいずれか一項記載の半導体装置で
は、前記第１及び第２の部分は、同一の硬度を持つ。つ
まり、メッキ層は一回のメッキ処理で形成されたもので
ある。
【００２８】なお、請求項２１に記載のように、前記所
定の層は例えば導電層である。
【００２９】また、請求項２２に記載のように、請求項
１６ないし２１のいずれか一項記載の半導体装置におい
ては、前記複数のメッキ層は例えば、前記第１の部分の
幅が異なり、高さが等しい異なるメッキ層を含む。
【００３０】例えば、請求項２３に記載のように、請求
項１５ないし２２のいずれか一項記載の半導体装置にお
いては、前記複数のメッキ層は配線パターンと電極パタ
ーンのすくなくとも一方である。複数のメッキ層の実例
を特定したものである。
【００３１】
【発明の実施の形態】本発明の原理 まず、図２を参照して本発明の原理を説明する。
【００３２】図２に示すように、半導体基板１１上に形
成された給電メタル１２上に、第１のマスク層となるパ
ターニングされたメッキマスク１３を形成する。メッキ
マスク１３は、第１の開口となる複数の開口１７ａ〜１
７ｄを有する。メッキマスク１３の上に、第２のマスク
層となるパターニングされたメッキマスク１４を形成す
る。このメッキマスク１４は、第２の開口となる複数の
開口１８ａ〜１８ｄを有する。そして、一度のメッキ処
理でメッキ層１５ａ〜１５ｄを形成する。開口１７ａ〜
１７ｄと開口１８ａ〜１８ｄとが、メッキマスク１３と
メッキマスク１４とからなるマスク全体の開口部とな
る。
【００３３】開口１７ａ〜１７ｄと開口１８ａ〜１８ｄ
とは連続している。開口１８ａ〜１８ｄのうち、開口１
８ｃを除く開口１８ａ、１８ｃ、１８ｄはそれぞれ第１
の開口１７ａ、１７ｃ、１７ｄを制限するように形成さ
れている。言い換えれば、開口１７ａ、１７ｃ、１７ｄ
の面積（大きさ）はそれぞれ、開口１８ａ、１８ｃ、１
８ｄの面積（大きさ）よりも狭い（小さい）。紙面の垂
直方向における各開口の長さが同じだとすれば、開口１
７ａ、１７ｃ、１７ｄの径（幅）はそれぞれ、開口１８
ａ、１８ｃ、１８ｄの径（幅）よりも小さいと言える。
開口１８ｃは開口１７ｃと同一の大きさ（径）である。
換言すれば、径の大きさは一様であるとも言える。更
に、メッキマスク１４を別の表現で特定すれば、メッキ
マスク１４は第１の開口を制限する庇を有するとも言え
る。例えば、第２の開口１８ｄの周囲部分は、庇１９ｄ
となっている。庇１９ｄはメッキマスク１４の一部であ
る。この観点から言えば、メッキマスク１４は庇マスク
とも言える。なお、図を簡潔にするため、他の開口１８
ａ〜１８ｃの庇には参照番号の付与を省略してある。
【００３４】メッキマスク１４に形成された第２の開口
１８ａ〜１８ｄの面積は、第１の開口１７ａ〜１７ｄ内
でメッキ層１５ａ〜１５ｄが成長する速度を決める。例
えば、メッキ層１５ｄの成長速度は、第１の開口１７ｄ
の面積ではなく、第２の開口１８ｄの面積に依存する。
開口１８ｃと開口１８ｄが同じ面積（紙面に垂直方向の
長さが等しい場合には、同じ径）だとすると、メッキ層
１５ｃと１５ｄとは同じメッキ成長速度となる。換言す
れば、メッキ液１６ｃの供給量とメッキ液１６ｄの供給
量とは同一となる。よって、メッキ層１５ｃと１５ｄは
径（幅）が異なるにもかかわらず、同一の高さとなる。
前述した従来技術では、一度のメッキ処理で、異なる径
のメッキ層を同一の高さに制御することはできない。
【００３５】このように、メッキ層１５ｄの表面積によ
らず、換言すれば、第１の開口１７ｄの面積によらず、
メッキ層１５ｄの高さ（厚み）を任意に制御することが
できる。
【００３６】また、メッキ層１５ａと１５ｂが同一の面
積（紙面に垂直方向の長さが等しい場合には、同じ径）
であるとした場合、第２の開口１８ａと１８ｂの面積
（紙面に垂直方向の長さが等しい場合には、同じ径）を
変化させることで、メッキ層１５ａ、１５ｂは同一の径
を持っているにもかかわらず、異なる高さとすることが
できる。前述した従来技術では、一度のメッキ処理で、
同じ径のメッキ層を異なる高さに制御することはできな
い。
【００３７】以上説明したように、本発明は図１を参照
すれば、給電メタル（所定の層）１２側に位置する第１
の開口１７ａ〜１７ｄと、これに連続しかつ前記第１の
開口よりも小さい第２の開口１８ａ〜１８ｄ（１８ｃを
除く）とからなる開口部を有するマスク１３、１４を前
記給電メタル１２上に形成する第１の工程と、前記メッ
キマスクを用いて前記給電メタル１２上にメッキ層１５
ａ〜１５ｄを形成する第２の工程とを有する半導体装置
の製造方法である。
【００３８】なお、メッキ層１５ａ〜１５ｄは配線の
他、電極などメッキ処理で形成されるものを含む。電極
とは文字通りの電極、つまりワイヤなどの導体に接続さ
れる部分のみならず、バンプや引き出し用電極やスペー
サ等の他の様々な導体層を含むものである。
【００３９】図３は、図２の原理を用い、更に第３のメ
ッキマスクを用いて、上部が面取りされたメッキ層を形
成する手法を説明する図である。図３中、図２と同一の
構成要素には同一の参照番号を付してある。
【００４０】第１のメッキマスク１３及び第２のメッキ
マスク１４に加え、第３のメッキマスク２０が用いられ
ている。このメッキマスク２０は、給電メタル１２上に
形成され、複数の開口２３を有している。図３では、便
宜上、一つの開口にのみ参照番号２３を付与し、他の開
口への付与は省略してある。この開口２３は第３の開口
であって、第１の開口１７に連続している。第３の開口
２３の開口面積（大きさ）は第１の開口１７の開口面積
（大きさ）よりも小さい。図３の例では、第３の開口２
３の径は第１の開口１７の径よりも小さい。
【００４１】給電メタル１２をメッキ処理の一方の電極
としてメッキ処理を施すと、メッキ液２２が第２の開口
１８を通り、第１の開口１７及び第３の開口２３内に入
る。メッキ処理では当初、メッキ層２１の径は第３の開
口２３の径で決まり、第３の開口２３から略垂直方向に
メッキが成長する。つまり、メッキ層２１の幅（径）が
一様になるようにメッキが成長していく。メッキ層の立
ち上がり部分は、略垂直であるとも言える。この成長に
おいて、メッキ層２１は第１のメタルマスク１３に接触
することはない。換言すれば、メッキマスク２０に形成
された第３の開口２３は、成長するメッキ層２１とメッ
キマスク１３との間に空間（余白）を作るように作用す
る。その後、メッキ層２１の径は次第に、換言すれば連
続的に増大して行く。つまり、メッキ層２１は幅広にな
っていく。そして、メッキ層２１の径は次第に、換言す
れば連続的に減少していく。このように形成されたメッ
キ層２１は、凸状の側面部を有することになる。また、
メッキ層２１は、その上部コーナ部分が面取りされた形
状を有するとも言える。この観点で言えば、メッキマス
ク２０は面取りマスクと言える。
【００４２】以上のようにして、一回のメッキ処理で、
所望の高さ（厚み）を持つ面取りされたメッキ層を形成
することができる。
【００４３】図２及び図３も一回のメッキ処理で、幅が
異なるが高さは同一のメッキ層を形成することができ
る。このようにして形成されたメッキ層、例えば図２で
はメッキ層１５ｃと１５ｄは、同一の硬度を持ってい
る。メッキ層の硬度は、メッキの成長速度に依存する。
図２の例では、メッキ層１５ｃと１５ｄは同一のメッキ
成長速度で形成されるので、これらの硬度は同一とな
る。前述した従来技術でメッキ層１５ｃと１５ｄとを得
るためには、メッキ処理を異なるメッキ成長速度で２回
行う必要がある。このようにして形成されたメッキ層の
硬度は異なる。なお、面取りされたメッキ層の硬度測定
については後述する。
【００４４】第１実施形態 次に、本発明の第１実施形態を説明する。以下の説明で
は、第４に示す配線パターンを作成する場合を例にと
る。
【００４５】図４に、メッキ処理で形成される配線の一
例を示す。図４には、配線３１と３２が図示されてい
る。配線３１の開口面積は広く、これを形成するための
メッキマスクは広い開口面積を有する。これに対し、配
線３２は引回しの配線長が短くて開口面積は狭く、配線
３１に比較して対応するメッキマスクの開口面積は狭
い。なお、配線３１はトランジスタ３３のドレイン（又
はソース）に接続する配線部分３１ａ、ソース（又はド
レイン）に接続する配線部分３１ｂ、電極３１ｃ、３１
ｄ、キャパシタの一方の電極３１ｅを含んでいる。ま
た、配線３２は、トランジスタ３３のゲートとなる配線
部分３２ａ及び電極３２ｂを有する。
【００４６】ここで、第１実施形態により図４に示すよ
うな配線パターンを形成する方法ための本発明の必要性
及び利点について説明する。発明の理解を助けるため
に、従来技術で配線パターンを形成する際に発生する問
題点を以下に説明する。
【００４７】図５（ａ）は、図４のトランジスタ３３部
分（破線の楕円部分）の配線を拡大して示す図、図５
（ｂ）は従来技術で形成する場合のメッキマスクを示す
図である。給電メタル３４上にメッキマスク３５が形成
されている。これをメッキ槽にいれメッキ成長を行う
と、開口面積の広い配線３１はメッキ液の供給が多く成
長速度が速い。これに比較して開口面積の狭い配線３２
は、メッキ液の供給が配線３１より少なく成長速度も遅
いこのため、開口面積の狭い配線３２のメッキ膜厚が所
望の厚さに成長するまでメッキ成長を行なわなければな
らず、配線３１に必要以上のメッキ層が成長される。
【００４８】この様子を、図６に示す。配線３１ａと配
線３２ａが近接している箇所３６に影響が現れる。図６
では、必要以上に成長したメッキ３７がメッキマスク３
５を乗り越え、隣接するメッキ３８と接触し、配線３１
ａと３２ａを短絡させてしまう。また、図７では、必要
以上に成長したメッキ３７がメッキマスク３５を変形さ
せてしまう。このため、配線３１ａと３２ａとの間のス
ペース３６が狭くなるため、配線間容量が増加し所望の
特性を確保が困難になる。これを防止するために、開口
面積に依存しないメッキ成長が必要となる。このメッキ
方法を実現するために、本発明は図２や図３を参照して
説明した原理を用いている。図５（ｂ）に対応させて、
本発明のメッキマスクを図示すると、図８に示すように
なる。図８（ｂ）のメッキマスク１３と１４は、図２や
図３を参照して説明したメッキマスクである。
【００４９】以下、図９及び図１０を参照して、本発明
の第１実施形態の半導体装置の製造方法を説明する。な
お、図９及び図１０において、図２や図３に示す構成要
素と同一のあるものには同一の参照番号を付してある。
【００５０】まず、図９（ａ）に示すように、半導体基
板１１上に金系給電メタル１２を成膜し、メッキマスク
形成レジスト１３Ａの塗布を行う。次に図９（ｂ）に示
すように、メッキマスク形成レジスト１３Ａのメッキ成
長領域１３Ｂを露光する。この時、現像は行わない。そ
して、図９（ｃ）に示すように、レジスト１３Ａ上にミ
キシング防止剤を塗布し、さらに庇マスク形成レジスト
１４Ａを塗布する。次に、図９（ｄ）に示すように、庇
マスク形成レジスト１４Ａの庇形成領域１４Ｂを露光す
る。そして、図９（ｅ）に示すように、メッキマスク形
成レジスト１３Ａ及び庇マスク形成レジスト１４Ａの現
像を行う。これにより、メッキマスク１３及び庇マスク
１４が形成される。
【００５１】次に、図１０（ｆ）に示すように、半導体
基板１１をメッキ槽に入れ、金メッキ配線１５を成長さ
せる。本実施例のメッキ成長は例えば、非シアン系金メ
ッキ液を陰極電流密度０．４Ａ／ｄｍ２・操作温度６５
度の条件下で行われる。そして、図１０（ｇ）に示すよ
うに、メッキマスク１３及び庇マスク１４を剥離除去
し、金メッキ配線１５をマスクとして金系給電メタル１
２のエッチングを行う。
【００５２】以上のメッキ処理を採用した半導体装置の
製造方法により、メッキマスク１３の開口面積によら
ず、同膜厚の配線メッキ層を形成することができる。
【００５３】第２実施形態 次に、図１１及び図１２を参照して、本発明の第２実施
形態を説明する。なお、図１１と図１２において、前述
した構成要素と同一のものには同一の参照番号を付して
ある。まず、図１１（ａ）に示すように、半導体基板１
１に給電メタル１２を成膜し、ポリイミド４３Ａの塗布
及びキュアを行う。さらに、窒化シリコン（Ｓｉ
３Ｎ４：以下、単にＳｉＮと言う）膜で形成されるエッ
チング用マスク４４Ａを成膜する。ポリイミドとＳｉＮ
は異なる材料で形成された絶縁膜であって、エッチング
の感度が異なる。これにより、それぞれのエッチングが
相互に影響することなく行える。
【００５４】次に、図１１（ｂ）に示すように、ＳｉＮ
膜エッチング用マスク４５をレジスト塗布及び現像で形
成し、エッチングを行う。そして、図１１（ｃ）に示す
ように、ＳｉＮ膜エッチング用マスク４５を剥離除去
し、ＳｉＮ膜４４Ａをマスクとしてポリイミド４３Ａの
エッチングを行う。これによりメッキマスク４３が形成
される。次に、図１１（ｄ）に示すように、庇形成用マ
スク４６を形成するため、レジストを塗布し、庇マスク
を形成しないメッキマスク４３をカバーするようにして
露光及び現像を行う。そして、ポリイミドのメッキマス
ク４３をエッチングし、メッキマスク４３にサイドエッ
チング４３Ｂを入れる。その後、図１２（ｅ）に示すよ
うに、庇形成用マスク４６を剥離除去する。これにより
メッキマスク４３及び庇マスク４４が形成される。図１
２（ｆ）において、半導体基板１１をメッキ槽に入れメ
ッキ配線１５の成長を行う。そして、図１２（ｇ）に示
すようにＳｉＮ膜の庇マスク４４及びポリイミドのメッ
キマスク４３をエッチング除去を行う。
【００５５】以上説明した第２実施形態によるＳｉＮ膜
４４を庇マスクとした製造方法においても、前記第１実
施形態と同様に、メッキマスク開口面積によらず同膜厚
の配線メッキ層を形成することができる。
【００５６】第３実施形態 次に、図１３及び図１４を参照して、本発明の第３実施
形態を説明する。なお、図１３と図１４において、前述
した構成要素と同一のものには同一の参照番号を付して
ある。第３実施形態は、図３に示す原理を用いるもので
ある。
【００５７】まず、図１３（ａ）に示すように、半導体
基板１１上に給電メタル１２を成膜する。次に、面取り
形成レジスト２０Ａを塗布し、メッキ領域２０Ｂの露光
及び現像により面取りマスク２０を形成する。その後、
図１３（ｂ）に示すようにレジスト１３Ａを塗布し、面
取りマスク２０より広い面取りマスク領域１３Ｂを露光
する。この時、現像は行わない。次に、図１３（ｃ）に
示すように、レジスト１３Ａ上にミキシング防止剤を塗
布し、庇マスク形成レジスト１４Ａを塗布する。そし
て、図１３（ｄ）に示すように、庇マスク形成レジスト
１４Ａの庇形成領域１４Ｂを露光する。続いて、マスク
形成レジスト１３Ａ及び庇マスク形成レジスト１４Ａの
現像を行う。これにより、図１４（ｅ）に示すように、
メッキマスク１３及び庇マスク１４が形成される。そし
て、図１４（ｆ）に示すように、半導体基板１１をメッ
キ槽に入れ、メッキ配線１５の成長を行う。この時、成
長するメッキ配線層１５は、庇マスク１４によりメッキ
膜厚の制御に加えて、面取りマスク内壁に接触しにくい
状態であるため、面取りされた状態でメッキ成長が行な
われる。そして、図１１（ｇ）に示すように、メッキマ
スク１３、面取りマスク２０及び庇マスク１４の剥離除
去を行し、メッキ配線１５をマスクとして給電メタル１
２のエッチングを行う。
【００５８】このように、第３実施形態によれば、メッ
キマスクの開口面積によらず、同膜厚の配線メッキ層を
確保しかつ、面取りマスクとメッキ配線層との間に余白
を作ることにより、メッキ配線層を面取りした形状で成
長させることができる。
【００５９】以上説明した第１〜第３実施形態において
成長されたメッキ配線は、メッキ面積によらず配線の金
属硬度は同硬度となる特徴を有する。メッキ硬度測定の
手段としては、ビッカース及ビヌープ硬度測定器による
検証が可能である。ビッカース硬さとは、圧子にダイヤ
モンド正四角錐（対面角度１３６度）を使用し、ブリネ
ル硬さのように圧子の材質で数値が変化したりしないと
いう特徴を持つ。くぼみの対角線の長さを顕微鏡で簡単
に計測できるので、測定精度が良く、ブリネル計測機よ
り小さな圧痕で計測できる。
【００６０】なお、ビッカース硬さＨＶ(ｋｇ/ｍｍ2)の
定義は、次の通りである。
【００６１】ＨＶ＝試験荷重（ｋｇ）÷永久くぼみの表
面積≒１．８５４４×Ｐ／ｄ2 ＨＶ＝（２Ｐ×ｓｉｎ(α/２)）÷ｄ2 ＨＶ＝ビッカース硬さ(ｋｇ/ｍｍ2) Ｐ＝荷重ｋｇ ｄ＝くぼみの対角線の長さの平均ｍｍ α＝対面角(１３６度) 荷重１ｋｇ〜１２０ｋｇ（通常５〜５０ｋｇの範囲）で
使用 なお、ミクロ硬さ試験機（ｍｉｃｒｏ ｈａｒｄｎｅｓ
ｓ ｔｅｓｔｅｒ）でも金属硬度を測定することができ
る。このミクロ硬さ試験機は、ビッカースの小型版で、
荷重５ｇ〜５００ｇで使用される。
【００６２】また、ヌープ硬さ試験機（Ｋｎｏｏｐ ｈ
ａｒｄｎｅｓｓ）とは、ダイヤモンド正四角錐の変わり
に菱形四角錐（対面角度１３０度、１７２度３０分）を
使用するものである。圧痕の菱形の対角線は７．１１／
１になり、長い方の対角線Ｉを計測して、次の通り計算
する。
【００６３】ＨＫ＝（１４．２３０×Ｐ）÷Ｉ２ 計測条件がほぼ同じなので、圧痕の小さいヌープ硬さ方
式はビッカース硬さの値より小さくなる傾向がある（金
属は表面ほど固いため）。
【００６４】また、第３実施形態におけるメッキ成長
は、面取りマスク形成レジスト１３Ａに接触せずにメッ
キ配線を形成することができる。このため、図１５に示
すように、メッキ成長形状がメッキマスク２０の開口よ
り配線幅が広く（参照番号２１ｂで示す部分）、面取り
２１ａされた形成を有する。また、参照番号２１ｂの部
分は、凸状の側面部とも言える。このように、第３実施
形態で成長させたメッキ層も、その構造上検証が可能で
ある。
【００６５】本発明は、実施例に記載した金属配線のメ
ッキ成長に限定されるものでなく、メッキ成長によって
形成されるバンプ、引き出し用電極及びスペーサ等にお
いても庇マスクを使用する事により同様の効果が得られ
る。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
メッキ成長の速度を任意に制御できる半導体製造方法、
及び一回のメッキ処理で形成されたメッキ層であって、
異なる開口面積でかつ高さが等しいメッキ層を具備する
半導体装置を提供することができる。
【図面の簡単な説明】
【図１】従来のメッキ処理を説明するための図である。
【図２】本発明の原理を説明するための図である。
【図３】本発明の原理を応用したメッキ処理を説明する
ための図である。
【図４】メッキ処理で形成される配線の一例を示す図で
ある。
【図５】図４に示すトランジスタ部分を示す図で、
（ａ）は平面図、（ｂ）は（ａ）の配線を従来技術で形
成する際に用いられるメッキマスクを示す図である。
【図６】従来技術で形成した配線に生ずる問題点を説明
するための図である。
【図７】従来技術で形成した配線に生ずる別の問題点を
説明するための図である。
【図８】図５（ａ）に示す配線を本発明の一実施形態で
形成する際に用いられるメッキマスクを示す図である。
【図９】本発明の第１実施形態による半導体装置の製造
方法（その１）を示す図である。
【図１０】本発明の第１実施形態による半導体装置の製
造方法（その２）を示す図である。
【図１１】本発明の第２実施形態による半導体装置の製
造方法（その１）を示す図である。
【図１２】本発明の第２実施形態による半導体装置の製
造方法（その２）を示す図である。
【図１３】本発明の第３実施形態による半導体装置の製
造方法（その１）を示す図である。
【図１４】本発明の第３実施形態による半導体装置の製
造方法（その２）を示す図である。
【図１５】本発明の第３実施形態で形成されたメッキ配
線層の拡大図である。
【符号の説明】
１１ 半導体基板 １２ 給電メタル １３ メッキマスク １４ メッキマスク（庇マスク） １５ａ〜１５ｄ メッキ層 １６ｃ、１６ｄ メッキ液 １７ａ〜１７ｄ 開口部（第１の開口） １８ａ〜１８ｄ 開口（第２の開口） １９ｄ 庇 ２０ メッキマスク（面取りマスク） ２１ メッキ層 ２１ａ 面取り部分 ２１ｂ 凸状の側面部 ２２ メッキ液 ２３ 開口（第３の開口） ３１、３２ 配線 ３３ トランジスタ ３４ 給電メタル
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年１１月１２日（２００２．１１．
１２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】開口１７ａ〜１７ｄと開口１８ａ〜１８ｄ
とは連続している。開口１８ａ〜１８ｄのうち、開口１
８ｃを除く開口１８ａ、１８ｂ、１８ｄはそれぞれ第１
の開口１７ａ、１７ｂ、１７ｄを制限するように形成さ
れている。言い換えれば、開口１８ａ、１８ｂ、１８ｄ
の面積（大きさ）はそれぞれ、開口１７ａ、１７ｂ、１
７ｄの面積（大きさ）よりも狭い（小さい）。紙面の垂
直方向における各開口の長さが同じだとすれば、開口１
８ａ、１８ｂ、１８ｄの径（幅）はそれぞれ、開口１７
ａ、１７ｂ、１７ｄの径（幅）よりも小さいと言える。
開口１８ｃは開口１７ｃと同一の大きさ（径）である。
換言すれば、径の大きさは一様であるとも言える。更
に、メッキマスク１４を別の表現で特定すれば、メッキ
マスク１４は第１の開口を制限する庇を有するとも言え
る。例えば、第２の開口１８ｄの周囲部分は、庇１９ｄ
となっている。庇１９ｄはメッキマスク１４の一部であ
る。この観点から言えば、メッキマスク１４は庇マスク
とも言える。なお、図を簡潔にするため、他の開口１８
ａ〜１８ｃの庇には参照番号の付与を省略してある。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】第１実施形態 次に、本発明の第１実施形態を説明する。以下の説明で
は、図４に示す配線パターンを作成する場合を例にと
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正内容】
【００４６】ここで、第１実施形態により図４に示すよ
うな配線パターンを形成する必要性及び利点について説
明する。発明の理解を助けるために、従来技術で配線パ
ターンを形成する際に発生する問題点を以下に説明す
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正内容】
【００５９】以上説明した第１〜第３実施形態において
成長されたメッキ配線は、メッキ面積によらず配線の金
属硬度は同硬度となる特徴を有する。メッキ硬度測定の
手段としては、ビッカース及びヌープ硬度測定器による
検証が可能である。ビッカース硬さとは、圧子にダイヤ
モンド正四角錐（対面角度１３６度）を使用し、ブリネ
ル硬さのように圧子の材質で数値が変化したりしないと
いう特徴を持つ。くぼみの対角線の長さを顕微鏡で簡単
に計測できるので、測定精度が良く、ブリネル計測機よ
り小さな圧痕で計測できる。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K024 AA11 AB01 BB12 CA04 CA06 FA05 FA06 GA16 4M104 BB09 DD52 DD71 FF06 FF13 5F033 HH13 MM05 MM17 PP27 QQ09 QQ27 QQ30 QQ33

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 所定の層側に位置する第１の開口と、こ
    れに連続しかつ前記第１の開口よりも小さい第２の開口
    とを有する開口部を備えるマスクを前記所定の層上に形
    成する第１の工程と、 前記マスクを用いて前記所定の層上にメッキ層を形成す
    る第２の工程とを有することを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 前記マスクは、径の大きさが一様の別の
    開口部を有することを特徴とする請求項１記載の半導体
    装置の製造方法。
  3. 【請求項３】 前記マスクは、前記第１の開口及び／又
    は前記第２の開口の大きさが異なる複数の開口部を有す
    ることを特徴とする請求項１記載の半導体装置の製造方
    法。
  4. 【請求項４】 前記第１の工程は、 前記第１の開口を有する第１のマスク層を前記所定の層
    上に形成する工程と、 前記第２の開口を有する第２のマスク層を前記第１のマ
    スク層上に形成する工程とを含むことを特徴とする請求
    項１記載の半導体装置の製造方法。
  5. 【請求項５】 前記マスクは、前記所定の層上に形成さ
    れかつ前記第１の開口と連続する第３の開口を有し、該
    第３の開口は前記第１の開口よりも小さいことを特徴と
    する請求項１記載の半導体装置の製造方法。
  6. 【請求項６】 前記第３の開口と前記第２の開口とは、
    同じ径を持つことを特徴とする請求項５記載の半導体装
    置の製造方法。
  7. 【請求項７】 前記第１の工程は、 第１の開口よりも小さい第３の開口を有する第１のマス
    ク層を前記所定の層上に形成する工程と、 前記第１の開口を有する第２のマスク層を前記第１のマ
    スク層上に形成する工程と、 前記第２の開口を有する第３のマスク層を前記第２のマ
    スク層上に形成する工程とを含むことを特徴とする請求
    項１記載の半導体装置の製造方法。
  8. 【請求項８】 前記マスクは第２の開口の大きさが異な
    る複数の開口部を有し、該複数の開口部に形成されるメ
    ッキ層の幅は異なるが高さは同一であることを特徴とす
    る請求項１記載の半導体装置の製造方法。
  9. 【請求項９】 前記メッキ層は配線パターンであること
    を特徴とする請求項１ないし８のいずれか一項記載の半
    導体装置の製造方法。
  10. 【請求項１０】 前記メッキ層は電極パターンであるこ
    とを特徴とする請求項１ないし８のいずれか一項記載の
    半導体装置の製造方法。
  11. 【請求項１１】 前記第１の工程は、 前記第１の開口を有する第１のマスク層を前記所定の層
    上に形成する工程と、 前記第２の開口を有する第２のマスク層を前記第１のマ
    スク層上に形成する工程とを含み、前記第１のマスク層
    と前記第２のマスク層とは異なる感度であることを特徴
    とする請求項１記載の半導体装置の製造方法。
  12. 【請求項１２】 前記第１の工程は、 前記第１の開口を有する第１のマスク層を前記所定の層
    上に形成する工程と、 前記第２の開口を有する第２のマスク層を前記第１のマ
    スク層上に形成する工程とを含み、前記第１のマスク層
    と前記第２のマスク層とは異なる絶縁層であることを特
    徴とする請求項１記載の半導体装置の製造方法。
  13. 【請求項１３】 異なる大きさの開口部を有するマスク
    を用いて所定の層上にメッキ層を形成する半導体装置の
    製造方法において、 前記開口部の少なくとも一部を覆う庇を前記マスクに形
    成し、各開口部内でメッキの成長速度を同一に制御する
    ことを特徴とする半導体装置の製造方法。
  14. 【請求項１４】 前記所定の層は導電層であることを特
    徴とする請求項１ないし１３のいずれか一項記載の半導
    体装置の製造方法。
  15. 【請求項１５】 所定の層上に形成された複数のメッキ
    層を有し、該複数のメッキ層は幅が異なるが高さは等し
    く、かつ同一の硬度を持つことを特徴とする半導体装
    置。
  16. 【請求項１６】 所定の層上に形成された複数のメッキ
    層を有し、該複数のメッキ層は一定の径で垂直に延びる
    第１の部分と、該第１の部分に連続しており、該第１の
    部分よりも幅広の第２の部分とを有することを特徴とす
    る半導体装置。
  17. 【請求項１７】 前記第２の部分の幅は、連続的に変化
    していることを特徴とする請求項１６記載の半導体装
    置。
  18. 【請求項１８】 前記第２の部分は、連続的に幅が増大
    していく部分と連続的に幅が減少していく部分とを有す
    ることを特徴とする請求項１６に記載の半導体装置。
  19. 【請求項１９】 前記第２の部分は、凸状の側面部を有
    することを特徴とする請求項１６記載の半導体装置。
  20. 【請求項２０】 前記第１及び第２の部分は、同一の硬
    度を持つことを特徴とする請求項１６ないし１９のいず
    れか一項記載の半導体装置。
  21. 【請求項２１】 前記所定の層は導電層であることを特
    徴とする請求項１５ないし２０のいずれか一項記載の半
    導体装置。
  22. 【請求項２２】 前記複数のメッキ層は、前記第１の部
    分の幅が異なり、高さが等しい異なるメッキ層を含むこ
    とを特徴とする請求項１６ないし２１のいずれか一項記
    載の半導体装置。
  23. 【請求項２３】 前記複数のメッキ層は、配線パターン
    と電極パターンのすくなくとも一方であることを特徴と
    する請求項１５ないし２２のいずれか一項記載の半導体
    装置。
JP2002012062A 2002-01-21 2002-01-21 半導体装置及びその製造方法 Expired - Fee Related JP3714466B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002012062A JP3714466B2 (ja) 2002-01-21 2002-01-21 半導体装置及びその製造方法
US10/285,520 US6803312B2 (en) 2002-01-21 2002-11-01 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002012062A JP3714466B2 (ja) 2002-01-21 2002-01-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003218113A true JP2003218113A (ja) 2003-07-31
JP3714466B2 JP3714466B2 (ja) 2005-11-09

Family

ID=19191721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002012062A Expired - Fee Related JP3714466B2 (ja) 2002-01-21 2002-01-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6803312B2 (ja)
JP (1) JP3714466B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119438A (ja) * 2010-11-30 2012-06-21 Renesas Electronics Corp メッキ金属膜基板とその製造方法、及び半導体装置
KR20180060939A (ko) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 컨덕터 및 컨덕터를 포함하는 반도체 디바이스의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060009038A1 (en) 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
US8319344B2 (en) 2008-07-14 2012-11-27 Infineon Technologies Ag Electrical device with protruding contact elements and overhang regions over a cavity
US9159671B2 (en) * 2013-11-19 2015-10-13 International Business Machines Corporation Copper wire and dielectric with air gaps

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980034A (en) * 1989-04-04 1990-12-25 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for TAB
US5281769A (en) * 1990-11-05 1994-01-25 Nippon Telegraph And Telephone Corporation Dewall plating technique
JPH05109728A (ja) * 1991-10-16 1993-04-30 Nec Corp 半導体装置の製造方法
JP3271272B2 (ja) * 1991-11-12 2002-04-02 日本電気株式会社 半導体装置の製造方法
JP3704402B2 (ja) 1996-08-20 2005-10-12 富士通株式会社 フェースダウンボンディング半導体装置とその製造方法
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
KR100331570B1 (ko) * 2000-06-13 2002-04-06 윤종용 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법
US6562709B1 (en) * 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562657B1 (en) * 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6350633B1 (en) * 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119438A (ja) * 2010-11-30 2012-06-21 Renesas Electronics Corp メッキ金属膜基板とその製造方法、及び半導体装置
KR20180060939A (ko) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 컨덕터 및 컨덕터를 포함하는 반도체 디바이스의 제조 방법
US10388644B2 (en) 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
KR102027033B1 (ko) 2016-11-29 2019-09-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 컨덕터 및 컨덕터를 포함하는 반도체 디바이스의 제조 방법
US10978439B2 (en) 2016-11-29 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system of manufacturing conductors and semiconductor device which includes conductors
US11688730B2 (en) 2016-11-29 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system of manufacturing conductors and semiconductor device which includes conductors

Also Published As

Publication number Publication date
JP3714466B2 (ja) 2005-11-09
US20030139036A1 (en) 2003-07-24
US6803312B2 (en) 2004-10-12

Similar Documents

Publication Publication Date Title
JP2890538B2 (ja) 半導体装置
JP2003218113A (ja) 半導体装置及びその製造方法
CN107703722A (zh) 图案化光阻的形成方法
JPH01292829A (ja) 半導体装置の製造方法
JPH0844040A (ja) 露光マスク
KR100356014B1 (ko) 정렬 마크 제조 방법
JPH1117315A (ja) 可撓性回路基板の製造法
JP2666393B2 (ja) 半導体装置
JPH01105538A (ja) フォトレジストパターン形成方法
JP2514744B2 (ja) 半導体装置の製造方法
JPH06334303A (ja) 薄膜混成集積回路の製造におけるフォトレジスト層の形成方法
JPH06283644A (ja) 半導体装置用部品のめっき方法
JPH0327527A (ja) 半導体集積回路装置
JPH02246218A (ja) 半導体装置の製造方法
JPH0499185A (ja) フォトエッチングの方法
JPH03142466A (ja) 半導体装置の製造方法及びそれに用いられるマスク
JPH03201422A (ja) 回路パターン形成方法およびそれに用いるマスク
JPH0675360A (ja) レチクル及びそれを用いた半導体装置の製造方法
JPH04250628A (ja) 半導体装置の製造方法
JPS6226843A (ja) 電極金属配線パタ−ンの形成方法
JPS60224227A (ja) レジスト膜のパタ−ン形成方法
JPS62177922A (ja) 半導体装置の製造方法
JPH03169015A (ja) 半導体集積回路の製造方法
KR20020066588A (ko) 반도체 소자의 콘택홀 형성방법
JP2010203861A (ja) 電極パッド構造及びその作成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050817

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees