JP2012119438A - メッキ金属膜基板とその製造方法、及び半導体装置 - Google Patents
メッキ金属膜基板とその製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP2012119438A JP2012119438A JP2010266876A JP2010266876A JP2012119438A JP 2012119438 A JP2012119438 A JP 2012119438A JP 2010266876 A JP2010266876 A JP 2010266876A JP 2010266876 A JP2010266876 A JP 2010266876A JP 2012119438 A JP2012119438 A JP 2012119438A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- power supply
- plated metal
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】メッキ金属膜基板1は、基板上に少なくとも1層の給電金属膜20と少なくとも1層のメッキ金属膜30とを順次有し、少なくとも1層の給電金属膜20は、少なくとも1層のメッキ金属膜30の下地が相対的に高抵抗な高抵抗部20Hと、メッキ金属膜30の下地が相対的に低抵抗な低抵抗部20Lとを有するものである。
【選択図】図1
Description
図5を参照して、特許文献1に記載の方法について説明する。図5は、特許文献1の図4(C)を簡略化したものである。
レジスト150の開口部151〜152の開口径をD11〜D12とする。図示する例では、D11<D12である。
例えば、異なる開口径の複数のレジスト開口部には同一膜厚のメッキ金属部を成長することができない。同一開口径の複数のレジスト開口部に異なる膜厚のメッキ金属部を成長することができない。
図6を参照して、特許文献2に記載の方法について説明する。図6は、特許文献2の図2を簡略化したものである。
下層レジスト150の開口部151〜153の開口径をD11〜D13とし、上層レジスト160の開口部161〜163の開口径をD14〜D16とする。図示する例では、D11=D14=D15<D12=D13=D16である。メッキ金属部131〜133の膜厚をT11〜T13とすると、T11=T12<T13となる。
しかしながら、特許文献2に記載の方法では異なるパターンの複数のレジストを積層する必要がある。特許文献2では、相対的に開口径の大きい開口部を有する下層レジストの上に相対的に開口径の小さい開口部を有する上層レジストを積層することで、メッキ液の入口径を狭めている。しかしながら、下層レジストの開口部上に上層レジストを形成することは実際には容易ではなく、できたとしても上層と下層のレジスト開口径の差を大きく取ることはできない。
したがって、各メッキ成長部におけるメッキ膜厚を精度良く制御するには、積層する複数のレジストのそれぞれの開口径と膜厚、及びメッキ液の拡散を考慮した3次元の流体力学シュミレーションが必要であり、計算が複雑である。換言すれば、特許文献2では膜厚制御を精度良く実施することが難しい。
以上の理由から、特許文献2に記載の方法は実用的なものとは言えない。
基板上に少なくとも1層の給電金属膜と少なくとも1層のメッキ金属膜とを順次有するメッキ金属膜基板であって、
前記少なくとも1層の給電金属膜は、前記少なくとも1層のメッキ金属膜の下地が相対的に高抵抗な高抵抗部と、前記メッキ金属膜の下地が相対的に低抵抗な低抵抗部とを有するものである。
基板上に少なくとも1層の給電金属膜を形成する工程(A)と、
前記少なくとも1層の給電金属膜上に、少なくとも1層のメッキ金属膜を形成する工程(C)とを有するメッキ金属膜基板の製造方法であって、
工程(A)において、前記メッキ金属膜の下地が相対的に高抵抗な高抵抗部と、前記メッキ金属膜の下地が相対的に低抵抗な低抵抗部とを有する少なくとも1層の給電金属膜を形成するものである。
本発明のメッキ金属膜基板及びその製造方法では、上記の面内抵抗分布、及びメッキ成膜にあたって必要に応じて形成されるレジストパターンとによって、一度の成膜で、所望の平面パターンと膜厚分布を有するメッキ金属膜を成膜することができる。
本明細書において、「所望の膜厚分布を有するメッキ金属膜」には、基板面内ほぼ均一な膜厚を有するメッキ金属膜、及び、基板面内位置によって異なる膜厚を有するメッキ金属膜が含まれるものとする。
「所望の平面パターンを有するメッキ金属膜」には、所定のパターンで形成されたメッキ金属膜、及び、パターン形成されていないベタ膜のメッキ金属膜が含まれるものとする。
図面を参照して、本発明に係る第1実施形態のメッキ金属膜基板及びその製造方法について説明する。
図1はメッキ金属膜基板の断面図であり、図2A〜図2Eは製造工程図である。図面上は適宜実際のものとは異ならせて簡略化してある。
メッキ金属膜30は、上記給電金属膜20上に、パターン幅及び/又は膜厚の異なる複数のメッキ金属部31〜33を有している。
メッキ金属膜30は、組成の異なる積層膜でもよい。
図示する例では、メッキ金属部31〜33のパターン幅W1〜W3と膜厚T1〜T3は、下記の関係を有している。
W1=W2=W3、T1<T2<T3
本実施形態において、「同一幅」には、製造上のばらつきは含まれるものとする。
従来一般的な電界メッキ成膜方法では、メッキ金属部のパターン幅が同一であれば同一膜厚となるのに対して、本実施形態では、給電金属膜20においてメッキ金属膜30の下地に基板面内抵抗分布を設けることで、後述するように、一度の成膜で、同一パターン幅でも異なる膜厚のメッキ金属部31〜33を成長させることが可能である。
はじめに図2Aに示すように、シリコン酸化膜等の絶縁膜10を形成したシリコン基板等の基板(図示せず)上に高抵抗給電金属膜21を形成する。
本実施形態では、パターン形成されていないベタ膜の高抵抗給電金属膜21を成膜する(工程(A1−X))。
高抵抗給電金属膜21の材料は相対的に高抵抗な導電材料であれば特に制限されず、Ti等が好ましい。
高抵抗給電金属膜21の成膜方法は特に制限なく、蒸着法及びスパッタ法等の気相成膜法等が挙げられる。
高抵抗給電金属膜21の膜厚は特に制限されず、ピンホールがないように安定成膜でき、良好な導電性が得られる範囲が好ましく、例えば500Å程度あれば充分である。
本実施形態では、高抵抗給電金属膜21上にパターン形成された低抵抗給電金属膜22を形成する(工程(A2−X))。
例えば図2B〜図2Cに示すように、高抵抗給電金属膜21上において低抵抗給電金属膜22の非形成領域にのみレジスト40をパターン形成し、基板全面に低抵抗給電金属膜22を成膜した後、リフトオフ法によりレジスト40及びその直上に形成された低抵抗給電金属膜22を部分除去することで、所望のパターンの低抵抗給電金属膜22を形成することができる。
低抵抗給電金属膜22の成膜方法は特に制限なく、蒸着法及びスパッタ法等の気相成膜法等が挙げられる。
低抵抗給電金属膜22の膜厚は特に制限されず、ピンホールがないように安定成膜でき、良好な導電性が得られる範囲が好ましく、例えば1000〜2000Å程度あれば充分である。
低抵抗給電金属膜22のパターニング法については、上記のリフトオフ法に限らず、通常のフォトリソグラフィ法など公知の方法を用いることができる。
次に図2Dに示すように、上記の給電金属膜20上にレジスト50をパターン形成する。
レジスト50のパターンは、メッキ金属膜30のメッキ金属部31〜33の形成領域に開口部51〜53を有するパターンとする。図示する例では、開口部51〜53の径をD1〜D3とすると、これらは開口径は同一である(D1=D2=D3)。
レジスト50の膜厚は、メッキ金属膜30の最高到達高さより大きいものとする。
次に図2Dに示すように、上記のレジスト50をマスクとして給電金属膜20上に、メッキ金属膜30を成膜する。
メッキ金属膜30の成膜は、上記のレジスト50を形成した基板をメッキ液に浸し、低抵抗給電金属膜22に電圧を印加することで、実施できる。低抵抗給電金属膜22に電圧を印加することで、その下層の高抵抗給電金属膜21にも電圧が印加される。
メッキ金属部31、32はメッキ金属部33と異なり高抵抗給電金属膜21(高抵抗部20H)を下地としており、給電部からの電気抵抗が相対的に高く電子供給がより少なく、メッキ金属部33より相対的に薄くメッキ成長する。
メッキ金属部31とメッキ金属部32とはいずれも高抵抗給電金属膜21(高抵抗部20H)を下地としているが、メッキ金属部32はメッキ金属部31よりも低抵抗給電金属膜22(低抵抗部20L)により近いため、メッキ金属部32はメッキ金属部31よりも相対的に厚くメッキ成長する。
以上の結果、レジスト開口部51〜53の径が同一であっても、一度の成膜で異なる膜厚のメッキ金属部31〜33が成長する。メッキ金属部31〜33の膜厚をT1〜T3とすると、T1<T2<T3となる。
給電金属膜20は電気抵抗の異なる3層以上の積層構造でもよい。
積層する抵抗の異なる膜のパターンをそれぞれ自由に設計することで、給電金属膜20におけるメッキ金属膜30の下地の面内抵抗分布を自由に設計することができ、これによってメッキ金属膜30の膜厚成長をそれぞれの面内位置によって自由に制御することができる。
レジスト50の開口部51〜53の径D1〜D3をそれぞれ個別に設定することでメッキ金属部31〜33のパターン幅W1〜W3をそれぞれ個別に設定することができるので、メッキ金属膜30の平面パターンを自由に設計することができる。
ここで、「背景技術」の項で挙げた特許文献1に記載があるように、下地が同一条件であれば、レジスト開口部の径が大きくなる程、相対的に厚いメッキ金属部が成長する傾向にある。
したがって、本実施形態では、給電金属膜20におけるメッキ金属膜30の下地の面内抵抗分布と、レジスト50の開口パターンとを組み合わせることで、一度の成膜で、所望の平面パターンと膜厚分布を有するメッキ金属膜30を成膜することができる。
異なるパターンの複数のレジストを積層する特許文献2では、メッキ金属厚を精度良く予測するためには3次元の流体力学シュミレーションを必要とするが、本実施形態では、給電金属膜20の面内抵抗分布という2次元シュミレーションでメッキ金属膜厚を予測することができるため、計算が容易である。そのため、メッキ金属膜30の膜厚制御がしやすく、高精度な膜厚制御が可能である。
本実施形態のメッキ金属膜基板1を用いて、メッキ金属膜30を電極及び配線等の導電部とする各種半導体装置等の各種デバイスを製造することができる。
図面を参照して、本発明に係る第2実施形態のメッキ金属膜基板及びその製造方法について説明する。
図3Aは本実施形態のメッキ金属膜基板の断面図である。
図3Bは本実施形態のメッキ金属膜基板における給電金属膜のパターンを示す平面図である。
図3Aは図3BのIIIA-IIIA断面に対応した断面図である。
本実施形態の基本構成は第1実施形態と同様であり、第1実施形態と同一の構成要素については同一の参照符号を付して、説明は省略する。
その結果、本実施形態においても、給電金属膜20は、メッキ金属膜30の下地が高抵抗給電金属膜21が露出した相対的に高抵抗な高抵抗部20Hと、メッキ金属膜30の下地が低抵抗給電金属膜22が露出した相対的に低抵抗な低抵抗部20Lを有している。
図中、低抵抗給電金属膜22において、基板の外周部に形成された部分に符号22E、基板の中央部に形成された部分に符号22C、基板の外周部と基板の中央部とを接続する十字部に形成された部分に符号22Xを付してある。
メッキ金属膜30は、基板面内全体にほぼ均一厚で形成されている。
メッキ金属膜30は、組成の異なる積層膜でもよい。
<工程(A)>
はじめに、シリコン酸化膜等の絶縁膜10を形成した基板(本実施形態では半導体ウェーハ)上に高抵抗給電金属膜21を形成する。
本実施形態では、パターン形成されていない高抵抗給電金属膜21を成膜する(工程(A1−X))。
高抵抗給電金属膜21の材料、成膜方法、及び膜厚は特に制限されず、好適な条件は第1実施形態と同様である。
本実施形態では、高抵抗給電金属膜21上にパターン形成された低抵抗給電金属膜22を形成する(工程(A2−X))。
低抵抗給電金属膜22の材料、成膜方法、膜厚、及びパターニング法は特に制限されず、好適な条件は第1実施形態と同様である。
以上のようにして、パターン形成されていない高抵抗給電金属膜21と、その上にパターン形成された低抵抗給電金属膜22との積層膜からなる給電金属膜20を形成することができる。
次に、上記の給電金属膜20上に、メッキ金属膜30を成膜する。
メッキ金属膜30の成膜は、上記の給電金属膜20を形成した基板をメッキ液に浸し、低抵抗給電金属膜22に電圧を印加することで、実施できる。低抵抗給電金属膜22に電圧を印加することで、その下層の高抵抗給電金属膜21にも電圧が印加される。
かかる構成では、Au等の高価な低抵抗金属を基板面内全体に使用することなく部分的な使用で、基板の外周部から基板の中央部に効果的に給電を行うことができ、結果として、基板面内全体に効果的に給電がなされる。そのため、図示するように、基板面内にほぼ均一厚のメッキ金属膜30を成長させることができる。
低抵抗給電金属膜22のパターンは、図示するパターンに限らない。
本実施形態のメッキ金属膜基板2を用いて、メッキ金属膜30を電極及び配線等の導電部とする半導体装置を製造することができる。
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において適宜設計変更可能である。
10 絶縁膜
20 給電金属膜
20H 高抵抗部
20L 低抵抗部
21 高抵抗給電金属膜
22 低抵抗給電金属膜
30 メッキ金属膜
31〜33 メッキ金属部
40、50 レジスト
51〜53 開口部
Claims (10)
- 基板上に少なくとも1層の給電金属膜と少なくとも1層のメッキ金属膜とを順次有するメッキ金属膜基板であって、
前記少なくとも1層の給電金属膜は、前記少なくとも1層のメッキ金属膜の下地が相対的に高抵抗な高抵抗部と、前記メッキ金属膜の下地が相対的に低抵抗な低抵抗部とを有するメッキ金属膜基板。 - 前記少なくとも1層の給電金属膜は、相対的に高抵抗な高抵抗給電金属膜と、相対的に低抵抗な低抵抗給電金属膜とを含む請求項1に記載のメッキ金属膜基板。
- 前記少なくとも1層の給電金属膜は、パターン形成されていない高抵抗給電金属膜と、その上にパターン形成された低抵抗給電金属膜との積層膜である請求項2に記載のメッキ金属膜基板。
- 前記基板が半導体ウェーハであり、前記少なくとも1層の給電金属膜において、前記低抵抗部は、前記基板の外周部と前記基板の中央部とを通るパターンで部分形成された請求項1〜3のいずれかに記載のメッキ金属膜基板。
- 前記メッキ金属膜がパターン形成された膜である請求項1〜4のいずれかに記載のメッキ金属膜基板。
- 基板上に少なくとも1層の給電金属膜を形成する工程(A)と、
前記少なくとも1層の給電金属膜上に、少なくとも1層のメッキ金属膜を成膜する工程(C)とを有するメッキ金属膜基板の製造方法であって、
工程(A)において、前記メッキ金属膜の下地が相対的に高抵抗な高抵抗部と、前記メッキ金属膜の下地が相対的に低抵抗な低抵抗部とを有する少なくとも1層の給電金属膜を形成するメッキ金属膜基板の製造方法。 - 工程(A)と工程(C)との間に、前記少なくとも1層の給電金属膜上にレジストをパターン形成する工程(B)を有し、
工程(C)において、前記レジストをマスクとして前記少なくとも1層のメッキ金属膜を成膜する請求項6に記載のメッキ金属膜基板の製造方法。 - 工程(A)は、
相対的に高抵抗な高抵抗給電金属膜を形成する工程(A1)と、
相対的に低抵抗な低抵抗給電金属膜を形成する工程(A2)とを有する請求項6又は7に記載のメッキ金属膜基板の製造方法。 - 工程(A)は、
パターン形成されていない相対的に高抵抗な高抵抗給電金属膜を形成する工程(A1−X)と、
前記高抵抗給電金属膜上に、パターン形成された相対的に低抵抗な低抵抗給電金属膜を形成する工程(A2−X)とを有する請求項8に記載のメッキ金属膜基板の製造方法。 - 請求項1〜5のいずれかに記載のメッキ金属膜基板を用いた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010266876A JP5766432B2 (ja) | 2010-11-30 | 2010-11-30 | メッキ金属膜基板とその製造方法、及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010266876A JP5766432B2 (ja) | 2010-11-30 | 2010-11-30 | メッキ金属膜基板とその製造方法、及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012119438A true JP2012119438A (ja) | 2012-06-21 |
JP5766432B2 JP5766432B2 (ja) | 2015-08-19 |
Family
ID=46501969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010266876A Expired - Fee Related JP5766432B2 (ja) | 2010-11-30 | 2010-11-30 | メッキ金属膜基板とその製造方法、及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5766432B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102052806B1 (ko) | 2017-12-26 | 2019-12-09 | 삼성전기주식회사 | 코일 부품 및 코일 부품의 제조 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0718499A (ja) * | 1993-07-06 | 1995-01-20 | Mitsubishi Electric Corp | 電解メッキ装置 |
JPH10135156A (ja) * | 1996-10-30 | 1998-05-22 | New Japan Radio Co Ltd | 電解メッキ法 |
US6197664B1 (en) * | 1999-01-12 | 2001-03-06 | Fujitsu Limited | Method for electroplating vias or through holes in substrates having conductors on both sides |
US20030139036A1 (en) * | 2002-01-21 | 2003-07-24 | Fujitsu Quantum Devices Limited | Semiconductor device and method for fabricating the same |
JP2005183977A (ja) * | 2003-12-17 | 2005-07-07 | Samsung Electronics Co Ltd | 金属構造物の製造方法 |
JP2010157552A (ja) * | 2008-12-26 | 2010-07-15 | Canon Inc | 導電層形成方法及び半導体装置 |
-
2010
- 2010-11-30 JP JP2010266876A patent/JP5766432B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0718499A (ja) * | 1993-07-06 | 1995-01-20 | Mitsubishi Electric Corp | 電解メッキ装置 |
JPH10135156A (ja) * | 1996-10-30 | 1998-05-22 | New Japan Radio Co Ltd | 電解メッキ法 |
US6197664B1 (en) * | 1999-01-12 | 2001-03-06 | Fujitsu Limited | Method for electroplating vias or through holes in substrates having conductors on both sides |
US20030139036A1 (en) * | 2002-01-21 | 2003-07-24 | Fujitsu Quantum Devices Limited | Semiconductor device and method for fabricating the same |
JP2003218113A (ja) * | 2002-01-21 | 2003-07-31 | Fujitsu Quantum Devices Ltd | 半導体装置及びその製造方法 |
JP2005183977A (ja) * | 2003-12-17 | 2005-07-07 | Samsung Electronics Co Ltd | 金属構造物の製造方法 |
JP2010157552A (ja) * | 2008-12-26 | 2010-07-15 | Canon Inc | 導電層形成方法及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5766432B2 (ja) | 2015-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110551973B (zh) | 蒸镀掩模 | |
US10902988B2 (en) | Coil electronic component and method of manufacturing the same | |
JP4741616B2 (ja) | フォトレジスト積層基板の形成方法 | |
US11069469B2 (en) | Coil electronic component and method of manufacturing the same | |
US20090061175A1 (en) | Method of forming thin film metal conductive lines | |
CN101720170B (zh) | 挠性印刷布线板片及其制造方法 | |
US20130089982A1 (en) | Method of Fabricating a Substrate Having Conductive Through Holes | |
JP2008088522A (ja) | パターンめっき方法 | |
JP5766432B2 (ja) | メッキ金属膜基板とその製造方法、及び半導体装置 | |
JP7229330B2 (ja) | 半導体装置の製造方法 | |
JP2004025709A (ja) | スクリーン印刷版およびその製造方法 | |
JP6600985B2 (ja) | ロール状積層基板の製造方法及び積層基板 | |
US20210233701A1 (en) | Inductor component | |
JP2006253574A (ja) | 配線基板の製造方法 | |
JP4097636B2 (ja) | 配線回路基板前駆構造物集合シート及び該シートを用いた配線回路基板の製造方法 | |
JP2009117600A (ja) | バンプ付き回路配線板の製造方法 | |
US20150027761A1 (en) | Printed circuit board and method of manufacturing the same | |
JP7329905B2 (ja) | 太陽電池装置の不整合を処理する方法と、これによって形成される装置 | |
JP2007180476A (ja) | 回路基板の製造方法及び回路基板 | |
JP2015142013A (ja) | 半導体装置 | |
KR102041646B1 (ko) | 전극 구조체 | |
JP5377478B2 (ja) | 半導体素子のためのコンタクト構造 | |
JP5377478B6 (ja) | 半導体素子のためのコンタクト構造 | |
TW202344154A (zh) | 線圈裝置及印刷電路板 | |
TWI292613B (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5766432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |