JP2012027058A - パターンデータ生成プログラム及びパターンデータ生成装置 - Google Patents

パターンデータ生成プログラム及びパターンデータ生成装置 Download PDF

Info

Publication number
JP2012027058A
JP2012027058A JP2010162569A JP2010162569A JP2012027058A JP 2012027058 A JP2012027058 A JP 2012027058A JP 2010162569 A JP2010162569 A JP 2010162569A JP 2010162569 A JP2010162569 A JP 2010162569A JP 2012027058 A JP2012027058 A JP 2012027058A
Authority
JP
Japan
Prior art keywords
cell
pattern data
design rule
design
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010162569A
Other languages
English (en)
Inventor
Hiromi Hoshino
裕美 星野
Ryoji Koizumi
陵司 小泉
Toshio Hino
寿雄 日野
Masaru Ito
優 伊藤
Takashi Maruyama
隆司 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010162569A priority Critical patent/JP2012027058A/ja
Publication of JP2012027058A publication Critical patent/JP2012027058A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】セルプロジェクション露光により効率的な露光を行うことが可能なパターンデータを生成するパターンデータ生成プログラム及びパターンデータ生成装置を提供する。
【解決手段】セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを満たす第1のパターンデータが、セル枠の辺と、セル枠の辺に隣接して配置された図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを満たしているかどうかを判定し、第1のパターンデータが第2の設計ルールを満たしていない場合に、第2の設計ルールに基づいて第1のパターンデータを変換し、第2の設計ルールを満たす第2のパターンデータを生成する。
【選択図】図8

Description

本発明は、荷電粒子ビームを用いたセルプロジェクション露光に用いるパターンデータを生成するパターンデータ生成プログラム及びパターンデータ生成装置に関する。
電子ビームを用いた露光方法として、可変成形ビーム(VSB)方式と呼ばれる露光方式が知られている。可変成形ビーム方式は、回路パターンを矩形パターンに分解し、矩形パターンに成形した電子ビームで描画する露光方式である。可変成形ビーム方式は、露光を行うパターン形状によらずマスクを必要としない反面、多数の矩形パターンに分割して露光を繰り返す方式のため、露光にかかる時間が長くスループットの面で劣っている。
一方、スループットの面でVSB方式に勝る露光方法として、セルプロジェクション(CP)方式と呼ばれる露光方式が提案されている。セルプロジェクション方式は、所望の回路パターン形状を有するアパーチャマスク(CPマスク)により電子ビームを成形し、ある程度の大きさを有するパターンのブロック毎に一括露光する方式である。
チップ設計時に使用するセルライブラリと関連づけ、使用頻度の高い複数のセルを搭載したCPマスクを共通のテクノロジ製品に使用することにより、ショット数を削減することができる。これにより、パターン露光のスループットを向上することができる。
CPマスク上に配置されていない回路パターンについては、可変成形ビーム用の透過窓を利用し、可変成形ビーム方式により露光することができる。
特開2001−267223号公報 特開2001−274071号公報 国際公開第01/041198号パンフレット
露光に用いるパターンデータを生成する過程において、通常、エッチング等による解像劣化を補正するために、設計パターンデータに対して形状を変形することが行われる。
しかしながら、このように補正された露光パターンデータは、必ずしも予め用意されたCPマスクに形成されているキャラクタのパターンと一致しないため、ショット数削減の妨げになることがあった。
本発明の目的は、セルプロジェクション露光により効率的な露光を行うことが可能なパターンデータを生成するパターンデータ生成プログラム及びパターンデータ生成装置を提供することにある。
実施形態の一観点によれば、コンピュータに、セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを満たす第1のパターンデータを読み込む手順、前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手順、前記第1のパターンデータが前記第2の設計ルールを満たしているかどうかを判定する手順、及び前記第1のパターンデータが前記第2の設計ルールを満たしていない場合に、前記第2の設計ルールに基づいて第1のパターンデータを変換し、前記第2の設計ルールを満たす第2のパターンデータを生成する手順を実行させるためのパターンデータ生成プログラムが提供される。
また、実施形態の他の観点によれば、コンピュータに、回路情報を読み込む手順、セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを読み込む手順、前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手順、及び前記回路情報、前記第1の設計ルール及び前記第2の設計ルールに基づいて、前記第1の設計ルール及び前記第2の設計ルールを満たす第2のパターンデータを生成する手順を実行させるためのパターンデータ生成プログラムが提供される。
また、実施形態の更に他の観点によれば、セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを満たす第1のパターンデータを読み込む手段と、前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手段と、前記第1のパターンデータが前記第2の設計ルールを満たしているかどうかを判定する手段と、前記第1のパターンデータが前記第2の設計ルールを満たしていない場合に、前記第2の設計ルールに基づいて第1のパターンデータを変換し、前記第2の設計ルールを満たす第2のパターンデータを生成する手段とを有するパターンデータ生成装置が提供される。
また、実施形態の更に他の観点によれば、回路情報を読み込む手段と、セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを読み込む手段と、前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手段と、前記回路情報、前記第1の設計ルール及び前記第2の設計ルールに基づいて、前記第1の設計ルール及び前記第2の設計ルールを満たす第2のパターンデータを生成する手段とを有するパターンデータ生成装置が提供される。
開示のパターンデータ生成プログラム及びパターンデータ生成装置によれば、周囲にどのようなセルを配置した場合にも、パターン間隔に応じて施されるセル内図形の形状変更補正量を一定にすることができる。これにより、同じセルを複数回使用する際に、CPマスク上に搭載された共通のキャラクタを用いて効率的に露光を行うことができる。また、チップ毎にCPマスクを用意することなく、CP露光によるショット数の削減効果を保つことができる。
図1は、セルプロジェクション方式を用いた露光装置の電子光学系を示す概略図である。 図2は、形成しようとする回路パターンの一例を示す平面図である。 図3は、ルールベース補正を行った後の回路パターンの一例を示す平面図である。 図4は、ルールベース補正による形状変更の方法を示す平面図である。 図5は、拡散層のレイヤのRBC設計ルールを示す平面図である。 図6は、ゲート層のレイヤのRBC設計ルールを示す平面図である。 図7は、メタル層のレイヤのRBC設計ルールを示す平面図である。 図8は、一実施形態によるパターンデータ生成プログラムの処理手順を示すフローチャート(その1)である。 図9は、一実施形態によるパターンデータ生成プログラムの処理手順を示すフローチャート(その2)である。 図10は、拡散層のレイヤのパターンデータ変換方法を示す平面図(その1)である。 図10は、拡散層のレイヤのパターンデータ変換方法を示す平面図(その2)である。 図10は、拡散層のレイヤのパターンデータ変換方法を示す平面図(その3)である。 図10は、拡散層のレイヤのパターンデータ変換方法を示す平面図(その4)である。 図14は、ゲート層のレイヤのパターンデータの変換方法を示す平面図(その1)である。 図15は、ゲート層のレイヤのパターンデータの変換方法を示す平面図(その2)である。 図16は、メタル層のレイヤのパターンデータの変換方法を示す平面図(その1)である。 図17は、メタル層のレイヤのパターンデータの変換方法を示す平面図(その2)である。 図18は、メタル層のレイヤのパターンデータの変換方法を示す平面図(その3)である。 図19は、メタル層のレイヤのパターンデータの変換方法を示す平面図(その4)である。 図20は、メタル層のレイヤのパターンデータの変換方法を示す平面図(その5)である。 図21は、補正差対策の処理方法を示す平面図(その1)である。 図22は、補正差対策の処理方法を示す平面図(その2)である。 図23は、補正差対策の処理方法を示す平面図(その3)である。 図24は、補正差対策の処理方法を示す平面図(その4)である。 図25は、パターンデータ変換前後のレイアウトを示す平面図(その1)である。 図26は、パターンデータ変換前後のレイアウトを示す平面図(その2)である。 図27は、パターンデータ変換前後のレイアウトを示す平面図(その3)である。 図28は、パターンデータ変換前後のレイアウトを示す平面図(その4)である。 図29は、パターンデータ変換前後のレイアウトを示す平面図(その5)である。 図30は、一実施形態によるパターンデータ生成プログラムの処理手順を示すフローチャート(その3)である。 図31は、一実施形態によるパターンデータ生成プログラムの処理手順を示すフローチャート(その4)である。 図32は、一実施形態によるパターンデータ生成装置のハードウェア構成の一例を示すブロック図である。 図33は、CPマスクに搭載するキャラクタ図形の生成方法を示すフローチャートである。 図34は、CPマスクに搭載するキャラクタ図形の生成方法を示す平面図である。 図35は、ウェーハ露光用の図形データの生成方法を示すフローチャートである。 図36は、チップ図形データとキャラクタ図形データとの関連づけを行う方法を示す図である。 図37は、CPマスク作成用露光データの生成方法を示すフローチャートである。 図38は、CPマスクデータの構成例を示す図である。 図39は、ウェーハ露光用データの生成方法を示すフローチャートである。
一実施形態によるパターンデータ生成プログラム及びパターンデータ生成装置について図1乃至図39を用いて説明する。
はじめに、セルプロジェクション露光の概要とその課題について図1乃至図3を用いて説明する。
図1は、セルプロジェクション方式を用いた露光装置の電子光学系を示す概略図である。図2は、形成しようとする回路パターンの一例を示す平面図である。図3は、ルールベース補正を行った後の回路パターンを示す平面図である。
セルプロジェクション露光(以下、「CP露光」ともいう)では、図1に示すように、電子銃10から発せられた電子ビームを、第1スリット12を通過して矩形に成形した後、デフレクタ14によってCPマスク16上の任意の透過孔(キャラクタ)18を通過させ、ウェーハ20上に縮小投影する。
CPマスク16上に搭載する透過孔のパターンとして、1ショット描画範囲に収まる繰り返し性の高い図形群を形成しておくことにより、ウェーハ露光のショット数を削減し、露光スループットを向上することができる。
しかしながら、セルライブラリ内の同一セルを使用する場合であっても、周りの環境によって形状変更補正量が変化するため、必ずしもCPマスクに搭載されたパターンを利用して露光することはできない。
例えば、図2に示すような回路パターンを形成しようとする場合、実線で囲った2つの領域22,24には、同一のセルを使用することができる。しかしながら、この2つの領域22,24について、例えば左端のパターンに着目すると、その左側に隣接するパターンとの間隔が互いに異なっている。このような場合、設計データに加えられる形状変更補正によって、これら2つの領域のパターンが同じでなくなることがある。
形状変更補正としては、露光の際の近接効果を補正するためのルールベース補正(「ルールベース近接効果補正」ともいう)が挙げられる。ルールベース補正では、図形の辺に対し、対向する図形内辺と図形外辺との距離に応じて移動量が決定される。
ルールベース補正は、例えば表1のように定義されたルールに基づいて、図形の辺が移動される。
Figure 2012027058
表1は、線幅W及び間隔Sに対する補正量をまとめたルールベーステーブルの一例である。表1中、間隔Sは、対向する図形の外辺から補正対象の図形の対向する辺までの距離である。線幅Wは、補正対象の図形の外側の対向する辺から内側の対向する辺までの距離である。任意の線幅Wと間隔Sにより与えられる数値が、図形の辺の補正量である。
表1の例では、例えば、線幅W=0.11μmのパターンに対して、間隔S=0.15μmの距離をおいて別のパターンが存在する場合、パターンの補正量は1nmとなる。例えば、線幅W=0.12μmのパターンに対して、間隔S=0.14μmの距離をおいて別のパターンが存在する場合、パターンの補正量は−5nmとなる。補正量が正の場合には線幅を太らせる方向に対向する外側の辺を移動し、補正量が負の場合には線幅を細らせる方向に対向する外側の辺を移動する。
なお、ルールベーステーブル中の「Smoothing」の欄には、許容短辺長が示されている。許容短辺長とは、形状変更補正を行った後に存在が許される辺の最小寸法を表したものである。形状変更補正により一時的に発生する許容短辺長よりも短い辺は、補正前の辺上において隣接する補正量のより近い線分に併合される。
したがって、図2に示す設計データについて形状変更補正を行った露光データは、例えば図3(a)及び図3(b)に示すように、同一の形状ではなくなる(図中、領域22a,24aを参照)。このため、図2に示す2つの領域22,24は、CPマスク16上に搭載された同一のキャラクタを用いてCP露光することはできない。
この場合、例えば、右側の領域22の補正後のパターンがCPマスク16上に搭載されたキャラクタと同一の場合には、右側の領域22については、1ショットのCP露光により、パターン露光を行うことができる。これに対し、左側の領域24については、同じキャラクタを用いたCP露光はできないため、総てのパターンを塗りつぶすように、可変成形ビーム露光を繰り返し行う。図2のパターンの例では、例えば42ショットが費やされる。
このように、セルライブラリ内の同一セルを使用する場合であっても、必ずしもCPマスク16上に搭載された同一のキャラクタを用いてCP露光できるとは限らない。
そこで、本実施形態では、隣接して露光するパターンによって形状変更補正量が変動するのを防止し、CPマスク上に搭載された同一のキャラクタを用いて効率的にCP露光を行うことを可能にするパターンデータの生成方法を示す。
具体的には、形状変更を伴う露光補正結果がセル内で閉じるようなセル設計ルールを新たに設け、このセル設計ルールに基づいて、セルのパターンデータを変更或いは生成する。すなわち、ルールベース補正(以下、「RBC」ともいう)の結果がセルのレイアウトに依存しないように、つまり、上下左右にどのようなセルが配置されてもセル内図形の形状変更補正形状が変化しないように、セルのRBC用設計ルールを定義する。セル枠から最外辺までの距離を総てのセルで一定になるようにセル内図形を統一することにより、周りにどのようなセルが配置されてもRBC量が変化しない状態を実現することができる。
本実施形態のパターンデータは、本来のセル設計ルール(例えば、光露光用のマスクの設計ルール)で設計されたセルのパターンデータを、RBC用設計ルールに従ってツールにより自動的に変更することにより、生成することができる。或いは、本来のセル設計ルールとRBC用設計ルールとの双方に従って、ツールにより自動的にセルのパターンデータを生成することもできる。RBC用設計ルールは、本来の設計ルールを違反しないものとする。
RBC用設計ルールに従って設計されたセルは、1セルに対して露光層毎にルールで決められた環境が周りにあるものとして層合成及びRBCを行った後、一律にバイアスをかけることにより、CPマスクに搭載するキャラクタとなる。
次に、本実施形態で用いるRBC用設計ルールについて図4乃至図7を用いて具体的に説明する。
図4は、ルールベース補正による形状変更の方法を示す平面図である。図5は、拡散層のレイヤのRBC設計ルールを示す平面図である。図6は、ゲート層のレイヤのRBC設計ルールを示す平面図である。図7は、メタル層のレイヤのRBC設計ルールを示す平面図である。
まず、本実施形態では、ルールベース補正による形状変更を行うことを前提とするものとする。RBCには、例えば、表2に示すようなルールベーステーブルを用いるものとする。
Figure 2012027058
例えば図4に示すように、線幅dがWj≦d<Wj+1、間隔iがSm≦i<Sm+1でパターンが配置されているとき、表2から、辺の移動量eは、e=Bj,mとなる。
論理セルでは、通常、拡散層(OD)、ゲート層(PO)、メタル層(M1)、コンタクト層(CO)の4つのレイヤが用いられる。これらのうち、コンタクト層については、通常は隣接パターンとの距離に応じた形状変更は行われない。そこで、ここでは、拡散層、ゲート層、及びメタル層のRBC用設計ルールについて説明するものとする。他のレイヤが含まれる場合にも、同様の手順により、RBC用設計ルールを定めることができる。
まず、拡散層(OD)のRBC用設計ルールについて、図5を用いて説明する。
はじめに、横方向の環境を統一するためのルールについて説明する。横方向の環境統一には、以下の4つのルールを採用する。
1)セルの左右両端に位置する図形の外側の辺を、直線上に配置する(以下、このルールを「RBC基準ODH−1」という)。
例えば図5に示すように、各図形の外側の辺を、左右の点線(図中、ガードラインと表す)に沿って配置する。なお、図形の外側の辺とは、セル枠の辺に隣接して配置された図形の辺である。
2)セル枠から外側の辺までの距離を統一する(以下、このルールを「RBC基準ODH−2」という)。
例えば、セル枠から外側の辺までの距離ODHが、
ODRHmim/2≦ODH<(RBT:S((ODRHmim)+1))/2
の関係を満たすように、各セルの図形を配置する。
ここで、ODRHmimは、本来のセル設計ルール(ODR)における拡散層の横方向の最小配置間隔である。ODHは、セル枠から外側の辺までの距離である。RBT:S((ODRHmim)+1)は、拡散層のルールベーステーブル上において、パターン間距離ODRHmimに該当するスペース値の列の右隣の列のスペース値である。例えば、表2において、ODRHmimに該当するスペース値の列がSmの場合、RBT:S((ODRHmim)+1)は、Sm+1のスペース値となる。
セルを隣接して配置する際、隣り合うセルに含まれる拡散層のパターン同士の間隔は、拡散層のセル設計ルールODRにおける横方向の最小間隔ODRHmim以上となる。隣接するセルのODHを同じにするためには、ODHの最小値は、ODRHmim/2となる。
一方、ODHが大きすぎるとRBCの際の辺の移動量が変化してしまうため、ODHの最大値は、RBCの際の辺の移動量が変化しない値の範囲に設定される。かかる観点から、ODHの最大値は、拡散層のルールベーステーブル上において、パターン間距離ODRHmimに該当するスペース値の列の右隣の列のスペース値未満とする。
なお、距離ODHは、セルの右側と左側において必ずしも同じである必要はない。
3)活性領域の外側辺の位置と幅を、各セルにおいて共通とする(以下、このルールを「RBC基準ODH−3」という)。
例えば図5に示すように、活性領域の外側辺の下端の位置と上端の位置を、座標y1,座標y2,座標y3,座標y4と規定した場合、これら座標が各セルにおいて共通になるように、活性領域を配置する。このように配置することで、左右にどのようなセルが配置された場合にも、対向する活性領域の位置を同じにすることができる。
4)外側辺における活性領域の幅Wが、セル内側の活性領域の幅wよりも短くならないようにする(以下、このルールを「RBC基準ODH−4」という)。
このようにすることで、セル内側の図形の辺と隣接するセルの図形の辺とが対向配置されることがなくなり、隣接するセルの図形の辺に対向する辺をセルの外側辺のみにすることができる。
次に、縦方向の環境を統一するためのルールについて説明する。縦方向の環境統一には、以下の3つのルールを採用する。
1)セルの上下両端に位置する図形の外側の辺を、直線上に配置する(以下、このルールを「RBC基準ODV−1」という)。
例えば図5に示すように、各図形の外側の辺を、上下の点線(図中、ガードラインと表す)に沿って配置する。
2)セル枠から外側の辺までの距離を統一する(以下、このルールを「RBC基準ODV−2」という)。
例えば、セル枠から外側の辺までの距離ODVが、
ODRVmim/2≦ODV<(RBT:S((ODVHmim)+1))/2
の関係を満たすように、各セルの図形を配置する。
ここで、ODRVmimは、拡散層の本来のセル設計ルール(ODR)における縦方向の最小配置間隔である。ODVは、セル枠から外側の辺までの距離である。RBT:S((ODRVmim)+1)は、拡散層のルールベーステーブル上において、パターン間距離ODRVmimに該当するスペース値の列の右隣の列のスペース値である。例えば、表2において、ODRVmimに該当するスペース値の列がSmの場合、RBT:S((ODRVmim)+1)は、Sm+1のスペース値となる。
セルを隣接して配置する際、隣り合うセルに含まれる拡散層のパターン同士の間隔は、拡散層のセル設計ルールODRにおける縦方向の最小間隔ODRVmim以上となる。隣接するセルのODVを同じにするためには、ODVの最小値は、ODRVmim/2となる。
一方、ODVが大きすぎるとRBCの際の辺の移動量が変化してしまうため、ODVの最大値は、RBCの際の辺の移動量が変化しない値の範囲に設定される。すなわち、ODVの最大値は、拡散層のルールベーステーブル上において、パターン間距離ODRVmimに該当するスペース値の列の右隣の列のスペース値未満とする。
なお、距離ODVは、距離ODHと異なってもよいし、等しくてもよい。また、距離ODVは、セルの上側と下側において必ずしも同じである必要はない。
3)横方向に配置される図形同士の間隔ODGを、
ODRGmim≦ODG<RBT:L
に統一する(以下、このルールを「RBC基準ODV−3」という)。
ここで、ODRGmimは、セル設計ルールODRにおける拡散層のセル内図形の最小配置間隔である。RBT:Lは、拡散層のルールベーステーブル上における「Smoothing」の欄に記載される値であり、許容短辺長Lを表すものである。許容短辺長Lは、RBCの際に存在させる辺の最小の長さを規定したものである。ODGをLよりも短く設定することにより、隣接してどのようなセルが配置された場合であっても、RBCの際に間隔ODGに起因した辺の移動が行われることはない。
次に、ゲート層(PO)のRBC用設計ルールについて、図6を用いて説明する。
はじめに、横方向の環境を統一するためのルールについて説明する。横方向の環境統一には、以下の3つのルールを採用する。
1)セルの左右両端に位置する図形の外側の辺を、直線上に配置する(以下、このルールを「RBC基準POH−1」という)。
例えば図6に示すように、各図形の外側の辺を、左右の点線(図中、ガードラインと表す)に沿って配置する。
2)セル枠から外側の辺までの距離を統一する(以下、このルールを「RBC基準POH−2」という)。
例えば、セル枠から外側の辺までの距離POHが、
ODRHmim/2≦POH<(RBT:S((ODRHmim)+1))/2
の関係を満たすように、各セルの図形を配置する。
ここで、ODRHmimは、セル設計ルールODRにおけるゲート層の横方向の最小配置間隔である。POHは、セル枠から外側の辺までの距離である。RBT:S((ODRHmim)+1)は、ゲート層のルールベーステーブル上において、パターン間距離ODRHmimに該当するスペース値の列の右隣の列のスペース値である。POHをこのように設定する理由は、ODHの場合と同様である。
なお、距離POHは、セルの右側と左側において必ずしも同じである必要はない。
3)コンタクト部をセルの内側に向けて配置する(以下、このルールを「RBC基準POH−3」という)。
コンタクト部をセルの内側に配置することにより、1)のルールを担保することができる。
次に、縦方向の環境を統一するためのルールについて説明する。縦方向の環境統一には、以下の2つのルールを採用する。
1)セルの上下両端に位置する図形の外側の辺を、直線上に配置する(以下、このルールを「RBC基準POV−1」という)。
例えば図6に示すように、各図形の外側の辺を、上下の点線(図中、ガードラインと表す)に沿って配置する。
2)活性領域の図形からの突き出し量を、
POV≧ODR突き出し量mim+RBTの補正値の最大値(=先端後退量)
に統一する(以下、このルールを「RBC基準POV−2」という)。
ここで、POVは、ゲート層図形の拡散層図形からの突き出し量である。ODR突き出し量mimは、セル設計ルールODRにおけるゲート層図形の拡散層図形からの突き出し量の最小値である。POVをODR突き出し量mimよりもゲート層RBTの補正値最大値以上に大きくすることにより、RBC後のPOVがODR突き出し量mimを下回るのを防止することができる。
次に、メタル層(M1)のRBC用設計ルールについて、図7を用いて説明する。
はじめに、横方向の環境を統一するためのルールについて説明する。横方向の環境統一には、以下の4つのルールを採用する。
1)セルの左右両端に位置する図形の外側の辺を、直線上に配置する(以下、このルールを「RBC基準M1−1」という)。
例えば図7に示すように、電源ラインを除く各図形の外側の辺を、左右の点線(図中、ガードラインと表す)に沿って配置する。
2)セル枠から外側の辺までの距離を統一する(以下、このルールを「RBC基準M1−2」という)。
例えば、セル枠から外側の辺までの距離M1Hが、
ODRHmim/2≦M1H<(RBT:S((ODRHmim)+1))/2
の関係を満たすように、各セルの図形を配置する。
ここで、ODRHmimは、セル設計ルールODRにおけるメタル層の横方向の最小配置間隔である。M1Hは、セル枠から外側の辺までの距離である。RBT:S((ODRHmim)+1)は、メタル層のルールベーステーブル上において、パターン間距離ODRHmimに該当するスペース値の列の右隣の列のスペース値である。M1Hをこのように設定する理由は、ODHの場合と同様である。
なお、距離M1Hは、セルの右側と左側において必ずしも同じである必要はない。
3)縦方向に配置される図形同士の間隔M1Gを、
ODRGmim≦M1G<RBT:L
に統一する(以下、このルールを「RBC基準M1−3」という)。
M1Gをこのように設定する理由は、ODGの場合と同様である。
4)コンタクト部をセルの内側に向けて配置する(以下、このルールを「RBC基準M1−4」という)。
コンタクト部をセルの内側に配置することにより、1)のルールを担保することができる。
なお、メタル層の縦方向は電源ラインでガードされているため、通常は、縦方向の環境を統一するためのRBC用設計ルールを新たに設ける必要はない。電源ラインが存在しないセルについては、他のレイヤと同様のルールを適用すればよい。
次に、上述のRBC用設計ルールを考慮したセルレイアウトの変換方法について図8乃至図29を用いて説明する。
図8及び図9は、本実施形態によるパターンデータ生成プログラムの処理手順を示すフローチャートである。図10乃至図13は、拡散層のレイヤのパターンデータの変換方法を示す平面図である。図14及び図15は、ゲート層のレイヤのパターンデータの変換方法を示す平面図である。図16乃至図20は、メタル層のレイヤのパターンデータの変換方法を示す平面図である。図21乃至図24は、補正差対策の処理方法を示す平面図である。図25乃至図29は、パターンデータ変換前後のレイアウトを示す平面図である。
本実施形態によるパターンデータ生成プログラムは、例えば図8及び図9に示すフローチャートに従って実施される。
まず、図8に示すように、パターンデータの変換に使用する設計支援装置に、データ変換のルールを規定するコントロールファイルを入力する(ステップS101)。コントロールファイルは、設計支援装置の記憶装置に予め記憶しておいてもよい。コントロールファイルには、本来のセル設計ルールを記述した制御ファイルODRと、ルールベース補正用設計ルールを記述した制御ファイルRBCとが含まれる。
制御ファイルODRは、本来のセル設計ルールに基づくものである。制御ファイルODRには、線幅、配置間隔、領域といったセル内に配置する図形の寸法に関する設計基準、素子構成情報、素子パラメータ算出基準等の情報が含まれる。
制御ファイルRBCは、RBC用設計ルールに基づくものである。制御ファイルRBCには、処理対象レイヤ(OD,PO,M1等)、RBC追加基準(ODV,ODH,ODG,POV,POH,MIH,M1G等)、RBC追加記述を満たすための処理方法(移動、ストレッチ、追加等)、変換工程においてODR違反が発生した場合に行うべき処理の指示(移動、ストレッチ、追加等)の情報が含まれる。
次いで、設計支援装置に、変換対象のセルレイアウトデータ(オリジナルセルレイアウトデータ)を入力する(ステップS102)。セルレイアウトデータは、設計支援装置の記憶装置に予め記憶しておいてもよい。オリジナルセルレイアウトデータは、変換対象となるセルレイアウトの物理データであり、例えば、GDSIIフォーマットやOASISフォーマット等で記述されたストリームファイルである。
次いで、ステップS12で入力されたオリジナルセルレイアウトデータに対して、ステップS11で入力された制御ファイルODR,RBCの情報を元に、データ変換処理を行う(ステップS103)。
ステップS103のデータ変換処理は、例えば図9に示すフローチャートに従って行われる。
まず、制御ファイルRBCから処理に必要な情報を抽出し、想定される複数の処理順序に対して、必要な処理工程数Nをそれぞれ算出する(ステップS201)。処理工程数Nは、例えば、処理対象レイヤの数を(a)、RBC基準の数を(b)、RBC処理方法の数を(c)、ODR違反時の処理の数を(d)として、
N=(a)×(b)×(c)×(d)
と表すことができる。
次いで、ステップS201において算出した処理工程数Nを考慮して、データ変換後のODR違反によるイタレーション発生頻度を抑え、効率よく変換する処理順序を決定する(ステップS202)。
なお、処理順序の決定は、必ずしもステップS201〜S202で行う必要はなく、制御ファイルRBCにおいて特定の処理順序を指示するようにしてもよい。
例えば一例としては、拡散層OD、ゲート層PO、メタル層M1、コンタクト層COの順に処理を行うことが考えられる。拡散層OD、ゲート層PO、メタル層M1、コンタクト層COの4つのレイヤの変換処理を行う場合、レイヤ数としてn=4をセットする。
次いで、ステップS202で決定した処理順序に従い、以下の変換処理を行う。
まず、変換処理の開始にあたり、処理レイヤ数のカウンタiを1にセットする(ステップS203)。
次いで、対象となるセルレイアウトデータを取り込み(ステップS204)、対象となる形状単位でRBC基準を満たしているかどうかを判定する(ステップS205)。
判定の結果、RBC基準を満たしていない場合、(c)の処理方法に従ってデータ変換を実施する(ステップS206)。
データ変換後、ODR基準及びRBC基準を満たしているかどうかの確認を実施する(ステップS207)。ステップS206のデータ変換によってODR基準に違反するレイアウトが発生する可能性があるため、本ステップはその確認のために行われる。この際、横方向の設計基準の確認だけでなく、素子形成状況や素子が保有するパラメータに変更がないかどうかについても確認する。また、いわゆる物理検証(デザインルールチェック:DRC、回路図検証:VLSを満たすか)を確認する。
ステップS207においてODR・RBS基準違反が確認された場合は、違反発生時の修正処理(d)に従ってレイアウト修正を実施する(ステップS208)。ODR基準違反の修正が行えない場合は、エラーをサマリに出力する。RBS基準違反の修正が行えない場合は、その箇所に後述する補正差対策を施す。
次いで、カウンタiを1加算する(ステップS209)。
次いで、カウンタiと処理レイヤ数nとを比較し(ステップS210)、i>nとなるまでステップS204〜ステップS209の処理を繰り返す。
総てのレイヤについてステップS204〜ステップS209の処理が完了したら、以下のファイルを出力し、変換処理を終了する(ステップS104)。出力ファイルには、処理内容を記録したログファイル、処理結果を記録したサマリーファイル、データ変換を施したRBC考慮型セルレイアウトデータのストリームファイルが含まれる。
次に、ステップS206におけるデータ変換の手法について、具体的な例を挙げて説明する。
拡散層(OD)のレイヤのデータ変換方法について、図10乃至図13を用いて説明する。
まず、RBC基準ODV−1及びRBC基準ODV−2に基づき、セルの上下両端に位置する図形の外側の辺を移動する(ODV変換)。
データ変換前のレイアウトにおいて、例えば図10(a)に示すように、セルの上下両端に位置する図形の外側の辺(図中、太線で表す)がODV軸からずれている場合を仮定する。このようなレイアウトは、RBC基準ODV−1及びRBC基準ODV−2に違反している。そこで、以下の手順により、RBC基準ODV−1及びRBC基準ODV−2を満たすように、データ変換処理を行う。
まず、拡散層の図形ODを、水平方向のエッジ単位で縦方向のポリゴン図形に分割する。図10(a)では、上下の図形がそれぞれ2つのポリゴン図形に分割されることになる。
次いで、分割した各ポリゴンについて、y1軸及びy4軸に投影されるべき水平方向のエッジ(図中、太線で表す)を抽出する。y1軸及びy4軸は、上下のセル枠からそれぞれODVの距離に位置する軸である。ODVは、RBC基準ODV−2によって規定される。
次いで、抽出したエッジがy1軸及びy4軸からずれている場合、RBC基準ODV−1及びRBC基準ODV−2に基づき、対象となるポリゴンをその差分だけ移動する。この際、移動前のレイアウトにおいて、拡散層の図形ODのエッジからゲート層の図形POが突き出ている場合には、移動に伴い突き出しがマイナスとならないように、ゲート層の図形POもストレッチする(図11参照)。
このようにして、図10(a)に示すデータ変換前のレイアウトを、RBC基準ODV−1及びRBC基準ODV−2を満たすレイアウト(図10(b))にデータ変換することができる。
次いで、RBC基準ODH−1及びRBC基準ODVH−2に基づき、セルの左右両端に位置する図形の外側の辺を移動する(ODH変換)。
データ変換前のレイアウトにおいて、例えば図12(a)に示すように、セルの左右両端に位置する図形の外側の辺(図中、太線で表す)がODH軸からずれている場合を仮定する。このようなレイアウトは、RBC基準ODH−1及びRBC基準ODH−2に違反している。そこで、以下の手順により、RBC基準ODH−1及びRBC基準ODH−2を満たすように、データ変換処理を行う。
まず、拡散層の図形ODを、水平方向のエッジ単位で縦方向のポリゴン図形に分割する。図12(a)では、上側の図形が3つのポリゴン図形に分割され、下側の図形が2つのポリゴン図形に分割されることになる。
次いで、ODH軸に投影されるべき、最短距離にある垂直方向の図形のエッジ(図中、太線で表す)を抽出する。ODH軸は、セル枠からODHの距離に位置する軸である。ODHは、RBC基準ODH−2によって規定される。
次いで、抽出したエッジがODH軸とずれている場合、RBC基準ODH−1及びRBC基準ODH−2に基づき、ずれているエッジをODH軸まで移動する。この際、ポリゴン自体は移動せず、エッジのみを移動(ストレッチ)する(図12(a)参照)。
なお、ストレッチする幅が十分大きい場合、ストレッチする代わりにダミートランジスタを挿入するようにしてもよい(図12(b)の領域(A)を参照)。この場合、ダミートランジスタの拡散層の図形ODは、元の拡散層の図形ODとの間隔がODGとなるように(RBC基準ODV−3)挿入する。
次いで、ODH軸から幅Wの範囲に存在し、y2軸及びy3軸に投影されるべき垂直方向の図形のエッジ(図中、太線で表す)を抽出する(図12(b)参照)。y2軸及びy3軸は、RBC基準ODH−3によって規定される。なお、幅Wは、オリジナル設計ルールにおける拡散層図形の最小幅等により定義される。
次いで、抽出したエッジがy2軸及びy3軸からずれている場合、RBC基準ODH−3に基づき、ずれているエッジをその差分だけ移動(ストレッチ)する。このストレッチは、属する図形の全体に対して実施するようにしてもよいし(図12(c)の領域(B)を参照)、属する図形の幅Wの領域に対してのみ実施するようにしてもよい(図12(c)の領域(C)を参照)。トランジスタのゲート長を変更したくない場合には、後者が選択される。
このようにして、図12(a)に示すデータ変換前のレイアウトを、RBC基準を満たすレイアウト(図12(c))にデータ変換することができる。
なお、上述のODV変換及びODH変換を実施した後、縦方向のy2軸とy3軸との間に図形のエッジが存在する場合(図13(a)の領域(D)を参照)、セル特性に影響がないと判断できるときには、エッジをy2軸またはy3軸まで後退させる(図13(b)参照)。セル特性上、エッジを後退できない場合、かつ補正差がセル特性に影響がないと判断できるときには、後述する補正差対策を施す。
このようにして、拡散層のレイヤのデータ変換を行うことができる。
ゲート層(PO)のレイヤのデータ変換方法について、図14及び図15を用いて説明する。
まず、RBC基準POV−1及びRBC基準POV−2に基づき、セルの上下両端に位置する図形の外側の辺を移動する(POV変換)。
データ変換前のレイアウトにおいて、例えば図14(a)に示すように、セルの上下両端に位置する図形の外側の辺(図中、太線で表す)がPOV軸からずれている場合を仮定する。このようなレイアウトは、RBC基準POV−1及びRBC基準POV−2に違反している。そこで、以下の手順により、RBC基準POV−1及びRBC基準POV−2を満たすように、データ変換処理を行う。
まず、ゲート層の図形POについて、POV軸に投影されるべき水平方向のエッジ(図中、太線で表す)を抽出する。POV軸は、ODV軸からPOVの距離に位置する軸である。POVは、RBC基準POV−2によって規定される。
次いで、抽出したエッジがPOV軸とずれている場合、RBC基準POV−1及びRBC基準POV−2に基づき、対象となるエッジをその差分だけ移動(ストレッチ)する(図14(a)参照)。この際、ストレッチ対象となる図形のエッジと拡散層の図形との重なり合い等の相関が変わらない(セルとしての論理が変わらない)ことを考慮する。
次いで、ゲート層の図形POについて、水平方向の総てのエッジを抽出し、これらエッジについて、後述する補正差対策を施す。
このようにして、図14(a)に示すデータ変換前のレイアウトを、RBC基準POV−1及びRBC基準POV−2を満たすレイアウト(図14(b))にデータ変換することができる。
次いで、RBC基準POH−1及びRBC基準POH−2に基づき、セルの左右両端に位置する図形の外側の辺を移動する(POH変換)。
データ変換前のレイアウトにおいて、例えば図15(a)に示すように、セルの左右両端に位置する図形の外側の辺(図中、太線で表す)がPOH軸からずれている場合を仮定する。このようなレイアウトは、RBC基準POH−1及びRBC基準POH−2に違反している。そこで、以下の手順により、RBC基準POH−1及びRBC基準POH−2を満たすように、データ変換処理を行う。
まず、セルの左右両端に位置する図形POから、POH軸と平行な垂直方向の外側のエッジ(図中、太線で表す)を抽出する。POH軸は、セル枠からPOHの距離に位置する軸である。POHは、RBC基準POH−2によって規定される。
次いで、抽出したエッジがPOH軸とずれている場合、RBC基準POH−1及びRBC基準POH−2に基づき、ずれているエッジをその差分だけ移動(ストレッチ)する(図15(a)参照)。この際、ストレッチ対象となる部分の図形のエッジがトランジスタのゲートを形成する場合、ゲート幅を維持するように、対向するエッジとともに移動する。ゲート層の図形POに内包されるコンタクト層の図形CO、及びその上部に存在するメタル層の図形についても、同様に移動する。
コンタクト層の図形COを内包するゲート層の図形POのエッジに関しては、移動に必要な領域を確保できない場合は、移動しなくてもよいものとする(図15(b)の領域(E)を参照)。この場合、後述する補正差対策を施す。
このようにして、図15(a)に示すデータ変換前のレイアウトを、RBC基準POH−1及びRBC基準POH−2を満たすレイアウト(図15(b))にデータ変換することができる。
このようにして、ゲート層のレイヤのデータ変換を行うことができる。
メタル層(M1)のレイヤのデータ変換方法について、図16乃至図20を用いて説明する。
上述の拡散層OD及びゲート層POの変換においてセル枠が変更になる可能性があるため、メタル層M1のレイヤのデータ変換では、まず、以下の手順により、電源ラインとセル枠との関係をチェックする(M1電源ライン変換)。
まず、セル枠の上下エッジに、「M1電源幅」の幅を有する図形を発生する。これにより、電源として図形が不足している箇所が存在している場合(図16(a)の領域(F)を参照)、その箇所が満たされる(図16(a)及び図16(b)を参照)。
次いで、セル枠及びM1電源領域の両方からはみ出している部分の図形(図16(b)の領域(G)を参照)を削除する(図16(b)及び図16(c)を参照)。
このようにして、M1電源ライン変換を完了する。
次いで、RBC基準M1−1及びRBC基準M1−2に基づき、セルの左右両端に位置する図形の外側の辺を移動する(M1Hライン変換)。
データ変換前のレイアウトにおいて、例えば図17(a)に示すように、M1電源領域を除くセルの左右両端に位置する図形の外側の辺(図中、太線で表す)がM1H軸からずれている場合を仮定する。このようなレイアウトは、RBC基準M1−1及びRBC基準M1−2に違反している。そこで、以下の手順により、RBC基準M1−1及びRBC基準M1−2を満たすように、データ変換処理を行う。
まず、M1H軸からセルの内側方向に幅Wの範囲に存在し、M1H軸に投影されるべき垂直方向の図形のエッジ(図中、太線で表す)を抽出する。M1H軸は、セル枠からM1Hの距離に位置する軸である。M1Hは、RBC基準M1−2によって規定される。幅Wは、オリジナルデザインルールの「M1最小幅」や「M1最小幅+最小間隔」等で定義することができる。セルの左右両端に属する図形を抽出するためのパラメータとして定義されるものである。
次いで、抽出したエッジがM1H軸とずれている場合、RBC基準M1−1及びRBC基準M1−2に基づき、ずれているエッジをその差分だけ移動(ストレッチ)する。同時に、図形の幅(配線幅)を維持するために、対向するエッジも移動する(図17(b))。
この際、メタル層の図形M1に内包されているコンタクト層の図形COも移動する。コンタクト層の図形COを内包するメタル層の図形M1のエッジに関しては、移動に必要な領域を確保できない場合、移動しなくてもよいものとする(図18の領域(H)を参照)。この場合、後述する補正差対策を施す。
次いで、RBC基準M1−3を満たすように、データ変換を行う。
まず、M1H軸と90度をなすエッジ(図中、太線で表す)を抽出する(図19(a))。
次いで、抽出したエッジ同士、或いは抽出したエッジとM1電源のエッジとの間隔を測定する。測定した間隔がM1Gの値とずれている場合、RBC基準M1−3に基づき、対象となるエッジをその差分だけ移動(ストレッチ)する(図19(b))。この際、メタル層の図形M1に内包されているコンタクト層の図形COも必要に応じて(オリジナルデザインルールを満たすべく)共に移動する。
セルの入出力端子は、上位配線からのアクセスが可能な配線グリッド上に存在する。しかしながら、ここまでに述べてきた変換を実施すると、M1端子が配線グリッドから外れてしまう場合がある。例えば、図20(a)では、点線で囲った左側の図形には上位配線からのアクセスが可能であるが、点線で囲った右側の図形には上位配線からのアクセスが不可能である。
そこで、外部とのI/Fを形成する端子に関して配線グリッドを有するか否かを確認し、少なくとも1つ以上の配線グリッドを有するように、レイアウト変更を実施する。図20(a)のレイアウトの場合、例えば図20(b)に示すレイアウトに変更することができる。
このようにして、メタル層のレイヤのデータ変換を行うことができる。
次に、補正差対策について図21乃至図24を用いて説明する。
補正差対策は、隣接して配置されるセルによってRBCによる辺の移動量に差(補正差)が生じうる辺を枠(補正差容認枠)で囲み、後の処理の際の目印とする処理である。
補正差が生じる箇所としては、RBC用設計ルールに違反している箇所(違反箇所)、違反箇所により影響を受けている箇所(対向箇所)が挙げられる。補正量に差があっても回路特性上問題がない箇所(許容箇所)に補正差対策を施す。補正差が生じる辺には、セルの外側に晒されている辺(向かい合う辺がそのセル自身にない辺)、かつ、補正差が回路特性上問題ない辺が該当する。
違反箇所としては、例えば図21(a)に示すように、拡散層のレイヤにおいて、幅Wよりもセル内側の幅wが大きい箇所が挙げられる。このような箇所は、例えば図21(b)に示すように、y2軸とy3軸との間に位置するため、セルの外側に晒されている辺(open edge)、すなわち、左右に隣接するセルに対向する2つの辺(図中、太線で表す)を有している。
このような場合には、外側に晒されているこれらの辺を、それぞれ補正差容認枠で囲む。補正差容認枠は、RBCによる辺の移動を考慮して、対象となる辺から所定の間隔で配置する。すなわち、対象となる辺よりもセルの外側に位置する枠の辺は、対象となる辺からRBTB:maxの距離に配置する。また、対象となる辺よりもセルの内側に位置する枠の辺は、対象となる辺から距離RBTB:|mim|をおいて配置する(図21(c)参照)。ここで、RBTB:maxはルールベーステーブル中における辺の移動量の最大値であり、RBTB:|mim|はルールベーステーブル中における辺の移動量の最小値である。|mim|は、最小値がマイナスの値である場合を考慮したものである。このように、補正差容認枠は、RBCによって辺を移動した後も対象となる辺が枠内に位置するように、配置される。
また、違反箇所の他の例としては、例えば図22(a)に示すように、ゲート層やメタル層のレイヤにおいて、コンタクト部(図中、一点鎖線部)がセルの外側を向いている箇所が挙げられる。このようなコンタクト部は、例えば図22(b)に示すように、セルの外側に晒されている辺、すなわち、隣接するセルに対して対向する辺(図中、太線で表す)を有している。
このような場合には、外側に晒されているこれらの辺を、補正差容認枠(図中、太線で表す)で囲む。補正差容認枠は、RBCによる辺の移動を考慮して、対象となる辺から所定の間隔で配置する。すなわち、補正差容認枠の辺が、コンタクト部の各辺からRBTB:maxの距離に位置するように、補正差容認枠を配置する(図22(c)参照)。補正差容認枠は、RBCによって辺を移動した後も対象となる辺が枠内に位置するように、配置される。
対向箇所としては、例えば図22(a)と同様の違反箇所を有するセルの右隣に隣接するセルの、違反箇所に対向する箇所が挙げられる。このような箇所は、例えば図23(a)に示すように、違反箇所のコンタクト部に対向する図形の辺を有している。
このような場合には、隣接セルの違反箇所に対向する辺を、補正差容認枠で囲む(図23(b)参照)。補正差容認枠は、RBCによる辺の移動を考慮して、対象となる辺から所定の間隔で配置する。すなわち、対象となる辺よりもセルの外側に位置する枠の辺は、対象となる辺からRBTB:maxの距離に配置する。また、対象となる辺よりもセルの内側に位置する枠の辺は、対象となる辺から距離RBTB:|mim|をおいて配置する(図23(c)参照)。補正差容認枠は、RBCによって辺を移動した後も対象となる辺が枠内に位置するように、配置される。
容認箇所としては、例えば図24(a)に示すように、ゲート層のレイヤにおいて、活性領域の外側に位置する配線部分が挙げられる。ゲート層の活性領域の外側に位置する配線部分は、トランジスタの特性に影響を与える部分ではなく、多少の寸法変化が生じても回路特性上における問題は生じない。
このような箇所については、許容箇所として、補正差容認枠で囲む。例えば、図24(b)に示すように、拡散層の図形ODからの突き出し部分を一括して囲む補正差容認枠と、外側に晒されている辺をそれぞれ囲む補正差容認枠とを設ける。突き出し部分に設ける補正差容認枠は、セルの外側に位置する枠の辺を、対象となる辺からRBTB:maxの距離に配置する。セルの内側に位置する枠の辺は、拡散層レイヤのガードラインからODR突き出し量mimの距離に配置する。補正差容認枠は、RBCによって辺を移動した後も対象となる辺が枠内に位置するように、配置される。
このようにして配置された補正差容認枠は、後述するウェーハ露光用図形データの作成の際に使用される。
図8乃至図24に示すパターンデータの生成方法を用いたデータ変換前後のレイアウトの一例を、図25乃至図29に示す。
図25は拡散層ODのセルレイアウトであり、図26はゲート層POのセルレイアウトであり、図27はメタル層M1のセルレイアウトであり、図28はコンタクト層COのセルレイアウトである。図29は、図25〜図28の4つのレイヤを重畳したセルレイアウトである。
各図において、(a)がデータ変換前のレイアウトを示しており、(b)がデータ変換後のセルレイアウトを示している。データ変換前のセルレイアウトは、本来のセル設計ルール(ODR)のみで設計されたセルレイアウトである。
なお、上述の例では、回路情報と設計基準(本来のセル設計ルール)とに基づき自動レイアウトしたセルレイアウトデータに対して、RBC基準に基づいてRBC変換処理を施すことにより、RBC考慮型セルレイアウトデータを生成する方法を示している(図30参照)。
しかしながら、RBC考慮型セルレイアウトデータは、例えば図31に示すように、回路情報と、設計基準と、RBC基準とに基づいて自動レイアウトすることにより生成することもできる。
回路情報や設計基準といったセル設計情報を入力することにより自動レイアウトを行うツールは、既に存在している。このツールに変更を加えることにより、RBC基準を更に考慮して自動レイアウトすることも可能である。具体的には、自動レイアウトツールの入力となる制約条件(設計基準)に、RBC基準を追加すればよい。
次に、図8及び図9に示すパターンデータ生成プログラムを実施するためのパターンデータ生成装置について図32を用いて説明する。
図32は、本実施形態による設計支援装置のハードウェア構成の一例を示すブロック図である。
本実施形態による設計支援装置は、図32に示すように、CPU101、ROM102、RAM103、HDD(ハードディスクドライブ)104、HD(ハードディスク)105、FDD(フレキシブルディスクドライブ)106、着脱可能な記録媒体の一例としてのFD(フレキシブルディスク)107、ディスプレイ108、I/F(インターフェース)109、キーボード110、マウス111、スキャナ112、プリンタ113を有している。各構成部は、バス100によってそれぞれ接続されている。
CPU101は、本設計支援装置の全体の制御を司る。ROM102は、ブートプログラムなどのプログラムを記憶している。RAM103は、CPU101のワークエリアとして使用される。
HDD104は、CPU101の制御にしたがってHD105に対するデータのリード/ライトを制御する。HD105は、HDD104の制御で書き込まれたデータを記憶する。図8及び図9に示すRBC考慮型レイアウト自動変換フローを実施するためのプログラムは、例えばHD105に記憶されている。
FDD106は、CPU101の制御にしたがってFD107に対するデータのリード/ライトを制御する。FD107は、FDD107の制御で書き込まれたデータを記憶したり、FD107に記憶されたデータを設計支援装置に読み取らせたりする。着脱可能な記録媒体としては、FD107のほか、CD−ROM(CD−R、CD−RW)、MO、DVD(Digital Versatile Disk)、メモリカード等の他の記録媒体を用いてもよい。
ディスプレイ108は、カーソル、アイコン、或いはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。ディスプレイ108としては、例えば、CRT、TFT液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
I/F109は、通信回線を通じてインターネットなどのネットワーク114に接続され、ネットワーク114を介して他の装置に接続される。そして、IF109は、ネットワーク114と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。I/F109には、例えばモデムやLANアダプタなどを採用することができる。
キーボード110は、文字、数字、各種指示などの入力のためのキーを備え、データの入力を行うためのものである。タッチパネル式の入力パッドやテンキーであってもよい。
マウス111は、カーソルの移動や範囲選択、或いはウィンドウの移動やサイズの変更などを行うためのものである。ポインティングデバイスとして同様の機能を備えるものであれば、トラックボールやジョイスティックなどを採用してもよい。
スキャナ112は、画像を光学的に取り込み、設計支援装置内に画像データを取り込むためのものである。なお、スキャナ112は、OCR機能を持たせてもよい。
プリンタ113は、画像データや文書データを印刷するためのものである。プリンタ113には、例えば、レーザプリンタやインクジェットプリンタを採用することができる。
RBC考慮型レイアウトデータの生成にあたっては、HD105に記録されたプログラムを、HDD104を介してRAM103に読み出し、CPU101の制御により実行される。プログラムの実行状況はディスプレイ108で確認することができる。必要な情報は、キーボード110、マウス111、スキャナ112等を用いて入力することができる。
制御ファイルODR,RBC、回路情報は、予め入力され、例えばHD105に記憶されており、HDD104を介して読み出すことができる。制御ファイルODR,RBC、回路情報を、例えばFD107に記憶しておき、FDD106を介して読み出すようにしてもよい。
プログラムの実行結果は、ディスプレイ108に表示し、また、プリンタ113によって印刷することができる。また、プログラムの実行により生成されたRBC考慮型セルレイアウトデータ、ログファイル、サマリーファイル等は、例えば、HDD104を介してHD105に又はFDD106を介してFDD107に出力し、記憶することができる。
次に、CPマスク搭載用のキャラクタ図形データの作成方法について、図33及び図34を用いて説明する。
図33は、CPマスクに搭載するキャラクタ図形の生成方法を示すフローチャートである。図34は、CPマスクに搭載するキャラクタ図形の生成方法を示す平面図である。
まず、RBC用設計ルールに従って設計され補正差容認枠が定義されたセル図形データ(図中、セルデータ(Cell data))を入力する。ここでは、セル図形データCell−A,Cell−B,Cell−C,Cell−D,…を入力するものとする。
次いで、入力したセル図形データについて、セル1つずつにルールで決められた環境を表すガードパターンを、セルの上下左右にそれぞれ配置する(ステップS301)。
例えば、図34に示すように、セル枠とガードラインとの間隔が、セル上端部でY−top、セル下端部でY−bottom、セル右端部でX−right、セル左端部でX−leftであるとする。この場合、セルの右側には、セル枠からX−leftの距離にガードパターン30eを配置する。セルの左側には、セル枠からX−rightの距離にガードパターン30wを配置する。セルの上側には、セル枠からY−topの距離にガードパターン30nを配置する。セルの下側には、セル枠からY−bottomの距離にガードパターン30sを配置する。
次いで、ガードパターン付きのセル図形データに対して層合成を行い、各セルのレイアウトデータを形成する(ステップS302)。
次いで、層合成したセルレイアウトデータに対して、ルールベース補正を行う(ステップS303)。セルの外側に晒されている図形の辺については、ガードパターンとの関係に基づいて補正を行う。
次いで、ルールベース補正を行ったセルレイアウトデータに対して一括バイアスを行う(ステップS304)。一括バイアスは、半導体プロセスの加工の際の変換差等を考慮して、パターンサイズを一括して変更する処理である。
次いで、一括バイアス後のセルレイアウトデータとセル枠とで論理積を取り、セル枠内のセルレイアウトデータのみを抽出する(ステップS305)。抽出したセルレイアウトデータが、CPマスク搭載用のキャラクタ図形データとなる。
次いで、ステップS301〜S305の処理を、露光層毎に繰り返し行う。このようにして、セル図形データCell−A,Cell−B,Cell−C,Cell−D,…に対応する露光層毎のキャラクタ図形データCP−A,CP−B,CP−C,CP−D,…を生成する。
このようにして、使用頻度の高いセルについて、CPマスク搭載用のキャラクタ図形データ(図中、キャラクタデータ(Character data))を生成し、出力する。
次に、ウェーハ露光用図形データの生成方法について図35及び図36を用いて説明する。
図35は、ウェーハ露光用の図形データの生成方法を示すフローチャートである。図36は、チップ図形データとキャラクタ図形データとの関連づけを行う方法を示す図である。
まず、RBC用設計ルールに従って設計され補正差容認枠が定義されたセル図形データを使用したチップ図形データ(図中、チップデータ(Chip data))を入力する。チップ図形データとは、複数のセル図形データがチップとして所望の機能を実現するように配列された図形データである。チップ図形データは、例えば図36(b)に示すように、セル図形データCell−A,Cell−B,Cell−C,Cell−D,…が2次元的に配列されたものである。
次いで、入力したチップ図形データに対して、CPマスク搭載用のキャラクタ図形データの作成の場合と同様にして、層合成、ルールベース補正、一括バイアスを行い、形状を変形する(ステップS401)。形状変形を行ったチップ図形データは、形状変形したチップ図形データとして、出力される。
次いで、形状変形したチップ図形データの各セルのセル図形データと、図33のフローにより生成したCPマスク搭載用のキャラクタ図形データ(図35中、キャラクタデータ(Character data))とが一致するかどうかを判定する(ステップS402)。
セル図形データとキャラクタ図形データとが一致しない場合、不一致部分が補正差容認枠内に存在しているかどうかを判定する(ステップS403)。
その結果、セル図形データとキャラクタ図形データとが一致する場合、或いは、一致しないが不一致部分が補正差容認枠内のみの場合には、チップ図形データのセル図形データを削除し、キャラクタ図形データの対応セルに関連づける(ステップS404)。
例えば、セル図形データCell−A,Cell−Bが、図36(a)に示すキャラクタ図形データCP−A,CP−Bに、それぞれ一致するものであると判定されたものとする。この場合には、セル図形データCell−Aをキャラクタ図形データCP−Aに、セル図形データCell−Bをキャラクタ図形データCP−Bに、それぞれ関連づける(図36(c))。
次いで、ステップS402〜S404の処理を、チップ図形データに含まれる各セルについて繰り返し行う。
次いで、ステップS401〜S404の処理を、露光層毎に繰り返し行う。
こうして、チップ図形データ内の総てのセルに対して、比較と関連づけを行ったデータ(図中、プレEB露光図形データ(PreEB露光図形data))を生成し、出力する。
次に、CPマスク作成用露光データの生成方法について図37及び図38を用いて説明する。
図37は、CPマスク作成用露光データの生成方法を示すフローチャートである。図38は、CPマスクデータの構成例を示す図である。
まず、図33のフローチャートにより生成したキャラクタ図形データ(図中、Character Data)を入力する。なお、CPマスク作成用露光データの生成は、セルライブラリに対応して行われるものである。
次いで、各キャラクタ図形について、CPマスク上に配置する位置を決定する(ステップS501)。
次いで、各キャラクタ図形を矩形分割し(ステップS502)、CPマスクデータ(図中、CP maskデータ)として出力する。CPマスクデータは、例えば図38に示すように、各キャラクタ図形(CP1,CP2,…)について、使用語数、名称、配置座標、パターン情報等を含むものである。
次いで、CPマスクデータにマスク倍率をかけ、ウェーハ転写時の回転や縮率誤差を補正するための形状変形を行う(ステップS503)。
次いで、形状変形を行ったCPマスクデータについて、各パターンを描画単位に登録するなど、マスク製造装置が読み込める形式に変換し(ステップS504)、CPマスク作製用露光データとして出力する。
このようにして生成したCPマスク作製用露光データを用いることにより、所望のCPマスクを作製することができる。
次に、ウェーハ露光用データの生成方法について図39を用いて説明する。
図39は、ウェーハ露光用データの生成方法を示すフローチャートである。
まず、図35のフローチャートにより生成したプレEB露光図形データ(図中、PreEB露光図形data)を入力する。なお、ウェーハ露光用データの生成は、チップ設計データに対して行われるものである。
次いで、プレEB露光図形データから、CPショットパターンを生成する(ステップS601)。CPショットパターンの生成では、キャラクタ図形データと関連づけられたセル図形データ(CP−※(例えば、CP−A,CP−B))内のパターンを削除し、これら図形データに相当するCPマスクデータ上のアドレスを格納する。CPマスクデータの対応アドレスに格納された図形データが、CPショットのパターンとなる。
次いで、プレEB露光図形データから、VSBショットパターンを生成する(ステップS602)。VSBショットパターンの生成では、プレEB露光図形データにおいて、キャラクタ図形データと関連づけられていないセル図形データ(Cell−C,Cell−D,Cell−E等)のパターンを矩形分割する。矩形分割した各パターンが、VSBショットのパターンとなる。
こうして、ウェーハ露光に用いるショットデータを生成する。
次いで、このように生成したショットデータに、CPマスクデータをマージする(ステップS603)。
次いで、CPマスクデータをマージしたショットデータに対し、近接効果補正を行う(ステップS604)。本ステップでは、EB露光のショットパターンに対し、近接効果等の解像劣化要因を回避するように露光量を算出し、ショットパターンに与える処理を行う。
次いで、近接効果補正を行ったショットデータについて、各パターンを露光装置固有の単位領域にショットパターンを並べ替えるなど、露光装置が読み込める形式に変換し(ステップS605)、ウェーハ露光用EB露光データとして出力する。
このように生成したウェーハ露光用EB露光データに基づき、上述の手順により製造したCPマスクを用いてウェーハの露光処理を行うことにより、CPマスク上に搭載したキャラクタを有効活用し、少ないショット数でパターン露光を行うことができる。
このように、本実施形態によれば、セル枠からセル内図形の最外辺までの距離を統一するための設計ルールを規定し、この設計ルールに基づいてパターンデータを生成するので、周囲にどのようなセルを配置した場合にも、形状変更補正量を一定にすることができる。これにより、セルライブラリから同じセルを複数回使用する際に、CPマスク上に搭載された共通のキャラクタを用いて効率的に露光を行うことができる。また、チップ毎にCPマスクを用意することなく、CP露光によるショット数の削減効果を保つことができる。また、予測不可能な形状変化に対する露光異常を防止し、チップ製造の品質を保証することができる。また、光露光用近接効果補正では、近接効果の取り込み計算が簡略化できるため、計算時間の大幅な短縮を図ることができる。
[変形実施形態]
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、電子ビームを用いたCP露光の場合について説明したが、電子ビームのほか、イオンビーム等の他の荷電粒子ビームを用いた場合にも、同様に適用することができる。
また、上記実施形態に記載のパターン生成プログラムのうち、少なくとも一部の工程を、コンピュータに実行させるプログラムとして作成することができる。このプログラムは、コンピュータに読み取り可能な記録媒体に記録して提供することができ、インターネット等のネットワークを介してサーバからダウンロードすることにより提供することもできる。
また、上記実施形態に記載の手順は、一例を示したにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
以上の実施形態に関し、更に以下の付記を開示する。
(付記1) コンピュータに、
セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを満たす第1のパターンデータを読み込む手順、
前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手順、
前記第1のパターンデータが前記第2の設計ルールを満たしているかどうかを判定する手順、及び
前記第1のパターンデータが前記第2の設計ルールを満たしていない場合に、前記第2の設計ルールに基づいて第1のパターンデータを変換し、前記第2の設計ルールを満たす第2のパターンデータを生成する手順
を実行させるためのパターンデータ生成プログラム。
(付記2) 付記1記載のパターンデータ生成プログラムにおいて、
前記第2のパターンデータが前記第1の設計ルールを満たしているかどうかを判定する手順、及び
前記第2のパターンデータが前記第1の設計ルールを満たしていない場合に、前記第1の設計ルールに基づいて第2のパターンデータを変換し、前記第1の設計ルール及び前記第2の設計ルールを満たす第3のパターンデータを生成する手順
を更に実行させるためのパターンデータ生成プログラム。
(付記3) コンピュータに、
回路情報を読み込む手順、
セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを読み込む手順、
前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手順、及び
前記回路情報、前記第1の設計ルール及び前記第2の設計ルールに基づいて、前記第1の設計ルール及び前記第2の設計ルールを満たす第2のパターンデータを生成する手順
を実行させるためのパターンデータ生成プログラム。
(付記4) 付記1乃至3のいずれか1項に記載のパターンデータ生成プログラムにおいて、
同一の半導体装置の製造に用いられる複数のセルについて前記第2のパターンデータをそれぞれ生成する手順
を更に実行させるためのパターンデータ生成プログラム。
(付記5) 付記1乃至4のいずれか1項に記載のパターンデータ生成プログラムにおいて、
前記第2のパターンデータに対して、前記図形間の距離に応じた移動量によって前記図形の辺を移動する形状変更補正を施すことにより、CPマスクに搭載するキャラクタ図形の第4のパターンデータを生成する手順
を更に実行させるためのパターンデータ生成プログラム。
(付記6) セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを満たす第1のパターンデータを読み込む手段と、
前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手段と、
前記第1のパターンデータが前記第2の設計ルールを満たしているかどうかを判定する手段と、
前記第1のパターンデータが前記第2の設計ルールを満たしていない場合に、前記第2の設計ルールに基づいて第1のパターンデータを変換し、前記第2の設計ルールを満たす第2のパターンデータを生成する手段と
を有することを特徴とするパターンデータ生成装置。
(付記7) 付記1記載のパターンデータ生成装置において、
前記第2のパターンデータが前記第1の設計ルールを満たしているかどうかを判定する手段と、
前記第2のパターンデータが前記第1の設計ルールを満たしていない場合に、前記第1の設計ルールに基づいて第2のパターンデータを変換し、前記第1の設計ルール及び前記第2の設計ルールを満たす第3のパターンデータを生成する手段とを更に有する
ことを特徴とするパターンデータ生成装置。
(付記8) 回路情報を読み込む手段と、
セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを読み込む手段と、
前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手段と、
前記回路情報、前記第1の設計ルール及び前記第2の設計ルールに基づいて、前記第1の設計ルール及び前記第2の設計ルールを満たす第2のパターンデータを生成する手段と
を有することを特徴とするパターンデータ生成装置。
(付記9) 付記6乃至8のいずれか1項に記載のパターンデータ生成装置において、
前記第2のパターンデータを生成する手段は、同一の半導体装置の製造に用いられる複数のセルについて、同一の前記第1の設計ルール及び前記第2の設計ルールに基づいて、前記第2のパターンデータをそれぞれ生成する
ことを特徴とするパターンデータ生成装置。
(付記10) 付記6乃至9のいずれか1項に記載のパターンデータ生成装置において、
前記第2のパターンデータに対して、前記図形間の距離に応じた移動量によって前記図形の辺を移動する形状変更補正を施すことにより、CPマスクに搭載するキャラクタ図形の第4のパターンデータを生成する手段を更に有する
ことを特徴とするパターンデータ生成装置。
(付記11) 付記6乃至10のいずれか1項に記載のパターンデータ生成装置において、
前記第2の設計ルールは、前記セルに隣接して他のセルを配置し、前記図形間の距離に応じた移動量によって前記図形の辺を移動する形状変更補正を行った際に、前記他のセルの種類によらずに前記移動量を一定にするための前記図形の配置ルールを規定する
ことを特徴とするパターンデータ生成装置。
(付記12) コンピュータに、
セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを満たす第1のパターンデータを読み込む手順、
前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手順、
前記第1のパターンデータが前記第2の設計ルールを満たしているかどうかを判定する手順、及び
前記第1のパターンデータが前記第2の設計ルールを満たしていない場合に、前記第2の設計ルールに基づいて第1のパターンデータを変換し、前記第2の設計ルールを満たす第2のパターンデータを生成する手順
を実行させるためのパターンデータ生成プログラムを記録したコンピュータ読み取り可能な記録媒体。
(付記13) コンピュータに、
回路情報を読み込む手順、
セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを読み込む手順、
前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手順、及び
前記回路情報、前記第1の設計ルール及び前記第2の設計ルールに基づいて、前記第1の設計ルール及び前記第2の設計ルールを満たす第2のパターンデータを生成する手順
を実行させるためのパターンデータ生成プログラムを記録したコンピュータ読み取り可能な記録媒体。
10…電子銃
12…第1スリット
14…デフレクタ
16…CPマスク
18…透過孔
20…ウェーハ
22,22a,24,24a…領域
30…ガードパターン

Claims (7)

  1. コンピュータに、
    セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを満たす第1のパターンデータを読み込む手順、
    前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手順、
    前記第1のパターンデータが前記第2の設計ルールを満たしているかどうかを判定する手順、及び
    前記第1のパターンデータが前記第2の設計ルールを満たしていない場合に、前記第2の設計ルールに基づいて第1のパターンデータを変換し、前記第2の設計ルールを満たす第2のパターンデータを生成する手順
    を実行させるためのパターンデータ生成プログラム。
  2. 請求項1記載のパターンデータ生成プログラムにおいて、
    前記第2のパターンデータが前記第1の設計ルールを満たしているかどうかを判定する手順、及び
    前記第2のパターンデータが前記第1の設計ルールを満たしていない場合に、前記第1の設計ルールに基づいて第2のパターンデータを変換し、前記第1の設計ルール及び前記第2の設計ルールを満たす第3のパターンデータを生成する手順
    を更に実行させるためのパターンデータ生成プログラム。
  3. コンピュータに、
    回路情報を読み込む手順、
    セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを読み込む手順、
    前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手順、及び
    前記回路情報、前記第1の設計ルール及び前記第2の設計ルールに基づいて、前記第1の設計ルール及び前記第2の設計ルールを満たす第2のパターンデータを生成する手順
    を実行させるためのパターンデータ生成プログラム。
  4. 請求項1乃至3のいずれか1項に記載のパターンデータ生成プログラムにおいて、
    同一の半導体装置の製造に用いられる複数のセルについて前記第2のパターンデータをそれぞれ生成する手順
    を更に実行させるためのパターンデータ生成プログラム。
  5. 請求項1乃至4のいずれか1項に記載のパターンデータ生成プログラムにおいて、
    前記第2のパターンデータに対して、前記図形間の距離に応じた移動量によって前記図形の辺を移動する形状変更補正を施すことにより、CPマスクに搭載するキャラクタ図形の第4のパターンデータを生成する手順
    を更に実行させるためのパターンデータ生成プログラム。
  6. セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを満たす第1のパターンデータを読み込む手段と、
    前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手段と、
    前記第1のパターンデータが前記第2の設計ルールを満たしているかどうかを判定する手段と、
    前記第1のパターンデータが前記第2の設計ルールを満たしていない場合に、前記第2の設計ルールに基づいて第1のパターンデータを変換し、前記第2の設計ルールを満たす第2のパターンデータを生成する手段と
    を有することを特徴とするパターンデータ生成装置。
  7. 回路情報を読み込む手段と、
    セル内に配置される図形の寸法に関する設計基準を含む第1の設計ルールを読み込む手段と、
    前記セルのセル枠の辺と、前記セル枠の辺に隣接して配置された前記図形の辺との間隔を同じにするための設計基準を含む第2の設計ルールを読み込む手段と、
    前記回路情報、前記第1の設計ルール及び前記第2の設計ルールに基づいて、前記第1の設計ルール及び前記第2の設計ルールを満たす第2のパターンデータを生成する手段と
    を有することを特徴とするパターンデータ生成装置。
JP2010162569A 2010-07-20 2010-07-20 パターンデータ生成プログラム及びパターンデータ生成装置 Pending JP2012027058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010162569A JP2012027058A (ja) 2010-07-20 2010-07-20 パターンデータ生成プログラム及びパターンデータ生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010162569A JP2012027058A (ja) 2010-07-20 2010-07-20 パターンデータ生成プログラム及びパターンデータ生成装置

Publications (1)

Publication Number Publication Date
JP2012027058A true JP2012027058A (ja) 2012-02-09

Family

ID=45780094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010162569A Pending JP2012027058A (ja) 2010-07-20 2010-07-20 パターンデータ生成プログラム及びパターンデータ生成装置

Country Status (1)

Country Link
JP (1) JP2012027058A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474105B (zh) * 2012-06-05 2015-02-21 佳能股份有限公司 遮罩資料產生方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142584A (ja) * 2001-11-05 2003-05-16 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法
JP2007103832A (ja) * 2005-10-07 2007-04-19 Kawasaki Microelectronics Kk スタンダードセルライブラリ、半導体集積回路の設計方法、半導体集積回路パターンおよび半導体集積回路
JP2008235462A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 半導体集積回路の製造方法及び設計装置
JP2008311361A (ja) * 2007-06-13 2008-12-25 Nec Electronics Corp 半導体集積回路、半導体集積回路のレイアウト設計方法、及び半導体集積回路の自動レイアウトプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142584A (ja) * 2001-11-05 2003-05-16 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法
JP2007103832A (ja) * 2005-10-07 2007-04-19 Kawasaki Microelectronics Kk スタンダードセルライブラリ、半導体集積回路の設計方法、半導体集積回路パターンおよび半導体集積回路
JP2008235462A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 半導体集積回路の製造方法及び設計装置
JP2008311361A (ja) * 2007-06-13 2008-12-25 Nec Electronics Corp 半導体集積回路、半導体集積回路のレイアウト設計方法、及び半導体集積回路の自動レイアウトプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474105B (zh) * 2012-06-05 2015-02-21 佳能股份有限公司 遮罩資料產生方法
US10282487B2 (en) 2012-06-05 2019-05-07 Canon Kabushiki Kaisha Mask data generation method

Similar Documents

Publication Publication Date Title
US7908572B2 (en) Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity
KR100847842B1 (ko) 반도체 소자의 마스크 제작방법
KR100962859B1 (ko) 집적 회로의 선택적 스케일링
US9256708B2 (en) Method and system for automatic generation of solutions for circuit design rule violations
JP2006318978A (ja) パターン設計方法
US8234596B2 (en) Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method
JP2005181524A (ja) 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム
JP5529391B2 (ja) ハーフトーン型位相シフトマスク、そのハーフトーン型位相シフトマスクを有する半導体装置の製造装置、およびそのハーフトーン型位相シフトマスクを用いた半導体装置の製造方法
JP2009282319A (ja) パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法
JP4819540B2 (ja) 回路パターンデータ補正方法及び半導体装置の製造方法
TW201923443A (zh) 光罩製造方法
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
CN111103768B (zh) 一种减少晶圆边缘聚焦不良的方法
JP2007102207A (ja) 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用
US6807654B2 (en) Method of and device for detecting pattern, method of and device for checking pattern, method of and device for correcting and processing pattern, and computer product
JP2017037441A (ja) プロセスシミュレータ、レイアウトエディタ及びシミュレーションシステム
JP2012027058A (ja) パターンデータ生成プログラム及びパターンデータ生成装置
JP5575024B2 (ja) マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法
US10733354B2 (en) System and method employing three-dimensional (3D) emulation of in-kerf optical macros
JP4945402B2 (ja) 描画データ検証方法及びマスク描画装置
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
JPH10239826A (ja) フォトマスクパターン設計装置およびフォトマスクパターン設計方法
JP5556473B2 (ja) 露光データの作成方法、露光データ作成装置及び半導体装置の製造方法
JP2010117963A (ja) 設計支援方法
JP4529398B2 (ja) ダミーパターン情報生成装置、パターン情報生成装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130405

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140722