KR20000040447A - 반도체장치의 콘택 형성방법 - Google Patents

반도체장치의 콘택 형성방법 Download PDF

Info

Publication number
KR20000040447A
KR20000040447A KR1019980056096A KR19980056096A KR20000040447A KR 20000040447 A KR20000040447 A KR 20000040447A KR 1019980056096 A KR1019980056096 A KR 1019980056096A KR 19980056096 A KR19980056096 A KR 19980056096A KR 20000040447 A KR20000040447 A KR 20000040447A
Authority
KR
South Korea
Prior art keywords
layer
forming
nitride
barrier layer
trench
Prior art date
Application number
KR1019980056096A
Other languages
English (en)
Other versions
KR100278996B1 (ko
Inventor
최정동
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980056096A priority Critical patent/KR100278996B1/ko
Priority to US09/313,258 priority patent/US6271108B1/en
Publication of KR20000040447A publication Critical patent/KR20000040447A/ko
Application granted granted Critical
Publication of KR100278996B1 publication Critical patent/KR100278996B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체장치의 콘택 형성방법에 관한 것으로서, 특히, 반도체제조공정중 감소된 디자인 룰과 증가된 소자의 집적도에 기인한 활성영역위에 형성되는 콘택홀의 공정 마진을 확보하기 위하여 소자격리를 위한 필드산화막 위에 배리어층을 형성하므로서 콘택홀 형성시 발생하는 필드산화막의 손실을 최소화하고 활성영역과 필드영역의 경계에서의 누설전류를 감소시키고 또한 활성영역 위의 실리콘 및 실리사이드의 손실을 최소화하도록한 반도체장치의 보더리스 콘택(borderless contact) 형성방법에 관한 것이다. 본 발명에 따른 반도체장치의 콘택 형성방법은 제 1 도전형 반도체 기판의 소정 부위에 활성영역과 필드영역을 정의하는 트렌치를 형성하는 단계와, 절연막으로 트렌치만 매립하는 단계와, 절연막만을 보호하는 배리어층을 절연막 위에 형성하는 단계와, 활성영역에 제 2 도전형 불순물 확산 영역을 갖는 모스 트랜지스터를 형성하는 단계와, 모스트랜지스터와 배리어층의 표면을 포함하는 상기 기판의 전면에 층간절연층을 형성하는 단계와, 층간절연층의 소정 부위를 제거하여 모스트랜지스터의 불순물 확산영역의 일부 표면과 배리어층의 일부 표면을 노출시키는 콘택홀을 형성하는 단계를 포함하여 이루어진다.

Description

반도체장치의 콘택 형성방법
본 발명은 반도체장치의 콘택 형성방법에 관한 것으로서, 특히, 반도체제조공정중 감소된 디자인 룰과 증가된 소자의 집적도에 기인한 활성영역위에 형성되는 콘택홀의 공정 마진을 확보하기 위하여 소자격리를 위한 필드산화막 위에 배리어층을 형성하므로서 콘택홀 형성시 발생하는 필드산화막의 손실을 최소화하고 활성영역과 필드영역의 경계에서의 누설전류를 감소시키고 또한 활성영역 위의 실리콘 및 실리사이드의 손실을 최소화하도록한 반도체장치의 보더리스 콘택(borderless contact) 형성방법에 관한 것이다.
일반적인 트렌치 격리방법에 있어서, 트렌치는 상호 격리될 필요가 있는 활성영역 사이에 전기적 절연을 위한 산화막 등으로 채워져서 형성된다. 이후, 트랜지스터 등을 포함하는 소자들이 소정의 활성영역 또는 트렌치 상부에 걸쳐서 형성된다.
트렌치 격리방법에 있어서의 문제점은 트렌치 영역위에 보더리스 콘택을 형성하는 것이다. 이때, 보더리스 콘택(borderless contact)이란 반도체기판 위에 형성된 활성영역과 격리영역에 걸쳐서 형성되는 콘택을 말한다. 이러한 문제점은 층간절연층을 식각하여 콘택홀을 형성할 때 트렌치 격리영역이 손상되지 않도록 유지하기 곤란한데 있다.
일반적인 콘택홀 형성시, 활성영역 상에 형성되는 콘택홀의 싸이즈가 게이트와 필드산화막 사이의 활성영역상에 충분히 위치할 수 있는 공간에 적합하면 다이렉트 콘택을 형성하므로서, 필드산화막의 손실을 전혀 고려할 필요가 없다. 따라서 콘택홀은 필드산화막과 오버랩(overlap)되는 부위가 전혀 없이 단지 활성영역상에만 위치하게 된다. 실제로, 활성영역이 실리콘 졍션이거나 Co, Ti 등의 살리사이드일 경우에도 활성영역과 필드산화막의 경계부가 콘택홀 형성을 위한 식각시 식각제로 부터 공격을 받지 않으므로 필드산화막의 손실이 없으며 활성영역과 필드영역의 경계부위에서도 누설전류가 발생하지 않게 된다.
그러나, 보더리스 콘택 형성공정에서, 콘택홀의 싸이즈와 비교하여 필드영역과 게이트 라인 사이의 활성영역의 크기가 상대적으로 작은 경우와 콘택홀이 필드산화막과 활성영역에 걸쳐서 형성된 경우에는 층간절연층 식각시 오버랩되는 필드산화막의 손실이 과도식각때문에 발생하게 된다. 이러한 경우, 셀의 격리 문제 뿐만 아니라 과도식각된 부위네서 노출된 기판의 실리콘이 식각시 플라즈마로 부터 손상을 입게 되어 누설전류가 발생된다. 따라서, 필드산화막을 보호할 수 있는 질화막을 게이트라인 형성 후 또는 활성영역 위에 살리사이드를 형성한 후 필드산화막 위에 증착하게 된다.
일반적인 콘택 형성시에는 콘택홀 식각 후 별도의 식각방지층(stopping layer)이 없으므로 별 문제가 없으나, 보더리스 콘택 형성시에는 층간절연층을 식각한 후에 별도의 질화막 식각공정이 필요하게 된다. 이때, 질화막 식각에 대하여 실리콘 및 살리사이드와의 높은 식각선택비가 요구된다.
본 발명의 선행기술로는 미국특허 5,677,231(1997,Oct.14), 5,654,589(1997,Aug.5), 5,759,867(1998,Jun.2) 등이 있다. 이러한 종래 기술들은 모두 식각방지층을 식각하는 방법이나 필드산화막을 이용한 격리방법을 보호해주는 별도의 층의 형성에 관한 것이다. 그러나, 이들이 제시하는 내용들은 식각방지층을 콘택홀 형성용 건식식각에서 산화막 식각 후 추가로 식각하는 공정이거나, 소자격리를 위한 트렌치 형성용 식각 후 트렌치 매립 단계 전에 활성영역의 실리콘을 보호하기 위한 별도의 층을 미리 증착하여 씨엠피 공정(Chemical-Mechanical Polishing) 공정을 사용하는 방법 뿐이다.
도 1a 내지 도 1d 는 종래 기술에 따른 반도체장치의 콘택 형성방법을 도시하는 공정단면도이다.
도 1a를 참조하면, 반도체기판(10)인 실리콘기판(10)의 소정 부분을 포토리쏘그래피로 식각하여 활성영역과 필드영역을 한정하는 트렌치를 형성한 후, 트렌치를 매립하는 산화막(11)을 형성한다. 이때, 트렌치를 매립하는 방법은 트렌치를 포함하는 실리콘기판(10)의 전면에 증착하여 형성한 후 에치백하여 형성한다. 이와 같이 형성된 매립산화막(11)의 상부 가징자리 부위는 물리적 특성상 약간 과도식각되어 얕은 홈을 형성하게 된다.
그 다음 노출된 기판(10)의 전면에 게이트산화막(12)을 형성한 후, 그 위에 게이트 형성용으로 불순물이 도핑된 폴리실리콘층(13)을 증착하여 형성한 다음 그(13) 위에 캡핑용 절연막(14)으로 질화막(14)을 증착하여 형성한다.
그리고, 질화막(14)/폴리실리콘층(13)/게이트산화막(12)을 차례로 패터닝하여 게이트패턴(14,13,12)을 형성한 다음, 전면에 산화막을 증착한 후 에치백하여 게이트패턴(14,13,12)의 측면에 잔류한 산화막으로 이루어진 측벽 스페이서(15)를 형성한다. 도시되지는 않았지만, 게이트패턴 형성 후 전면에 저농도 이온주입을 실시하여 게이트(13) 모서리 하단에 위치하는 기판(10) 부위에 엘디디(lightly doped drain)영역을 위한 저농도 불순물 매몰층을 형성한다.
측벽 스페이서(15) 형성후, 트랜지스터의 소스/드레인 형성용 이온주입을 고농도로 실시하여 소스/드레인영역(16)을 형성한 다음, 노출된 소스/드레인영역(16) 위에 전기적 저항을 감소시키기 위한 살리사이드층(17)을 형성한다.
따라서, 트랜지스터의 제조가 완료된다.
도 1b를 참조하면, 살리사이드층(17), 트랜지스터, 필드산화막(11)을 포함하는 기판(10)의 전면에 질화막(18)을 증착하여 형성한다. 질화막(18)은 보더리스 콘택 형성을 위한 식각공정시 산화막, 실리콘 그리고 살리사이드와의 식각선택비가 높은 물질로서 이후 콘택홀 형성공정을 두 단계로 나누어 실시하게 하는 배리어층(18)으로서의 역할을 수행하게 한다.
도 1c를 참조하면, 질화막(18)의 전면에 소자의 보호 및 평탄화를 위한 층간절연막(19)으로 산화막(19)을 두껍게 형성한 다음, 층간절연막(19) 위에 포토레지스트를 도포한 후 보더리스 콘택 부위를 한정하는 마스크를 이용한 노광 및 현상을 실시하여 보더리스 콘택 상부의 층간절연막(19) 표면을 노출시키는 포토레지스트패턴(20)을 형성한다.
도 1d를 참조하면, 포토레지스트패턴(20)을 식각마스크로 이용한 일차 건식식각을 노출된 층간절연막(19)에 실시하여 포토레지스트패턴(20)으로 부터 보호되지 아니하는 부위의 층간절연막(19)을 제거하여 질화막(18)의 일부 표면을 노출시킨다. 이때, 식각제로는 C2F6를 사용한다.
그 다음, 포토레지스트패턴을 제거한다.
도 1e를 참조하면, 계속하여 노출된 질화막(18)에 이차 건식식각을 실시하여 살리사이드층(17)의 일부 표면과 트렌치에 형성된 필드산화막(11)의 일부 표면을 노출시키는 콘택홀을 형성한다. 이때, 이차 식각은 C2F6와 O2를 사용한다. 따라서, 이와 같이 형성된 콘택홀을 보더리스 콘택홀이라 하는데, 이는 콘택홀이 필드산화막(11) 일부와 살리사이드층(17)의 일부에 걸쳐서 형성되었기 때문이다.
그러나, 상술한 종래 기술에 따른 반도체장치의 콘택 형성방법은 질화막 식각시 노출되는 필드산화막과 살리사이드층의 손실이 발생하게 되고, 이러한 경우, 셀의 격리 문제 뿐만 아니라 과도식각된 부위에서 노출된 기판의 실리콘이 식각시 플라즈마로 부터 손상을 입게 되어 누설전류가 발생되는 문제점이 있다.
따라서, 본 발명의 목적은 콘택홀 형성전에 필드산화막을 보호하는 배리어층을 형성하므로서 실리콘기판의 손상을 최소화하고, 산화막 식각과 질화막 식각을 독립적으로 수행하므로서 콘택홀의 선폭 제어가 용이하며, 필드산화막 상부 모서리에 생긴 홈을 질화막으로 매립하므로서 누설전류 및 콘택저항을 감소시키는 반도체장치의 콘택 형성방법을 제공하는데 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 콘택 형성방법은 제 1 도전형 반도체 기판의 소정 부위에 활성영역과 필드영역을 정의하는 트렌치를 형성하는 단계와, 절연막으로 트렌치만 매립하는 단계와, 절연막만을 보호하는 배리어층을 절연막 위에 형성하는 단계와, 활성영역에 제 2 도전형 불순물 확산 영역을 갖는 모스 트랜지스터를 형성하는 단계와, 모스트랜지스터와 배리어층의 표면을 포함하는 상기 기판의 전면에 층간절연층을 형성하는 단계와, 층간절연층의 소정 부위를 제거하여 모스트랜지스터의 불순물 확산영역의 일부 표면과 배리어층의 일부 표면을 노출시키는 콘택홀을 형성하는 단계를 포함하여 이루어진다.
도 1a 내지 도 1d 는 종래 기술에 따른 반도체장치의 콘택 형성방법을 도시하는 공정단면도
도 2a 내지 도 2f 는 본 발명에 따른 반도체장치의 콘택 형성방법을 도시하는 공정단면도
본 발명은 소자격리용 필드산화막 위에 배리어층으로 질화막을 형성하므로서 상술한 목적을 달성할 수 있다. 배리어층을 패터닝할 때에는 필드영역과 활성영역을 정의 할 때 사용하는 마스크의 리버스 마스크(reverse mask)를 사용한다. 배리어층을 식각하여 패터닝하면 활성영역 위에는 기판의 실리콘이 노출되고 필드산화막 위에는 배리어층인 질화막이나 Si-N-O층이 존재하게 된다. 이후, 기판의 전면에 층간절연층을 증착하고 층간절연층의 소정 부분을 제거하여 콘택홀을 형성하려고 할 때, 종래 기술에서와 같이 층간절연층 식각 후 질화막이나 Si-N-O층을 별도로 식각할 필요가 없다. 필드산화막은 잔류한 배리어층이 콘택홀 형성시 보호하여 주므로 필드산화막의 손실을 방지한다.
따라서, 본 발명은 필드산화막 위에만 배리어층을 형성하므로서 콘택홀 형성용 건식식각시 추가 식각이 필요하지 않다는 점에서 종래 기술과 차이가 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2f 는 본 발명에 따른 반도체장치의 콘택 형성방법을 도시하는 공정단면도이다.
도 2a를 참조하면, 반도체기판(30)인 제 1 도전형 실리콘기판(30)의 소정 부분을 포토리쏘그래피로 식각하여 활성영역과 필드영역을 한정하는 트렌치를 형성한 후, 트렌치를 매립하는 필드산화막(31)을 CVD 방법으로 증착하여 형성한다. 이때, 트렌치를 매립하는 방법은 트렌치를 포함하는 실리콘기판(30)의 전면에 증착하여 형성한 후 실리콘기판 표면이 노출될 때까지 에치백하여 형성한다. 이와 같이 형성된 필드산화막(31)의 상부 가장자리 부위는 트렌치 형성시 물리적 특성상 약간 과도식각되어 얕은 홈을 형성하게 된다. 이러한 홈은 소자가 완성된 후 누설전류 발생의 원인이 된다.
도 2b를 참조하면, 트렌치에 형성된 필드산화막(31) 표면을 포함하는 실리콘 기판(30)의 전면에 배리어층(32)으로 질화막(32)을 CVD 방법으로 증착하여 형성한다. 이때 질화막은 필드산화막(31) 상부에 형성된 홈도 충분히 매립할 수 있도록 형성하므로서 콘택홀 형성용 식각시 필드산화막의 손실을 방지하고 또한 누설전류의 발생을 방지하는 역할을 하게 된다.
그리고, 배리어층(32)인 질화막(32) 위에 포토레지스트를 도포한 다음 필드영역/활성영역 정의시 사용한 마스크와 정 반대되는 패턴을 가진 리버스 마스크를 사용하여 노광 및 현상으로 포토레지스트패턴(33)을 형성한다. 따라서, 포토레지스트패턴(33)은 정확하게 필드산화막(31) 상부에 위치한 배리어층(32)만을 덮고 있게 된다.
도 2c를 참조하면, 전면에 건식식각을 실시하여 포토레지스트패턴으로 보호되지 아니하는 부위의 배리어층(32)을 제거하여 기판(30)의 활성영역을 노출시킨다. 그리고, 포토레지스트패턴을 제거한다. 이와 같이 잔류한 배리어층(32)인 질화막(32)은 활성영역 표면 보다 약간 높은 높이를 갖게 된다.
도 2d를 참조하면, 노출된 기판(30)의 전면에 게이트산화막(33)을 형성한 후, 그 위에 게이트 형성용으로 불순물이 도핑된 폴리실리콘층(34)을 증착하여 형성한 다음 그(34) 위에 캡핑용 절연막(35)으로 질화막(35)을 증착하여 형성한다.
그리고, 건식식각으로 질화막(35)/폴리실리콘층(34)/게이트산화막(33)을 차례로 패터닝하여 게이트패턴(35/34/33)을 형성한 다음, 전면에 산화막을 증착한 후 에치백하여 게이트패턴(35/34/33)의 측면에 잔류한 산화막으로 이루어진 측벽 스페이서(36)를 형성한다. 도시되지는 않았지만, 게이트패턴 형성 후 전면에 저농도 이온주입을 실시하여 게이트(34) 모서리 하단에 위치하는 기판(30) 부위에 엘디디(lightly doped drain)영역을 위한 저농도 불순물 매몰층을 형성한다.
측벽 스페이서(36) 형성후, 트랜지스터의 소스/드레인 형성용 이온주입을 고농도로 실시하여 소스/드레인영역(37)을 형성한 다음, 노출된 소스/드레인영역(37) 위에 전기적 저항을 감소시키기 위한 살리사이드층(38)을 형성한다. 이때, 살리사이드층의 형성 공정을 생략할 수 있다.
따라서, 트랜지스터의 제조가 완료된다.
도 2e를 참조하면, 배리어층인 질화막(38), 살리사이드층(33), 트랜지스터 등의 표면을 포함하는 기판(30)의 전면에 소자의 보호 및 평탄화를 위한 층간절연막(39)으로 산화막(39)을 두껍게 형성한 다음, 층간절연막(39) 위에 포토레지스트를 도포한 후 보더리스 콘택 부위를 한정하는 마스크를 이용한 노광 및 현상을 실시하여 보더리스 콘택 상부의 층간절연막(39) 표면을 노출시키는 포토레지스트패턴(40)을 형성한다.
도 2f를 참조하면, 포토레지스트패턴(40)을 식각마스크로 이용한 일차 건식식각을 노출된 층간절연막(39)에 실시하여 포토레지스트패턴(40)으로 부터 보호되지 아니하는 부위의 층간절연막(39)을 제거하여 배리어층인 질화막(38)의 일부 표면과 살리사이드층(38)의 소정 부위를 노출시키는 콘택홀을 형성한다. 이때, 식각제로는 C2F6를 사용하며, 콘택홀의 형성시 콘택홀 하부에 위치하는 질화막(32)이 식각제로 부터 필드산화막(31)의 일부가 손실되는 것을 방지하여 준다.
그 다음, 포토레지스트패턴을 제거한 후, 도시되지는 않았으나 콘택홀에 도전성 불질로 플러그를 형성하여 다른 소자 등과 전기적 연결을 위한 노드를 형성하고 층간 배선을 형성한다.
따라서, 본 발명은 콘택홀의 형성을 단 한번의 식각공정으로 형성하므로 별도의 질화막 식각공정이 필요하지 않아 공정이 단순해지고, 이러한 질화막 식각공정의 생략으로 기판의 실리콘 손실을 최소화 할 수 있고, 배리어층의 식각과 층간절연층의 식각을 별도의 공정으로 실시하므로 콘택홀의 선폭제어 및 배리어층의 두께 제어가 용이하며, 또한, 필드산화막과 활성영역 경계 부위에 형성된 홈에도 배리어층이 형성되므로 콘택홀 형성시 필드산화막과 기판의 실리콘 손실을 최소화하여 누설전류 및 콘택저항의 감소를 도모하는 장점이 있다.

Claims (7)

  1. 제 1 도전형 반도체 기판의 소정 부위에 활성영역과 필드영역을 정의하는 트렌치를 형성하는 단계와,
    절연막으로 상기 트렌치만 매립하는 단계와,
    상기 절연막만을 보호하는 배리어층을 상기 절연막 위에 형성하는 단계와,
    상기 활성영역에 제 2 도전형 불순물 확산 영역을 갖는 모스 트랜지스터를 형성하는 단계와,
    상기 모스트랜지스터와 상기 배리어층의 표면을 포함하는 상기 기판의 전면에 층간절연층을 형성하는 단계와,
    상기 층간절연층의 소정 부위를 제거하여 상기 모스트랜지스터의 불순물 확산영역의 일부 표면과 상기 배리어층의 일부 표면을 노출시키는 콘택홀을 형성하는 단계로 이루어진 반도체장치의 콘택 형성방법.
  2. 청구항 1에 있어서, 상기 층간절연막과 상기 절연막은 산화막으로 형성하는 것이 특징인 반도체장치의 콘택 형성방법.
  3. 청구항 1에 있어서, 상기 배리어층을 형성하는 단계는,
    상기 절연막을 포함하는 상기 반도체기판 위에 질화막을 형성하는 단계와,
    상기 절연막의 상측에만 위치하는 상기 질화막의 표면에 식각마스크층을 형성하는 단계와,
    상기 식각마스크층으로 보호되지 아니하는 부위의 상기 질화막을 제거하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 콘택 형성방법.
  4. 청구항 3에 있어서, 상기 식각마스크층은 상기 트렌치 형성시 사용한 마스크와 반대되는 패턴을 갖는 마스크로 형성하는 것이 특징인 반도체장치의 콘택 형성방법.
  5. 청구항 1에 있어서, 상기 콘택홀 형성단계 이후,
    상기 콘택홀에 도전성 물질로 플러그를 형성하는 단계와,
    상기 플러그와 전기적으로 연결되는 층간 배선을 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 콘택 형성방법.
  6. 청구항 1에 있어서, 상기 모스 트랜지스터 형성 단계 후,
    상기 제 2 도전형 불순물 확산영역 표면에 살리사이드층을 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 콘택 형성방법.
  7. 청구항 1에 있어서, 상기 모스 트랜지스터는 저농도 불순물 확산영역을 갖는 것이 특징인 반도체장치의 콘택 형성방법.
KR1019980056096A 1998-12-18 1998-12-18 반도체장치의 콘택 형성방법 KR100278996B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980056096A KR100278996B1 (ko) 1998-12-18 1998-12-18 반도체장치의 콘택 형성방법
US09/313,258 US6271108B1 (en) 1998-12-18 1999-05-18 Method of forming a contact in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056096A KR100278996B1 (ko) 1998-12-18 1998-12-18 반도체장치의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20000040447A true KR20000040447A (ko) 2000-07-05
KR100278996B1 KR100278996B1 (ko) 2001-02-01

Family

ID=19563678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056096A KR100278996B1 (ko) 1998-12-18 1998-12-18 반도체장치의 콘택 형성방법

Country Status (2)

Country Link
US (1) US6271108B1 (ko)
KR (1) KR100278996B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001972A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20030056607A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100400308B1 (ko) * 2001-03-28 2003-10-01 주식회사 하이닉스반도체 반도체소자의 보더리스 콘택 형성방법
KR100408414B1 (ko) * 2001-06-20 2003-12-06 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100408721B1 (ko) * 2001-11-28 2003-12-11 주식회사 하이닉스반도체 반도체 소자의 콘택 제조 방법
KR100421048B1 (ko) * 2001-09-07 2004-03-04 삼성전자주식회사 국부배선층을 갖는 반도체 소자 및 그 제조방법
KR20040025948A (ko) * 2002-09-17 2004-03-27 아남반도체 주식회사 반도체 소자의 콘택 전극 형성 방법
KR100428627B1 (ko) * 2002-07-25 2004-04-28 아남반도체 주식회사 모스 트랜지스터 제조 방법
KR100724177B1 (ko) * 2004-09-29 2007-05-31 파텐트-트로이한트-게젤샤프트 퓌어 엘렉트리쉐 글뤼람펜 엠베하 클래스 ｅ 컨버터 모듈을 갖는 컨버터 회로

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518530B1 (ko) * 1999-06-17 2005-10-04 삼성전자주식회사 보더리스 콘택홀을 갖는 반도체 소자 및 그 제조방법
US6610608B1 (en) * 2001-03-16 2003-08-26 Advanced Micro Devices, Inc. Plasma etching using combination of CHF3 and CH3F
US6940134B2 (en) * 2002-07-02 2005-09-06 International Business Machines Corporation Semiconductor with contact contacting diffusion adjacent gate electrode
US7772672B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Semiconductor constructions
KR100710194B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 고전압 반도체소자의 제조방법
KR101876305B1 (ko) 2013-01-04 2018-07-11 삼성전자주식회사 반도체 장치 및 그의 형성방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
DE3133468A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie
US4535532A (en) * 1984-04-09 1985-08-20 At&T Bell Laboratories Integrated circuit contact technique
US4706378A (en) * 1985-01-30 1987-11-17 Texas Instruments Incorporated Method of making vertical bipolar transistor having base above buried nitride dielectric formed by deep implantation
US4793897A (en) * 1987-03-20 1988-12-27 Applied Materials, Inc. Selective thin film etch process
IT1222158B (it) * 1987-07-28 1990-09-05 Sgs Microelettronica Spa Procedimento per la fabbricazione di dispositivi cmos con riduzione del numero di fasi di mascheratura
JP2904533B2 (ja) * 1989-03-09 1999-06-14 株式会社東芝 半導体装置の製造方法
US5118639A (en) * 1990-05-29 1992-06-02 Motorola, Inc. Process for the formation of elevated source and drain structures in a semiconductor device
US5132241A (en) * 1991-04-15 1992-07-21 Industrial Technology Research Institute Method of manufacturing minimum counterdoping in twin well process
US5401680A (en) * 1992-02-18 1995-03-28 National Semiconductor Corporation Method for forming a ceramic oxide capacitor having barrier layers
US5858868A (en) * 1992-05-08 1999-01-12 Yamaha Corporation Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact
US5264387A (en) * 1992-10-27 1993-11-23 International Business Machines Corporation Method of forming uniformly thin, isolated silicon mesas on an insulating substrate
US5652176A (en) 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
US5759867A (en) * 1995-04-21 1998-06-02 International Business Machines Corporation Method of making a disposable corner etch stop-spacer for borderless contacts
US5654589A (en) * 1995-06-06 1997-08-05 Advanced Micro Devices, Incorporated Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application
US5550076A (en) * 1995-09-11 1996-08-27 Vanguard International Semiconductor Corp. Method of manufacture of coaxial capacitor for dram memory cell and cell manufactured thereby
US5600065A (en) * 1995-10-25 1997-02-04 Motorola, Inc. Angular velocity sensor
TW389999B (en) * 1995-11-21 2000-05-11 Toshiba Corp Substrate having shallow trench isolation and method of manufacturing the same
JPH09304912A (ja) * 1996-05-15 1997-11-28 Mitsubishi Electric Corp 位相シフトマスク、位相シフトマスク用ブランクスおよび位相シフトマスクの製造方法
US5923982A (en) * 1997-04-21 1999-07-13 Advanced Micro Devices, Inc. Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps
US6018180A (en) * 1997-12-23 2000-01-25 Advanced Micro Devices, Inc. Transistor formation with LI overetch immunity
US5880006A (en) * 1998-05-22 1999-03-09 Vlsi Technology, Inc. Method for fabrication of a semiconductor device
TW388955B (en) * 1998-08-19 2000-05-01 United Microelectronics Corp Recipe and method for removing silicon nitride
US6020272A (en) * 1998-10-08 2000-02-01 Sandia Corporation Method for forming suspended micromechanical structures
US6010968A (en) * 1998-12-24 2000-01-04 United Microelectronics Corp. Method for forming a contact opening with multilevel etching
US6046103A (en) * 1999-08-02 2000-04-04 Taiwan Semiconductor Manufacturing Company Borderless contact process for a salicide devices

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400308B1 (ko) * 2001-03-28 2003-10-01 주식회사 하이닉스반도체 반도체소자의 보더리스 콘택 형성방법
KR100408414B1 (ko) * 2001-06-20 2003-12-06 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20030001972A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100421048B1 (ko) * 2001-09-07 2004-03-04 삼성전자주식회사 국부배선층을 갖는 반도체 소자 및 그 제조방법
US7122850B2 (en) 2001-09-07 2006-10-17 Samsung Electronics Co., Ltd. Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current
US7704892B2 (en) 2001-09-07 2010-04-27 Samsung Electronics Co., Ltd. Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current
KR100408721B1 (ko) * 2001-11-28 2003-12-11 주식회사 하이닉스반도체 반도체 소자의 콘택 제조 방법
KR20030056607A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100428627B1 (ko) * 2002-07-25 2004-04-28 아남반도체 주식회사 모스 트랜지스터 제조 방법
KR20040025948A (ko) * 2002-09-17 2004-03-27 아남반도체 주식회사 반도체 소자의 콘택 전극 형성 방법
KR100724177B1 (ko) * 2004-09-29 2007-05-31 파텐트-트로이한트-게젤샤프트 퓌어 엘렉트리쉐 글뤼람펜 엠베하 클래스 ｅ 컨버터 모듈을 갖는 컨버터 회로

Also Published As

Publication number Publication date
US6271108B1 (en) 2001-08-07
KR100278996B1 (ko) 2001-02-01

Similar Documents

Publication Publication Date Title
JP3571301B2 (ja) 半導体装置のコンタクトホール形成方法
KR20020078310A (ko) 반도체 소자의 메탈 컨택 형성 방법
KR100278996B1 (ko) 반도체장치의 콘택 형성방법
KR100299257B1 (ko) 반도체장치의자기정렬콘택형성방법
KR100845103B1 (ko) 반도체소자의 제조방법
KR100407570B1 (ko) 게이트 콘택 구조체 및 그 형성 방법
EP0696061B1 (en) Method of forming a contact in an integrated circuit
KR100278994B1 (ko) 반도체장치의 콘택 형성방법
KR100333353B1 (ko) 반도체장치의 콘택홀 및 그 형성방법
KR20000039307A (ko) 반도체장치의 콘택 형성방법
KR20010053647A (ko) 반도체장치의 콘택 형성방법
KR100394524B1 (ko) 반도체소자의 제조방법
KR100349360B1 (ko) 반도체장치의 콘택 형성방법
KR100195234B1 (ko) 반도체장치의 제조방법
KR100486120B1 (ko) Ｍｏｓ 트랜지스터의 형성 방법
KR100307296B1 (ko) 반도체장치의 콘택 형성방법
KR100361512B1 (ko) 반도체장치의 콘택홀 형성방법
KR20010011651A (ko) 반도체장치의 콘택 형성방법
KR100310823B1 (ko) 반도체장치의콘택홀형성방법
KR20020024840A (ko) 반도체장치의 콘택플러그 형성방법
KR100349345B1 (ko) 반도체 장치의 비트라인 및 그 제조방법
KR20000040448A (ko) 반도체장치의 평탄화 방법 및 이를 이용한 플러그 형성방법
JPH10303297A (ja) 半導体装置およびその製造方法
KR20020030492A (ko) 반도체장치의 플러그 형성방법
KR100613387B1 (ko) 저전력 반도체 소자에서의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee