CN1574283A - 掩埋布线的形成方法及半导体器件 - Google Patents

掩埋布线的形成方法及半导体器件 Download PDF

Info

Publication number
CN1574283A
CN1574283A CN200410047963.3A CN200410047963A CN1574283A CN 1574283 A CN1574283 A CN 1574283A CN 200410047963 A CN200410047963 A CN 200410047963A CN 1574283 A CN1574283 A CN 1574283A
Authority
CN
China
Prior art keywords
wiring
cmp
film
copper
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200410047963.3A
Other languages
English (en)
Inventor
佐竹光成
松本宗之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1574283A publication Critical patent/CN1574283A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种掩埋布线的形成方法及半导体器件，提供一种抑制发生布线不良、能够形成可靠性高的铜布线的掩埋布线的形成方法以及利用该形成方法而制造的半导体器件。在形成了沟槽的绝缘膜(10)上依次淀积氮化钽膜(11)、铜膜(12)，再利用对铜的研磨速率远远大于对氮化钽的研磨速率且含有足够的铜保护膜形成剂的浆液进行第一化学机械研磨。于是，沟槽内的铜膜的上面位置便与氮化钽膜的上面位置一样高。接着，再在对铜的研磨速率大于或等于对氮化钽的研磨速率的条件下进行第二化学机械研磨而形成铜布线(13)。通过根据铜膜的上面位置适当地改变第二化学机械研磨的条件，第二化学机械研磨后的铜膜的上面位置便与绝缘膜的上面位置一样高或者比它低，从而能减少布线不良的产生。

Description

掩埋布线的形成方法及半导体器件
技术领域
本发明涉及一种利用了半导体集成电路的制造工序等中的化学机械研磨CMP(Chemical Mechanial Polishing)的掩埋布线(金属镶嵌布线)的形成方法及利用该方法而制成的半导体器件。
背景技术
随着半导体器件性能的不断提高，近年来由金属镶嵌工艺制成的铜布线得到了广泛的应用。参考附图来说明用以形成金属镶嵌布线的
现有技术。
图4A～图4G为剖面图，示出了现有的掩埋铜布线的形成工序。
首先，如图4A所示，在硅衬底上形成晶体管等以后，再淀积例如由FSG(氟硅玻璃)制成的氧化膜140。之后，再利用光刻及干蚀刻在硅衬底上形成例如深度400nm的沟槽。接着，利用PVD法在晶片的整个上面淀积厚度30nm左右的氮化钽膜141，再在氮化钽膜141上分别利用PVD法淀积例如厚度150nm的铜、用电解电镀法淀积例如厚度550nm的铜而形成铜膜142。
接着，若在对铜的研磨速率远远大于对氮化钽的研磨速率的条件下进行以氮化钽膜为止挡膜的第一化学机械研磨，则沟槽内的铜的上面便成为或者与氮化钽膜表面一样高(参考图4B)或者下凹的状态(参考图4E)。
这里，铜的上面往下凹是因为浆液(研磨液slurry)中含有用以蚀刻铜的成份的缘故。具体而言，是因为与铜离子形成水溶性螯合物(chelatecomplex)的有机酸造成的。甘氨酸等为有机酸之一例。并且，还在浆液中添加过氧化氢等氧化剂以便将铜离子化。
使用有机酸作浆液的一种成份的目的，在于提高对铜的研磨速率，但是因为若使用有机酸，铜的上面就会凹凸不平，所以有时将保护铜上面的保护膜形成剂添加到浆液中作为消除以上不良现象的对策。喹哪啶酸、哌嗪、BTA(苯骈三氮唑)等为保护膜形成剂。铜的化学机械研磨，是重复地进行按：(1)形成保护膜、(2)机械地除去该保护膜而露出新的铜面、(3)利用氧化剂和有机酸蚀刻铜这样的顺序连续进行的这三个工序。并且，通过将浆液中的各种成份的含有量最佳化，便能象图4B所示的那样使铜上面的高度与氮化钽膜上面的高度大致一样高。
接着，如图4C或者图4F所示，在对氮化钽的研磨速率远远大于对铜及氧化膜的研磨速率的条件下，进行以氧化膜140为止挡膜的第二化学机械研磨而形成铜布线143。铜布线143便因为研磨速率的不同而凸起。图4C示出了接着图4B的工序，图4F示出了接着图4E的工序。根据ITRS(International Technology Roadmap forSemiconductors)2001，当布线间隔为0.13μm时铜布线高度的减少量在50nm左右。随着元件的微细化，对铜布线高度的减少量的要求也严格起来了。因此，在第二化学机械研磨中，不研磨铜的工艺是主流，其结果是有可能造成铜凸起。
使第二化学机械研磨在氧化膜140的上面完全停下来并不是一件简单的事情，如果浆液的配合未最佳化，有时就会研磨到氧化膜140，如图4F所示。此时，当然铜布线144也同样凸起。而且，因氧化膜140遭研磨，故氧化膜140的上面便比图4C所示的氧化膜140的上面低。
[专利文献]日本特开平5-275366
然而，当采用上述现有的研磨方法时，在进行第二化学机械研磨的过程中铜上面凸起来了。而且，因为铜的硬度为FSG等氧化膜的硬度的1/6，为氮化钽的硬度的1/14，质软，所以如图4C后的图4D、图4F后的图4G所示，突出的铜被研磨垫、研磨粒子等机械地带动而有时候引起布线短路145、146。这在布线间的空间(space)最小、布线宽度较大的情况下尤其明显。我们推测：这是由于布线宽度大，凸起的铜的体积大之故。
发明内容
本发明的目的，在于：提供一种抑制出现布线不良、能够形成可靠性高的铜布线的掩埋布线形成方法以及利用该形成方法而制造的半导体器件。
本发明的掩埋布线的形成方法，包括：在设在衬底上并形成有沟槽的绝缘膜上或者其上方形成阻挡金属膜以后，再在所述阻挡金属膜上淀积布线主要材料的步骤(a)，以所述阻挡金属膜为止挡膜对所述布线主要材料进行化学机械研磨的步骤(b)，以及在所述步骤(b)后，至少对所述阻挡金属膜进行化学机械研磨而形成包含覆盖所述沟槽内的阻挡金属与所述布线主要材料的掩埋布线的步骤(c)。根据所述步骤(b)结束之际的所述布线主要材料的上面位置改变所述步骤(c)的化学机械研磨的条件。
根据这一方法，若根据步骤(b)的研磨状况适当地改变步骤(c)中的研磨条件，便能防止掩埋布线的上面凸起，而能减少出现布线不良的频率。
例如，在所述步骤(c)结束时，所述掩埋布线的上面位置和所述沟槽以外的部分的所述绝缘膜的上面位置一样高或者比它低。这样一来，就能减少相邻掩埋布线之间出现短路等不良现象。
所述步骤(b)结束之际的所述布线主要材料的上面位置大致和所述阻挡金属膜的上面位置一样高，在所述步骤(c)中，在对所述布线主要材料的研磨速率大于或等于对所述阻挡金属膜的研磨速率的条件下进行化学机械研磨。这样，就确实能使掩埋布线的上面位置和绝缘膜的上面一样高或者比它低，故能够抑制布线不良的发生。
最好是，在所述步骤(b)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、柠檬酸或者甘氨酸以及重量百分比大于或等于0.6％的喹哪啶酸。
最好是，在所述步骤(c)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、草酸以及重量百分比小于或等于0.2％的喹哪啶酸。
最好是，在所述步骤(b)结束之际的所述布线主要材料的上面位置在所述阻挡金属膜的下面和上面之间的情况下，在所述步骤(c)中，当设对所述阻挡金属膜的研磨速率为a、对所述布线主要材料的研磨速率为b时，在对所述布线主要材料的研磨速率和对所述阻挡金属膜的研磨速率之比b/a大于0小于1这样的条件下进行化学机械研磨。根据这一方法，能够使掩埋布线的上面位置与绝缘膜的上面一样高或者比它还低，从而能够减少布线不良的发生。
在这一情况下，最好是，在所述步骤(b)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、柠檬酸或者甘氨酸以及重量百分比为0.2％～0.6％的喹哪啶酸。
另外，最好是，在所述步骤(c)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、草酸、以及重量百分比为0.2％～0.6％的喹哪啶酸。
若在所述步骤(b)结束之际的所述布线主要材料的上面位置比所述阻挡金属膜的下面位置低的情况下，在所述步骤(c)中，在有选择地对所述阻挡金属膜进行研磨的条件下进行化学机械研磨，就能减少布线不良的发生，所以是很理想的。而且，在这一方法下，很容易进行控制而在步骤(c)中让掩埋布线不凸起。
在这一情况下，最好是，在所述步骤(b)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、柠檬酸或者甘氨酸以及重量百分比小于或等于0.2％的喹哪啶酸。特别是，即使由于喹哪啶酸的浓度设定得比较低而选择弱的研磨条件，也能对所述布线主要材料进行研磨，因此能够抑制伤痕的出现。
最好是，在所述步骤(c)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、草酸以及重量百分比大于或等于0.6％的喹哪啶酸。
若在所述步骤(c)的化学机械研磨中所用的浆液中所含的所述研磨粒子的浓度为重量百分比小于或等于5％，则能防止绝缘膜遭研磨，所以是很理想的。
若含于在所述步骤(c)的化学机械研磨中所用的浆液中的所述研磨粒子的一次粒径小于或等于50nm，则能防止绝缘膜遭研磨，所以是很理想的。
最好是，在所述步骤(c)的化学机械研磨中所用的浆液中进一步含有界面活性剂。
在所述步骤(a)之前，还包括：在所述绝缘膜上形成用以形成所述沟槽的硬掩膜的步骤，在所述步骤(c)中，对所述阻挡金属膜进行化学机械研磨，并且对所述硬掩膜进行化学机械研磨，由此即使在绝缘膜由低介电常数材料等抗蚀刻性低的材料构成的情况下，也可在不引起布线不良的情况下形成掩埋布线。因此，能够实现布线间的绝缘膜的相对介电常数下降了的半导体器件。
还可以在所述步骤(c)中通过化学机械研磨来进一步研磨所述绝缘膜。
在研磨绝缘膜的情况下，最好是，在所述步骤(c)的化学机械研磨中所用的浆液，含有其浓度大于或等于5％的重量百分比的研磨粒子。
最好是，在所述步骤(c)的化学机械研磨中所用的浆液中所含的所述研磨粒子的一次粒径大于或等于50nm。
本发明的半导体器件，其包括：衬底，设在所述衬底上形成有沟槽的绝缘膜，以及包含设在所述绝缘膜中所述沟槽内的阻挡金属和设在所述阻挡金属上掩埋所述沟槽的布线主要材料的掩埋布线。所述布线主要材料的上面位置和所述绝缘膜的上面一样高或者比它低。
这样，与所述布线主要材料的上面比绝缘膜的上面高的情况相比，能够减少布线间电容。特别是，与现有的布线主要材料的上面比低介电常数膜的上面还高的半导体器件相比，在形成有沟槽的绝缘膜为低介电常数膜，绝缘膜上形成有由SiN膜等制成的、相对介电常数很高的扩散防止膜的情况下，布线间电容会大大地减少。而且还能够减少布线不良的发生率。
另外，最好是，所述布线主要材料的上面和所述绝缘膜的上面的高度差为0nm～50nm。
特别是，最好是所述布线主要材料的上面比所述绝缘膜的上面凹。
附图说明
图1A～图1F为剖面图，示出了本发明的第一个实施例所涉及的掩埋布线的形成方法。
图2A～图2F为剖面图，示出了本发明的第二个实施例所涉及的掩埋布线的形成方法。
图3A～图3E为剖面图，示出了本发明的第三个实施例所涉及的掩埋布线的形成方法。
图4A～图4G为剖面图，示出了现有的掩埋铜布线的形成工序。
具体实施方式
为改善现有技术下所存在的不良现象，本案发明人想到了改良形成铜布线时的化学机械研磨这一办法。经过多次研究分析，得知：若在第一化学机械研磨中研磨了铜膜以后，再在第二化学机械研磨中改变研磨条件、浆液的液体组成，便能使铜布线的上面和氧化膜的上面的高度一样高或者比它低。在现有方法下，在第一化学机械研磨和第二化学机械研磨中也改变了浆液的组成，但没有对例如图4B所示的状态和图4E所示的状态下的衬底进行条件不同的第二化学机械研磨。
在第一化学机械研磨中，对铜的研磨速率大于对氮化钽的研磨速率是必不可少的条件。然而，由于铜保护膜形成剂的种类、浓度不同，第一化学机械研磨刚刚进行完以后，铜布线的上面既有和阻挡膜(氮化钽膜)的上面一样高的时候，也有比氧化膜的上面低的时候。
本申请发明人发现了：根据铜布线的形状的不同而改变了对铜和氮化钽的蚀刻的选择比以后，防止了铜布线凸起，从而能够抑制布线不良。在以下所示的实施例中对该方法进行具体的说明。
(第一个实施例)
图1A～图1F为剖面图，示出了本发明的第一个实施例所涉及的掩埋布线的形成方法。
首先，如图1A所示，在半导体或者绝缘性衬底上形成晶体管等半导体器件以后，再淀积例如由FSG等制成的绝缘膜10。之后，再利用光刻及干蚀刻在绝缘膜10上形成例如深度400nm的沟槽。这里，绝缘膜10的材料，除了FSG以外，还可为硅氧烷系、有机聚合物、多孔材料、CVD聚合物等低介电常数材料等。
接着，利用PVD法在晶片的整个上面形成例如厚度30nm的氮化钽膜11作导电材料膜，接着再利用PVD法淀积布线主要材料例如铜例如150nm、利用电解电镀法淀积布线主要材料例如铜例如550nm而形成铜膜12。
另外，除氮化钽可作导电材料以外，钽、钛、铌、钼、钨，或者含有这些材料的合金，或者这些材料的氮化化合物，或者这些材料的碳化化合物、或者这些材料的叠层膜也可作导电材料。
布线主要材料可为铜，除此以外，还可为铝、钨、银或者含有这些材料的合金等。
接着，如图1B所示，使用对铜的研磨速率远远大于对氮化钽的研磨速率且含有足够的铜保护膜形成剂的浆液进行第一化学机械研磨。在第一化学机械研磨中，氮化钽膜成为研磨的止挡膜，沟槽内的铜膜的上面的位置基本上与不包括沟槽的绝缘膜10上的氮化钽膜的上面位置一样高。
这里，示出了用在第一化学机械研磨中的浆液的组成之例。浆液中含有：作为研磨粒子的氧化硅、作为氧化剂的过氧化氢、与铜离子形成螯合物的甘氨酸和喹哪啶酸、用以提高与氮化钽的选择比的聚亚烷基亚胺(polyalkylenimine)等。甘氨酸为用以提高对铜的研磨速率的成份；喹哪啶酸起铜保护膜形成剂的作用，最好是含有重量百分比大于或等于0.6％的喹哪啶酸。另外，这是浆液的组成的一个例子，只要是对铜的研磨速率大于对氮化钽等阻挡金属材料的研磨速率且铜的蚀刻得不到促进这样的组成，也可以是除此以外的其它组成。
接着，如图1C、图1D所示，在对铜的研磨速率大于或等于对氮化钽的研磨速率的条件下，进行以绝缘膜10为止挡膜的第二化学机械研磨，而形成阻挡金属膜17及铜布线13。
在图1C、图1D所示的工序中，几乎不磨削绝缘膜10，铜布线13的上面位置和绝缘膜的上面位置一样高或者比它低。
这里，示出了用于第二化学机械研磨的浆液的组成之例。本实施例中所用的浆液中含有：作为研磨粒子的氧化硅、作为氮化钽的氧化剂的过氧化氢、作为还原剂的草酸、作为铜的保护膜形成剂的重量百分比小于或等于0.2％的喹哪啶酸等。另外，草酸与铜离子形成螯合物，起提高对铜的研磨速率的作用。相反，喹哪啶酸却抑制对铜的研磨速率。在为该浆液的情况下，对铜的研磨速率比对氮化钽的研磨速率稍微大一些。
为防止底层氧化膜也遭研磨，最好是使研磨粒子的重量浓度小于或等于5％，而且，最好是，粒子的一次粒径也小于或等于50nm。也有含界面活性剂的时候。
采用以上方法，在第二化学机械研磨中将对铜的研磨速率设定得与对氮化钽的研磨速率相等或者比它大，铜布线的上面就不会凸起。所以，铜就不会溢出来，而可充分地抑制布线间的短路。另外，对铜的研磨速率与对氮化钽的研磨速率相等或者比它大以后，浆液的组成就不限于上述情况了。
到这里为止，说明的是在第二化学机械研磨中铜不凸起的情况，最后要说明的是有关铜布线高度的减少量抑制到了哪种程度这一问题，布线高度的减少有以下三个基准。
首先，作为第一个基准为ITRS(International Technology Roadmapfor Semiconductors)中所记载的数值。从记载在这里的数值来看，基本上是不允许布线高度减少。
作为第二个基准，有一个用以满足实际的半导体器件所要求的布线延迟规格的铜布线的高度。在工作频率不十分高的情况下，允许铜布线的高度有某种程度的减少。而且，就是在工作频率很高的情况下，也能够根据布线的布置情况来应付它。
作为第三个基准，为：在铜布线下凹的情况下，在形成该区域的上层布线时工艺上出现不出现问题。针对于此，是采用在铜布线上淀积绝缘膜，并通过研磨该绝缘膜缓和下凹以解决这一问题的。因此，虽然铜布线高度的减少量以上述第一个基准为目标，但实际上只要满足上述第二个基准就不会出现什么不良现象。
另外，图1E、图1F示出了在图1C所示的第二化学机械研磨中有意识地磨削底层绝缘膜的情况。在通过干蚀刻形成沟槽、孔(via)之际，为抑制不加工的区域的绝缘膜减少，通常做法是在整个上面淀积抗干蚀刻性很高的膜，称该膜为硬掩膜(Hard Mask)。在要形成沟槽的绝缘膜为FSG(相对介电常数约为3.7)的情况下，例如使用SiN(相对介电常数约为6.5)作硬掩膜；在要形成沟槽的绝缘膜为SiOC(相对介电常数约为2.7)等低介电常数(相对介电常数小于或等于3)的情况下，例如使用等离子体TEOS(相对介电常数约为4.2)作硬掩膜。特别是，在绝缘膜10为用相对介电常数小于或等于3的低介电常数(低k)材料制成的情况下，因为抗蚀刻性很低，所以就必须形成硬掩膜。
在形成硬掩膜的情况下，淀积硬掩膜后形成沟槽。之后再依次形成氮化钽膜、铜膜。在第一化学机械研磨中研磨铜膜一直研磨到硬掩膜上的氮化钽膜露出来为止，接着在第二化学机械研磨中研磨氮化钽膜、铜膜及硬掩膜而形成阻挡金属膜17及铜布线13。
这样有意识地磨削底层绝缘膜(绝缘膜10)的情况下，可以采用以下方法，即或是将浆液中的研磨粒子(氧化硅)的重量浓度提高到大于或等于5％那么高，或者是将一次粒径加大到大于或等于50nm那么大，或者是用氧化铝来代替氧化硅等。因为氧化铝比氧化硅硬，所以能提高对氧化膜的研磨速率。这里，浆液的液体成份可以和图1C、图1D所示的例子中所用的浆液的液体成份一样，但为了使对绝缘膜的研磨速率不超过对铜的研磨速率，要适当地决定研磨粒子的浓度、粒径。这样，要么是如图1E所示，铜布线13的上面与绝缘膜10的上面一样高；要么是如图1F所示，铜布线13的上面比绝缘膜10的上面低。
如上所述，根据本实施例的掩埋布线的形成方法，在第一化学机械研磨中铜膜12的上面基本上和氮化钽膜11的上面一样高的情况下，让对铜的研磨速率和对氮化钽的研磨速率一样大或者比它大来进行第二化学机械研磨，这样做便能防止铜布线13的上面凸起。
另外，如图1C～图1F中的任一个图所示，利用上述掩埋布线的形成方法制成的本实施例的半导体器件，在形成有晶体管等半导体元件的衬底的上方，具有：形成有沟槽的绝缘膜10、覆盖沟槽的阻挡金属膜17、形成在阻挡金属膜17上并将沟槽掩埋起来的铜布线13。这里所说的“掩埋布线”是由阻挡金属膜17和铜布线13构成的。
在本实施例的半导体器件中，铜布线13的上面位置和绝缘膜10的上面一样高或者比它低。于是，如上所述，能够抑制在制造工序中在布线间产生短路等不良现象。
而且，与图4C～图4G所示的现有的半导体器件相比，本实施例的半导体器件中的布线间电容减少了。在图4C～图4G所示的半导体器件中，在后工序中在氧化膜140及铜布线144上形成扩散防止膜。因为一般情况下扩散防止膜的相对介电常数比氧化膜的大，所以在具有上面形成了凸起的铜布线的现有半导体器件中，会在相邻的铜布线中从沟槽中溢出的那一部分铜布线之间产生较大的电容。因此，与现有技术相比，本实施例中的半导体器件中的布线间电容减少，从而能抑制动作的延迟。这在形成有沟槽的绝缘膜为低介电常数膜、形成在绝缘膜上的扩散防止膜的绝缘膜由氮化硅膜制成的情况下尤其明显。并且，本发明的其它实施例所涉及的半导体器件也具有以上有利之处。
另外，在本实施例的半导体器件中，最好是铜布线13的上面和绝缘膜10的上面的高度差为0nm～50nm。因为若高度差大于或等于50nm，铜布线的剖面面积就有可能变小，电阻值也就有可能上升。
最好是铜布线13的上面比绝缘膜10的上面凹。若铜布线13的上面往下凹，相邻布线间的最小距离实质上就变长了，故确实能够防止布线间短路。
(第二个实施例)
图2A～图2F为剖面图，示出了本发明的第二个实施例所涉及的掩埋布线的形成方法。
首先，如图2A所示，在半导体或者绝缘性衬底上形成晶体管等半导体器件以后，再淀积由例如FSG等构成的绝缘膜20。之后，再利用光刻及干蚀刻在绝缘膜20上形成例如深度400nm的沟槽。这里，绝缘膜20的材料，除了FSG以外，还可为硅氧烷系、有机聚合物、多孔材料、CVD聚合物等低介电常数材料等。
接着，利用PVD法在晶片的整个上面形成例如厚度30nm的氮化钽膜21作导电材料膜，接着利用PVD法淀积布线主要材料例如铜例如150nm、利用电解电镀法淀积布线主要材料例如铜例如550nm而形成铜膜22。
另外，除氮化钽可作导电材料以外，钽、钛、铌、钼、钨，或者含有这些材料的合金，或者这些材料的氮化化合物，或者这些材料的碳化化合物、或者这些材料的叠层膜也可作导电材料。
布线主要材料可为铜，除此以外，还可为铝、钨、银或者含有这些金属的合金等。
接着，如图2B所示，使用对铜的研磨速率远远大于对氮化钽的研磨速率且合有适量的铜保护膜形成剂的浆液进行第一化学机械研磨。在第一化学机械研磨中，氮化钽膜成为研磨的止挡膜，沟槽内的铜膜的上面位置位于形成在不包括沟槽的绝缘膜20上的氮化钽膜的下面位置以上且它的上面位置以下。
在本实施例的方法中，如下所述，在第一化学机械研磨中所用的浆液的组成有一部分和第一个实施例不同。在本实施例的方法中所用的浆液和第一个实施例一样，含有：作为研磨粒子的氧化硅、作为氧化剂的过氧化氢、与铜粒子形成螯合物的甘氨酸和喹哪啶酸、用以提高与氮化钽的选择比的聚亚烷基亚胺等。甘氨酸起提高对铜的研磨速率的作用；喹哪啶酸起铜保护膜形成剂的作用。这里为使铜凹一些，而将喹哪啶酸的含有量即重量百分比设定为0.2％～0.6％。由于与第一个实施例中所用的浆液相比喹哪啶酸减少了，因此即使减少负荷、相对速度等削弱了研磨条件，也仍能确保对铜的研磨速率，从而能够减少铜表面的伤痕。
接着，如图2C所示，在设对氮化钽的研磨速率为a、研磨垫对铜的研磨速率为b时，在对铜的研磨速率与对氮化钽的研磨速率之比b/a在从0到1这一范围内这样的条件下，以绝缘膜20为止挡膜进行第二化学机械研磨而形成铜布线23。在本工序中几乎不磨削绝缘膜20，铜布线23的上面位置和绝缘膜20的上面位置一样高(参考图2C)或者比它低(参考图2D)。
这里，示出了在第二化学机械研磨中所用的浆液的组成之例。浆液中含有：作为研磨粒子的氧化硅、作为氮化钽的氧化剂的过氧化氢、作为还原剂的草酸、作为铜保护膜形成剂且重量百分比为0.2％～0.6％的喹哪啶酸等。另外，草酸与铜离子形成螯合物，起提高对铜的研磨速率的作用，相反，喹哪啶酸却抑制研磨速率。而且，铜保护膜形成剂可为少量的哌嗪、BTA。在为该浆液的情况下，对铜的研磨速率变得比对氮化钽的研磨速率小，其选择比可根据浆液中的各种成份之比来调整。例如，使其不含有铜保护膜形成剂而去降低过氧化氢的浓度，也能收到效果。为抑制底层绝缘膜(绝缘膜20)遭研磨，最好是将研磨粒子的重量浓度设定为小于或等于5％，并且，最好是将粒子的一次粒径设定为小于或等于50nm。另外，让浆液中含有界面活性剂也是一种办法。
采用以上方法以后，因为在第二化学机械研磨中将对铜的研磨速率确保在某一程度上，所以铜不会凸起。结果是，铜不会溢出到相邻的沟槽中，也就能充分地抑制产生在布线间的短路了。
说明了在第二化学机械研磨中铜不会凸起的情况，最后要说明的是将铜布线高度的减少量抑制到哪种程度这一问题。象在第一个实施例中所说明的那样，布线高度的减少有以下三个基准。
首先，作为第一个基准，为ITRS中所记载的数值。从记载在这里的数值来看，基本上是不允许布线高度减少。
作为第二个基准，有一个用以满足实际的半导体器件所要求的布线延迟规格的铜布线高度。在工作频率不十分高的情况下，允许铜布线高度有某种程度的减少。而且，就是在工作频率很高的情况下，也可根据对布线的布置来应付它。
作为第三个基准，为：在铜布线下凹的情况下，在形成该区域的上层布线时工艺上出现不出现问题。针对于此，是采用在铜布线上淀积绝缘膜并研磨该绝缘膜这一做法来缓和下凹，从而解决这一问题的。因此，虽然理想情况是铜布线的减少量满足上述第一个基准，但实际上只要满足上述第二个基准即可。换句话说，只要满足上述第二个基准，对铜的研磨速率比对氮化钽的研磨速率大也是可以的。
另外，图2E、图2F示出了在图2C所示的第二化学机械研磨中有意识地磨削底层绝缘膜的情况。在利用干蚀刻形成沟槽、孔之际，为抑制不加工的区域的绝缘膜减少，通常做法是在整个上面淀积抗干蚀刻性很高的膜，称该膜为硬掩膜。在要形成沟槽的绝缘膜为FSG(相对介电常数约为3.7)的情况下，例如使用SiN(相对介电常数约为6.5)作硬掩膜；在要形成沟槽的绝缘膜为SiOC(相对介电常数约为2.7)等低介电常数(相对介电常数小于或等于3)的情况下，例如使用等离子体TEOS(相对介电常数约为4.2)作硬掩膜。特别是，在绝缘膜20由相对介电常数小于或等于3的低介电常数材料制成的情况下，因为抗蚀刻性很低，所以必须形成硬掩膜。
在形成硬掩膜的情况下，淀积硬掩膜后形成沟槽，之后再依次形成氮化钽膜、铜膜。在第一化学机械研磨中研磨铜膜一直研磨到硬掩膜上的氮化钽膜露出来为止，接着在第二化学机械研磨中研磨氮化钽膜、铜膜及硬掩膜而形成阻挡金属膜24及铜布线23。
在这样有意识地磨削底层绝缘膜(绝缘膜20)的情况下，可以采用以下方法，即或是将浆液中的研磨粒子(氧化硅)的重量浓度提高到大于或等于5％那么高，或者是将一次粒径加大到大于或等于50nm那么大，或者是用氧化铝来代替氧化硅等。此时，为使对绝缘膜的研磨速率不超过对铜的研磨速率，要适当地决定研磨粒子的浓度、粒径。这样一来，要么就是如图2E所示，铜布线23的上面与绝缘膜20的上面一样高；要么就是如图2F所示，铜布线23的上面比绝缘膜20的上面低。
如上所述，根据本实施例的掩埋布线的形成方法，在第一化学机械研磨中在铜膜22的上面位置在形成在沟槽以外的绝缘膜20上的氮化钽膜的下面位置以上且在它的上面位置以下的情况下，在将对铜的研磨速率确保在某一程度的条件下进行第二化学机械研磨，这样便能防止铜布线23的上面凸起。
(第三个实施例)
图3A～图3E为剖面图，示出了本发明的第三个实施例所涉及的掩埋布线的形成方法。
首先，如图3A所示，在半导体或者绝缘性衬底上形成晶体管等半导体器件以后，再淀积例如由FSG等制成的绝缘膜30。之后，再利用光刻及干蚀刻在绝缘膜30上形成例如深度400nm的沟槽。这里，绝缘膜30的材料，除了FSG以外，还可为硅氧烷类、有机聚合物、多孔材料、CVD聚合物等低介电常数材料等。
接着，利用PVD法在晶片的整个上面形成例如厚度30nm的氮化钽膜31作导电材料膜，接着利用PVD法淀积布线主要材料例如铜例如150nm、利用电解电镀法淀积布线主要材料例如铜例如550nm而形成铜膜32。
另外，除氮化钽可作导电材料以外，钽、钛、铌、钼、钨，或者含有这些材料的合金，或者这些材料的氮化化合物，或者这些材料的碳化化合物，或者这些材料的叠层膜也可作导电材料。
除了可用铜作布线主要材料以外，还可用铝、钨、银或者含有这些金属的合金作布线主要材料。
接着，如图3B所示，使用对铜的研磨速率远远大于对氮化钽的研磨速率且含有少量的铜保护膜形成剂或者完全不含铜保护膜形成剂的浆液进行第一化学机械研磨。在第一化学机械研磨中，氮化钽膜成为研磨的止挡膜，沟槽内的铜膜的上面位置位于形成在不包括沟槽的绝缘膜30上的氮化钽膜31的下面之下。只不过是，最好是铜膜的上面和氮化钽膜31的下面之差小于或等于50nm。
在本实施例的方法中，在第一化学机械研磨中所使用的浆液，如下所述，与第一及第二个实施例有一些不同。在本实施例的方法下所用的浆液中含有：作为研磨粒子的氧化硅、作为氧化剂的过氧化氢、与铜离子形成螯合物的甘氨酸，用以提高与氮化钽的选择比的聚亚烷基亚胺等。甘氨酸具有提高对铜的研磨速率的效果。在铜上面凹凸不平的情况下，添加重量百分比小于或等于0.2％的喹哪啶酸。在本实施例中所用的浆液中，因为喹哪啶酸含有量少，所以即使研磨条件比第一及第二个实施例中的研磨条件弱，也能确保对铜的研磨速率。正因为如此而能减少伤痕。
接着，如图3C所示，在与铜相比还是选择氮化钽来研磨的条件下，进行以绝缘膜30为止挡膜的第二化学机械研磨而形成铜布线33。在本工序中，几乎不磨削绝缘膜30，铜布线33的上面位置位于绝缘膜30的上面之下。
这里，示出了用于第二化学机械研磨的浆液的组成例。浆液中含有：作为研磨粒子的氧化硅、作为氮化钽的氧化剂的过氧化氢、作为还原剂的草酸、作为铜保护膜形成剂且重量百分比大于或等于0.6％的喹哪啶酸等。另外，草酸与铜离子形成螯合物，起提高对铜的研磨速率的作用，相反，喹哪啶酸却抑制研磨速率。铜保护膜形成剂为哌嗪、BTA等也是可以的。若降低该浆液中的过氧化氢的浓度，就能进一步抑制对铜的研磨速率。而且，为防止底层氧化膜也遭研磨，最好是使研磨粒子的重量浓度小于或等于5％，而且，最好是，粒子的一次粒径也小于或等于50nm。也有含有界面活性剂的情况。
采用以上方法，在第二化学机械研磨中，有选择地仅对氮化钽进行研磨，所以铜不会凸起。因此，铜就不会从相邻的沟槽中溢出来，而可充分地抑制布线间的短路。
接着，最后要说明的是将铜布线的高度的减少量抑制到哪种程度这一问题。如在第一个实施例及第二个实施例中所说明的那样，布线高度的减少有以下三个基准。
首先，作为第一个基准，为ITRS中所记载的数值。从记载在这里的数值来看，基本上是不允许布线高度有减少。
作为第二个基准，有一个用以满足实际的半导体器件所要求的布线延迟规格的铜布线高度。当工作频率不十分高的情况下，允许铜布线高度有某种程度的减少。而且，就是在工作频率很高的情况下，也可根据对布线的布置来应付它。
作为第三个基准，为：在铜布线下凹的情况下，在形成该区域的上层布线时工艺上出现不出现问题。针对于此，是采用在铜布线上淀积绝缘膜并研磨该绝缘膜这一做法来缓和下凹，从而解决问题的。因此，虽然理想情况是铜布线高度的减少量满足上述第一个基准，但实际上只要满足上述第二个基准就可以了。换句话说，只要满足上述第二个基准，对铜的研磨速率比第二个实施例中的还大也是可以的。
另外，图3D、图3E示出了在图3C所示的第二化学机械研磨中有意识地磨削底层绝缘膜的情况。在利用干蚀刻形成沟槽、孔之际，为抑制不加工的区域的绝缘膜减少，通常做法是在整个上面淀积抗干蚀刻性很高的硬掩膜。在要形成沟槽的绝缘膜为FSG(相对介电常数约为3.7)的情况下，例如使用SiN(相对介电常数约为6.5)作硬掩膜；在要形成沟槽的绝缘膜为SiOC(相对介电常数约为2.7)等低介电常数(相对介电常数小于或等于3)的情况下，例如使用等离子体TEOS(相对介电常数约为4.2)作硬掩膜。特别是，在用相对介电常数小于或等于3的低介电常数材料构成绝缘膜30的情况下，因为抗蚀刻性很低，所以必须形成硬掩膜。
在形成硬掩膜的情况下，淀积硬掩膜后形成沟槽，之后再依次形成氮化钽膜、铜膜。然后，在第一化学机械研磨中研磨铜膜一直研磨到硬掩膜上的氮化钽膜露出来为止，接着再在第二化学机械研磨中研磨氮化钽膜、铜膜及硬掩膜而形成阻挡金属膜34及铜布线33。
在这样有意识地磨削底层绝缘膜(绝缘膜30)的情况下，可以采用以下方法，即或是将浆液中的研磨粒子(氧化硅)的重量浓度提高到大于或等于5％那么高，或者将一次粒径加大到大于或等于50nm那么大，或者是用氧化铝来代替氧化硅等。此时为使对绝缘膜的研磨速率不超过对铜的研磨速率，要适当地决定研磨粒子的浓度、粒径。这样一来，要么就是如图3D所示，铜布线33的上面与绝缘膜30的上面一样高；要么就是如图3E所示，铜布线33的上面比绝缘膜30的上面低。
另外，在图3B所示的第一化学机械研磨中，在沟槽内的铜表面比磨去底层绝缘膜的那一部分还低的情况下，因为有必要抑制对铜的研磨速率，所以上述方法是没有问题的。但是，在第一化学机械研磨中，在沟槽内的铜表面比磨去底层绝缘膜的那一部分还高的情况下，为在进行第二化学机械研磨时铜不凸起，而有必要调整浆液以获得适当的对铜的研磨速率。具体而言，或者是降低浆液中的铜保护膜形成剂的浓度，或者是提高过氧化氢的浓度。在这种情况下，铜布线33的形状如图3E所示。
根据本发明的掩埋布线的形成方法，在利用金属镶嵌工艺形成铜布线之时，通过根据进行完第一化学机械研磨之后的铜膜的上面位置来改变第二化学机械研磨的条件，能防止铜布线凸起，从而能够减少布线不良的发生率。
本发明的半导体器件，包括：衬底，形成在上述衬底上且形成有沟槽的绝缘膜，以及包含形成在所述绝缘膜中所述沟槽内的阻挡金属和形成在所述阻挡金属上掩埋所述沟槽的布线主要材料的掩埋布线。因为所述布线主要材料的上面位置和所述绝缘膜的上面一样高或者比它低，所以能够使这时的布线间电容比布线主要材料的上面比绝缘膜的上面高的情况下的小。特别是，与布线主要材料的上面比低介电常数膜的上面还高的现有半导体器件相比，在形成有沟槽的绝缘膜为低介电常数膜、绝缘膜上形成有由SiN膜等形成且相对介电常数高的扩散防止膜的情况下，布线间电容会大大地减少。而且还能够降低布线不良的发生率。

Claims (23)

1.一种掩埋布线的形成方法，其特征在于：包括
在设在衬底上、形成有沟槽的绝缘膜上或者其上方形成阻挡金属膜以后，再在所述阻挡金属膜上淀积布线主要材料的步骤(a)，
以所述阻挡金属膜为止挡膜对所述布线主要材料进行化学机械研磨的步骤(b)，以及
在所述步骤(b)后，至少对所述阻挡金属膜进行化学机械研磨而形成包含覆盖所述沟槽内的阻挡金属与所述布线主要材料的掩埋布线的步骤(c)；
根据所述步骤(b)结束之际的所述布线主要材料的上面位置改变所述步骤(c)的化学机械研磨的条件。
2.根据权利要求1所述的掩埋布线的形成方法，其特征在于：
在所述步骤(c)结束时，所述掩埋布线的上面位置与所述沟槽以外的部分的所述绝缘膜的上面位置一样高或者比它低。
3.根据权利要求1所述的掩埋布线的形成方法，其特征在于：
所述步骤(b)结束之际的所述布线主要材料的上面位置大致与所述阻挡金属膜的上面位置一样高；
在所述步骤(c)中，在对所述布线主要材料的研磨速率大于或等于对所述阻挡金属膜的研磨速率的条件下进行化学机械研磨。
4.根据权利要求3所述的掩埋布线的形成方法，其特征在于：
在所述步骤(b)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、柠檬酸或者甘氨酸以及重量百分比大于或等于0.6％的喹哪啶酸。
5.根据权利要求3所述的掩埋布线的形成方法，其特征在于：
在所述步骤(c)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、草酸以及重量百分比小于或等于0.2％的喹哪啶酸。
6.根据权利要求1所述的掩埋布线的形成方法，其特征在于：
所述步骤(b)结束之际的所述布线主要材料的上面位置在所述阻挡金属膜的下面和上面之间；
在所述步骤(c)中，当设对所述阻挡金属膜的研磨速率为a、对所述布线主要材料的研磨速率为b时，在对所述布线主要材料的研磨速率和对所述阻挡金属膜的研磨速率之比b/a大于0小于1的条件下进行化学机械研磨。
7.根据权利要求6所述的掩埋布线的形成方法，其特征在于：
在所述步骤(b)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、柠檬酸或者甘氨酸以及重量百分比为0.2％～0.6％的喹哪啶酸。
8.根据权利要求6所述的掩埋布线的形成方法，其特征在于：
在所述步骤(c)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、草酸、以及重量百分比为0.2％～0.6％的喹哪啶酸。
9.根据权利要求1所述的掩埋布线的形成方法，其特征在于：
所述步骤(b)结束之际的所述布线主要材料的上面位置比所述阻挡金属膜的下面低；
在所述步骤(c)中，在有选择地对所述阻挡金属膜进行研磨的条件下进行化学机械研磨。
10.根据权利要求9所述的掩埋布线的形成方法，其特征在于：
在所述步骤(b)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、柠檬酸或者甘氨酸以及重量百分比小于或等于0.2％的喹哪啶酸。
11.根据权利要求9所述的掩埋布线的形成方法，其特征在于：
在所述步骤(c)的化学机械研磨中所用的浆液，含有：研磨粒子、过氧化氢、草酸、以及重量百分比大于或等于0.6％的喹哪啶酸。
12.根据权利要求1所述的掩埋布线的形成方法，其特征在于：
在所述步骤(c)的化学机械研磨中所用的浆液中所含的所述研磨粒子的浓度为重量百分比小于或等于5％。
13.根据权利要求1所述的掩埋布线的形成方法，其特征在于：
在所述步骤(c)的化学机械研磨中所用的浆液中所含的所述研磨粒子的一次粒径小于或等于50nm。
14.根据权利要求1所述的掩埋布线的形成方法，其特征在于：
在所述步骤(c)的化学机械研磨中所用的浆液中进一步含有界面活性剂。
15.根据权利要求1所述的掩埋布线的形成方法，其特征在于：
在所述步骤(a)之前，还包括：在所述绝缘膜上形成用以形成所述沟槽的硬掩膜的步骤；
在所述步骤(c)中，对所述阻挡金属膜进行化学机械研磨，并且对所述硬掩膜进行化学机械研磨。
16.根据权利要求15所述的掩埋布线的形成方法，其特征在于：
在所述步骤(c)中，还通过化学机械研磨来研磨所述绝缘膜。
17.根据权利要求16所述的掩埋布线的形成方法，其特征在于：
在所述步骤(c)的化学机械研磨中所用的浆液，含有：浓度为重量百分比大于或等于5％的研磨粒子。
18.根据权利要求16所述的掩埋布线的形成方法，其特征在于：
在所述步骤(c)的化学机械研磨中所用的浆液中所含的所述研磨粒子的一次粒径大于或等于50nm。
19.根据权利要求1～18中的任一项权利要求所述的掩埋布线的形成方法，其特征在于：
所述布线主要材料，为从铜、铝、钨、银或者是含有这些金属的合金中选出来的一种材料。
20.根据权利要求1所述的掩埋布线的形成方法，其特征在于：
所述阻挡金属膜，为包含从钽、钛、铌、钼、钨或者是含有这些金属的合金中选出的一种材料的单层膜或者叠层膜。
21.一种半导体器件，其特征在于，包括：衬底，设在所述衬底上形成了沟槽的绝缘膜，以及包含设在所述绝缘膜中的所述沟槽内的阻挡金属和设在所述阻挡金属上掩埋所述沟槽的布线主要材料的掩埋布线，
所述布线主要材料的上面位置和所述绝缘膜的上面一样高或者比它低。
22.根据权利要求21所述的半导体器件，其特征在于：
所述布线主要材料的上面和所述绝缘膜的上面的高度差为0nm～50nm。
23.根据权利要求21所述的半导体器件，其特征在于：
所述布线主要材料的上面比所述绝缘膜的上面凹。
CN200410047963.3A 2003-06-09 2004-06-09 掩埋布线的形成方法及半导体器件 Pending CN1574283A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP163492/2003 2003-06-09
JP2003163492A JP2004363524A (ja) 2003-06-09 2003-06-09 埋め込み配線の形成方法および半導体装置

Publications (1)

Publication Number Publication Date
CN1574283A true CN1574283A (zh) 2005-02-02

Family

ID=33487574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410047963.3A Pending CN1574283A (zh) 2003-06-09 2004-06-09 掩埋布线的形成方法及半导体器件

Country Status (3)

Country Link
US (1) US20040248401A1 (zh)
JP (1) JP2004363524A (zh)
CN (1) CN1574283A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214600A (zh) * 2010-04-02 2011-10-12 中芯国际集成电路制造(上海)有限公司 降低铜互连结构中铜的电迁移的方法及铜互连结构
CN102569170A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(北京)有限公司 互连结构的制造方法
CN102651358A (zh) * 2011-02-23 2012-08-29 索尼公司 连结电极及其制造方法和半导体器件及其制造方法
CN105575905A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632658B1 (ko) * 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2007012679A (ja) * 2005-06-28 2007-01-18 Asahi Glass Co Ltd 研磨剤および半導体集積回路装置の製造方法
KR100725803B1 (ko) * 2006-12-05 2007-06-08 제일모직주식회사 실리콘 웨이퍼 최종 연마용 슬러리 조성물　및 이를 이용한실리콘 웨이퍼 최종 연마 방법
KR100817088B1 (ko) * 2007-02-16 2008-03-26 삼성전자주식회사 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법
US9443796B2 (en) 2013-03-15 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Air trench in packages incorporating hybrid bonding

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555466B1 (en) * 1999-03-29 2003-04-29 Speedfam Corporation Two-step chemical-mechanical planarization for damascene structures on semiconductor wafers
JP3450247B2 (ja) * 1999-12-28 2003-09-22 Ｎｅｃエレクトロニクス株式会社 金属配線形成方法
JP2002075927A (ja) * 2000-08-24 2002-03-15 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214600A (zh) * 2010-04-02 2011-10-12 中芯国际集成电路制造(上海)有限公司 降低铜互连结构中铜的电迁移的方法及铜互连结构
CN102214600B (zh) * 2010-04-02 2013-03-27 中芯国际集成电路制造(上海)有限公司 降低铜互连结构中铜的电迁移的方法及铜互连结构
CN102569170A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(北京)有限公司 互连结构的制造方法
CN102651358A (zh) * 2011-02-23 2012-08-29 索尼公司 连结电极及其制造方法和半导体器件及其制造方法
CN105575905A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN105575905B (zh) * 2014-10-09 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置

Also Published As

Publication number Publication date
US20040248401A1 (en) 2004-12-09
JP2004363524A (ja) 2004-12-24

Similar Documents

Publication Publication Date Title
CN1160773C (zh) 半导体器件的制造方法
CN1293622C (zh) 半导体器件及其制造方法
US8629560B2 (en) Self aligned air-gap in interconnect structures
CN1547769A (zh) 形成用于衬底的凸起触点的方法
CN1893020A (zh) 半导体器件及其制造方法
CN1614764A (zh) 半导体器件的制造方法
CN1458689A (zh) 半导体器件
CN1933124A (zh) 制造半导体器件的方法
CN1790702A (zh) 改进的hdp氮化物基ild盖层
CN1419277A (zh) 以金属硬遮罩层制作双镶嵌插销的方法
CN1855423A (zh) 用于制造具有金属线的半导体器件的方法
US10497614B2 (en) Semiconductor structure and fabrication method thereof
CN100343975C (zh) 半导体装置的制造方法
CN1402344A (zh) 具有多个布线层的半导体器件及其制造方法
CN1750249A (zh) 集成电路中的半导体装置及其制造方法
CN1444279A (zh) 半导体器件及其制作方法
CN1574283A (zh) 掩埋布线的形成方法及半导体器件
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
CN100341135C (zh) 半导体装置
CN1295762C (zh) 研磨金属层的方法
CN1429873A (zh) 用于金属的化学机械抛光浆液及利用该浆液制备半导体装置的金属线接触插头的方法
CN1225019C (zh) 防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法
CN1825561A (zh) 半导体装置中形成金属线的方法
CN1595635A (zh) 半导体装置及其制造方法
CN1930664A (zh) 研磨剂以及研磨方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication