CN1574337A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1574337A
CN1574337A CNA2004100480522A CN200410048052A CN1574337A CN 1574337 A CN1574337 A CN 1574337A CN A2004100480522 A CNA2004100480522 A CN A2004100480522A CN 200410048052 A CN200410048052 A CN 200410048052A CN 1574337 A CN1574337 A CN 1574337A
Authority
CN
China
Prior art keywords
electrically conductive
conductive barrier
perforated membrane
semiconductor device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100480522A
Other languages
English (en)
Inventor
依田孝
尾本诚一
金子尚史
江泽弘和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1574337A publication Critical patent/CN1574337A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

公开了一种半导体器件，包括：多孔膜，形成于半导体衬底上，所述多孔膜具有从沟槽和孔中选择的至少一个掩埋凹槽；导电阻挡层，形成于掩埋凹槽的内表面上；导电部分，掩埋于掩埋凹槽中，在多孔膜和导电部分之间间隔有导电阻挡层；以及混合层，形成于多孔膜和导电阻挡层之间并含有多孔膜的成分和导电阻挡层的成分。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请基于并要求2003年6月10日提交的在先的日本专利申请2003-165147的优先权，其整个内容在此引入作为参考。
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
近年来，随着半导体器件的小型化和增加运行速度的发展，在半导体器件中广泛采用多层结构的布线结构代替过去采用的单层结构的布线结构。然而，小型化、高运行速度和在半导体器件中多层布线结构的采用引起相邻布线层之间的电容和布线电阻的增加，从而带来信号传输延迟的问题。用相邻布线层之间的电容(C)和布线电阻(R)的乘积，即时间常数CR表示信号传输延迟。
过去已经采取了各种措施试图避免信号传输延迟。例如，已经研究使用低电阻的铜布线代替铝布线来降低布线电阻。然而，很难通过传统的干蚀刻过程很好地制作铜膜。既然如此，在形成铜布线的情况下通常采用下述镶嵌过程(damascene process)。具体地说，在形成于半导体衬底上的层间绝缘膜中首先形成与布线等宽的沟槽，接着在包括沟槽的层间绝缘膜上形成铜膜。然后通过化学机械抛光(CMP)过程从层间绝缘膜的表面除去多余的铜膜以形成掩埋铜布线。
另一方面，作为降低相邻布线层之间的电容的措施，已经研究使用例如相对介电常数不高于2.5的低介电常数的多孔膜作为层间绝缘膜代替通过CVD方法形成的硅氧化物膜。
当在上述多孔膜中形成掩埋的铜布线时，预先在形成于多孔膜中的沟槽的内表面上形成薄导电阻挡层以阻止用作布线材料的铜的扩散，接着在被导电阻挡层覆盖的沟槽内掩埋铜布线。例如，日本专利公开(Kokai)号2002-110789教导了形成包围在阻挡层中的掩埋铜布线的过程包括这样的步骤：在诸如氢倍半硅氧烷膜的多孔膜(具有低介电常数的绝缘膜)中形成布线沟槽，通过例如溅射方法的已知方法在布线沟槽内形成诸如Ta层或TaN层的导电阻挡层，在包括在其中形成有阻挡层的布线沟槽的多孔膜上形成铜膜，并通过CMP方法除去位于布线沟槽外部的铜膜和阻挡层的不需要的部分以形成包围在阻挡层中的掩埋铜布线。
然而，如果在通过溅射方法形成导电阻挡层的情况下增加了布线沟槽的纵横比，即布线沟槽的深度与布线沟槽的开口部分的宽度之比，布线沟槽的开口部分被阻挡材料封闭，从而很难在布线沟槽的内表面上形成具有理想厚度的导电阻挡层。此外，很难在布线沟槽的内表面上以足够高的接合强度形成导电阻挡层。
发明内容
根据本发明的第一方面，提供了一种半导体器件，包括：
多孔膜，形成于半导体衬底上，所述多孔膜具有从沟槽和孔中选择的至少一个掩埋凹槽；
导电阻挡层，形成于掩埋凹槽的内表面上；
导电部分，掩埋于掩埋凹槽中，在多孔膜和导电部分之间间隔有导电阻挡层；以及
混合层，形成于多孔膜和导电阻挡层之间并含有多孔膜的成分和导电阻挡层的成分。
根据本发明的第二方面，提供了一种制造半导体器件的方法，包括：
在从在形成于半导体衬底上的多孔膜中形成的沟槽和孔中选择的至少一个掩埋凹槽的内表面上通过热CVD方法形成成分组成基本相同的至少两个导电阻挡层；以及
在其中形成有导电阻挡层的掩埋凹槽中掩埋导电部分；
其中设定用于形成第一导电阻挡层的热CVD过程的压力低于用于形成包括第二导电阻挡层的其它导电阻挡层的热CVD过程的压力。
此外，根据本发明的第三方面，提供了一种制造半导体器件的方法，包括：
在从在形成于半导体衬底上的多孔膜中形成的沟槽和孔中选择的至少一个掩埋凹槽的内表面上通过等离子体CVD过程形成第一导电阻挡层；
在其中形成有第一导电阻挡层的掩埋凹槽的内表面上通过热CVD过程或原子层沉积形成至少一个第二导电阻挡层；以及
在其中形成有第二导电阻挡层的掩埋凹槽中掩埋导电部分。
附图说明
图1的截面图示出了根据本发明的第一实施例的半导体器件的结构；
图2A到2F的截面图共同示出了根据本发明的第二实施例的半导体器件的制造过程；
图3A和3B的截面图共同示出了根据本发明的第二实施例在通过在决定供应速率的条件下的热CVD方法形成导电阻挡层的步骤中在布线沟槽附近的多孔膜的状态；
图4示出了在本发明的实例1中布线沟槽附近的多孔膜的EDX深度分布；
图5示出了在本发明的实例1中获得的半导体芯片中施加到第二布线层的电压和相邻布线层之间的漏电流之间的关系；
图6示出了在对比实例1中获得的半导体芯片中施加到第二布线层的电压和相邻层布线之间的漏电流之间的关系。
具体实施方式
现在将参考附图详细说明本发明的一些实施例。
(第一实施例)
图1的截面图示出了根据本发明的第一实施例的具有多层布线结构的半导体器件的结构。
如图所示，在其中形成有有源元件(未示出)的半导体衬底(半导体晶片)1上形成包括多个构成掩埋凹槽的布线沟槽2的第一层间绝缘膜3。在形成于第一层间绝缘膜3中的布线沟槽2中掩埋第一层布线4，在第一层布线4和布线沟槽2的表面之间间隔有导电阻挡层5。顺便提一句，有可能通过过孔填充(未示出)把某些第一层布线4与在半导体衬底1中形成的有源元件电连接。
第一层间绝缘膜3有可能由如硅氧化物膜、硼磷硅玻璃膜(BPSG膜)、磷硅玻璃膜(PSG膜)、SiOF膜、有机旋涂玻璃或聚酰亚胺膜的无孔膜形成。
第一层布线4和过孔填充由例如铜、铝、钨、或含有这些金属的合金形成。
导电阻挡层5由例如TiSiN、TaN、WN、WSiN或TaAlN形成。导电阻挡层5是单层结构或是叠层结构都是可接受的。
在其中掩埋有第一层布线4的第一层间绝缘膜3上形成扩散阻止膜6以阻止构成第一层布线4的金属的扩散。在扩散阻止膜6上形成包括多孔膜7和绝缘保护膜8的叠层结构，以使多孔膜直接与扩散阻止膜6接触。应该注意，包括多孔膜7和绝缘保护膜8的叠层结构构成第二层间绝缘膜9。在第二层间绝缘膜9中将过孔10形成为开口的，过孔10是穿过扩散阻止膜6延伸到第一层布线4的掩埋凹槽。在第二层间绝缘膜9的过孔10所在的那部分和第二层间绝缘膜9的其它部分中形成构成掩埋凹槽的布线沟槽11。在布线沟槽11中掩埋第二层布线12，在第二层布线12和布线沟槽11的内表面之间间隔有导电阻挡层13。顺便提一句，可以通过借助于在过孔10中掩埋导电材料形成的过孔填充14把例如图中的左侧布线12的某些第二层布线12的底部与第一层布线4电连接。此外，在多孔膜7和导电阻挡层13之间的界面处形成混合层15。混合层15含有多孔膜7的成分和导电阻挡层13的成分。应该注意，混合层15包括由多孔膜7构成的层以及导电阻挡层13的成分，该导电阻挡层13的成分存在于该层的开放的孔中。
上述扩散阻止膜6由例如SiN、SiC或SiCN形成。
上述多孔膜7包括开放的孔并具有例如不大于2.5的相对介电常数的低介电常数。满足特定需求的多孔膜7由例如多孔甲基倍半硅氧烷膜(多孔MSQ膜)、多孔聚亚芳基醚膜(多孔PAE膜)或多孔氢倍半硅氧烷膜(多孔HSQ膜)形成。特定的多孔膜由例如涂覆方法形成。
上述绝缘保护膜8由例如有机倍半硅氧烷膜或无机倍半硅氧烷膜形成。
布线沟槽11具有1.5或更大，例如1.5到2的纵横比(D/W)，即深度(D)与宽度(W)的比。
第二层布线12和过孔填充14由例如铜、铝、钨、或含有这些金属的合金形成。
导电阻挡层13由例如TiSiN、TaN、WN、WSiN或TaAlN形成。导电阻挡层13是单层结构或是叠层结构都是可接受的。
如上所述，混合层15含有多孔膜7的成分和导电阻挡层13的成分。阻挡层13的成分的浓度理想地在导电阻挡层13一侧高并随距导电阻挡层13的距离的增加而逐渐降低。此外，在导电阻挡层13一侧的多孔膜7的开放的孔理想地基本被导电阻挡层13的成分封闭。
混合层15的厚度理想地不大于30nm，更理想地落入2nm到20nm的范围。如果混合层15的厚度超过30nm，有可能在形成于包括多孔膜7的第二层间绝缘膜9中的相邻第二层布线12之间产生漏电流。
如上所述，根据本发明的第一实施例，在形成于第二层间绝缘膜9中的布线沟槽11和过孔10的内表面上形成导电阻挡层13。此外，在与导电阻挡层13接触的布线沟槽11中形成第二层布线12。在与导电阻挡层13接触的过孔10中形成过孔填充14。此外，在包括于第二层间绝缘膜9中的多孔膜7和导电阻挡层13之间的界面处形成含有多孔膜7的成分和导电阻挡层13的成分的混合层15。特定的结构允许改善导电阻挡层13与布线沟槽11和过孔10的内表面之间的接合强度。
特别地是，在这样的情况下可以进一步改善导电阻挡层13与布线沟槽11和过孔10的内表面之间的接合强度：其中构造混合层15以设置导电阻挡层13的成分的浓度在阻挡层13一侧高并随距阻挡层13的距离的增加而逐渐降低，并至少在导电阻挡层13一侧多孔膜7的开放的孔基本被导电阻挡层13的成分封闭。结果，有可能提供具有高可靠性的掩埋布线结构的半导体器件。
此外，在混合层15的厚度不大于30nm的情况下，有可能阻止在形成于包括多孔膜7的第二层间绝缘膜9中的相邻第二层布线12之间的漏电流。
更具体地说，如上所述，混合层15可以有效地改善导电阻挡层13与布线沟槽11和过孔10的内表面之间的接合强度。也应该注意，混合层15含有导电阻挡层13的成分。因此，如果增加混合层15的厚度，特别是在多孔膜7的平面方向的厚度，电流趋向于通过混合层15从形成于包括多孔膜7的第二层间绝缘膜9中的第二层布线12漏向相邻的第二层布线12。
在此情况下，有可能通过把混合层15的厚度限制在不大于30nm的水平，即把混合层15的厚度限制到这样的水平来抑制或阻止在形成于第二层间绝缘膜9中的相邻第二层布线12之间的漏电流：在该水平上，混合层15不执行在形成于包括多孔膜7的第二层间绝缘膜9中的相邻第二层布线12之间的漏电流的通道的功能。
特别地是，通过把混合层15的厚度限制在不大于30nm的水平并通过控制混合层15中含有的导电阻挡层13的成分的浓度分布以使上述浓度在导电阻挡层13一侧高并随距导电阻挡层13的距离的增加而逐渐降低，可以更有效地阻止相邻第二层布线12之间的漏电流。
如上所述，在本发明的第一实施例中，有可能在包括具有低介电常数的多孔膜7的第二层间绝缘膜9中形成具有高接合强度的第二层布线12，并阻止相邻第二层布线12之间的漏电流，从而有可能提供可靠性高、性能稳定的半导体器件。
(第二实施例)
现在将参考图2A到2F说明作为本发明的第二实施例的上述根据本发明的第一实施例的半导体器件的制造方法。
(第一步骤)
第一步，在其中预先形成有有源元件(未示出)的半导体衬底(半导体晶片)1上形成第一层间绝缘膜3。然后，在第一层间绝缘膜3上形成例如抗蚀剂图形的图形，接着把抗蚀剂图形用作掩膜通过反应离子蚀刻(RIE)有选择地除去第一层间绝缘膜3以形成延伸到半导体衬底1的表面的过孔(未示出)。形成过孔后，使用另一掩膜图形通过RIE在第一层间绝缘膜3的规定的过孔所在的那个部分和第一层间绝缘膜3的其它部分中形成布线沟槽2。此外，在包括过孔和布线沟槽2的第一层间绝缘膜3上通过例如溅射方法形成导电阻挡层5，接着在导电阻挡层5上形成布线材料膜。
下一步，通过化学机械抛光(CMP)处理除去位于不包括过孔和布线沟槽2的第一层间绝缘膜3上的多余的布线材料膜和导电阻挡层5，以在第一层间绝缘膜3中形成包围在导电阻挡层5中的第一层布线4和包围在导电阻挡层5中并通过过孔填充(未示出)与在半导体衬底1中形成的有源元件电连接的第一层布线(未示出)。CMP处理包括用于除去例如位于第一层间绝缘膜3上的多余的布线材料膜的第一CMP处理，以及用于除去位于第一层间绝缘膜3上的多余的导电阻挡层5的第二CMP处理。
可以使用与如前结合本发明的第一实施例所述的材料和方法相同的材料和方法形成第一层间绝缘膜3和导电阻挡层5。
有可能使用例如铜、铝、钨、或含有这些金属的合金作为布线材料。
可以通过利用例如溅射方法在整个表面形成种子层来形成布线材料膜，接着采用把种子层用作公共电极的电镀法。
(第二步骤)
如图2B所示，在其中掩埋有第一层布线4的第一层间绝缘膜3上形成扩散阻止膜6。然后，通过例如涂覆方法在扩散阻止膜6上形成多孔膜7，接着在多孔膜7上形成绝缘保护膜8以形成包括多孔膜7和绝缘保护膜8的第二层间绝缘膜9。
可以使用与如前结合本发明的第一实施例所述的材料相同的材料形成扩散阻止膜6、多孔膜7和绝缘保护膜8。
可以通过例如CVD方法形成扩散阻止膜6和绝缘保护膜8中的每一个。
在此后说明的用于除去由抗蚀剂图形形成的掩膜的干蚀刻过程和此后说明的用于除去多余的布线材料的化学机械抛光(CMP)处理中，绝缘保护膜8起保护位于绝缘保护膜8下面的多孔膜7的作用。
(第三步骤)
如图2C所示，在包括多孔膜7和绝缘保护膜8的叠层结构的第二层间绝缘膜9上形成诸如抗蚀剂图形的图形，接着把抗蚀剂图形用作掩膜通过RIE有选择地除去第二层间绝缘膜9以形成过孔10，过孔10是延伸到扩散阻止膜6的掩埋凹槽。然后，使用另一掩膜图形通过RIE在第二层间绝缘膜9的过孔10所在的那部分和第二层间绝缘膜9的其它部分中形成布线沟槽11，接着通过RIE除去扩散阻止膜6的暴露部分。
(第四步骤)
通过使用规定的原料气体的热CVD方法在包括过孔10和布线沟槽11的第二层间绝缘膜9上形成至少两个导电阻挡层，例如两个导电阻挡层。在此步骤中，在比形成第二导电阻挡层的热CVD过程的压力低的压力下执行形成第一导电阻挡层的热CVD过程。换句话说，在决定供应速率的条件下形成第一导电阻挡层。如图3A所示，在特定条件下的热CVD过程中，原料气体21从例如布线沟槽11渗入形成于多孔膜7中的开放的孔22。应该注意，在此步骤中在决定供应速率的条件下形成膜。因此，如图3B所示，在从膜形成开始的很短时间内在暴露于布线沟槽11内表面的开放的孔22的那部分中分解原料气体21以引起阻挡材料23的聚集，结果暴露于布线沟槽11内表面的开放的孔22的开口被阻挡材料23封闭。结果阻止原料气体21渗入开放的孔22的深处，即渗入到距布线沟槽11相当远的位置。结果，从布线沟槽11向形成于多孔膜7中的开放的孔22的内部区域，例如向在与多孔膜7的表面平行的方向上的内部区域聚集阻挡材料23的区域被限制为从布线沟槽11的内表面测量不大于例如30nm的厚度。结果，如图2D所示，在布线沟槽11和过孔10的内表面附近的多孔膜7上形成了含有多孔膜7的成分和导电阻挡层的成分并具有受控厚度的混合层15。由于如图3A和3B所示的导电阻挡层的聚集效应，形成混合层15以使阻挡层的成分的浓度在布线沟槽11和过孔10的内表面附近高并随距布线沟槽11和过孔10的内表面的距离的增加而逐渐降低，并使位于上述内表面上的多孔膜7的开放的孔基本被导电阻挡层的成分封闭。然后，在高压下的热CVD过程，即在满足该步骤的覆盖范围的决定反应速率的条件下的热CVD过程，在半导体衬底1没有被暴露于空气的情况下执行，从而在包括具有形成于其内表面附近的混合层15的布线沟槽11和过孔10的第二层间绝缘膜9上形成导电阻挡层13，如图2D所示。
根据形成的导电阻挡层的类型，在热CVD过程中可以使用各种原料气体。例如，在形成由TiSiN构成的导电阻挡层的情况下，使用含有如下的混合气体：从四(二甲胺)钛(TDMAT)、四(二乙胺)钛(TDEAT)和TiCl4中选择的至少一种钛化合物气体，从SiH4和Si2H6中选择的至少一种硅化合物气体，以及从NH3和N2中选择的至少一种含氮气体。在形成由TaN构成的导电阻挡层的情况下，使用含有如下的混合气体：从五(二甲胺)钽(PDMAT)和叔丁基亚胺三(二乙酰胺)钽(TBTDET)中选择的钽化合物气体，以及从NH3和N2中选择的至少一种含氮气体。在形成由WN构成的导电阻挡层的情况下，使用含有如下的混合气体：诸如WF6气体的钨化合物气体，以及从NH3和N2中选择的至少一种含氮气体。在形成由WSiN构成的导电阻挡层的情况下，使用含有如下的混合气体：诸如WF6气体的钨化合物气体，从SiH4气体和Si2H6气体中选择的至少一种硅化合物气体，以及从NH3气体和N2气体中选择的至少一种含氮气体。在形成由TaAlN构成的导电阻挡层的情况下，使用含有如下的混合气体：从PDMAT气体和TBTDET气体中选择的钽化合物气体，从三甲基铝(TMA)气体和二甲基铝氢化物气体中选择的至少一种铝化合物气体，以及从NH3气体和N2气体中选择的至少一种含氮气体。此外，在热CVD过程中，与上述的原料气体一起使用诸如Ar气、He气或N2气的载气也是可接受的。
理想地在300到370℃的温度和0.4到0.8Torr的压力下执行形成第一导电阻挡层的热CVD过程。此外，理想地在300到370℃的温度和不低于1.0Torr的压力下执行形成包括第二导电阻挡层的其它导电阻挡层的热CVD过程。如果在小于0.4Torr的压力下执行形成第一导电阻挡层的热CVD过程，降低了阻挡层的形成速率从而降低了半导体器件的生产率。另一方面，如果在超过0.8Torr的压力下执行形成第一导电阻挡层的CVD过程，很难在决定供应速率的条件下形成阻挡层，导致很难限制导电阻挡层的成分渗入多孔膜和导电阻挡层之间的界面附近的区域。此外，如果在小于1.0Torr的压力下执行形成例如第二导电阻挡层的热CVD过程，很难在具有高纵横比的掩埋凹槽的内表面上形成满足该步骤的覆盖范围的导电阻挡层。
(第五步骤)
如图2E所示，在形成于包括布线沟槽11和过孔10的第二层间绝缘膜9上的导电阻挡层13上形成布线材料膜16。
下一步，通过CMP处理除去位于不包括布线沟槽11和过孔10的第二层间绝缘膜9上的多余的布线材料膜16和导电阻挡层13，以在第二层间绝缘膜9中形成包围在导电阻挡层13中的第二层布线12和包围在导电阻挡层13中并通过过孔填充14与第一层布线4连接的第二层布线12，从而制造如图2F所示的半导体器件。
有可能使用例如铜、铝、钨、或含有这些金属的合金作为上述布线材料。
可以通过利用例如溅射方法在整个表面形成种子层来形成布线材料膜，接着采用把种子层用作公共电极的电镀法。
CMP处理包括用于除去例如位于第二层间绝缘膜9上的多余的布线材料膜的第一CMP处理和用于除去位于第二层间绝缘膜9上的多余的导电阻挡层13的第二CMP处理。
如上所述，根据本发明的第二实施例，在第二层间绝缘膜9中形成了构成掩埋凹槽的过孔10和布线沟槽11。当通过热CVD过程在过孔10和布线沟槽11的内表面上形成成分基本相同的至少两个导电阻挡层时，在比行成包括第二导电阻挡层的其它导电阻挡层的热CVD过程的压力低的压力下执行形成第一导电阻挡层的热CVD过程。换句话说，建立了决定供应速率的条件。结果，如图2D所示，有可能在布线沟槽11和过孔10的内表面附近的多孔膜7上形成含有多孔膜7的成分和导电阻挡层的成分并具有受控厚度的混合层15。然后，在高压下的热CVD过程，即在满足该步骤的覆盖范围的决定反应速率的条件下的热CVD过程被执行。结果，有可能在包括布线沟槽11和过孔10的内表面的第二层间绝缘膜9上形成具有高接合强度的导电阻挡层13，在第二层间绝缘膜9和导电阻挡层13之间间隔有混合层15。
特别地是，理想地在300到370℃的温度和0.4到0.8Torr的压力下执行形成第一导电阻挡层的热CVD过程，并理想地在300到370℃的温度和不低于1.0Torr的压力下执行形成包括第二导电阻挡层的其它导电阻挡层的热CVD过程。在此情况下，有可能在布线沟槽11和过孔10的内表面附近的多孔膜7上形成厚度被控制到不高于例如30nm水平的混合层15。也有可能在包括布线沟槽11和过孔10的内表面的第二层间绝缘膜9上形成具有高接合强度且厚度相对均匀的导电阻挡层13，在第二层间绝缘膜9和导电阻挡层13之间间隔有混合层15。
在形成导电阻挡层13后，在包括布线沟槽11和过孔10的第二层间绝缘膜9上形成布线材料膜16，接着通过CMP处理除去第二层间绝缘膜9上的多余的布线材料膜16和多余的导电阻挡层13。结果，有可能在布线沟槽11和过孔10中形成每个都包围在具有高接合强度的导电阻挡层13中的第二层布线12和过孔填充14。
也应该注意，因为可以在布线沟槽11和过孔10的内表面附近的多孔膜7上形成具有可控厚度的混合层15，有可能通过在包括多孔膜7的第二层间绝缘膜9中形成第二层布线12来阻止相邻第二层布线12之间的漏电流，如前结合本发明的第一实施例所述。
如上所述，在本发明的第二实施例中，可以在包括具有低介电常数的多孔膜7的第二层间绝缘膜9中以高接合强度形成第二层布线12。此外，可以阻止相邻第二层布线12之间的漏电流。结果，根据本发明的第二实施例的制造方法使得有可能制造可靠性高、性能稳定的半导体器件。
(第三实施例)
本发明的第三实施例涉及上述根据本发明的第二实施例的半导体器件的制造过程(第四步骤)。具体地说，在本发明的第三实施例中，在形成第一导电阻挡层时用使用规定的原料气体的等离子体CVD过程代替在低压下的热CVD过程，接着采用热CVD过程在第一导电阻挡层上形成额外的导电阻挡层以形成叠层结构的导电阻挡层。
在第三实施例中采用的等离子体CVD过程中使用与用于如前结合本发明的第二实施例所述的热CVD过程的原料气体类似的原料气体。此外，在等离子体CVD过程中与原料气体一起使用诸如Ar气、He气或N2气的载气。
当通过使用例如配有安装有平行板电极的真空容器的等离子体CVD装置执行等离子体CVD过程时，真空容器内的真空度理想地设定为1mTorr到15mTorr。
理想地在300到370℃的温度和不低于1.0Torr的压力下执行热CVD过程。虽然根据不同的膜形成方法在多个导电阻挡层之间产生成分的细微差别是可接受的，但理想地，如上述本发明的第二实施例那样，通过等离子体CVD过程和热CVD过程形成的多个导电阻挡层具有基本相同的成分。
如上所述，在本发明的第三实施例中，在决定供应速率的条件下通过等离子体CVD过程形成第一导电阻挡层，结果如上述第二实施例那样，有可能在布线沟槽11和过孔10的内表面附近的多孔膜7上形成含有多孔膜7的成分和导电阻挡层的成分并具有受控厚度的混合层15。也应该注意，根据混合层15中含有的导电阻挡层的成分的分布构造混合层15以使在布线沟槽11和过孔10的内表面附近的浓度高且该浓度随距上述内表面的距离的增加而逐渐降低，并使位于上述内表面的多孔膜7的开放的孔基本被导电阻挡层的成分封闭。
如上所述，根据本发明的第三实施例，有可能如上述第二实施例那样在包括布线沟槽11和过孔10的内表面的第二层间绝缘膜9上以高接合强度形成混合层15。此外，有可能在包括多孔膜7的第二层间绝缘膜9中形成多个第二层布线12以便可阻止相邻第二层布线12之间的漏电流。
结果，有可能制造具有在包括具有低介电常数的多孔膜7的第二层间绝缘膜9中掩埋的第二层布线12的、可靠性高的、呈现出稳定性能的半导体器件。
顺便提一句，在上述本发明的第一到第三实施例的每一个中，半导体器件包括在其中形成有掩埋布线的两个绝缘膜。可选择地，半导体器件也可能包括多层布线结构，其中在三个或多个绝缘膜中形成有掩埋布线。
此外，在上述第一到第三实施例的每一个中，包括多孔膜和绝缘保护膜的叠层结构的绝缘膜被用作在其中形成有掩埋布线的第二绝缘膜。然而，本发明并不局限于特定的结构。例如，有可能使用特定叠层结构的绝缘膜作为第一绝缘膜或包括第二绝缘膜的其它绝缘膜。也可以使用具有特定叠层结构的绝缘膜作为在其中形成有掩埋布线的单层绝缘膜。然而，也有可能形成多个绝缘膜，每个具有在其中形成掩埋布线的特定叠层结构。
此外，在上述本发明的第二和第三实施例的每一个中，在决定供应速率的条件下的膜形成过程之后，在形成导电阻挡层时采用热CVD过程作为膜形成过程。然而，也有可能采用原子层沉积(ALD)过程代替上述热CVD过程。
现在将参考图2A到2F说明本发明的一些实例。
(实例1)
第一步，如图2A所示，在其中形成有有源元件(未示出)的半导体衬底(半导体晶片)1上形成由硅氧化物膜构成的300nm厚的第一层间绝缘膜3。然后，在第一层间绝缘膜3上形成抗蚀剂图形，接着把抗蚀剂图形用作掩膜通过反应离子蚀刻(RIE)有选择地除去第一层间绝缘膜3以形成延伸到半导体衬底1的表面的过孔(未示出)。形成过孔后，使用另一掩膜图形通过RIE方法在第一层间绝缘膜3的规定的过孔所在的那个部分和第一层间绝缘膜3的其它部分中形成布线沟槽2。然后，在包括过孔和布线沟槽2的第一层间绝缘膜3上通过CVD方法形成由TiSiN构成的5nm厚的导电阻挡层5。在形成导电阻挡层5后，通过溅射方法形成100nm厚的铜种子层(未示出)。此外，采用把铜种子层作为公共电极的铜电镀处理以在包括过孔和布线沟槽2的铜种子层上形成铜膜。
下一步，通过化学机械抛光(CMP)处理除去位于不包括过孔和布线沟槽2的第一层间绝缘膜3上的多余的铜膜和多余的导电阻挡层5，以在第一层间绝缘膜3中形成包围在导电阻挡层5中的第一层布线4和包围在导电阻挡层5中并通过过孔填充(未示出)与形成于半导体衬底1中的有源元件连接的另一第一层布线(未示出)。CMP处理包括为除去位于第一层间绝缘膜3上的多余的铜膜而采用的对铜的CMP处理，以及为除去位于第一层间绝缘膜3上的多余的导电阻挡层5而采用的对阻挡层的CMP处理。
下一步，如图2B所示，在其中掩埋有第一层布线4的第一层间绝缘膜3上通过CVD过程形成由SiC构成的100nm厚的扩散阻止膜6。然后，通过涂覆方法在扩散阻止膜6上形成400nm厚的多孔PAE膜(多孔膜)7，接着在多孔PAE膜7上形成由有机硅氧烷化合物构成的200nm厚的绝缘保护膜8以形成包括多孔PAE膜7和绝缘保护膜8的、总厚度为600nm的叠层结构的第二层间绝缘膜9。
下一步，如图2C所示，在具有包括多孔PAE膜7和绝缘保护膜8的叠层结构的第二层间绝缘膜9上形成抗蚀剂图形，接着把抗蚀剂图形用作掩膜通过RIE有选择地除去第二层间绝缘膜9以形成延伸到扩散阻止膜6的过孔10。然后，使用另一掩膜图形通过RIE在第二层间绝缘膜9的规定的过孔10所在的那个部分和第二层间绝缘膜9的其它部分中形成彼此间隔150nm的布线沟槽11，每个布线沟槽11具有150nm的宽度和300nm的深度。此外，通过RIE除去扩散阻止膜6的暴露于过孔的底部的那部分。这些布线沟槽11中的每一个的纵横比(D/W)，即深度(D)与宽度(W)的比为2。
下一步，把半导体衬底1置于真空容器(未示出)中，在真空容器的外部安装有加热器。在此条件下，把用作原料气体的TDMAT/SiH4/N2混合气体的各气体和用作载气的氩气引入真空容器并释放真空容器内的气体以把原料气体的分压设定为0.5Torr，并把膜形成温度设定为330℃。换句话说，在决定供应速率的条件下执行热CVD过程。结果，在包括过孔10和布线沟槽11的第二层间绝缘膜9上形成基本由TiSiN构成且厚度，即在绝缘保护膜8上的厚度为5nm的第一导电阻挡层。在CVD过程后，在多孔膜7的平面方向上从布线沟槽11开始，对例如布线沟槽11附近的多孔膜7进行EDX深度分布分析。图4的图示出了结果。如图4明显示出，只在距布线沟槽11的内表面不大于30nm的距离内发现了渗入多孔膜7的钛(Ti)。此外，发现暴露于布线沟槽11的多孔膜7的孔被TiSiN封闭。换句话说，在布线沟槽11附近的多孔膜7上形成的混合层15由Ti、Si、N、C和O形成。然后，在形成第一导电阻挡层后，把真空容器内的原料气体的分压设定为1.0Torr，并把膜形成温度设定为330℃。换句话说，在决定反应速率的条件下执行热CVD过程。在此情况下，在包括过孔10和布线沟槽11的内表面的第二层间绝缘膜9上形成基本由TiSiN构成的厚度(即在绝缘保护膜8上测量的厚度)为5nm的第二导电阻挡层。通过此过程，如图2D所示，在包括布线沟槽11和过孔10的第二层间绝缘膜9上形成基本由TiSiN构成的、5到10nm厚的导电阻挡层13，布线沟槽11和过孔10的每一个都具有形成于内表面附近的、厚度不大于30nm的混合层15。
下一步，在热CVD过程后，在半导体衬底1没有被暴露于空气的情况下，在位于包括布线沟槽11和过孔10的第二层间绝缘膜9上的导电阻挡层13上通过溅射过程形成100nm厚的铜种子层(未示出)。此外，如图2E所示，采用把铜种子层用作公共电极的铜电镀处理以在包括过孔10和布线沟槽11的铜种子层上形成铜膜16。
在形成铜膜16后，通过CMP处理除去位于不包括过孔10和布线沟槽11的第二层间绝缘膜9上的多余的铜膜16和多余的导电阻挡层13，以在第二层间绝缘膜9中形成包围在导电阻挡层13中的第二层布线12和包围在导电阻挡层13中并通过过孔填充14与第一层布线4电连接的另一第二层布线12，由此在半导体晶片上制造了多个每个具有如图2F所示的多层布线结构的半导体器件(半导体芯片)。CMP处理包括为除去位于第二层间绝缘膜9上的多余的铜膜而采用的对铜的CMP处理，以及为除去位于第二层间绝缘膜9上的多余的导电阻挡层13而采用的对阻挡层的CMP处理。
(对比实例1)
通过除了以下方面都类似于实例1的方法在半导体晶片上制造多个半导体器件(半导体芯片)：只通过在原料气体的分压被设定为1.0Torr且膜形成温度被设定为330℃的热CVD过程，即只通过在决定反应速率的条件下的热CVD过程，在包括在其中形成有过孔和布线沟槽的多孔膜的第二层间绝缘膜上形成导电阻挡层。
对于为实例1和对比实例1的每一个获得的20个半导体芯片，在逐渐增加施加到第二层布线的电压的同时测量布线层之间的漏电流。图5和6分别示出了实例1和对比实例1的结果。
如图5明显示出，对于实例1的所有20个半导体芯片，随电压的增加漏电流缓慢增加，这说明了有可能抑制或阻止相邻第二层布线之间的漏电流。
另一方面，图6示出了当给第二层布线施加小电压时在对比实例1的几乎所有的20个半导体芯片中产生了大漏电流。特定的漏电流是由下述原因产生的。
具体地说，在对比实例1中，只通过在原料气体的分压被设定为1.0Torr且膜形成温度被设定为330℃的热CVD过程，即只通过在决定反应速率的条件下的热CVD过程，在包括在其中形成有过孔和布线沟槽的多孔膜的第二层间绝缘膜上形成导电阻挡层。在决定反应速率的条件下的热CVD过程中，在膜形成操作开始后的很短时间内，暴露于布线沟槽的内表面的孔的开口没有被通过原料气体的沉积形成的阻挡材料封闭。因此，热CVD过程所使用的原料气体从布线沟槽的内表面在形成于多孔膜中的开放的孔的厚度方向和多孔膜的平面方向上渗入多孔膜的深处，以被热分解为阻挡材料。结果，如此形成的阻挡材料保留在多孔膜的内部。这样形成的阻挡材料的残留深度，特别是在多孔膜的平面方向上的残留深度远远超过30nm。结果，如果在包括特定的多孔膜的第二层间绝缘膜中形成第二层布线，在施加到第二层布线的小电压下的相邻布线之间产生了漏电流，因为在位于相邻第二层布线之间的多孔膜的那部分中保留有阻挡材料。
(实例2)
通过除了以下方面类似于实例1的方法在半导体晶片上制造多个半导体器件(半导体芯片)：通过下述方法在包括在其中形成有过孔和布线沟槽的多孔膜的第二层间绝缘膜上形成导电阻挡层。
具体地说，把半导体衬底1置于在真空容器中安装的平行板电极的其中之一上，即置于接地的下电极上。把用作原料气体的TDMAT/SiH4/N2气体的各气体和用作载气的氩气通入真空容器。在释放真空容器内的气体以把真空容器内的压力设定为5Torr后，从13.56MHz的高频电源把输出为1kW的电功率施加到上电极以在平行板电极之间产生等离子体。通过上述在特定的决定供应速率的条件下的等离子体CVD过程，在包括过孔和布线沟槽的第二层间绝缘膜上形成基本由TiSiN构成的厚度为5nm的第一导电阻挡层。在此情况下，使少量的钛(Ti)渗入多孔膜，渗入距离不大于30nm，且暴露于布线沟槽的多孔膜的孔被通过原料气体的沉积形成的TiSiN封闭。然后，在半导体晶片不被暴露于空气的情况下，把半导体晶片安装在真空容器(未示出)中，在真空容器的外部安装有加热器。然后，把用作原料气体的TDMAT/SiH4/N2气体的各气体和用作载气的氩气引入真空容器，并释放真空容器内的气体以把原料气体的分压设定为1.0Torr。此外，把真空容器内的膜形成温度设定为330℃。换句话说，在决定反应速率的条件下执行热CVD过程以在包括过孔和布线沟槽的第二层间绝缘膜上形成基本由TiSiN构成的5nm厚的第二导电阻挡层。通过此过程，如图2D所示，在包括布线沟槽11和过孔10的第二层间绝缘膜9上形成基本由TiSiN构成的5到10nm厚的导电阻挡层13，布线沟槽11和过孔10的每一个具有形成于内表面附近的混合层15，该混合层15的厚度不大于30nm。
对于在实例2获得的20个半导体芯片，如实例1那样，在逐渐增加施加到第二层布线的电压的同时测量相邻布线之间的漏电流。如上述图5所示，对于所有的20个半导体芯片，发现随电压的增加漏电流只缓慢增加，这说明有可能抑制或阻止相邻第二层布线之间的漏电流。
对本领域技术人员来说，额外的优点和修改将是显而易见的。因此，本发明在其更宽的方面并不限于这里示出和说明的具体细节和代表性实施例。因此，只要不脱离所附权利要求书和其等同替换限定的总发明构思的精神或范围，可以进行各种修改。

Claims (20)

1.一种半导体器件，包括：
多孔膜，形成于半导体衬底上，所述多孔膜具有从沟槽和孔中选择的至少一个掩埋凹槽；
导电阻挡层，形成于掩埋凹槽的内表面上；
导电部分，掩埋于掩埋凹槽中，在多孔膜和导电部分之间间隔有导电阻挡层；以及
混合层，形成于多孔膜和导电阻挡层之间并含有多孔膜的成分和导电阻挡层的成分。
2.根据权利要求1的半导体器件，其中所述混合层包括由多孔膜构成的层以及与导电阻挡层相同的成分，该与导电阻挡层相同的成分存在于由多孔膜构成的层的开放的孔中。
3.根据权利要求1的半导体器件，其中所述掩埋凹槽的深度D与宽度W的纵横比D/W为1.5或更大。
4.根据权利要求1的半导体器件，其中所述导电阻挡层由从TiSiN、TaN、WN、WSiN和TaAlN中选择的至少一种制成。
5.根据权利要求2的半导体器件，其中在所述混合层中含有的导电阻挡层的成分的浓度在导电阻挡层一侧高并随距导电阻挡层的距离的增加而逐渐降低，并且在导电阻挡层一侧的多孔膜的开放的孔基本被与导电阻挡层相同的成分封闭。
6.根据权利要求1的半导体器件，其中所述混合层的厚度不大于30nm。
7.一种制造半导体器件的方法，包括：
在从在形成于半导体衬底上的多孔膜中形成的沟槽和孔中选择的至少一个掩埋凹槽的内表面上通过热CVD方法形成成分组成基本相同的至少两个导电阻挡层；以及
在其中形成有导电阻挡层的掩埋凹槽中掩埋导电部分；
其中设定用于形成第一导电阻挡层的热CVD过程的压力低于用于形成包括第二导电阻挡层的其它导电阻挡层的热CVD过程的压力。
8.根据权利要求7的制造半导体器件的方法，其中所述掩埋凹槽的深度D与宽度W的纵横比D/W为1.5或更大。
9.根据权利要求7的制造半导体器件的方法，其中在300到370℃的温度和0.4到0.8Torr的压力下执行用于形成第一导电阻挡层的热CVD过程，并在300到370℃的温度和不低于1.0Torr的压力下执行用于形成包括第二导电阻挡层的其它导电阻挡层的热CVD过程。
10.根据权利要求7的制造半导体器件的方法，其中执行用于形成第一导电阻挡层的热CVD过程以使位于从所述掩埋凹槽的内表面延伸到不大于30nm距离的区域内的多孔膜的开放的孔基本被与导电阻挡层相同的成分封闭。
11.根据权利要求7的制造半导体器件的方法，其中用于形成基本由TiSiN构成的导电阻挡层的每个热CVD过程使用含有如下的混合气体：从四(二甲胺)钛、四(二乙胺)钛和TiCl4中选择的至少一种钛化合物气体，从SiH4和Si2H6中选择的至少一种硅化合物气体，以及从NH3和N2中选择的至少一种含氮气体。
12.根据权利要求7的制造半导体器件的方法，其中通过在形成于包括掩埋凹槽的多孔膜上的导电阻挡层上形成导电膜在掩埋凹槽中掩埋导电部分，然后对导电膜施加化学机械抛光处理。
13.根据权利要求7的制造半导体器件的方法，进一步包括在多孔膜上形成绝缘保护膜，在包括多孔膜和绝缘保护膜的叠层膜中形成掩埋凹槽。
14.一种制造半导体器件的方法，包括：
在从在形成于半导体衬底上的多孔膜中形成的沟槽和孔中选择的至少一个掩埋凹槽的内表面上通过等离子体CVD过程形成第一导电阻挡层；
在其中形成有第一导电阻挡层的掩埋凹槽的内表面上通过热CVD过程或原子层沉积形成至少一个第二导电阻挡层；以及
在其中形成有第二导电阻挡层的掩埋凹槽中掩埋导电部分。
15.根据权利要求14的制造半导体器件的方法，其中所述掩埋凹槽的深度D与宽度W的纵横比D/W为1.5或更大。
16.根据权利要求14的制造半导体器件的方法，其中在300到370℃的温度和不低于1.0Torr的压力下执行用于形成第二导电阻挡层的热CVD过程。
17.根据权利要求14的制造半导体器件的方法，其中执行用于形成第一导电阻挡层的等离子体CVD过程以使位于从所述掩埋凹槽的内表面延伸到不大于30nm距离的区域内的多孔膜的开放的孔基本被与导电阻挡层相同的成分封闭。
18.根据权利要求14的制造半导体器件的方法，其中用于形成基本由TiSiN构成的导电阻挡层的等离子体CVD过程和热CVD过程使用分别含有如下的混合气体：从四(二甲胺)钛、四(二乙胺)钛和TiCl4中选择的至少一种钛化合物气体，从SiH4和Si2H6中选择的至少一种硅化合物气体，以及从NH3和N2中选择的至少一种含氮气体。
19.根据权利要求14的制造半导体器件的方法，其中通过在形成于包括掩埋凹槽的多孔膜上的第一和第二导电阻挡层上形成导电膜在掩埋凹槽中掩埋导电部分，然后对导电膜施加化学机械抛光处理。
20.根据权利要求14的制造半导体器件的方法，进一步包括在多孔膜上形成绝缘保护膜，在包括多孔膜和绝缘保护膜的叠层膜中形成掩埋凹槽。
CNA2004100480522A 2003-06-10 2004-06-10 半导体器件及其制造方法 Pending CN1574337A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP165147/2003 2003-06-10
JP2003165147A JP2005005383A (ja) 2003-06-10 2003-06-10 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1574337A true CN1574337A (zh) 2005-02-02

Family

ID=33508840

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100480522A Pending CN1574337A (zh) 2003-06-10 2004-06-10 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20040251550A1 (zh)
JP (1) JP2005005383A (zh)
KR (1) KR20040111010A (zh)
CN (1) CN1574337A (zh)
TW (1) TWI239554B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558532A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
WO2017177388A1 (zh) * 2016-04-13 2017-10-19 深圳线易科技有限责任公司 具有大深宽比嵌入式金属线的转接板及其制造方法
CN107768348A (zh) * 2017-09-25 2018-03-06 江苏时瑞电子科技有限公司 一种用于铜互联的导电阻挡层材料及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191290A (ja) * 2003-12-25 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
KR100824637B1 (ko) * 2007-06-26 2008-04-25 주식회사 동부하이텍 Ｎｏｒ 플래쉬 디바이스 및 그의 제조 방법
US8017183B2 (en) * 2007-09-26 2011-09-13 Eastman Kodak Company Organosiloxane materials for selective area deposition of inorganic materials
JP2010093116A (ja) * 2008-10-09 2010-04-22 Panasonic Corp 半導体装置及び半導体装置の製造方法
JP6013901B2 (ja) * 2012-12-20 2016-10-25 東京エレクトロン株式会社 Ｃｕ配線の形成方法
CN104037141B (zh) * 2013-03-06 2017-03-01 冼荣基 整流二极管结构
JP6223941B2 (ja) 2014-09-26 2017-11-01 東芝メモリ株式会社 半導体装置の製造方法、及び半導体製造装置
JP7037547B2 (ja) * 2017-04-04 2022-03-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US11088076B2 (en) * 2019-12-27 2021-08-10 Sandisk Technologies Llc Bonding pads embedded in a dielectric diffusion barrier and having recessed metallic liners

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
EP1160826A3 (en) * 2000-05-30 2006-12-13 Ebara Corporation Coating, modification and etching of substrate surface with particle beam irradiation
US6451712B1 (en) * 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
JP3648480B2 (ja) * 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
US6831003B1 (en) * 2002-05-31 2004-12-14 Advanced Micro Devices, Inc. Continuous barrier for interconnect structure formed in porous dielectric material with minimized electromigration

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558532A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN106558532B (zh) * 2015-09-25 2020-01-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
WO2017177388A1 (zh) * 2016-04-13 2017-10-19 深圳线易科技有限责任公司 具有大深宽比嵌入式金属线的转接板及其制造方法
CN108475659A (zh) * 2016-04-13 2018-08-31 深圳线易科技有限责任公司 具有大深宽比嵌入式金属线的转接板及其制造方法
CN107768348A (zh) * 2017-09-25 2018-03-06 江苏时瑞电子科技有限公司 一种用于铜互联的导电阻挡层材料及其制备方法
CN107768348B (zh) * 2017-09-25 2019-07-12 江苏时恒电子科技有限公司 一种用于铜互联的导电阻挡层材料及其制备方法

Also Published As

Publication number Publication date
US20040251550A1 (en) 2004-12-16
TWI239554B (en) 2005-09-11
TW200509185A (en) 2005-03-01
KR20040111010A (ko) 2004-12-31
JP2005005383A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
CN1674251A (zh) 半导体器件的制造方法及由此制造的半导体器件
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
CN1293622C (zh) 半导体器件及其制造方法
US7749892B2 (en) Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
CN101814475B (zh) 用于衬底通孔的阻挡结构和方法
CN1783478A (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
CN1458689A (zh) 半导体器件
CN1790702A (zh) 改进的hdp氮化物基ild盖层
CN1893020A (zh) 半导体器件及其制造方法
CN1933153A (zh) 半导体元件及制造镶嵌结构中的金属绝缘金属电容的方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1591856A (zh) 内联机结构及其制造方法
CN101030566A (zh) 半导体结构及其形成方法
US7052990B2 (en) Sealed pores in low-k material damascene conductive structures
CN1893076A (zh) 半导体器件及其制造方法
CN1049069C (zh) 半导体器件中多层互连的形成方法
CN1574337A (zh) 半导体器件及其制造方法
JP2003031653A (ja) 多孔質の低ｋ誘電体層のブァイア側壁を封止する方法
US8378488B2 (en) Semiconductor device and method of manufacturing the same
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
CN1247384A (zh) 半导体器件及其制造方法
CN1518093A (zh) 半导体器件及其制造方法
CN1881577A (zh) 半导体器件及其制造方法
JP2007027347A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication