CN104037141B - 整流二极管结构 - Google Patents

整流二极管结构 Download PDF

Info

Publication number
CN104037141B
CN104037141B CN201310071372.9A CN201310071372A CN104037141B CN 104037141 B CN104037141 B CN 104037141B CN 201310071372 A CN201310071372 A CN 201310071372A CN 104037141 B CN104037141 B CN 104037141B
Authority
CN
China
Prior art keywords
substrate
backlight unit
diode chip
pin
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310071372.9A
Other languages
English (en)
Other versions
CN104037141A (zh
Inventor
冼荣基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201310071372.9A priority Critical patent/CN104037141B/zh
Publication of CN104037141A publication Critical patent/CN104037141A/zh
Application granted granted Critical
Publication of CN104037141B publication Critical patent/CN104037141B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Led Device Packages (AREA)

Abstract

一种整流二极管结构,包括基板、二极管芯片及导电部,其中该基板上下贯穿至少二个呈双数的贯穿孔,基板上表面设置的二极管芯片表面凹设有至少二个呈双数且对正连通各贯穿孔的导接凹槽,该导电部为具有位于各导接凹槽、基板的各贯穿孔及基板底面贯穿孔周缘的介面金属层,介面金属层外表面再设有导电金属薄层,并于导接凹槽及贯穿孔内导电金属薄层之间形成的电镀空间以导电介质成型有电极接脚,电极接脚再于基板下方延伸有伸至贯穿孔周缘表面的接脚垫,便可让二极管芯片固定于基板上并形成电性连接,由此节省接脚凸块装设、焊锡、封胶及底部填充剂的封装固定制程,便可节省昂贵的封装及黄金接脚凸块费用,进而达到降低生产成本及简化制程的目的。

Description

整流二极管结构
技术领域
本发明是提供一种整流二极管结构,尤指将具导接凹槽的二极管芯片正对置放于具贯穿孔的基板,并以介面金属层、导电金属薄层及电极接脚固定及电性连接于基板,由此节省接脚凸块装设、焊锡、封胶及底部填充剂的封装固定制程,以达到降低生产成本及简化制程的目的。
背景技术
随着电子装置的盛行,整流二极管已大量使用在电子产品上,但传统的整流二极管,如中国台湾专利证书号第101281号,公告号第3421841号,申请日1997年9月30日的一种片型半导体二极管的装置及其制造方法,请参阅图12所示,其是于二极管半导体芯片A2正负极的一端安装于该基板A的线路单元A1上,以固着胶A3覆盖于管芯片上,并采精密研磨加工方式,研磨固着胶,直至管芯片另一端电极露出,续以金属膏印制或以真空镀膜方式形成导接线路A4,将该电极导接至基板的线路上,然后,再覆盖一成型固着胶的保护盖层A5,由于其需要使用固着胶、进行研磨及形成导接线路后再覆盖固着胶,不仅步骤繁琐,且研磨制程容易产生尺寸精度不足而产生不良品的状况,再形成导接线路及最后覆盖固着胶也都需要使用不同的处理机台,所以不仅设备成本高昂且产品生产成本也十分昂贵。
此外,现今一般在市面上的整流二极管都为覆晶型,其都是在制造厂商完成制造后,交由封装厂商来进行封装处理,之后才能进行出货,请参阅图13所示,其主要是让芯片B下方设有多个接脚凸块B1,再经由焊锡B2来固定于载板B3上,并让芯片B与载板B3形成电性连接,其亦可能使用封胶或底部填充剂填充的制程,但不论使用哪种方式都会有成本高昂的问题,且因为芯片运作所产生的热必须经由接脚凸块B1及焊锡B2,才可传导至载板B3上进行散热,其散热传导面积小,所以其散热效果差,又因芯片B下方具有凸出状的接脚凸块B1及焊锡B2,便会让产品的整体高度增大,其产品无法扁平化而无法符合现今电子产品轻薄化的使用需求。
上述现有覆晶型整流二极管的结构或制造方式,因为封装前须先制作接脚凸块B1或是进行镀锡,才可在后续制程中使用接脚凸块B1或锡将芯片B固定在载板B3上,这样的作业模式长期以来根深的问题在于接脚凸块B1使用黄金材质进行制造时,其成本过于高昂,但若使用银或锡材质进行制造时,虽可降低成本,但又会保存期限短及信赖性不良的问题,而若要解决接脚凸块B1及焊锡B2热传导不良的问题,则需增加在芯片B底部与载板B3之间填充有底部填充剂(Under fill)的加工流程,其虽可解决热传导的问题,但增加制程又会延长生产所需时间,便会有提高产品生产成本的缺失。
上述现有的整流二极管,因具有诸多问题与缺失,此即为本发明人与从事此行业者所亟欲改善的目标所在。
故,发明人有鉴于上述缺失,乃搜集相关资料,经由多方评估及考量,并以从事于此行业累积的多年经验,经由不断试作及修改,始设计出此种整流二极管结构的发明专利。
发明内容
本发明的第一目的乃在于提供一种整流二极管结构,该二极管芯片设置于基板上,且让导接凹槽正对连通各贯穿孔,再依序形成介面金属层、导电金属薄层及电极接脚,让二极管芯片固定及电性连接于基板上,便可节省一般整流二极管出厂后需进行接脚凸块装设、焊锡、封胶及底部填充剂填充的封装固定制程,更可节省昂贵的封装及黄金接脚凸块费用,进而达到降低生产成本及简化制程的目的。
本发明的第二目的乃在于提供一种整流二极管结构,该二极管芯片设置于基板上,且通过介面金属层、导电金属薄层及电极接脚来与基板形成电性连接,所以二极管芯片为抵靠于基板上表面,便可让二极管芯片运作产生的热能以抵贴面及电极接脚传输到基板,因为没有封胶、底部填充剂或接脚凸块来降低导热速度,进而可达到提升散热效果的目的。
本发明的第三目的乃在于提供一种整流二极管结构,该二极管芯片下方不需设置接脚凸块及底部填充剂,且整体外周缘又不须封胶,所以便可节省了接脚凸块、底部填充剂及封胶的高度,进而达到降低产品高度以符合电子产品薄化需求的目的。
本发明的第四目的乃在于提供一种整流二极管结构,该基板为形成四组的二个贯穿孔,且于基板上置放四个水平状左右伸出接脚型式的二极管芯片,其四个二极管芯片为以相邻二极管芯片呈正负极相反方向设置,再进行介面金属层、导电金属薄层及电极接脚的处理作业,便可直接桥式整流器的制造。
本发明的第五目的乃在于提供一种整流二极管结构,导电介质利用电镀增厚铜层方式形成增厚铜层,且填满电镀空间及延伸空间形成电极接脚及接脚垫,因制程简单且铜材质制成的电极接脚及接脚垫导电效果佳,进而可达到降低制造成本及提升导电效果的目的。
本发明的第六目的乃在于提供一种整流二极管结构,导电金属薄层外表面形成预定厚度的增厚铜层,且电镀空间内的增厚铜层填设有导电胶层,再利用电镀增厚铜层方式于电镀空间内与延伸空间中的增厚铜层及导电胶层外表面形成表面铜层,便可利用增厚铜层、导电胶层及表面铜层成型有电极接脚及接脚垫,由于导电胶层的材料成本低廉,且可避免气泡产生影响导电,进而可在确实导电的效果下达到降低制造成本的目的。
为了达到上述目的,本发明提供一种整流二极管结构,其包括基板、二极管芯片及导电部;其中:
该基板上下贯穿有二个以上呈双数的贯穿孔;
该二极管芯片设置于基板上表面,且二极管芯片表面凹设有二个以上呈双数且正对并连通各贯穿孔的导接凹槽;
该导电部具有位于各导接凹槽内表面、基板的各贯穿孔内表面及基板底面贯穿孔周缘表面的介面金属层,且介面金属层外表面再设有导电金属薄层,导电部并于导接凹槽及贯穿孔内导电金属薄层之间形成的电镀空间以导电介质成型有电极接脚,电极接脚再于基板下方延伸有伸至贯穿孔周缘表面所设导电金属薄层外表面的接脚垫。
其中,该二极管芯片为水平状左右伸出接脚的型式,二极管芯片的底面设置有二个导接凹槽,其二导接凹槽皆为出厂时供接脚连接用的接脚槽,二极管芯片下表面设有分别正对连通基板二贯穿孔的二导接凹槽。
其中,该基板形成四组的二个贯穿孔,再于基板上置放四个二极管芯片,其四个二极管芯片为以相邻二极管芯片呈正负极相反方向设置,且各二极管芯片的各导接凹槽为正对基板各贯穿孔。
其中,该导电介质形成的电极接脚及接脚垫为利用电镀增厚铜层方式形成增厚铜层,且增厚铜层填满电镀空间及延伸空间。
其中,该导电介质于电镀空间及延伸空间的导电金属薄层外表面利用电镀增厚铜层方式形成增厚铜层,电镀空间内的增厚铜层之间填设有导电胶层,电镀空间内与延伸空间中的增厚铜层及导电胶层外表面再利用电镀增厚铜层方式形成表面铜层,其增厚铜层、导电胶层及表面铜层成型有电极接脚及接脚垫。
其中,该基板利用陶瓷、玻璃纤维、聚酰亚铵或酚醛树脂所制成。
其中,该各贯穿孔使用激光、机械加工或陶瓷生胚预冲孔方法成型。
本发明可节省接脚凸块装设、焊锡、封胶及底部填充剂的封装固定制程,便可节省昂贵的封装及黄金接脚凸块费用,进而达到降低生产成本及简化制程的目的。
附图说明
图1为本发明较佳实施例基板的侧视剖面图。
图2为本发明较佳实施例放置二极管芯片的侧视剖面图。
图3为本发明较佳实施例设置介面金属层的侧视剖面图。
图4为本发明较佳实施例设置导电金属薄层的侧视剖面图。
图5为本发明较佳实施例设置绝缘隔离层的侧视剖面图。
图6为本发明较佳实施例增厚铜层形成电极接脚的侧视剖面图。
图7为本发明较佳实施例去除绝缘隔离层、导电金属薄层及介面金属层后的侧视剖面图。
图8为本发明另一实施例的俯视图。
图9为本发明又一实施例的侧视剖面图。
图10为本发明再一实施例制造流程的侧视剖面图(一)。
图11为本发明再一实施例制造流程的侧视剖面图(二)。
图12为现有的立体外观图。
图13为另一现有的侧视剖面图。
附图标记说明:1、基板;11、贯穿孔;2、二极管芯片;21、导接凹槽;211、接脚槽;212、电镀凹槽;213、导接架;2131、基部;2132、弯折部;2133、末端;3、导电部;31、介面金属层;32、导电金属薄层;321、电镀空间;33、绝缘隔离层;331、延伸空间;34、电极接脚;341、接脚垫;342、导电介质;3421、增厚铜层;3422、导电胶层;3423、表面铜层;A、基板;A1、线路单元;A2、二极管半导体芯片;A3、固着胶;A4、导接线路;A5、保护盖层;B、芯片;B1、接脚凸块;B2、焊锡;B3、载板。
具体实施方式
为达成上述目的及功效,本发明所采用的技术手段及其构造,兹绘图就本发明的较佳实施例详加说明其特征与功能如下,俾利完全了解。
请参阅图1至图7所示,由图中可以清楚看出,其整流二极管结构主要为使用于整流二极管,其包括基板1、二极管芯片2及导电部3;其中:
该基板1为利用陶瓷、玻璃纤维、聚酰亚铵或酚醛树脂所制成,其基板1上下贯穿有二个以上呈双数的贯穿孔11,各贯穿孔11可使用激光、机械加工或陶瓷生胚预冲孔等方法成型。
该二极管芯片2设置于基板1上表面,且二极管芯片2表面凹设有二个以上呈双数的导接凹槽21(下方实施例以二个导接凹槽21作为范例说明,并非因此形成局限),其二极管芯片2底面各导接凹槽21为正对连通基板1各贯穿孔11,让各导接凹槽21与贯穿孔11连通,且二极管芯片2为使用模具或是非导电粘胶暂时固定于基板1上表面。
该导电部3于二极管芯片2及基板1外露的表面利用真空镀膜方式镀设形成介面金属层31,其介面金属层31可为钛、钨、镍、铬或是上述金属的合金,再以真空镀铜膜、化学镀镍或化学镀铜方式于介面金属层31外表面形成导电金属薄层32,让基板1的各贯穿孔11及其正对连通的二极管芯片2导接凹槽21内的导电金属薄层32之间形成有电镀空间321,再于导电金属薄层32外表面布设绝缘隔离层33,其绝缘隔离层33可为干膜或是液态光阻,并利用曝光显像作出图形或使用印刷的方式制作成图形,让绝缘隔离层33于正对二极管芯片2各导接凹槽21处形成有连通电镀空间321的延伸空间331,而其他部分的导电金属薄层32外表面都被绝缘隔离层33覆盖,再利用导电介质342于裸露的导电金属薄层32表面形成增厚铜层,让增厚铜层于电镀空间321中形成电极接脚34,并让增厚铜层填满延伸空间331形成接脚垫341,再将绝缘隔离层33去除,并利用蚀刻液将基板1及二极管芯片2外表面的导电金属薄层32及介面金属层31去除,便完成整流二极管的制造。
请参阅图5、6、7所示,由图中及上述说明内可以清楚看出,该整流二极管结构完成后,其较佳实施例为水平状左右伸出接脚型式的二极管芯片2,二极管芯片2的底面设置有二个导接凹槽21,其二导接凹槽21皆为原本出厂时供接脚凸块连接用的接脚槽211,二极管芯片2位于基板1上表面,且二极管芯片2下表面二导接凹槽21分别正对连通二贯穿孔11,二极管芯片2的各导接凹槽21内表面、基板1的各贯穿孔11内表面及基板1底面贯穿孔11周缘表面由内朝外具有介面金属层31及导电金属薄层32,且导接凹槽21及贯穿孔11内导电金属薄层32之间形成的电镀空间321以导电介质342成型有电极接脚34,电极接脚34再于基板1下方以导电介质342延伸有伸至贯穿孔11周缘表面所设导电金属薄层32外表面的接脚垫341。
此时,因为利用介面金属层31、导电金属薄层32、电极接脚34及接脚垫341,便可让二极管芯片2与基板1形成定位,同时,基板1于二极管芯片2设置前先行设有预设线路或于二极管芯片2设置之后设有预设线路时,又可与二极管芯片2形成电性连接,则二极管芯片2在制造完成之后,不须经过封装固定制程,如设置接脚凸块、外部封胶及底部填充剂等,便可直接拿来与基板1形成定位及电性连接,进而可节省制程及降低生产成本。
请参阅图7、8所示,由图中及上述说明内可以清楚看出,该整流二极管结构的另一实施例为使用水平状左右伸出接脚型式的二极管芯片2,该基板1为形成四组的二个贯穿孔11,再于基板1上置放四个二极管芯片2,其四个二极管芯片2为以相邻二极管芯片2呈正负极相反方向设置,且各二极管芯片2的各导接凹槽21为正对基板1各贯穿孔11,再通过上述相同处理流程形成介面金属层31、导电金属薄层32及具接脚垫341的电极接脚34,如此一来便可让四个二极管芯片2固定于基板1上并与基板1形成电性连接,其四个二极管芯片2为以相邻二极管芯片2的同极性电极接脚34电性连接,另侧的电极接脚34再连接到基板1上的线路,便可完成桥式整流器的制造。
上述的激光、机械加工、陶瓷生胚预冲孔、真空镀膜、化学镀、干膜或、液态光阻、曝光显像作出图形、印刷制作图形及蚀刻去除等系为习知的技术,且该细部构成非本案发明要点,兹不再赘述。
另,请参阅图7、9所示,由图中及上述说明内可以清楚看出,该电镀空间321内以导电介质342形成电极接脚34及接脚垫341时,可利用电镀增厚铜层方式直接形成增厚铜层3421,且增厚铜层3421为填满电镀空间321及延伸空间331形成电极接脚34及接脚垫341,然而,在实际制造时,因为电镀增厚铜层方式成本较为高昂,所以亦可于电镀空间321及延伸空间331的导电金属薄层32表面利用电镀增厚铜层方式形成预定厚度的增厚铜层3421后,再于电镀空间321内的增厚铜层3421之间填设有导电胶层3422,之后再利用电镀增厚铜层方式于电镀空间321内与延伸空间331中的增厚铜层3421及导电胶层3422外表面形成表面铜层3423,便可以利用增厚铜层3421、导电胶层3422及表面铜层3423成型有电极接脚34及接脚垫341。
由于导电胶层3422的材料成本比增厚铜层3421的材料成本低廉,所以在生产制造上便可确实的降低成本,且因增厚铜层3421表面成形有表面铜层3423来形成电性连接,所以二极管芯片2的导接凹槽21内可经由增厚铜层3421及表面铜层3423来传导电,再者,因为增厚铜层3421与表面铜层3423之间所设的导电胶层3422除了具有导电的效果的外,又有填满空间避免产生气泡而影响导电的效果,便可在仍可确实导电的效果下降低制造成本。
请参阅图10、11所示,由图中及上述说明内可以清楚看出,该整流二极管结构的再一实施例为垂直状上下伸出接脚型式的二极管芯片2,二极管芯片2于底面设置有二个导接凹槽21,其分别为原本出厂时供接脚凸块连接用的接脚槽211及另外设置的电镀凹槽212,顶面则设有一个导接凹槽21,顶面的导接凹槽21为接脚槽211,将二极管芯片2放置于基板1上表面,并让二极管芯片2下表面的接脚槽211及电镀凹槽212正对连通各贯穿孔11,且使用模具或是非导电粘胶暂时将二极管芯片2固定于基板1上表面,再将导接架213装设于二极管芯片2上,其导接架213具有伸至顶面接脚槽211外侧的基部2131,基部2131另端为延伸有连续弯折状伸至二极管芯片2下方的弯折部2132,弯折部2132再延伸有伸至底面电镀凹槽212外侧的末端2133,并以非导电粘胶进行固定,之后进行真空镀膜形成位于基板1及二极管芯片2外表面的介面金属层31,再以真空镀铜膜、化学镀镍或化学镀铜方式于介面金属层31外表面形成导电金属薄层32,让基板1的各贯穿孔11及其正对连通的二极管芯片2导接凹槽21(各接脚槽211及电镀凹槽212)内的导电金属薄层32之间形成有电镀空间321,再于导电金属薄层32外表面布设绝缘隔离层33,并利用曝光显像作出图形或使用印刷的方式制作成图形,让绝缘隔离层33于正对二极管芯片2各导接凹槽21处形成有连通电镀空间321的延伸空间331,再通过导电介质于裸露的导电金属薄层32表面形成电极接脚34及接脚垫341,之后进行绝缘隔离层33及导电金属薄层32的去除处理,便完成整流二极管的制造作业。
该二极管芯片2为垂直状上下伸出接脚型式的二极管芯片2,二极管芯片2于的底面设置有二个导接凹槽21,其分别为原本出厂时供接脚凸块连接用的接脚槽211及另外设置的电镀凹槽212,顶面则设有一个导接凹槽21,顶面的导接凹槽21为接脚槽211,将二极管芯片2放置于基板1上表面,并让二极管芯片2下表面的接脚槽211及电镀凹槽212正对连通各贯穿孔11,二极管芯片2的各接脚槽211及电镀凹槽212内表面、基板1的各贯穿孔11内表面、基板1底面贯穿孔11周缘表面、上方接脚槽211周缘表面及导接架213的基部2131与末端2133表面由内朝外具有介面金属层31及导电金属薄层32,且导接凹槽21与贯穿孔11内导电金属薄层32之间形成的电镀空间321以导电介质成型有电极接脚34,二极管芯片2下方电极接脚34再于基板1下方延伸有伸至贯穿孔11周缘表面所设导电金属薄层32外表面的接脚垫341,二极管芯片2上方电极接脚34则于二极管芯片2上方延伸有伸至接脚槽211周缘表面所设导电金属薄层32外表面的接脚垫341。
上述的垂直状上下伸出接脚型式的二极管芯片2,其于顶面及底面设有二个以上呈双数接脚槽211,且二极管芯片2底面又设有与顶面接脚槽211呈对应数量的电镀凹槽212。
此时,因为利用介面金属层31、导电金属薄层32、电极接脚34及接脚垫341,便可让二极管芯片2与基板1形成定位,同时,因为二极管芯片2上方接脚槽211通过电极接脚34及导接架213电性连接至下方电镀凹槽212的电极接脚34,基板1上设置预设线路时便可与二极管芯片2形成电性连接。
上述本发明的整流二极管结构于实际使用时,为具有下列各项优点,如:
(一)该二极管芯片2设置于基板1上,并让导接凹槽21正对连通各贯穿孔11,再依序形成介面金属层31、导电金属薄层32及电极接脚34,且电极接脚34位于二极管芯片2各导接凹槽21、基板1各贯穿孔11及基板1下方贯穿孔11周缘表面,便可让二极管芯片2固定于基板1上,且二极管芯片2又通过介面金属层31、导电金属薄层32及导电介质342所形成的电极接脚34来与基板1上的预设线路形成电性连接,便可节省了一般整流二极管出厂后需进行接脚凸块装设、焊锡、封胶及底部填充剂填充的封装固定制程,所以便可节省昂贵的封装及黄金接脚凸块费用,进而达到降低生产成本及简化制程的目的。
(二)该二极管芯片2设置于基板1上,且通过介面金属层31、导电金属薄层32及电极接脚34来与基板1上的预设线路形成电性连接,所以二极管芯片2为抵靠于基板1上表面,便可让二极管芯片2运作产生的热能以抵贴面及电极接脚34传输到基板1,因为没有封胶、底部填充剂或接脚凸块来降低导热速度,进而可达到提升散热效果的目的。
(三)因为二极管芯片2下方不需设置接脚凸块及底部填充剂,且整体外周缘又不须封胶,所以便可节省了接脚凸块、底部填充剂及封胶的高度,进而达到降低产品高度以符合电子产品薄化需求的目的。
(四)该基板1为形成四组的二个贯穿孔11,且于基板1上置放四个水平状左右伸出接脚型式的二极管芯片2,其四个二极管芯片2为以相邻二极管芯片2呈正负极相反方向设置,再进行介面金属层31、导电金属薄层32及电极接脚34的处理作业,便可直接桥式整流器的制造。
(五)该导电金属薄层32外表面以导电介质342形成电极接脚34及接脚垫341,其利用电镀增厚铜层方式形成增厚铜层3421,且填满电镀空间321及延伸空间331形成电极接脚34及接脚垫341,此方式制程简单,且铜材质的电极接脚34及接脚垫341导电效果佳。
(六)该电极接脚34可于电镀空间321及延伸空间331的导电金属薄层32外表面形成预定厚度的增厚铜层3421,再于电镀空间321内的增厚铜层3421之间填设有导电胶层3422,最后再利用电镀增厚铜层方式于电镀空间321内与延伸空间331中的增厚铜层3421及导电胶层3422外表面形成表面铜层3423,以成型有电极接脚34及接脚垫341,因为利用材料成本低廉的导电胶层3422,且填入导电胶层3422又可避免产生气泡而影响导电效果,进而可在确实导电的效果下降低制造成本。
故,本发明为主要针对整流二极管结构,而可将二极管芯片2放置于基板1上表面,且让各导接凹槽21正对连通贯穿孔11,二极管芯片2的各导接凹槽21内表面、基板1的各贯穿孔11内表面及基板1底面贯穿孔11周缘表面由内朝外具有介面金属层31及导电金属薄层32,且导接凹槽21及贯穿孔11内导电金属薄层32之间形成的电镀空间321电镀增厚铜层方式成型有电极接脚34,电极接脚34再于基板1下方延伸有伸至贯穿孔11周缘表面所设导电金属薄层32外表面的接脚垫341,以节省接脚凸块装设、焊锡、封胶及底部填充剂填充的封装固定制程,来达到降低生产成本及简化制程为主要保护重点,惟,以上所述仅为本发明的较佳实施例而已,非因此即局限本发明的专利范围,故举凡运用本发明说明书及图式内容所为的简易修饰及等效结构变化,均应同理包含于本发明的专利范围内,合予陈明。
综上所述,本发明上述的整流二极管结构于实施、操作时,为确实能达到其功效及目的,故本发明诚为一实用性优异的发明,为符合发明专利的申请要件,依法提出申请。

Claims (6)

1.一种整流二极管结构,其特征在于,其包括基板、二极管芯片及导电部;其中:
该基板上下贯穿有二个以上呈双数的贯穿孔;
该二极管芯片设置于基板上表面,且二极管芯片表面凹设有二个以上呈双数且正对并连通各贯穿孔的导接凹槽;
该导电部具有位于各导接凹槽内表面、基板的各贯穿孔内表面及基板底面贯穿孔周缘表面的介面金属层,且介面金属层外表面再设有导电金属薄层,导电部并于导接凹槽及贯穿孔内导电金属薄层之间形成的电镀空间以导电介质成型有电极接脚,电极接脚再于基板下方延伸有伸至贯穿孔周缘表面所设导电金属薄层外表面的接脚垫,
其中,该二极管芯片为水平状左右伸出接脚的型式,二极管芯片的底面设置有两个导接凹槽,两个导接凹槽皆为出厂时供接脚连接用的接脚槽,二极管芯片下表面设有分别正对连通基板两个贯穿孔的两个导接凹槽。
2.根据权利要求1所述的整流二极管结构,其特征在于,该基板形成四组的二个贯穿孔,再于基板上置放四个二极管芯片,其四个二极管芯片为以相邻二极管芯片呈正负极相反方向设置,且各二极管芯片的各导接凹槽为正对基板各贯穿孔。
3.根据权利要求1所述的整流二极管结构,其特征在于,该导电介质形成的电极接脚及接脚垫为利用电镀增厚铜层方式形成增厚铜层,且增厚铜层填满电镀空间及延伸空间。
4.根据权利要求1所述的整流二极管结构,其特征在于,该导电介质于电镀空间及延伸空间的导电金属薄层外表面利用电镀增厚铜层方式形成增厚铜层,电镀空间内的增厚铜层之间填设有导电胶层,电镀空间内与延伸空间中的增厚铜层及导电胶层外表面再利用电镀增厚铜层方式形成表面铜层,其增厚铜层、导电胶层及表面铜层成型有电极接脚及接脚垫。
5.根据权利要求1所述的整流二极管结构,其特征在于,该基板利用陶瓷、玻璃纤维、聚酰亚铵或酚醛树脂所制成。
6.根据权利要求1所述的整流二极管结构,其特征在于,该各贯穿孔使用激光、机械加工或陶瓷生胚预冲孔方法成型。
CN201310071372.9A 2013-03-06 2013-03-06 整流二极管结构 Expired - Fee Related CN104037141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310071372.9A CN104037141B (zh) 2013-03-06 2013-03-06 整流二极管结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310071372.9A CN104037141B (zh) 2013-03-06 2013-03-06 整流二极管结构

Publications (2)

Publication Number Publication Date
CN104037141A CN104037141A (zh) 2014-09-10
CN104037141B true CN104037141B (zh) 2017-03-01

Family

ID=51467860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310071372.9A Expired - Fee Related CN104037141B (zh) 2013-03-06 2013-03-06 整流二极管结构

Country Status (1)

Country Link
CN (1) CN104037141B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707632A (zh) * 2021-08-30 2021-11-26 中国振华集团永光电子有限公司(国营第八七三厂) 一种三端整流电路模块及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567345A (zh) * 2008-04-21 2009-10-28 海力士半导体有限公司 穿通电极、电路板、半导体封装及堆叠半导体封装
CN102468259A (zh) * 2010-11-01 2012-05-23 三星电子株式会社 半导体封装及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Necエレクトロニクス株式会社 半導体装置及びその製造方法
JP2005005383A (ja) * 2003-06-10 2005-01-06 Toshiba Corp 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567345A (zh) * 2008-04-21 2009-10-28 海力士半导体有限公司 穿通电极、电路板、半导体封装及堆叠半导体封装
CN102468259A (zh) * 2010-11-01 2012-05-23 三星电子株式会社 半导体封装及其制造方法

Also Published As

Publication number Publication date
CN104037141A (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
CN103824836B (zh) 半导体承载元件及半导体封装件
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
CN103985647B (zh) 一种制备铜柱凸点的方法
CN205039151U (zh) 一种堆叠型芯片封装结构
CN104037141B (zh) 整流二极管结构
CN106783790A (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN103489794B (zh) 提高qfn封装引线框架制备工艺中引线框架硬度的方法
CN104051278B (zh) Dbc陶瓷基板的成型铣切方法
CN105990269A (zh) 一种指纹识别芯片封装结构及其封装方法
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
CN101958257A (zh) 双面图形芯片直接置放先镀后刻模组封装方法
CN103258946A (zh) 发光二极管灯条及其制造方法
CN103258933B (zh) 晶片型led线路板运用镀铜防止封装过程中溢胶的方法
CN102856212B (zh) 双面三维线路芯片倒装先封后蚀制造方法及其封装结构
CN105513976A (zh) 半导体封装方法、封装体及封装单元
CN205039150U (zh) 一种芯片封装结构
CN103474358A (zh) 多圈qfn封装引线框架制备方法
CN106503690A (zh) 分层式指纹识别模组
CN208424930U (zh) 手机前置摄像头柔性线路板
CN103887180B (zh) 引线框架加工方法
CN206312171U (zh) 分层式指纹识别模组
CN107086182B (zh) 一种低成本的智能芯片载带以及制造方法
CN218123401U (zh) 一种改善注塑成型过程中凸点开裂的基板
CN104037094A (zh) 封装基板上凸点的制备方法
CN105206734A (zh) 一种led支架及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170301

Termination date: 20180306