JP6223941B2 - 半導体装置の製造方法、及び半導体製造装置 - Google Patents

半導体装置の製造方法、及び半導体製造装置 Download PDF

Info

Publication number
JP6223941B2
JP6223941B2 JP2014196633A JP2014196633A JP6223941B2 JP 6223941 B2 JP6223941 B2 JP 6223941B2 JP 2014196633 A JP2014196633 A JP 2014196633A JP 2014196633 A JP2014196633 A JP 2014196633A JP 6223941 B2 JP6223941 B2 JP 6223941B2
Authority
JP
Japan
Prior art keywords
surface area
state
flow rate
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014196633A
Other languages
English (en)
Other versions
JP2016069660A (ja
Inventor
政幸 北村
政幸 北村
坂田　敦子
敦子 坂田
啓 若月
啓 若月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2014196633A priority Critical patent/JP6223941B2/ja
Priority to US14/635,387 priority patent/US9728473B2/en
Publication of JP2016069660A publication Critical patent/JP2016069660A/ja
Application granted granted Critical
Publication of JP6223941B2 publication Critical patent/JP6223941B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Description

本発明の実施形態は、半導体装置の製造方法、及び半導体製造装置に関する。
近年、半導体装置の三次元化が進み、製造工程の途中において半導体基板上に形成された構造物の表面積が増大している場合がある。例えばＣＶＤ(Chemical Vapor Deposition)法によって膜を形成する場合の反応ガス供給量は、表面積が大きくなるほど多くなる。従って、大きな表面積を有する半導体基板に対して膜を形成するためには大量の反応ガスを使用することとなり、半導体装置の製造コストの増大につながっていた。
特開平３-１７７５８７号公報 特開２００５-００５３８３号公報
反応ガスの使用量を削減することを可能とし、ひいては半導体装置の製造コストの削減を図る。
実施形態に係る半導体装置の製造方法は、成膜対象である半導体基板の表面が第１表面積を有する第１状態で、反応ガスの流量を第１流量として成膜を行う。前記第１状態から、成膜対象である前記半導体基板の表面における前記第１表面積よりも小さい第２表面積を有する第２状態への変化を検知し、成膜に必要な反応ガスの流量を、前記第１流量から、前記第１流量よりも少ない第２流量に切り替えて成膜を行う。
実施形態に係る半導体製造装置は、半導体基板を処理する反応室と、前記反応室に供給する反応ガスの流量を調整するマスフローコントローラと、制御部とを有している。成膜工程中に、成膜対象である半導体基板の表面の表面積が第１表面積を有する第１状態から、前記第１表面積よりも小さい第２表面積を有する第２状態に変化する場合に、前記第１状態で、反応ガスの流量が第１流量である成膜工程を実施する。前記第１状態から前記第２状態への変化を検知し、その後、成膜に必要な反応ガスの流量を前記第１流量から、前記第１流量よりも少ない第２流量に切り替えて成膜工程を実施する。
第１の実施形態に係る半導体製造装置（ＣＶＤ装置）の構成を模式的に示す図の一例 （Ａ）から（Ｃ）は、本実施形態に係る半導体装置の製造方法を説明するための図の一例であり、縦断面図を工程順に示したもの 半導体装置の製造工程途中の表面積とガス流量の変化の一例を示したグラフ 第１の実施形態に係る半導体装置の製造方法の工程手順を示すフロー図の一例 ＡＰＣの開度の変化を模式的に示したグラフの一例 第４の実施形態に係る半導体製造装置の構造の一例 成膜時間に対するリフター駆動電流値の変化を示したグラフの一例
以下に、実施形態について図面を参照しつつ説明する。以下の説明において、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは必ずしも一致するわけではない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合がある。また、上下左右の方向についても、後述する半導体基板における回路形成面側を上とした場合の相対的な方向を示し、必ずしも重力加速度方向を基準としたものとは一致しない。本願明細書と各図において、既出の図に関して前述したものと同様の機能、構成を備えた要素については同一符号を付して、詳細な説明は適宜省略する。
また、以下の説明において、説明の便宜上、ＸＹＺ直交座標系を使用する。この座標系においては、半導体基板の表面に対して平行な方向であって相互に直交する２方向をＸ方向およびＹ方向とする。Ｘ方向およびＹ方向の双方に対して直交する方向をＺ方向とする。
（第１の実施形態）
図１は第１の実施形態に係る半導体製造装置１００（ＣＶＤ装置）の構成を模式的に示す図の一例である。半導体製造装置１００は、チャンバー（反応室）１０、マスフローコントローラ（mass flow controller；ＭＦＣ）２６、ＣＰＵ（中央演算処理装置；Central Processing Unit）２８を有している。
チャンバー１０内には、シャワーヘッド１２、及びステージヒータ１４を有している。ステージヒータ１４は、半導体基板１８を載置可能なステージであり、半導体基板１８の温度を制御するヒータとしての機能も有する。ステージヒータ１４上部にはリフターピン１６が設けられている。チャンバー１０には排気管２０が設けられている。排気管２０には、ＡＰＣ（自動圧力制御機器；auto pressure controller）２２が設けられている。
シャワーヘッド１２とマスフローコントローラ２６は、ガス供給管３２により接続されている。マスフローコントローラ２６で流量を調整された反応ガスは、ガス供給管３２を通り、シャワーヘッド１２からチャンバー１０内に供給される。供給された反応ガスにより、半導体基板１８表面に膜が形成される。未反応の反応ガスは排気管２０を通過して排ガス２４としてチャンバー１０外に排出される。
ＣＰＵ２８は、半導体製造装置１００の各部の制御を行う制御部として機能する。ＣＰＵ２８は、制御に必要なプログラムや各種パラメータを格納するメモリ部（図示せず）と、半導体製造装置１００の各部と接続し、種々の信号を送受信するインターフェース部（図示せず）を有している。
チャンバー１０は、半導体基板１８の表面上にＣＶＤ法による成膜処理を行うための反応室である。マスフローコントローラ２６は、ガス供給管３２からシャワーヘッド１２を経てチャンバー１０内に供給される反応ガスの供給量を制御する。マスフローコントローラ２６とＣＰＵ２８は信号線３６により接続されている。マスフローコントローラ２６のガス供給量は、信号線３６を介してＣＰＵ２８によって制御されている。
ＡＰＣ２２は、チャンバー１０内の圧力を調整する機能を有する。ＡＰＣ２２は、排気管２０を通過させるガスの流量を変化させることによってチャンバー１０内の圧力を調整する自動圧力制御機器であり、チャンバー１０内の圧力を所定の圧力となるように制御することができる。ＡＰＣ２２は排気管２０の通路に配置されている。ＡＰＣ２２は内部に例えばバルブを有しており、ＡＰＣ２２のバルブの開度（以下、ＡＰＣ２２の開度と称する。）を変更することにより排気管２０から排出する排ガス２４の流量を調節している。ＡＰＣ２２とＣＰＵ２８は信号線３４により接続されている。ＡＰＣ２２の開度情報は、信号線３４を介してＣＰＵ２８に送られる。
次に、本実施形態に係る半導体装置の製造方法について、図２（Ａ）から（Ｃ）を参照して説明する。図２（Ａ）から（Ｃ）は、本実施形態に係る半導体装置の製造方法を説明するための図の一例であり、縦断面図を工程順に示したものである。また、図３に示すグラフのグラフ線５０に、半導体装置１２０の製造工程途中の表面積の変化を示している。
半導体装置１２０は膜４０を有している。膜４０は半導体基板１８上に形成されている。半導体基板１８としては例えばシリコン基板を用いることができる。膜４０としては、絶縁膜を用いてもよいし、導電膜を用いてもよい。また、複数の膜の積層膜であってもよい。膜４０としては、例えば、シリコン酸化膜とシリコン窒化膜の積層膜を使用することができる。
膜４０には縦方向（Ｚ方向）に延びる溝４２と、溝４２を中心として左右、横方向（Ｘ方向）に延びる溝４４が複数設けられている。溝４２、４４は全体として、Ｚ方向に延伸する溝４２と、これを中心として左右（Ｘ方向）に延伸する溝４４によって、例えば図に示すようにフィッシュボーン形状を構成している。溝４２と溝４４は、Ｙ方向（図において手前−奥行き方向）に長く延在している。溝４２及び溝４４により、半導体装置１２０の表面積、すなわち、半導体基板１８表面（膜４０を含む。以下同じ。）の表面積は大きくなっている。半導体基板１８表面の表面積は、溝４２、溝４４、及びＣＶＤ膜４８上面の表面積の和となっている。ここで、図２（Ａ）に示す溝４２、溝４４、及びＣＶＤ膜４８上面の表面積の和に相当する表面積（第１表面積）を有する状態を第１状態と称する。図３の領域Ａに相当する領域が第１状態に該当し、その表面積（第１表面積）はグラフ線５０ａに示される。ここで、第１表面積は平坦な半導体基板１８の表面積の例えば約５０倍の表面積を有する。
なお、上述の溝４２及び溝４４によって構成されるフィッシュボーン形状は、表面積が大きい形状の一例として示したものであり、本実施形態はこの形状に限定されるものではない。例えば、縦方向に複数の溝が形成された形状を有していてもよい。
次に、溝４２及び溝４４が形成された膜４０上に、ＣＶＤ膜４８を形成する。すなわち第１状態の半導体基板１８上にＣＶＤ膜４８を形成する。ＣＶＤ膜４８は、絶縁膜であってもよいし、導電膜であってもよい。ここでは、ＣＶＤ膜４８として導電膜を用いた一例を示し、導電膜としてタングステン（Ｗ）を成膜した一例を示す。ここでのＣＶＤ法による成膜では、被覆性の良好な条件を用いる。第１状態の半導体基板１８上にＣＶＤ膜４８を形成していくと、ＣＶＤ膜４８は、溝４２、溝４４表面、及び膜４０の表面４６上にコンフォーマルに成膜されていく。
その後、図２（Ｂ）に示すように、溝４４がＣＶＤ膜４８で埋設（充填）される。この状態になると同時に、溝４４がＣＶＤ膜４８によって埋設されるため、第１状態における総表面積のうち溝４４の分の表面積が減少する。溝４４は、半導体基板１８上の表面上の略全面に形成されているため、すべての溝４４の表面積の和は非常に大きいものとなっている。従って、この分の表面積が減ると、総表面積が急激に小さくなる。ここで、溝４２、及びＣＶＤ膜４８上面の表面４６ｂの表面積に相当する総表面積（第２表面積）を有する状態を第２状態と称する。図３の領域Ｂに相当する領域が第２状態に該当し、その表面積（第２表面積）はグラフ線５０ｂに示される。ここで、第２表面積は平坦な半導体基板１８の表面積の例えば約５倍である。
次に、ＣＶＤ膜４８をさらに成膜する。そうすると、図２（Ｃ）に示すように、溝４２もＣＶＤ膜４８により埋設され、さらに表面４６上にＣＶＤ膜４８が形成されていく。この状態においては、さらに溝４２が埋設されるため、溝４２分の表面積が減少する。すなわち、半導体基板１８表面の総表面積は減少する。最終的に、半導体基板１８表面の総表面積は、膜４０及び溝４２上を覆うＣＶＤ膜４８上の表面４６ｃの表面積（半導体基板１８表面が平面であった場合の表面積）と略等しくなる。すなわち、平坦な半導体基板１８の表面積とほぼ同じである（平坦な半導体基板１８表面の表面積の約１倍）。ここで、表面４６ｃの表面積（平面部分の表面積）に相当する総表面積（第３表面積）を有する状態を第３状態と称する。図３の領域Ｃに相当する領域が第３状態に該当し、その表面積（第３表面積）はグラフ線５０ｃに示される。
なお、上述の第３状態においては、溝４２や溝４４はなく、平坦な表面に成膜を実施すればよいため、あまり被覆性を高める必要はなく、成膜速度を高めることに主眼を置くことができる。そこで、第３状態での成膜においては、ステージヒータ１４の温度を高くすることにより半導体基板１８の温度を高くし、ＣＶＤ膜４８の成膜速度を高く設定することが可能である。これにより、ＣＶＤ膜４８の成膜速度が高くなり、ＣＶＤ膜４８成膜工程のスループットを短縮することが可能となる。
上述のように、溝４２、溝４４を有する半導体基板１８表面にＣＶＤ膜４８を形成していくと、半導体装置１２０の縦断面は図２(Ａ)から（Ｂ）、（Ｃ）のように変化し、その表面積は図３のグラフ線５０に示すように変化する。すなわち、半導体装置１２０の総表面積は、第１表面積（５０ａ）、第２表面積（５０ｂ）、第３表面積（５０ｃ）というように段階的に減少していく。
図３は、上述の半導体基板１８表面の表面積に対応した反応ガスのガス流量を示したグラフである。図３において、横軸は成膜時間を表し、左縦軸は成膜に用いる反応ガスのガス流量、右縦軸は半導体基板１８表面の総表面積である。ＣＶＤ法による成膜の場合、成膜に供される反応ガスの量（流量）は、成膜対象である半導体基板１８表面（溝４２及び溝４４が形成された膜４０を含む）の表面積に対応する。すなわち、表面積が小さい場合は、ガス流量は少なくて良いが、表面積が大きい場合は、それに応じてガス流量は多くなる。
図３に示すように、半導体基板１８表面の表面積のグラフ線５０は、グラフ線５０ａ、５０ｂ、５０ｃに示すように段階的に減少していく。しかし、半導体基板１８表面の表面積の変化を検知することなくＣＶＤ法による成膜を行えば、ガス流量は、ガス供給量５２からガス供給量５４となるように、一定の流量として供給されることになる。
しかし、半導体基板１８表面の表面積が段階的に減少している場合、実際に使用されるガス流量は、第１ガス流量５２ａ、第２ガス流量５２ｂ、第３ガス流量５２ｃに示すガス流量である。余分な反応ガスは、成膜反応に使用されることなく排気されることになる。従って、成膜に必要な反応ガスのガス流量を超える反応ガスを供給すると、余った分の反応ガス（グラフ線５２を上回る領域のガス量５６）が無駄となってしまう。本実施形態では、成膜対象である半導体基板１８表面の総表面積の変化（グラフ線５０の５０ａ、５０ｂ、５０ｃ）を検知し、これに対応して反応ガスのガス流量を調整する。なお、実際に成膜で使用されるガス流量である、第１ガス流量５２ａ、第２ガス流量５２ｂ、第３ガス流量５２ｃは、あらかじめ、実験によって求めておくことができる。
ＣＶＤ法を用いてタングステンを成膜する場合、例えば、材料ガスとしてＷＦ６（６フッ化タングステン）、還元ガスとしてＨ２（水素）を用い、圧力１００００Ｐａ、成膜温度３００℃で成膜される。この時、３００ｍｍの平坦な半導体基板１８上に成膜する場合（すなわち、第３表面積を有する第３状態の場合）、成膜速度は例えば０．３ｎｍ／ｓｅｃである。
図４は本実施形態に係る半導体装置の製造方法の工程手順を示すフロー図の一例である。適宜、図１から図３を参照する。まず、半導体装置１２０の半導体基板１８表面の状態は第１状態となっている。この状態で、第１ガス流量５２ａで反応ガスをチャンバー１０内に供給する（ステップＳ４０１）。半導体基板１８表面は図２（Ａ）に示す構造を有しており、半導体基板１８表面の表面積は、溝４２、溝４４、及びＣＶＤ膜４８上面の表面積の和に相当する表面積（第１表面積）を有する。ここでは、ＣＶＤ法によって成膜されるＣＶＤ膜４８として、タングステンを一例として説明する。上述の処理により、半導体基板１８上（溝４２、溝４４表面を含む膜４０表面上）にＣＶＤ膜４８（ここではタングステン膜）が成膜される（ステップＳ４０２）。
次に、ＣＶＤ膜４８の成膜が進むと、半導体基板１８表面は図２（Ｂ）に示すように第２状態となる（ステップＳ４０３）。半導体装置１２０は図２（Ｂ）に示す構造を有しており、半導体基板１８表面の表面積は、溝４２及びＣＶＤ膜４８上面の表面積の和に相当する表面積（第２表面積）となる。すなわち表面積が減少する。
次に、第２状態となると、チャンバー１０内の圧力が低くなるため（これについては後述する）、ＡＰＣ２２はバルブを閉じる方向に調整し、チャンバー１０内の圧力を一定にするように動作する。すなわちＡＰＣ２２の開度が減少する（ステップＳ４０４）。
次に、ＡＰＣ２２の開度が減少方向に変化したことにより、ＣＰＵ２８はこれを検知し、次いで、マスフローコントローラ２６を制御し、反応ガスの流量を第２ガス流量５２ｂに変更する。ＡＰＣ２２の開度はＣＰＵ２８がモニターしており、ＡＰＣ２２の開度が所定値以下となった場合に、ＣＰＵ２８がこれを判定し、マスフローコントローラ２６にガス流量を第２ガス流量５２ｂに変更するように指令を出す。指令は信号線３６を介してマスフローコントローラ２６に送信される。この指令を受けて、マスフローコントローラ２６はガス流量を第２ガス流量５２ｂに変更する制御を行う（ステップＳ４０５）。
ここで、ＡＰＣ２２の開度の変化の、マスフローコントローラ２６へのフィードバック手法について説明する。ＣＶＤ法による上述のタングステンの成膜においては、チャンバー１０内で以下の化学式（１）で示される反応が生じている。
ＷＦ６（ｇ） ＋ ３Ｈ２（ｇ） → Ｗ（ｓ） ＋ ６ＨＦ（ｇ） ・・・（１）
ここで、反応ガスは、ＷＦ６及びＨ２であり、ＷＦ６は材料ガス、Ｈ２は還元ガスである。式(１)における反応においては、材料ガスであるＷＦ６を１ｍｏｌ、還元ガスであるＨ２を３ｍｏｌ、合計４ｍｏｌの反応ガスをチャンバー１０内に導入する。ここで全ての反応ガスが反応に使用されれば６ｍｏｌのＨＦが生成される。すなわち、４ｍｏｌの反応ガスを導入すると、６ｍｏｌのガスが生成する。
ここで、第１表面積を有する第１状態の半導体基板１８に対して５００ｓｃｃｍの材料ガス（ＷＦ６）と、１５００ｓｃｃｍの還元ガス（Ｈ２）の、合計２０００ｓｃｃｍの反応ガスを導入することを想定する。
上述のように、ここでの第１表面積は、平坦な半導体基板１８の表面積の約５０倍の表面積である。半導体基板１８表面上で全ての反応ガスが反応してＣＶＤ膜４８の成膜に消費されたとすると、３０００ｓｃｃｍのＨＦが生成されることになる。ＡＰＣ２２の開度はこの３０００ｓｃｃｍのガス流量に応じた開度となっており、チャンバー１０内の圧力を一定に保持している。
次に、成膜が進み、半導体基板１８表面が第２表面積を有する第２状態となった場合、ＣＰＵ２８がＡＰＣ２２の開度の変化を検知するまでは、ＷＦ６が５００ｓｃｃｍ、Ｈ２が１５００ｓｃｃｍの流量で反応ガスが供給され続けられる。上述のように、第２表面積は、平坦な半導体基板１８の表面積の約５倍の表面積である。表面積が減少するため、式（１）で示される反応で使用されるガス量は、ＷＦ６が５０ｓｃｃｍ、Ｈ２が１５０ｓｃｃｍとなる。残りの反応ガスは未反応ガスとして排気される。ＷＦ６（５０ｓｃｃｍ）、Ｈ２（１５０ｓｃｃｍ）による反応で生成されたＨＦ（３００ｓｃｃｍ）も同時に排気されるため、第２状態での反応では、２１００ｓｃｃｍが排ガス２４として排気されることになる。つまり、第１表面積（５０倍）の場合と第２表面積（５倍）の場合で排ガス２４の排気量（流量）が３０００ｓｃｃｍから２１００ｓｃｃｍに変化する。すなわち、チャンバー１０内の圧力が減少する。これに対してチャンバー１０内の圧力を一定に制御するにはＡＰＣ２２の開度が減少する。すなわち、第１状態（第１表面積）から、第２状態（第２表面積）に移行すると、ＡＰＣ２２の開度は減少する（バルブ開度が閉じる方向に調整される）。
図５は、ＡＰＣ２２の開度の変化を模式的に示したグラフの一例である。図５において、横軸は成膜時間、縦軸はＡＰＣ開度であり、領域Ａは第１状態（第１表面積）に対応し、領域Ｂは第２状態（第２表面積）に対応している。時刻Ｔにおいて、半導体装置１２０が第１状態から第２状態に変化すると、上述のように排ガス２４の流量が変化するため、ＡＰＣ２２の開度が減少する（閉じる方向に変化する）。
本実施形態では、このＡＰＣ２２の開度の変化をＣＰＵ２８が検知し、ＡＰＣ２２の開度が所定の開度となったことを判定して、マスフローコントローラ２６に第１ガス流量５２ａから第２ガス流量５２ｂにガス流量を切り替えるように、ＣＰＵ２８が指令を出す。これによりマスフローコントローラ２６はガス流量を第１ガス流量５２ａから第２ガス流量５２ｂに切り替える（ステップＳ４０５）。
次に、第２ガス流量５２ｂでのＣＶＤ膜４８の成膜が進むと（ステップＳ４０６）、溝４２がＣＶＤ膜４８によって埋設され、図２（Ｃ）に示すように、半導体装置１２０は第３状態になる（ステップＳ４０７）。すなわち半導体基板１８表面の表面積は第３表面積となる。そうすると、表面積が減少するため、上述の反応と同様に、チャンバー１０内の圧力が下がり、ＡＰＣ２２の開度が減少する（ステップＳ４０８）。このＡＰＣ２２の開度の変化をＣＰＵ２８が検知し、ＡＰＣ２２の開度が所定の開度となったことを判定して、マスフローコントローラ２６に第２ガス流量５２ｂから第３ガス流量５２ｃにガス流量を切り替えるように指令を出す。これによりマスフローコントローラ２６はガス流量を第２ガス流量５２ｂから第３ガス流量５２ｃに切り替える制御を行う（ステップＳ４０９）。
次に、第３ガス流量５２ｃでのＣＶＤ膜４８の成膜が進み（ステップＳ４１０）、所望の膜厚まで成膜すると、成膜を終了する（ステップＳ４１１）。以上により、本実施形態に係る半導体装置が製造される。
以上説明したように、本実施形態によれば、ＣＰＵ２８は、第１状態（第１表面積）から第２状態（第２表面積）への移行、及び第２状態（第２表面積）から第３状態（第３表面積）への移行を、ＡＰＣ２２の開度により検知することができる。これにより、ＣＰＵ２８は、マスフローコントローラ２６に表面積に応じた適切な反応ガスのガス流量に切り替えるように、指令を出すことができる。すなわち、ＡＰＣ２２の開度をモニターすることにより半導体基板１８表面の表面積の変化（減少）を検知することができ、これにより、反応ガスのガス流量を半導体基板１８表面の表面積の変化に応じて適切なガス流量にリアルタイムで制御、調整することができる。このように、リアルタイムに成膜で使用される分のガス流量が供給されるように調整を行うと、図３に示すガス量５６に相当する反応ガスが無駄とならない。従って、反応ガスの使用量を削減することが可能となり、ひいては半導体装置の製造コストの削減を図ることができる。
なお、上述した実施形態では、ＣＶＤ膜４８としてタングステンを例示して説明したが、これは一例であって、この例に限定されない。また、成膜する物質、反応ガス等が異なれば、そこで生じる反応も異なるため、例えば、第１状態から第２状態、第２状態から第３状態への移行での変化が異なる場合がある。例えば、ＡＰＣ２２の開度は大きくなる場合もある。この点は、以下に説明する第２、第３、第４の実施形態においても同じである。
（第２の実施形態）
上述のように、第１の実施形態においては、ＡＰＣ２２の開度をモニターすることにより半導体基板１８表面の表面積の変化を検知し、これにより半導体基板１８表面の表面積の変化に応じて適切なガス流量に制御した。これに対して、第２の実施形態では、排ガス２４に含まれる化学種の比の変化を検知することにより半導体基板１８表面の表面積の変化を検知する。
第２の実施形態においても、第１の実施形態と同様に、第１表面積を有する第１状態の半導体基板１８に対して５００ｓｃｃｍの材料ガス（ＷＦ６）と、１５００ｓｃｃｍの還元ガス（Ｈ２）の、合計２０００ｓｃｃｍの反応ガスを導入することを想定する。半導体基板１８表面上で全ての反応ガスが反応して消費されたとすると、３０００ｓｃｃｍのＨＦが生成されることになる。従って、この時の排ガス２４にはＨＦが含まれるということになる。
次に、成膜が進み、第２表面積を有する第２状態に切り替わると、ＷＦ６を５００ｓｃｃｍ、Ｈ２を１５００ｓｃｃｍ導入した場合、式（１）で示される反応で使用されるガス量は、ＷＦ６が５０ｓｃｃｍ、Ｈ２が１５０ｓｃｃｍである。ここから３００ｓｃｃｍのＨＦが生成する。残りの反応ガスは未反応ガスとして排気される。すなわち、４５０ｓｃｃｍのＷＦ６、及び、１３５０ｓｃｃｍのＨ２の合計１８００ｓｃｃｍの材料ガスが未反応ガスとなる。従って、排ガス２４は、合計２１００ｓｃｃｍの流量となり、この中には３００ｓｃｃｍのＨＦと、４５０ｓｃｃｍのＷＦ６と１３５０ｓｃｃｍのＨ２が含まれる。この時の排ガス２４に含まれる化学種の比の変化を検知することによって、半導体基板１８表面の表面積の変化を検知することができる。これにより半導体基板１８表面の表面積の変化に応じて適切なガス流量にリアルタイムに制御することができる。第２状態（第２表面積）から第３状態（第３表面積）に切り替わる場合も同様である。
排ガス２４に含まれる化学種の比は、質量分析計を用いて測定することができる。質量分析計は、例えば、図１における排気管２０に設置し、ＣＰＵ２８と接続することにより、ＣＰＵ２８が質量分析計の測定値をモニターできるように構成する。
以上説明したように、本実施形態によれば、ＣＰＵ２８は、第１状態（第１表面積）から第２状態（第２表面積）への移行、及び第２状態（第２表面積）から第３状態（第３表面積）への移行を、排ガス２４に含まれる化学種の比により検知することができる。これにより、ＣＰＵ２８は、マスフローコントローラ２６に表面積に応じた適切なガス流量に切り替えるように、指令を出すことができる。すなわち、排ガス２４に含まれる化学種の比をモニターすることにより半導体基板１８表面の表面積の変化を検知することができる。以上より、第２の実施形態によれば、第１の実施形態と同様の効果を有する。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態では、ステージヒータ１４のヒータパワーの変化を検知することにより半導体基板１８表面の表面積の変化を検知する。
上述のように、半導体装置１２０は、ＣＶＤ膜４８の成膜が進むにつれて、第１表面積を有する第１状態から、第２表面積を有する第２状態に移行する。ここで、ステージヒータ１４は半導体基板１８の温度を一定に保持する機能を有する。半導体基板１８の表面積が減少すると、半導体基板１８表面からの放熱量が減少する。そうすると、半導体基板１８の温度が下がりにくくなるため、ステージヒータ１４のヒータパワーを低く調整する。従って、第１表面積を有する第１状態から、第２表面積を有する第２状態に移行すると、ステージヒータ１４のヒータパワーが減少する。この変化を検知することによって、半導体基板１８表面の表面積の変化を検知し、これにより半導体基板１８表面の表面積の変化に応じて適切なガス流量に制御することができる。
ステージヒータ１４のヒータパワーは、例えばＣＰＵ２８が制御している。ＣＰＵ２８は、ステージヒータ１４に対して供給するヒータパワーの値を有している。ＣＰＵ２８はこのヒータパワーの値の変化を検知して、マスフローコントローラ２６を制御することができる。例えば、ヒータパワーの値を毎秒モニターし、例えば３点の異なる値が検知された場合は、ヒータパワーの値が変化したと判定することができる。第２状態（第２表面積）から第３状態（第３表面積）に切り替わる場合も同様である。
以上説明したように、本実施形態によれば、ＣＰＵ２８は、第１状態（第１表面積）から第２状態（第２表面積）への移行、及び第２状態（第２表面積）から第３状態（第３表面積）への移行を、ヒータパワーの値の変化により検知することができる。これにより、ＣＰＵ２８は、マスフローコントローラ２６に表面積に応じた適切なガス流量に切り替えるように、指令を出すことができる。すなわち、ヒータパワーの値をモニターすることにより半導体基板１８表面の表面積の変化を検知することができる。以上より、第３の実施形態によれば、第１の実施形態と同様の効果を有する。
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態では、ステージヒータ１４上面に設置されるリフターピン１６に供給されるリフター駆動電流値の変化を検知することにより半導体基板１８表面の表面積の変化を検知する。
第４の実施形態では、半導体基板１８がステージヒータ１４表面から所定の距離を離間するようにリフターピン１６を制御する。ステージヒータ１４表面から半導体基板１８までの距離は例えば１ｍｍ未満とすることができる。これにより、ステージヒータ１４からの輻射熱が半導体基板１８に及び、半導体基板１８の温度制御を行うことができる。リフターピン１６は半導体基板１８を下から持ち上げることができる。リフターピン１６に供給されるリフター駆動電流値は、半導体基板１８の重量によって変化する。半導体基板１８の重量が重くなれば、リフター駆動電流値は大きくなる。
ここで、ＣＶＤ法によるＣＶＤ膜４８の成膜においては、成膜速度（一定時間に成膜される膜厚）は溝４２、溝４４、表面４６において略同じである。従って、半導体基板１８全体における成膜量は表面積が大きいほど大きくなる。成膜量は重量で測定することができる。従って、半導体基板１８の重量の一定時間当たりの増加量は、半導体基板１８の表面積が大きいほど大きくなり、表面積が小さくなれば小さくなる。従って、リフターピン１６に供給されるリフター駆動電流値の増加量（傾き）は、半導体基板１８の表面積が大きいほど大きくなる。
図７は、成膜時間に対するリフターピン１６に供給されるリフター駆動電流値の変化を示したグラフの一例である。横軸は成膜時間、縦軸はリフター駆動電流値である。第１表面積を有する第１状態を示す領域Ａにおいては、表面積が大きい（第１の実施形態の例によれば、平坦な半導体基板１８の表面積の約５０倍の表面積）ため、成膜量の傾き、すなわち重量の増加量の傾きは大きくなる。従って、リフターピン１６に供給されるリフター駆動電流値の増加量の傾きは大きくなる。
一方、第２表面積を有する第２状態を示す領域Ｂにおいては、表面積は小さい（第１の実施形態の例によれば、平坦な半導体基板１８の表面積の約５倍の表面積）ため、成膜量の傾きは小さくなる。従って、リフターピン１６に供給されるリフター駆動電流値の増加量の傾きは小さい。第１状態から第２状態に切り替わる時刻Ｔにおいて、リフター駆動電流値の傾きは、小さくなる。この変化を検知することによって、半導体基板１８表面の表面積の変化を検知し、これにより半導体基板１８表面の表面積の変化に応じて適切なガス流量に制御することができる。
図６に、第４の実施形態に係る半導体製造装置１００の構造の一例を示す。リフターピン１６は信号線３８を介してＣＰＵ２８に接続されている。ＣＰＵ２８は、リフターピン１６に対して信号線３８を介して制御をしており、リフターピン１６に供給されるリフター駆動電流値は、例えばＣＰＵ２８が制御している。半導体製造装置１００はリフターピン１６、又は半導体基板１８の位置を検知する機構（図示せず）を有している。これによりリフター駆動電流値を制御し、半導体基板１８をステージヒータ１４表面から所定の距離を離間するように制御している。半導体基板１８がステージヒータ１４表面から所定の距離を離間するようにリフターピン１６を制御するためのリフター駆動電流値は、半導体基板１８の重量によって変化する。すなわち、半導体基板１８の重量が重くなれば、図７に示すように、リフター駆動電流値は大きくなる。
ＣＰＵ２８は、リフター駆動電流値をモニターし、リフター駆動電流値の増加量の傾きの変化を検知することで半導体基板１８の表面積の変化を検知する。図７に示すように、時刻Ｔでリフター駆動電流値を示す直線の傾きが変化している。例えば、リフター駆動電流値を１秒ごとに検知することによりこの傾きを１秒ごとに算出し、変化した傾き値が例えば３点連続した場合は、傾きが変化したと判断する。このような手法でリフター駆動電流値の増加量の傾きの変化を検知することができる。ＣＰＵ２８は、この傾きの変化を検知することによって、半導体基板１８表面の表面積の変化を検知し、これに応じて適切なガス流量となるように、マスフローコントローラ２６を制御することができる。
なお、上述の手法に代えて、成膜中に一定時間毎（例えば１秒毎）に半導体基板１８をリフターピン１６でステージヒータ１４表面から離間させるように持ち上げて、この時のリフター駆動電流値をモニターすることとしても良い。
以上説明したように、本実施形態によれば、ＣＰＵ２８は、第１状態（第１表面積）から第２状態（第２表面積）への移行、及び第２状態（第２表面積）から第３状態（第３表面積）への移行を、リフターピン１６のリフター駆動電流値の変化により検知することができる。これにより、ＣＰＵ２８は、マスフローコントローラ２６に表面積に応じた適切なガス流量に切り替えるように、指令を出すことができる。すなわち、リフターピン１６のリフター駆動電流値をモニターすることにより半導体基板１８表面の表面積の変化を検知することができる。以上より、第４の実施形態によれば、第１の実施形態と同様の効果を有する。
（他の実施形態）
上記に説明した実施形態は、様々な半導体装置に適用することができる。例えば、ＮＡＮＤ型又はＮＯＲ型のフラッシュメモリ、ＥＰＲＯＭ、あるいはＤＲＡＭ、ＳＲＡＭ、その他の半導体記憶装置、あるいは種々のロジックデバイス、その他の半導体装置に適用しても良い。
上述のように、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
図面中、１００は半導体製造装置、１０はチャンバー（反応室）、１４はステージヒータ（ステージ）、１６はリフターピン、１８は半導体基板、２０は排気管、２２はＡＰＣ（自動圧力制御機器）、２６はマスフローコントローラ、２８はＣＰＵ（制御部）、４０は膜、４２、４４は溝、４８はＣＶＤ膜、１２０は半導体装置、である。

Claims (6)

  1. 成膜対象である半導体基板の表面が第１表面積を有する第１状態で、反応ガスの流量を第１流量として成膜を行い、
    前記第１状態から、成膜対象である前記半導体基板の表面における前記第１表面積よりも小さい第２表面積を有する第２状態への変化を検知し、
    成膜に必要な反応ガスの流量を、前記第１流量から、前記第１流量よりも少ない第２流量に切り替えて成膜を行う半導体装置の製造方法。
  2. 前記成膜が行われる成膜装置は、反応室と、前記反応室に接続される自動圧力制御機器と、前記反応室内に配置され、半導体基板を載置可能なステージと、前記ステージに設けられ、半導体基板を持ち上げ可能なリフターとを有しており、
    前記第１状態から前記第２状態への変化の検知は、前記自動圧力制御機器の開度の変化、前記反応室内からの排気内の化学種の比の変化、又は、前記リフターを駆動する駆動電流値の変化を検知することにより行う請求項１に記載の半導体装置の製造方法。
  3. 前記第２状態から、成膜対象である前記半導体基板の表面における前記第２表面積よりも小さい第３表面積を有する第３状態への変化を検知し、
    前記第３状態における成膜工程で、前記半導体基板の温度を上げる請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第１状態は、縦方向に延びる複数の第１の溝と、前記第１の溝を中心として横方向に延びる複数の第２の溝により構成される請求項１から３の何れか一項に記載の半導体装置の製造方法。
  5. 半導体基板を処理する反応室と、前記反応室に供給する反応ガスの流量を調整するマスフローコントローラと、制御部とを有し、
    成膜工程中に、成膜対象である半導体基板の表面の表面積が第１表面積を有する第１状態から、前記第１表面積よりも小さい第２表面積を有する第２状態に変化する場合に、
    前記第１状態で、反応ガスの流量が第１流量である成膜工程を実施し、
    前記第１状態から前記第２状態への変化を検知し、
    その後、成膜に必要な反応ガスの流量を前記第１流量から、前記第１流量よりも少ない第２流量に切り替えて成膜工程を実施する半導体製造装置。
  6. 前記反応室内における前記第１状態から前記第２状態への変化を前記制御部が検知し、
    これに応じて前記制御部が前記マスフローコントローラに対して制御を行うことにより前記第１流量から前記第２流量への切り替えを行う請求項５に記載の半導体製造装置。
JP2014196633A 2014-09-26 2014-09-26 半導体装置の製造方法、及び半導体製造装置 Active JP6223941B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014196633A JP6223941B2 (ja) 2014-09-26 2014-09-26 半導体装置の製造方法、及び半導体製造装置
US14/635,387 US9728473B2 (en) 2014-09-26 2015-03-02 Method of manufacturing semiconductor device and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014196633A JP6223941B2 (ja) 2014-09-26 2014-09-26 半導体装置の製造方法、及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2016069660A JP2016069660A (ja) 2016-05-09
JP6223941B2 true JP6223941B2 (ja) 2017-11-01

Family

ID=55585265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014196633A Active JP6223941B2 (ja) 2014-09-26 2014-09-26 半導体装置の製造方法、及び半導体製造装置

Country Status (2)

Country Link
US (1) US9728473B2 (ja)
JP (1) JP6223941B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177587A (ja) 1989-12-06 1991-08-01 Hitachi Ltd プラズマ処理方法
JP2982003B2 (ja) 1992-07-28 1999-11-22 コマツ電子金属株式会社 気相成長装置および気相成長装置におけるマスフローコントローラの校正方法
JP2917913B2 (ja) * 1996-06-10 1999-07-12 日本電気株式会社 半導体光素子の製造方法
JP2003077782A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 半導体装置の製造方法
JP2005005383A (ja) 2003-06-10 2005-01-06 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2006147695A (ja) 2004-11-17 2006-06-08 Nec Electronics Corp 半導体装置の製造方法
JP5015440B2 (ja) * 2005-09-29 2012-08-29 株式会社デンソー 半導体基板の製造方法
JP2007239008A (ja) 2006-03-08 2007-09-20 Soken Kogyo Kk 材料供給装置

Also Published As

Publication number Publication date
US9728473B2 (en) 2017-08-08
JP2016069660A (ja) 2016-05-09
US20160093542A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
JP6976686B2 (ja) エッジリング特性評価を実行するためのシステムおよび方法
KR102383779B1 (ko) 이동 가능한 에지 링 및 가스 주입 조정을 사용하여 웨이퍼 상 cd 균일성의 제어
US10145012B2 (en) Substrate processing apparatus and substrate processing method
US9165808B2 (en) Metal organic chemical vapor deposition device and temperature control method therefor
US7928019B2 (en) Semiconductor processing
US7953512B2 (en) Substrate processing system, control method for substrate processing apparatus and program stored on medium
US10364494B2 (en) Substrate processing apparatus
US9453683B2 (en) Heat treatment system, heat treatment method, and program
US8664013B2 (en) Continuous processing system, continuous processing method, and program
US10381461B2 (en) Method of forming a semiconductor device with an injector having first and second outlets
US9798317B2 (en) Substrate processing method and control apparatus
US10096499B2 (en) Substrate processing method, program, control apparatus, film forming apparatus, and substrate processing system
US20170278699A1 (en) Control device, substrate processing system, substrate processing method, and program
US10395934B2 (en) Control device, substrate processing system, substrate processing method, and program
US11784070B2 (en) Heat treatment apparatus, heat treatment method, and film forming method
US20110014789A1 (en) Manufacturing apparatus and method for semiconductor device
US10186429B2 (en) Heat treatment apparatus, heat treatment method, and program
JPWO2012026241A1 (ja) 半導体装置の製造方法、及び基板処理装置
JP5165907B2 (ja) 成膜形状シミュレーション方法及び電子デバイスの製造方法
JP6223941B2 (ja) 半導体装置の製造方法、及び半導体製造装置
US9318328B2 (en) Method and apparatus for forming silicon film
KR102620219B1 (ko) 기판 처리 방법 및 기판 처리 장치
US9799577B2 (en) Heat treatment system, heat treatment method, and program
JP4802019B2 (ja) 基板処理装置の温度制御方法、基板処理装置および基板処理システム
US11581200B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171004

R150 Certificate of patent or registration of utility model

Ref document number: 6223941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350